KR102095280B1 - 입력 버퍼 및 상기 입력 버퍼를 갖는 게이트 드라이브 집적 회로 - Google Patents

입력 버퍼 및 상기 입력 버퍼를 갖는 게이트 드라이브 집적 회로 Download PDF

Info

Publication number
KR102095280B1
KR102095280B1 KR1020120108575A KR20120108575A KR102095280B1 KR 102095280 B1 KR102095280 B1 KR 102095280B1 KR 1020120108575 A KR1020120108575 A KR 1020120108575A KR 20120108575 A KR20120108575 A KR 20120108575A KR 102095280 B1 KR102095280 B1 KR 102095280B1
Authority
KR
South Korea
Prior art keywords
input buffer
input
inverter
signal
voltage range
Prior art date
Application number
KR1020120108575A
Other languages
English (en)
Other versions
KR20140042185A (ko
Inventor
고영근
김언영
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020120108575A priority Critical patent/KR102095280B1/ko
Priority to US14/039,979 priority patent/US9361843B2/en
Publication of KR20140042185A publication Critical patent/KR20140042185A/ko
Application granted granted Critical
Publication of KR102095280B1 publication Critical patent/KR102095280B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 저전압 환경에서 출력되는 저전압 신호를 고전압 환경에서 인식하고 구동할 수 있는 입력 버퍼 그리고 상기 입력 버퍼를 갖는 게이트 드라이브 집적 회로를 개시하며, 상기 입력 버퍼는 둘 이상 다단으로 연결되며 제1 전압 범위에서 구동되는 인버터들을 포함하며, 첫째 인버터의 센터값이 상기 제1 전압 범위와 다른 전압 범위에서 구동되는 입력 신호의 하이 레벨과 로우 레벨을 인식하도록 다른 인버터들의 센터 값과 다르게 설정되는 다수의 입력 버퍼들; 상기 입력 신호를 외부에서 입력되는 선택 신호에 따라서 상기 입력 버퍼들 중 어느 하나로 전달하는 전달 회로; 및 상기 선택 신호에 따라서 상기 입력 버퍼들 중 어느 하나에서 전달되는 신호를 선택하여서 출력하는 출력 회로;를 포함하며, 상기 각 입력 버퍼들의 상기 첫째 인버터의 상기 센터값은 다르게 설정됨을 특징으로 한다.

Description

입력 버퍼 및 상기 입력 버퍼를 갖는 게이트 드라이브 집적 회로{INPUT BUFFER AND GATE DRIVE IC WITH THE SAME}
본 발명은 입력 버퍼에 관한 것으로서, 보다 상세하게는 저전압 환경에서 출력되는 저전압 신호를 고전압 환경에서 인식하고 구동할 수 있는 입력 버퍼와 상기 입력 버퍼를 갖는 게이트 드라이브 집적 회로에 관한 것이다.
액정표시장치는 화상을 구동하기 위하여 게이트 구동 신호와 소스 구동 신호를 필요로 한다.
일반적으로, 액정표시장치는 화상을 구동하는 액정표시패널, 액정표시패널에 게이트 구동 신호를 제공하는 게이트 드라이브 집적 회로, 액정표시패널에 소스 구동 신호를 제공하는 소스 드라이브 집적 회로, 게이트 드라이브 집적 회로와 소스 드라이브 집적 회로에 게이트 신호와 소스 신호 및 제어 신호를 제공하는 타이밍 컨트롤러를 구비한다.
액정표시장치에 구비된 대개의 반도체 부품은 소비 전력을 줄이기 위하여 다양한 관점에서 기술의 개발이 이루어지고 있다. 이러한 관점에서 액정표시장치도 소비 전력을 줄이기 위하여 저전압 구동 방식을 채택하는 추세이다.
상기 저전압 구동 방식을 구현하기 위하여, 액정표시장치에 실장되는 부품들 중 타이밍 컨트롤러나 소스 드라이브 집적 회로 등은 저전압 공정으로 제조된다.
그러나, 게이트 드라이브 집적회로는 액정표시패널을 높은 전압으로 구동해야하는 동작 특성 때문에 고전압 공정으로 제조된다.
구체적으로, 타이밍 컨트롤러나 소스 드라이브 집적 회로는 1.8V 내지 2.0 V 수준의 동작전압을 갖는 저전압 범위에서 동작하도록 설계 및 제조되며, 게이트 드라이브 집적 회로는 3.3V 내지 6V 등의 수준의 동작 전압을 갖는 고전압 범위에서 동작하도록 설계 및 제조된다.
이와 같이 동작 전압 범위가 다른 두 칩 간에 신호 전송이 필요한 경우, 신호를 전송하는 칩이 수신하는 칩의 전압 범위에 맞는 전압 레벨로 전송할 신호를 변환하는 구성을 갖는 것이 일반적이다.
보다 구체적인 예로서, 타이밍 컨트롤러와 게이트 드라이브 집적 회로의 경우, 저전압 범위로 구동하는 타이밍 컨트롤러는 고전압 범위로 구동하는 게이트 드라이브 집적 회로가 인식할 수 있도록 게이트 신호를 고전압 신호로 변환한 후 출력하는 구성을 갖는다.
그러므로, 종래의 타이밍 컨트롤러는 저전압 신호를 고전압 신호로 변환하여 게이트 신호로 출력하는 부가적인 회로를 필요로 한다. 따라서 타이밍 컨트롤러는 부가적인 회로가 구성되는 만큼 칩 사이즈가 커지는 문제점을 갖는다.
이와 같이 다른 전압 범위에서 동작하는 두 칩 간의 전압 범위 차를 해소하기 위하여 종래에는 신호를 전송하는 측에 부가적인 회로가 구성되었다. 그러므로, 신호를 전송하는 칩은 부가적인 회로가 구성되는 만큼 사이즈가 커지는 문제점이 있었다.
또한, 게이트 드라이브 집적 회로는 상이한 전압 범위를 갖는 게이트 신호들의 입력에 대응할 수 있도록 옵션을 선택할 수 있는 기능이 요구되고 있다. 그러나, 종래의 게이트 드라이브 집적 회로는 입력 전압의 전압 범위를 선택할 수 있는 신호 처리 프로세서를 갖지 않기 때문에 상기한 옵션 선택에 대하여 능동적으로 대처하기 어려운 문제점이 있었다.
본 발명은 수신측의 신호 인식 환경을 개선하여 서로 다른 전압 범위에서 동작하는 칩들 간에 있어서 신호를 수신하는 수신측 칩이 전송된 신호를 인식하도록 함으로써 송신측 칩 사이즈를 개선할 수 있는 입력 버퍼와 그를 채용한 게이트 드라이브 집적 회로를 제공함을 목적으로 한다.
또한, 본 발명은 상이한 전압 범위를 갖는 게이트 신호들에 대응하여 옵션을 선택함으로써 입력 전압의 전압 범위를 가변하여 동작될 수 있는 입력 버퍼와 그를 채용한 게이트 드라이브 집적 회로를 제공함을 다른 목적으로 한다.
본 발명에 따른 입력 버퍼는, 둘 이상 다단으로 연결되며 제1 전압 범위에서 구동되는 인버터들을 포함하며, 첫째 인버터의 센터값이 상기 제1 전압 범위와 다른 전압 범위에서 구동되는 입력 신호의 하이 레벨과 로우 레벨을 인식하도록 다른 인버터들의 센터 값과 다르게 설정되는 다수의 입력 버퍼들; 상기 입력 신호를 외부에서 입력되는 선택 신호에 따라서 상기 입력 버퍼들 중 어느 하나로 전달하는 전달 회로; 및 상기 선택 신호에 따라서 상기 입력 버퍼들 중 어느 하나에서 전달되는 신호를 선택하여서 출력하는 출력 회로;를 포함하며, 상기 각 입력 버퍼들의 상기 첫째 인버터의 상기 센터값은 다르게 설정됨을 특징으로 한다.
또한, 본 발명에 따른 게이트 드라이브 집적 회로는, 둘 이상 다단으로 연결되며 제1 전압 범위에서 구동되는 인버터들을 포함하며, 첫째 인버터의 센터값이 상기 제1 전압 범위와 다른 전압 범위에서 구동되는 입력 신호의 하이 레벨과 로우 레벨을 인식하도록 다른 인버터들의 센터 값과 다르게 설정되는 다수의 입력 버퍼들을 포함하고, 상기 각 입력 버퍼들의 상기 첫째 인버터의 상기 센터값은 서로 다르게 설정됨으로써, 외부에서 인가되는 선택 신호에 의하여 상기 입력 신호를 상기 다수의 입력 버퍼들 중 어느 하나에서 인식하여 출력하는 입력 버퍼 회로; 상기 입력 버퍼 회로의 출력을 입력받아서 순차적인 스캔 펄스를 발생하는 시프트 레지스터; 상기 스캔 펄스를 액정표시패널의 구동을 위한 온/오프 레벨로 변환하여 출력하는 레벨 시프터; 및 상기 레벨 시프터의 출력에 대하여 전류 구동 능력을 변환하여 게이트 구동 신호로 출력하는 출력 드라이버;를 포함함을 특징으로 한다.
따라서, 본 발명에 의하면 상호 연동되는 칩들에 추가적인 회로의 구성을 배제하면서 저전압 신호를 고전압 범위의 칩에서 인식할 수 있어서 칩 사이즈를 줄일 수 있는 효과가 있다.
또한, 본 발명에 의하면 입력 신호의 전압 범위가 상이한 것을 선택할 수 있도록 옵션이 제공됨에 따라서 다양한 전압 환경을 갖는 입력 신호에 대응하여 입력 버퍼와 게이트 드라이브 집적 회로가 동작될 수 있는 효과가 있다.
도 1은 본 발명에 따른 액정표시장치 구동 회로의 바람직한 실시예를 나타내는 블록도.
도 2는 도 1의 게이트 드라이브 집적 회로의 상세 블록도.
도 3은 도 2의 입력 버퍼 회로의 상세 블록도.
도 4는 도 3의 입력 버퍼(50)의 상세 회로도.
도 5는 도 3의 입력 버퍼(52)의 상세 회로도.
도 6은 인버터의 입출력 특성을 나타낸 파형도.
도 7은 인버터의 입출력과 누설되는 정전류를 표시하는 타이밍도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
본 발명은 서로 다른 전압 범위에서 연동하여 동작하는 칩들에서 신호를 수신하는 측의 칩이 다른 전압 범위를 갖도록 전송된 신호를 인식하도록 구성하여서 전송 측과 수신 측의 칩 사이즈를 개선하는 기술을 개시한다.
또한, 본 발명은 상이한 전압 범위를 갖는 게이트 신호들에 대응할 수 있는 옵션을 제공함으로써 서로 다른 전압 범위를 갖는 입력 전압에 대응하여 동작될 수 있는 입력 버퍼와 그를 채용한 게이트 드라이브 집적 회로를 개시한다.
이를 위한 실시예는 액정표시장치의 타이밍 컨트롤러와 게이트 드라이브 집적 회로 간에 구현될 수 있다. 보다 구체적으로 게이트 드라이브 집적 회로의 버퍼가 저전압으로 인가되는 게이트 신호를 고전압 범위로 인식하여 구동하도록 구성될 수 있다.
상기한 본 발명에 따른 실시예는 도 1 내지 도 7을 참조하여 설명될 수 있다.
도 1을 참조하면, 액정표시장치는 액정표시패널(10), 소스 드라이브 집적 회로(12) 및 게이트 드라이브 집적 회로(14)를 포함한다.
여기에서, 액정표시패널(10)은 소스 드라이브 집적회로(12)에서 제공하는 소스 구동 신호와 게이트 드라이브 집적회로(14)에서 제공하는 게이트 구동 신호를 제공받도록 구성된다. 액정표시패널(10)은 게이트 구동 신호에 동기하여 소스 구동 신호를 라인 단위로 순차적으로 표시함으로써 화면을 형성하는 동작을 수행한다.
소스 드라이브 집적회로(12)는 액정표시패널(10)의 크기 또는 해상도에 따라 하나 이상 구성될 수 있다. 그리고, 소스 드라이브 집적회로(12)는 타이밍 컨트롤러(16) 기능을 내장하도록 원칩(One-Chip)으로 구현될 수 있다.
타이밍 컨트롤러(16)를 내장한 소스 드라이브 집적 회로(12)의 구성은 본 발명의 실시를 위한 일례일 뿐이며 타이밍 컨트롤러(16)와 소스 드라이브 집적 회로(12)가 서로 분리되어 구성될 수도 있다.
본 발명의 실시예는 도 1과 같이 타이밍 컨트롤러(16)가 소스 드라이브 집적회로(12)에 내장된 경우를 예시하여 설명하며, 게이트 드라이브 집적회로(14)에 입력되는 게이트 신호는 타이밍 컨트롤러(16)에서 생성되어 출력되는 신호이다.
타이밍 컨트롤러(16)는 액정표시패널(10) 구동을 위한 소스 신호를 생성하여 소스 드리이브 집적회로(12)로 제공하고, 소스 신호를 라인 단위로 스캔 구동하기 위한 게이트 신호를 생성하여서 게이트 드라이브 집적회로(14)로 제공한다.
또한, 타이밍 컨트롤러(16)는 소스 신호나 게이트 신호와 더불어 이들을 구동하는데 필요한 클럭 펄스, 수평 동기 신호 또는 수직 동기 신호 등의 제어 신호를 소스 드라이브 집적 회로(12) 또는 게이트 드라이브 집적 회로(14)에 제공한다. 본 발명에 따른 실시예에서 제어신호는 설명의 편의를 위하여 소스 신호와 게이트 신호에 각각 포함된 것으로 본다.
소스 드라이브 집적회로(12)는 타이밍 컨트롤러(16)에서 소스 신호를 입력받고 소스 신호에 대응하는 소스 구동 신호를 생성하여서 액정표시패널(10)로 제공한다.
게이트 드라이브 집적회로(14)는 타이밍 컨트롤러(16)에서 게이트 신호를 입력받고 게이트 신호에 대응하는 게이트 구동 신호를 생성하여 액정표시패널(10)로 제공한다.
상기한 구성에서 타이밍 컨트롤러(16)와 소스 드라이브 집적회로(12)는 저전압 공정으로 제조됨으로써 저전압 범위로 구동되는 칩으로 구성되며, 게이트 드라이브 집적회로(14)는 고전압 공정으로 제조됨으로써 고전압 범위로 구동되는 칩으로 구성된다.
따라서, 타이밍 컨트롤러(16)는 게이트 신호를 저전압 범위에서 구동하며, 저전압 게이트 신호를 생성하여 게이트 드라이브 집적회로(14)에 제공하며, 게이트 드라이브 집적회로(14)는 저전압 게이트 신호를 인식한 후 고전압 범위로 구동하여서 게이트 구동 신호를 출력한다.
고전압 범위와 저전압 범위는 예시적으로 설명될 수 있다. 예를 들면, 본 실시예에서 고전압 범위는 3.3 V 내지 20V의 동작 전압을 제공하는 것을 포함하고, 저전압 범위는 0.5V 내지 3.3 V 미만의 동작 전압을 제공하는 것을 포함한다. 본 발명에 따른 고전압 범위와 저전압 범위는 상기한 예들에 국한되지 않고 상대적으로 높은 동작 전압을 이용하는 범위를 고전압 범위로 정의하고 상대적으로 낮은 동작 전압을 이용하는 범위를 저전압 범위로 정의할 수 있다.
한편, 저전압 신호인 게이트 신호는 도 2의 게이트 드라이브 집적 회로(14)의 입력 버퍼 회로(20)에 입력된다. 입력 버퍼 회로(20)는 저전압 신호인 게이트 신호를 고전압 범위의 전압으로 인식한다.
여기에서, 입력 버퍼 회로(20)는 게이트 드라이브 집적회로(14)가 상이한 전압 범위를 갖는 게이트 신호들에 대응하여 옵션을 제공할 수 있도록 선택 신호에 의하여 입력 전압의 전압 범위에 따라 게이트 신호를 선택적으로 처리하는 입력 버퍼(50, 52)를 포함하는 도 3의 구성을 갖는다.
도 3을 참조하여, 입력 버퍼 회로(20)의 구성을 살펴본다.
입력 버퍼 회로(20)는 두 개의 입력 버퍼(50, 52)와 입력 버퍼(50, 52)에 게이트 신호를 전달하기 위한 스위칭 동작을 하는 선택 회로로 구성되는 두 개의 스위치 회로(60, 62) 및 입력 버퍼(50, 52)에서 출력되는 신호를 전달하기 위한 스위칭 동작을 하는 출력 회로로 구성되는 두 개의 스위치 회로(64, 66)를 포함하는 구성을 갖는다.
본 발명에 따른 입력 버퍼 회로(20)는 예시적으로 두 개의 입력 버퍼(50, 52)를 포함하는 것으로 구성되었으나 선택할 수 있는 저전압의 옵션의 수에 따라서 셋 이상으로 구성할 수 있다. 입력 버퍼(50, 52)의 수량 변경은 제작자의 의도에 따라 다양하게 실시할 수 있으므로 이에 대한 구체적인 예시와 설명은 생략한다.
스위치 회로(60, 64)는 입력 버퍼(50)의 입력측과 출력측에 각각 결합되어서 하나의 게이트 신호 처리 경로를 이루고, 스위치 회로(62, 66)는 입력 버퍼(52)의 입력측과 출력측에 각각 결합되어서 또 하나의 게이트 신호 처리 경로를 이룬다. 그리고, 스위치 회로(60)와 스위치 회로(62)는 상보적으로 동작되며, 스위치 회로(64)와 스위치 회로(66)도 상보적으로 동작된다. 상기한 동작을 위하여 각 스위치 회로(60, 62, 64, 66)에는 선택 신호가 입력된다.
여기에서, 선택 신호는 입력 신호인 게이트 신호의 전압 환경에 따라서 입력 버퍼(50)를 경유하여 게이트 신호를 처리할 것인지 아니면 입력 버퍼(52)를 경유하여 게이트 신호를 처리할 것인지 옵션을 제공하는 제어 신호이다.
일예로 입력 버퍼(50)가 입력 버퍼(52)보다 높은 저전압 범위에서 구동되는 게이트 신호를 인식하도록 설계되고, 선택 신호가 하이 상태로 천이되면 스위치 회로(60, 64)가 턴온되고 선택 신호가 로우 상태로 천이되면 스위치 회로(62, 66)이 턴온되는 것으로 설계된 것을 가정한다.
이 경우, 게이트 신호가 높은 저전압 범위를 갖는 경우, 옵션을 선택함에 따라서 선택 신호는 로우 상태로 천이될 수 있고, 그에 대응하여 스위치 회로(62, 66)는 턴온되고 스위치 회로(60, 64)는 턴오프된다. 그러므로, 게이트 신호는 스위치 회로(62), 입력 버퍼(52) 및 스위치 회로(66)를 경유하여 출력된다.
한편, 상기와 같이 구성 및 동작되는 입력 버퍼 회로(20)를 포함하는 게이트 드라이브 집적 회로(14)는 도 2와 같이 상기한 입력 버퍼 회로(20), 시프트 레지스터(22), 레벨 시프터(25) 및 출력 드라이버(26)를 포함한다.
시프트 레지스터(22)는 스캔 펄스를 액정표시패널(10)의 행(Column) 단위로 순차적으로 발생하도록 제어하는 동작을 수행하며, 스캔 펄스는 타이밍 컨트롤러(16)에서 제어 신호에 포함되어 제공되는 클럭 신호에 동기되어 발생된다.
시프트 레지스터(22)는 출력되는 스캔 펄스의 펄스의 폭을 조절하여 RC 지연 등으로 인하여 스캔 펄스 간 겹치는 것을 방지하도록 구성될 수 있다. 이와 같은 스캔 펄스의 출력 특성 변경은 시프트 레지스터(22) 자체에 내장된 회로 또는 시프트 레지스터(22)의 출력단에 구성 가능한 회로를 이용하여 구현될 수 있다. 상기한 스캔 펄스의 출력 특성 변경을 위한 회로는 당업자에 의하여 용이하게 실시될 수 있으므로 구체적인 회로의 제시 및 설명은 생략한다.
그리고, 레벨 시프터(24)는 액정표시패널(10)의 박막트랜지스터(TFT)를 온오프할 수 있는 레벨을 갖도록 시프트 레지스터(22)에서 출력되는 스캔 펄스의 전압 레벨을 변경하는 동작을 수행한다.
여기에서, 레벨 시프터(24)는 게이트 신호에 포함되어 전송되는 인에이블 신호에 의하여 출력이 제어되도록 구성될 수 있다.
출력 드라이버(26)는 RC 부하를 갖는 액정표시패널(10)의 게이트 배선(도시되지 않음)을 구동하기에 적절한 구동능력을 갖도록 레벨 시프터(24)에서 출력되는 스캔 펄스를 변경하여 게이트 구동 신호로 출력하는 동작을 수행한다.
상술한 구성에 의하여 게이트 드라이브 집적회로(14)는 한 프레임 주기 동안 액정표시패널(10) 전체의 게이트 배선에 한 번씩 순차적으로 게이트 구동 신호를 인가하도록 동작하며, 액정표시패널(10)의 게이트 배선들 중 게이트 구동 신호가 인가되지 않는 게이트 배선들은 게이트 오프 전압 상태를 유지한다.
게이트 구동 신호는 15V 내지 25V의 범위의 전압으로 설정될 수 있고 게이트 오프 전압은 -7V 내지 -5V 정도로 설정될 수 있다.
상술한 입력 버퍼 회로(20)는 입력 버퍼들(50, 52)를 포함하며, 입력 버퍼들(50, 52)는 도 4 및 도 5와 같이 다단의 인버터(30, 32, 34, 36)를 포함하는 구성을 가지며, 다단의 인버터(30, 32, 34, 36)는 고전압 범위에서 구동된다.
상기한 구성에 의하여 입력 버퍼들(50, 52)은 다단의 인버터(30, 32, 34, 36)의 동작에 의하여 소스 드라이브 집적 회로(12)에서 인가되는 게이트 신호의 레벨 변환 및 신호 보상을 수행한다.
입력 버퍼(50)의 첫째 인버터(30)와 입력 버퍼(52)의 첫째 인버터(34)는 저전압 신호인 게이트 신호(IN)를 인식하여 구동하기 위한 것이며 서로 인식하는 전압 범위가 다르게 설정된다. 즉, 옵션에 따라서 선택된 레벨로 입력되는 게이트 신호는 입력 버퍼(50) 또는 입력 버퍼(52)의 첫째 인버터(30, 32) 중 어느 하나에서 인식될 수 있다.
그리고, 입력 버퍼(50, 52)의 둘째 인버터(32, 36)는 첫째 인버터(30, 34)의 출력 신호(OUT11, OUT21)의 레벨을 보상하기 위한 것이다. 본 발명에 따른 실시예로 입력 버퍼(20)는 두 단계의 인버터(30, 32)로 구성된 것을 예시하였으나, 이에 국한되지 않고 제작자의 의도에 따라서 세 단계 이상의 인버터들로 구성될 수도 있다.
도 4 및 도 5의 입력 버퍼(50, 52)의 각 인버터(30, 32, 34, 36)의 구성과 동작에 대하여 도 6 및 도 7를 참조하여 설명한다.
먼저, 도 4의 입력 버퍼(50)의 각 인버터(30, 32)의 동작 및 구성에 대하여 설명한다.
도 4에서 입력 버퍼(50)의 첫째 인버터(30)와 둘째 인버터(32)는 서로 다른 채널비를 가짐으로써 센터값(VIC, VIC1)이 다르게 설정된다.
도 4의 입력 버퍼(50)의 첫째 인버터(30)의 출력(OUT11) 특성은 도 6에서 파선으로 도시된 출력 파형(OUT1)으로 표시될 수 있고, 도 4의 입력 버퍼(50)의 둘째 인버터(32)의 출력(OUT12) 특성은 도 6에서 실선으로 도시된 출력 파형(OUT2)으로 표시될 수 있다.
도 4의 입력 버퍼(50)의 둘째 인버터(32)는 통상적인 인버터의 설계 방식에 따른 구성을 갖는 것으로 설명될 수 있으며, 인버터(32)는 엔모스 트랜지스터(N)와 피모스 트랜지스터(P)의 저항 특성에 의하여 피모스 트랜지스터(P)보다 엔모스 트랜지스터(N)의 채널폭을 2 내지 3배 크게 설계하는 통상적인 구성을 갖는다. 즉, 인버터(32)는 1:2 내지 1:3 수준의 채널비를 갖도록 설계된다.
상기한 특성에 따라서 둘째 인버터(32)는 입력 신호에 대한 출력 특성이 도 6의 실선의 출력 파형(OUT2)과 같이 표시될 수 있다. 여기에서 입력 파형과 출력 파형(OUT2)이 교차하는 위치의 입력 전압이 센터값(VIC)으로 설정될 수 있다. 그리고, 출력 파형(OUT2)의 기울기가 '-1'인 위치에 대응하는 입력 전압의 값 중, 센터값(VIC)의 좌측에 위치하는 값이 로우 레벨 인식 전압(VIL)로 설정될 수 있고 센터값(VIC)의 우측에 위치하는 값이 하이 레벨 인식 전압(VIH)로 설정될 수 있다.
즉, 고전압 범위에서 동작 전압(Vcc)이 4V이고 접지 전압(GND)이 0V라 가정하면, 둘째 인버터(32)의 센터값(VIC)은 2V라 가정할 수 있고, 로우 레벨 인식 전압(VIL)은 1.7V로 가정하고 하이 베렐 인식 전압(VIH)는 2.3V로 가정할 수 있다.
따라서, 둘째 인버터(32)는 고전압 범위에서 구동하여 신호를 출력하는 첫째 인버터(30)의 출력이 2.3V 이상이면 하이 레벨로 인식하여 풀다운 동작을 수행하여 접지 전압(GND)에 의하여 구동된 신호를 출력한다. 이와 반대로 둘째 인버터(32)는 고전압 범위에서 구동하여 신호를 출력하는 첫째 인버터(30)의 출력이 1.7V 이하이면 로우 레벨로 인식하여 풀업 동작을 수행하여 동작 전압(VCC)에 의하여 구동된 신호를 출력한다.
한편, 첫째 인버터(30)는 저전압 환경에서 동작하는 타이밍 컨트롤러(12)에서 전달되는 게이트 신호(IN)를 입력받는다.
게이트 신호(IN)는 타이밍 컨트롤러(16)의 저전압 환경에 따른 하이 레벨 또는 로우 레벨을 갖는 신호이다. 즉, 타이밍 컨트롤러(16)가 2V의 동작 전압을 갖는 저전압 환경에서 동작되는 경우를 가정하면, 게이트 신호(IN)는 풀 스윙 상태의 하이 레벨은 2V로 설정될 수 있고, 로우 레벨은 0V로 가정할 수 있다.
저전압 범위에 따른 저전압 신호인 게이트 신호(IN)를 인식할 수 있도록 첫째 인버터(30)는 엔모스 트랜지스터(N)와 피모스 트랜지스터(P)의 채널비가 저전압 범위를 인식할 수 있는 센터값을 갖도록 설정된다. 즉, 첫째 인버터(30)는 둘째 인버터(32)에 비하여 낮은 센터값을 갖도록 설정된다.
예시적으로 첫째 인버터(30)의 센터값은 0.5V 내지 2.5V의 범위 내로 설정될 수 있고, 바람직하게는 2V의 동작 전압을 갖는 저전압 범위를 고려할 때 센터값은 0.7V 내지 1.1V 범위 내로 설정될 수 있다.
0.7V 내지 1.1V 범위의 센터값을 갖기 위하여 첫째 인버터(30)의 피모스 트랜지스터(P)와 엔모스 트랜지스터(N) 간의 채널비는 둘째 인버터(32)의 채널비보다 크게 설정된다. 첫째 인버터(30)를 위한 피모스 트랜지스터(P) 대 엔모스 트랜지스터(N) 간의 채널비는 예시적으로 1 : 4 내지 1 : 25의 범위 내에서 원하는 센터값을 갖기 위하여 제작자의 의도에 따라 정해질 수 있다.
즉, 첫째 인버터(30)의 피모스 트랜지스터(P)와 엔모스 트랜지스터(N) 간의 채널비를 둘째 인버터(32)의 채널비보다 크게 설정하면 첫째 인버터(30)의 특성 변화에 따른 출력 파형(OUT1)은 도 6의 파선 방향으로 이동된다.
그에 따라서 첫째 인버터(30)는 입력 신호에 대한 출력 특성이 도 6의 파선의 출력 파형(OUT1)과 같이 표시될 수 있다. 여기에서 입력 파형(IN)과 출력 파형(OUT1)이 교차하는 위치의 입력 전압이 센터값(VIC1)으로 설정될 수 있다. 그리고, 출력 파형(OUT1)의 기울기가 '-1'인 위치에 대응하는 입력 전압의 값 중, 센터값(VIC1)의 좌측에 위치하는 값이 로우 레벨 인식 전압(VIL1)로 설정될 수 있고 센터값(VIC1)의 우측에 위치하는 값이 하이 레벨 인식 전압(VIH1)로 설정될 수 있다.
예시적으로 1.63V로 센터값(VIC1)이 설정된 경우 로우 레벨 인식 전압(VIL1)은 1.39V로 설정되고 하이 레벨 인식 전압(VIH1)은 1.88V로 설정될 수 있고, 1.0V로 센터값(VIC1)이 설정된 경우 로우 레벨 인식 전압(VIL1)은 0.75V로 되고 하이 레벨 인식 전압(VIH1)은 1.08로 설정될 수 있으며, 0.9V로 센터값(VIC1)이 설정된 경우 로우 레벨 인식 전압(VIL1)은 0.69V로 되고 하이 레벨 인식 전압(VIH1)은 0.96V로 설정될 수 있다.
따라서, 1.0V로 센터값(VIC1)을 갖도록 설정된 것을 가정하면, 첫째 인버터(20)는 게이트 신호가 1.08V 이상이면 하이 레벨로 인식하여 풀다운 동작을 수행하여 고전압 범위의 접지 전압(GND)에 의하여 구동된 신호를 출력한다. 이와 반대로 첫째 인버터(32)는 게이트 신호가 0.75V 이하이면 로우 레벨로 인식하여 풀업 동작을 수행하여 고전압 범위의 동작 전압(VCC)에 의하여 구동된 신호를 출력한다.
한편, 도 5의 입력 버퍼(52)로 구성되는 인버터(34, 36)도 도 4의 인버터(32, 34)와 같은 방식으로 설계될 수 있다. 여기에서, 도 4의 입력 버퍼(50)의 첫째 인버터(30)와 도 5의 입력 버퍼(52)의 첫째 인버터(34)는 다른 레벨의 입력 신호를 인식할 수 있도록 센터값이 다르게 설정됨이 바람직하다. 즉, 인버터(30)와 인버터(34) 중 어느 하나를 상대적으로 높은 저전압을 인식하기 위한 센터값을 갖도록 설정될 수 있다.
상기한 구성에 의하여 옵션에 따라 전압 범위가 다르게 입력되는 입력 신호 즉 게이트 신호는 전압 범위에 따라서 도 4의 입력 버퍼(50)의 첫째 인버터(30) 또는 도 5의 입력 버퍼(52)의 첫째 인버터(34) 중 어느 하나에서 인식될 수 있다.
상술한 바와 같이 도 4 및 도 5의 입력 버퍼들(50, 52)의 첫째 인버터(30, 34)와 둘째 인버터(32, 36)가 동작됨에 따라서 게이트 신호(IN)는 입력 버퍼 회로(20)에서 인식되어서 출력될 수 있다.
도 7을 참조하면, 저전압 신호인 게이트 신호가 첫째 인버터(30, 34)에 인가되면 첫째 인버터(30, 34)는 게이트 신호를 반전한 신호(OUT1)로 출력한다. 첫째 인버터(30, 34)에 인가되는 게이트 신호는 저전압 신호인 반면 첫째 인버터(30, 34)에서 출력되는 신호(OUT1)는 고전압 신호이다.
그리고, 첫째 인버터(30, 34)에서 출력된 신호(OUT1)가 둘째 인버터(32, 36)에 인가되면 둘째 인버터(32, 36)는 첫째 인버터(30, 34)의 출력을 반전한 신호(OUT2)를 출력한다. 둘째 인버터(32, 36)에 인가되는 신호(OUT1)와 출력되는 신호(OUT2)는 모두 고전압 신호이다.
이때, 첫째 인버터(30, 34)는 엔모스 트랜지스터(N)와 피모스 트랜지스터(P)의 조합으로 구성된 특징상 게이트 신호(IN)가 하이 레벨 인식 전압(VIH)과 로우 레벨 인식 전압(VIL) 사이에 위치한 경우 즉 게이트 신호(IN)가 하이 레벨로 천이되거나 로우 레벨로 천이되는 플로팅 시점에 누설 전류가 도 5의 Is와 같이 발생할 수 있다.
그러나, 누설 전류인 정전류 Is는 무시할 수 있는 정도의 수준이므로 게이트 드라이브 집적 회로(14)의 동작에 영향을 미치지 않는다.
상술한 바와 같이 입력 버퍼 회로(20) 내의 입력 버퍼들(50, 52)의 첫째 인버터(30, 34)가 저전압 신호인 게이트 신호를 인식하고 그에 대응하여 고전압 범위에서 구동하여 반전된 신호(OUT1)를 출력할 수 있으며, 그에 따라서 입력 버퍼 회로(20)를 내장하는 게이트 드라이브 집적 회로(14)는 저전압 범위의 게이트 신호를 인식하여 게이트 구동 신호를 출력하는 동작을 수행할 수 있다.
즉, 본 발명에 따른 게이트 드라이브 집적 회로(14)는 저전압 신호인 게이트 신호의 인식을 위하여 별도의 회로를 구성하지 않고 통상적으로 신호를 입력받기 위하여 구성되는 입력 버퍼의 일부 인버터의 설계치를 변경함으로써 저전압 신호를 인식할 수 있는 구성을 갖는다.
따라서, 본 발명에 의하면 게이트 드라이브 집적 회로(14)와 타이밍 컨트롤러(16)와 같이 전압 환경이 상이한 칩 간에 자신과 다른 환경의 신호를 인식하는 회로를 간단히 구현할 수 있어서 칩 사이즈가 늘어나는 부담을 해소할 수 있다.
또한, 본 발명에 따른 실시예는 게이트 드라이브 집적 회로(14)로 다양한 레벨의 저전압 범위의 게이트 신호가 입력 신호로 입력될 수 있는 옵션을 제공할 수 있다. 즉, 본 발명에 따른 실시예는 게이트 신호의 저전압 상태에 따른 옵션 선택에 대응하여 회로 변경이나 부품의 추가 구성없이 능동적으로 대처할 수 있다.
본 발명의 실시예는 저전압 범위에서 동작하는 칩을 타이밍 컨트롤러로 예시하고, 고전압 범위에서 동작하는 칩을 게이트 드라이버 집적회로로 예시하였지만, 본 발명의 기술적 사상은 이에 한정되지 아니하며, 본 발명의 기술적 사상으로 구현된 다른 칩에 적용될 수도 있다. 다시 설명하면, 본 발명은 저전압 범위에서 동작하는 칩이 고전압 범위에서 동작하는 칩으로 저전압 레벨의 신호를 전송하면, 고전압 범위에서 동작하는 칩이 이를 인식하는 다양한 다른 실시예에 적용될 수 있다.
10 : 액정표시패널 12 : 소스 드라이브 집적 회로
14 : 게이트 드라이브 집적 회로 16 : 타이밍 컨트롤러
20 : 입력 버퍼 회로 22 : 시프트 레지스터
24 : 레벨 시프터 26 : 출력 드라이버
30, 32, 34, 36 : 인버터 50, 52 : 입력 버퍼
60, 62, 64, 66 : 스위치 회로

Claims (11)

  1. 제1 전압 범위에서 구동되는 둘 이상의 다단으로 연결된 제1 인버터들을 포함하며, 첫째 제1 인버터의 센터값이 제2 전압 범위의 입력 신호의 하이 레벨과 로우 레벨을 인식하도록 설정되는 제1 입력 버퍼;
    상기 제1 전압 범위에서 구동되는 둘 이상의 다단으로 연결된 제2 인버터들을 포함하며, 다단 중 첫째 제2 인버터의 센터값이 제3 전압 범위의 상기 입력 신호의 하이 레벨과 로우 레벨을 인식하도록 설정되는 제2 입력 버퍼;
    상기 입력 신호를 외부에서 입력되는 선택 신호에 따라서 상기 제1 입력 버퍼와 상기 제2 입력 버퍼 중 어느 하나로 전달하는 전달 회로; 및
    상기 선택 신호에 따라서 상기 제1 입력 버퍼와 상기 제2 입력 버퍼 중 어느 하나에서 전달되는 신호를 선택하여서 출력하는 출력 회로;를 포함하며,
    상기 제1 입력 버퍼의 상기 첫째 제1 인버터의 센터값과 상기 제2 입력 버퍼의 상기 첫째 제2 인버터의 센터값은 다르게 설정되며,
    상기 제1 입력 버퍼의 상기 첫째 제1 인버터의 센터값은 둘째 이후의 상기 제1 인버터들의 센터값보다 낮게 설정되고, 그리고
    상기 제2 입력 버퍼의 상기 첫째 제2 인버터의 센터값은 둘째 이후의 상기 제2 인버터들의 센터값보다 낮게 설정됨을 특징으로 하는 입력 버퍼 회로.
  2. 제1 항에 있어서,
    상기 제1 입력 버퍼는 상기 제2 전압 범위의 상기 입력 신호를 상기 첫째 제1 인버터에 의하여 레벨을 인식한 후 둘째 이후의 상기 제1 인버터들을 통하여 상기 제1 전압 범위에서 구동 및 전달하여 출력하고; 그리고
    상기 제2 입력 버퍼는 상기 제3 전압 범위의 상기 입력 신호를 상기 첫째 제2 인버터에 의하여 레벨을 인식한 후 둘째 이후의 상기 제2 인버터들을 통하여 상기 제1 전압 범위에서 구동 및 전달하여 출력하는 입력 버퍼 회로.
  3. 제2 항에 있어서,
    상기 제1 전압 범위는 상기 제 2 및 제3 전압범위보다 고전압으로 설정되는 입력 버퍼 회로.
  4. 제2 항에 있어서,
    상기 첫째 제1 인버터와 상기 첫째 제2 인버터는 피모스 트랜지스터와 엔모스 트랜지스터 간의 채널비가 둘째 이후의 상기 제1 인버터들 및 상기 제2 인버터들의 피모스 트랜지스터보다 크게 설정된 입력 버퍼 회로.
  5. 제1 항에 있어서,
    상기 전달 회로와 상기 출력 회로는 상기 제1 입력 버퍼 및 상기 제2 입력 버퍼에 각각 구성되는 스위치 회로들을 포함하고 상기 전달 회로와 상기 출력 회로에 포함된 상기 스위치 회로들은 상기 선택 신호에 의하여 상기 제1 입력 버퍼 및 상기 제2 입력 버퍼 중 어느 하나에 대하여 턴온하도록 동작되는 입력 버퍼 회로.
  6. 입력 신호를 인식하여 제1 전압 범위에서 구동하여 출력하는 입력 버퍼 회로;
    상기 입력 버퍼 회로의 출력을 입력받아서 순차적인 스캔 펄스를 발생하는 시프트 레지스터;
    상기 스캔 펄스를 액정표시패널의 구동을 위한 온/오프 레벨로 변환하여 출력하는 레벨 시프터; 및
    상기 레벨 시프터의 출력에 대하여 전류 구동 능력을 변환하여 게이트 구동 신호로 출력하는 출력 드라이버;를 포함하며,
    상기 입력 버퍼 회로는,
    상기 제1 전압 범위에서 구동되는 둘 이상의 다단으로 연결된 제1 인버터들을 포함하며, 첫째 제1 인버터의 센터값이 제2 전압 범위의 상기 입력 신호의 하이 레벨과 로우 레벨을 인식하도록 설정되며 되는 제1 입력 버퍼;
    상기 제1 전압 범위에서 구동되는 둘 이상의 다단으로 연결된 제2 인버터들을 포함하며, 다단 중 첫째 제2 인버터의 센터값이 제3 전압 범위의 상기 입력 신호의 하이 레벨과 로우 레벨을 인식하도록 설정되는 제2 입력 버퍼;
    상기 입력 신호를 외부에서 입력되는 선택 신호에 따라서 상기 제1 입력 버퍼와 상기 제2 입력 버퍼 중 어느 하나로 전달하는 전달 회로; 및
    상기 선택 신호에 따라서 상기 제1 입력 버퍼와 상기 제2 입력 버퍼 중 어느 하나에서 전달되는 신호를 선택하여서 출력하는 출력 회로;를 포함하며,
    상기 제1 입력 버퍼의 상기 첫째 제1 인버터의 센터값과 상기 제2 입력 버퍼의 상기 첫째 제2 인버터의 센터값은 다르게 설정되며,
    상기 제1 입력 버퍼의 상기 첫째 제1 인버터의 센터값은 둘째 이후의 상기 제1 인버터들의 센터값보다 낮게 설정되고, 그리고
    상기 제2 입력 버퍼의 상기 첫째 제2 인버터의 센터값은 둘째 이후의 상기 제2 인버터들의 센터값보다 낮게 설정됨을 특징으로 하는 게이트 드라이브 집적 회로.
  7. 삭제
  8. 제6 항에 있어서,
    상기 제1 입력 버퍼는 상기 제2 전압 범위의 상기 입력 신호를 상기 첫째 제1 인버터에 의하여 레벨을 인식한 후 둘째 이후의 상기 제1 인버터들을 통하여 상기 제1 전압 범위에서 구동 및 전달하여 출력하고; 그리고
    상기 제2 입력 버퍼는 상기 제3 전압 범위의 상기 입력 신호를 상기 첫째 제2 인버터에 의하여 레벨을 인식한 후 둘째 이후 상기 제2 인버터들을 통하여 상기 제1 전압 범위에서 구동 및 전달하여 출력하는 게이트 드라이브 집적 회로.
  9. 제8 항에 있어서,
    상기 제1 전압 범위는 상기 제 2 및 제3 전압범위보다 고전압으로 설정되는 게이트 드라이브 집적 회로.
  10. 제8 항에 있어서,
    상기 첫째 제1 인버터와 상기 첫째 제2 인버터는 피모스 트랜지스터와 엔모스 트랜지스터 간의 채널비가 둘째 이후의 상기 제1 인버터들 및 상기 제2 인버터들의 피모스 트랜지스터보다 크게 설정된 게이트 드라이브 집적 회로.
  11. 제6 항에 있어서,
    상기 전달 회로와 상기 출력 회로는 상기 제1 입력 버퍼 및 상기 제2 입력 버퍼에 각각 구성되는 스위치 회로들을 포함하고 상기 전달 회로와 상기 출력 회로에 포함된 상기 스위치 회로들은 상기 선택 신호에 의하여 상기 상기 제1 입력 버퍼 및 상기 제2 입력 버퍼 중 어느 하나에 대하여 턴온하도록 동작되는 게이트 드라이브 집적 회로.
KR1020120108575A 2012-09-28 2012-09-28 입력 버퍼 및 상기 입력 버퍼를 갖는 게이트 드라이브 집적 회로 KR102095280B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120108575A KR102095280B1 (ko) 2012-09-28 2012-09-28 입력 버퍼 및 상기 입력 버퍼를 갖는 게이트 드라이브 집적 회로
US14/039,979 US9361843B2 (en) 2012-09-28 2013-09-27 Input buffer circuit and gate driver IC including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120108575A KR102095280B1 (ko) 2012-09-28 2012-09-28 입력 버퍼 및 상기 입력 버퍼를 갖는 게이트 드라이브 집적 회로

Publications (2)

Publication Number Publication Date
KR20140042185A KR20140042185A (ko) 2014-04-07
KR102095280B1 true KR102095280B1 (ko) 2020-03-31

Family

ID=50384651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120108575A KR102095280B1 (ko) 2012-09-28 2012-09-28 입력 버퍼 및 상기 입력 버퍼를 갖는 게이트 드라이브 집적 회로

Country Status (2)

Country Link
US (1) US9361843B2 (ko)
KR (1) KR102095280B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120162121A1 (en) * 2010-12-22 2012-06-28 Shih Chang Chang Slew rate and shunting control separation
CN103926767B (zh) * 2013-10-17 2017-01-25 成都天马微电子有限公司 液晶显示器及其检测方法
KR102230370B1 (ko) * 2014-08-06 2021-03-23 엘지디스플레이 주식회사 표시장치
US9899992B1 (en) 2016-08-17 2018-02-20 Advanced Micro Devices, Inc. Low power adaptive synchronizer
US10630271B2 (en) 2016-08-17 2020-04-21 Advanced Micro Devices, Inc. Self timed data sampler
US9953687B1 (en) * 2016-10-21 2018-04-24 Advanced Micro Devices, Inc. Pseudo-dynamic circuit for multi-voltage timing interlocks
US10049726B1 (en) 2017-02-03 2018-08-14 Advanced Micro Devices, Inc. Contention-free dynamic logic
US20190004982A1 (en) * 2017-06-29 2019-01-03 SK Hynix Inc. Buffer circuit and device including the same
US10832632B2 (en) * 2018-03-14 2020-11-10 Samsung Display Co., Ltd. Low power architecture for mobile displays
US10885871B2 (en) * 2018-03-14 2021-01-05 Samsung Display Co., Ltd. Scalable driving architecture for large size displays
US10817044B2 (en) * 2018-03-28 2020-10-27 Raydium Semiconductor Corporation Power saving control apparatus and power saving control method applied to display driving circuit
KR20220016350A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243540B1 (ko) 2006-06-28 2013-03-20 엘지디스플레이 주식회사 액정표시장치
US7449913B1 (en) * 2007-06-20 2008-11-11 Smartech Worldwide Limited Pre-driver having slew-rate and crowbar-current controls for a CMOS output buffer
JP2011135523A (ja) 2009-12-25 2011-07-07 Sony Corp 駆動回路および表示装置

Also Published As

Publication number Publication date
US20140091998A1 (en) 2014-04-03
KR20140042185A (ko) 2014-04-07
US9361843B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
KR102095280B1 (ko) 입력 버퍼 및 상기 입력 버퍼를 갖는 게이트 드라이브 집적 회로
CN107017875B (zh) 电平移位电路以及显示驱动器
US9892703B2 (en) Output circuit, data driver, and display device
US8598934B2 (en) Level shifter circuit and display driver circuit
US7474138B2 (en) Level shift circuit and driver circuit using the same
JP5074223B2 (ja) レベルシフト回路及びそれを用いたドライバと表示装置
US10796654B2 (en) Switching circuit, control circuit, display device, gate driving circuit and method
US20070290983A1 (en) Output circuit of a source driver, and method of outputting data in a source driver
US20080191777A1 (en) Level shifter capable of high speed operation and high-speed level shifting method
KR100490623B1 (ko) 버퍼 회로 및 이를 이용한 액티브 매트릭스 표시 장치
KR20030094058A (ko) 표시 장치의 드라이버 회로와 시프트 레지스터, 및 표시장치
CN102571065B (zh) 电平转换电路、显示设备和电子装置
US8922460B2 (en) Level shift circuit, data driver, and display device
US20170169777A1 (en) Output circuit of display driving device
KR101227342B1 (ko) 반도체집적회로 및 액정표시 구동용 반도체집적회로
US8203545B2 (en) Display driving circuit
KR20040045289A (ko) 쌍방향 신호전송회로
KR20030051209A (ko) 레벨 쉬프터를 갖는 쉬프트 레지스터
KR20040068866A (ko) 화상표시장치 및 화상표시패널
US20100321360A1 (en) Differential signal receiving circuit and display apparatus
KR101430983B1 (ko) 입력 버퍼, 상기 입력 버퍼를 갖는 게이트 드라이버 집적 회로 및 액정표시장치 구동 회로
CN101540147A (zh) 具有独立电压转换单元的液晶显示器驱动装置
US7663422B1 (en) Source driving circuit for preventing gamma coupling
US20050225354A1 (en) TFT LCD gate driver circuit with two-transistion output level shifter
US11749159B2 (en) Gate driver circuit and method for driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant