CN107403611B - 像素记忆电路、液晶显示器和可穿戴设备 - Google Patents

像素记忆电路、液晶显示器和可穿戴设备 Download PDF

Info

Publication number
CN107403611B
CN107403611B CN201710876723.1A CN201710876723A CN107403611B CN 107403611 B CN107403611 B CN 107403611B CN 201710876723 A CN201710876723 A CN 201710876723A CN 107403611 B CN107403611 B CN 107403611B
Authority
CN
China
Prior art keywords
transistor
pixel
node
electrode
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710876723.1A
Other languages
English (en)
Other versions
CN107403611A (zh
Inventor
陈怡敏
邵贤杰
王张萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710876723.1A priority Critical patent/CN107403611B/zh
Publication of CN107403611A publication Critical patent/CN107403611A/zh
Priority to US16/031,440 priority patent/US10762868B2/en
Application granted granted Critical
Publication of CN107403611B publication Critical patent/CN107403611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种像素记忆电路、液晶显示器和可穿戴设备，其中，像素记忆电路包括：仅由NMOS管构成的锁存单元；开关单元，开关单元在行扫描信号的控制下导通，以将数据电压提供给锁存单元，以便锁存单元对数据电压进行锁存并生成锁存信号；选择单元，选择单元的第一接收端接收第一选择信号，选择单元的第二接收端接收第二选择信号，选择单元在锁存信号的控制下将第一选择信号或第二选择信号施加给像素电极，并在开关单元关断时继续向像素电极施加第一选择信号或第二选择信号，以实现像素自动更新。该电路不仅能够锁存数据电压实现像素更新，且在产线上不需导入PMOS工艺，也无需增加掩膜成本，工艺技术难度低。

Description

像素记忆电路、液晶显示器和可穿戴设备
技术领域
本发明涉及液晶技术领域，特别涉及一种像素记忆电路、一种液晶显示器和一种可穿戴设备。
背景技术
自LG发布第一款智能手表G Watch R以来，智能手表市场开始迅猛发展。为了更好占领市场，降低功耗，各大厂商在液晶技术上作了很多投入。例如，2015年，日本面板厂商Japan Display宣布推出一款采用MIP(memory-in-pixel，像素内存)技术的超低功耗反射型LCD(Liquid Crystal Display，液晶显示器)面板，并将其应用于可穿戴设备。该LCD面板不仅可做到64色彩色显示，而且耗电量低，可以与Sharp LCD面板媲美。
目前，MIP技术使用SRAM(Static Random Access Memory，静态随机存取存储器)/VLC(Visible Light Communication，可见光通信)来实现，其中，SRAM主要由两个CMOS非门构成(如图1所示)，即由两对PMOS和NMOS管构成。然而，对于目前面板厂商已经成型的a_Si产线而言，导入PMOS工艺难度大且成本高，严重限制了其在可穿戴设备中的广泛应用。
发明内容
本发明旨在至少在一定程度上解决上述技术中的技术问题之一。为此，本发明的一个目的在于提出一种像素记忆电路。该像素记忆电路不仅能够锁存数据电压实现像素更新，且在产线上不需导入PMOS工艺，也无需增加掩膜成本，工艺技术难度低。
本发明的第二个目的在于提出一种液晶显示器。
本发明的第三个目的在于提出一种可穿戴设备。
为达到上述目的，本发明第一方面实施例提出了一种像素记忆电路，包括：锁存单元，所述锁存单元仅由NMOS管构成；开关单元，所述开关单元的第一端与数据线相连以接收数据电压，所述开关单元的控制端接收行扫描信号，所述开关单元的第二端与所述锁存单元的输入端相连，并形成第一节点，所述开关单元在所述行扫描信号的控制下导通，以将所述数据电压提供给所述锁存单元，以便所述锁存单元对所述数据电压进行锁存并生成锁存信号；选择单元，所述选择单元的第一控制端与所述第一节点相连，所述选择单元的第二控制端与所述锁存单元的输出端相连，所述选择单元的第一接收端接收第一选择信号，所述选择单元的第二接收端接收第二选择信号，所述选择单元在所述锁存信号的控制下将所述第一选择信号或所述第二选择信号施加给像素电极，并在所述开关单元关断时继续向所述像素电极施加所述第一选择信号或所述第二选择信号，以实现像素自动更新。
根据本发明实施例的像素记忆电路，通过只包含NMOS管的锁存单元即可实现数据电压的锁存，以持续更新像素电压，且可长时间维持电压稳定。该电路在产线上不需导入PMOS工艺，且无需增加掩膜成本，工艺技术难度低。
另外，根据本发明上述实施例提出的像素记忆电路还可以具有如下附加的技术特征：
根据本发明的一个实施例，所述锁存单元包括：第一NMOS管，所述第一NMOS管的源极和栅极均与电源端相连以接收电源电压；第二NMOS管，所述第二NMOS管的源极与所述第一NMOS管的漏极相连，并形成第二节点，所述第二NMOS管的栅极与所述开关单元的第二端相连，所述第二NMOS管的漏极接地；第三NMOS管，所述第三NMOS管的源极和栅极均与所述电源端相连以接收所述电源电压；第四NMOS管，所述第四NMOS管的源极与所述第三NMOS管的漏极相连，并形成第三节点，所述第四NMOS管的栅极与所述第二节点相连，所述第四NMOS管的漏极接地，其中，所述第三节点还与所述第一节点相连，以将所述锁存信号输出至所述选择单元。
根据本发明的一个实施例，所述开关单元包括：第一晶体管，所述第一晶体管的栅极接收所述行扫描信号，所述第一晶体管的源极接收所述数据电压，所述第一晶体管的漏极与所述第二NMOS管的栅极相连。
根据本发明的一个实施例，所述选择单元包括：第二晶体管，所述第二晶体管的栅极分别与所述第一晶体管的漏极和所述第二NMOS管的栅极相连，所述第二晶体管的源极接收所述第一选择信号，所述第二晶体管的漏极与所述像素电极的一端相连，其中，所述像素电极的另一端与基准电压输出端相连以接收基准电压；第三晶体管，所述第三晶体管的栅极与所述第一节点相连，所述第三晶体管的源极接收所述第二选择信号，所述第三晶体管的漏极分别与所述像素电极的一端和所述第二晶体管的漏极相连。
根据本发明的一个实施例，所述第一NMOS管、所述第二NMOS管、所述第三NMOS管和所述第四NMOS管的沟道宽度W1、W2、W3、W4之间存在关系：W2＝W4＝5W1＝5W3。
根据本发明的一个实施例，当所述行扫描信号控制所述第一晶体管导通，所述数据电压为高电平时，所述第一节点电位为高，所述第二晶体管和所述第二NMOS管导通，所述第二节点电位为低，所述第三晶体管和所述第四NMOS管关断，所述第三节点电位为高，与所述第一节点形成正反馈，以在所述第一晶体管关断时通过所述第二晶体管继续向所述像素电极施加所述第一选择信号以实现像素自动更新；当所述行扫描信号控制所述第一晶体管导通，所述数据电压为低电平时，所述第一节点电位为低，所述第二晶体管和所述第二NMOS管关断，所述第二节点电位为高，所述第三晶体管和所述第四NMOS管导通，所述第三节点电位为低，与所述第一节点形成正反馈，以在所述第一晶体管关断时通过所述第三晶体管继续向所述像素电极施加所述第二选择信号以实现像素自动更新。
进一步地，本发明提出了一种液晶显示器，其包括本发明上述实施例的像素记忆电路。
本发明实施例的液晶显示器，采用上述像素记忆电路，不仅能够锁存数据电压实现像素更新，且在产线上不需导入PMOS工艺，也无需增加掩膜成本，工艺技术难度低。
更进一步地，本发明提出了一种可穿戴设备，其包括本发明上述实施例的液晶显示器。
本发明实施例的可穿戴设备，采用上述液晶显示器，在生产产线上，不需导入PMOS工艺，也无需增加掩膜成本，工艺技术难度低。
附图说明
图1是根据本发明实施例的像素记忆电路的结构示意图；
图2是根据本发明实施例的像素记忆电路的拓扑图；
图3是根据本发明一个实施例的像素记忆电路的信号时序图；
图4是根据本发明另一个实施例的像素记忆电路的信号时序图；
图5是根据本发明实施例的液晶显示器的方框图；
图6是根据本发明实施例的可穿戴设备的方框图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
对于可穿戴设备而言，由于其尺寸小，一般具有低频低色域的特点。频率低则导致像素每帧保持时间很长，而无论是PMOS管还是NMOS管都有存在漏电流、无法长时间保持像素电压稳定的缺点。
为解决该技术问题，本发明提出了一种像素记忆电路、液晶显示器和可穿戴设备。其中，像素记忆电路中设置有锁存单元，该锁存单元可将数据电压锁存并持续更新像素电压，且可长时间维持电压稳定。
下面结合附图来描述本发明实施例的像素记忆电路、液晶显示器和可穿戴设备。
图1是根据本发明实施例的像素记忆电路的结构示意图。如图1所示，该像素记忆电路100包括：锁存单元10、开关单元20和选择单元30。
其中，锁存单元10仅由NMOS管构成。开关单元20的第一端与数据线Data相连以接收数据电压Vdata，开关单元20的控制端接收行扫描信号Scan，开关单元20的第二端与锁存单元10的输入端相连，并形成第一节点Q，开关单元在行扫描信号Scan的控制下导通，以将数据电压Vdata提供给锁存单元10，以便锁存单元10对数据电压Vdata进行锁存并生成锁存信号。选择单元30的第一控制端与第一节点Q相连，选择单元30的第二控制端与锁存单元10的输出端相连，选择单元30的第一接收端接收第一选择信号FRP，选择单元的第二接收端接收第二选择信号XFRP，选择单元30在锁存信号的控制下将第一选择信号FRP或第二选择信号XFRP施加给像素电极pixel，并在开关单元20关断时继续向像素电极pixel施加第一选择信号FRP或第二选择信号XFRP，以实现像素自动更新。
在本发明的一个实施例中，如图2所示，锁存单元10包括：第一NMOS管M1、第二NMOS管M2、第三NMOS管M3和第四NMOS管M4。
其中，第一NMOS管M1的源极和栅极均与电源端相连以接收电源电压VDD。第二NMOS管M2的源极与第一NMOS管M1的漏极相连，并形成第二节点
Figure BDA0001418262400000041
第二NMOS管M2的栅极与开关单元20的第二端相连，第二NMOS管M2的漏极接地VSS。第三NMOS管M3的源极和栅极均与电源端相连以接收电源电压VDD。第四NMOS管M4的源极与第三NMOS管M3的漏极相连，并形成第三节点A，第四NMOS管M4的栅极与第二节点
Figure BDA0001418262400000042
相连，第四NMOS管M4的漏极接地VSS，其中，第三节点A还与第一节点Q相连，以将锁存信号输出至选择单元30。
在该实施例中，第一NMOS管M1、第二NMOS管M2、第三NMOS管M3和第四NMOS管M4的沟道宽度W1、W2、W3、W4之间满足关系式：W2＝W4＝5W1＝5W3。
需要说明的是，第一NMOS管M1、第二NMOS管M2、第三NMOS管M3和第四NMOS管M4的沟道长度均相等。
进一步地，如图2所示，开关单元20包括第一晶体管M5。其中，第一晶体管M5的栅极接收行扫描信号Scan，第一晶体管M5的源极接收数据电压Vdata，第一晶体管M5的漏极与第二NMOS管M2的栅极相连。
更进一步地，如图2所示，选择单元30包括：第二晶体管M6和第三晶体管M7。
其中，第二晶体管M6的栅极分别与第一晶体管M5的漏极和第二NMOS管M2的栅极相连，第二晶体管M6的源极接收第一选择信号FRP，第二晶体管M6的漏极与像素电极pixel的一端相连，其中，像素电极pixel的另一端与基准电压输出端相连以接收基准电压Vcom。第三晶体管M7的栅极与第一节点相连，第三晶体管M7的源极接收第二选择信号XFRP，第三晶体管M7的漏极分别与像素电极pixel的一端和第二晶体管M6的漏极相连。
需要说明的是，在该实施例中，由于晶体管M1～M7均为N型管，因此，晶体管M1～M7的源漏极位置可以互换。
下面结合图2所示的电路图和图3、图4所示的时序图说明本发明实施例的工作原理：
如图2、图3所示，当行扫描信号控制第一晶体管M5导通，数据电压Vdata为高电平时，第一节点Q电位为高，第二晶体管M6和第二NMOS管M2导通，第二节点
Figure BDA0001418262400000051
电位为低，第三晶体管M7和第四NMOS管M4关断，第三节点A电位为高，与第一节点Q形成正反馈，实现对数据电压Vdata的锁存，以在行扫描信号控制第一晶体管M5关断时通过第二晶体管M6继续向像素电极pixel施加第一选择信号XFRP以实现像素自动更新。
如图2、图4所示，当行扫描信号Scan控制第一晶体管M5导通，数据电压Vdata为低电平时，第一节点Q电位为低，第二晶体管M6和第二NMOS管M2关断，第二节点
Figure BDA0001418262400000052
电位为高，第三晶体管M7和第四NMOS管M4导通，第三节点A电位为低，与第一节点Q形成正反馈，实现对数据电压Vdata的锁存，以在行扫描信号控制第一晶体管M5关断时通过第三晶体管M7继续向像素电极pixel施加第二选择信号XFRP以实现像素自动更新。
综上，根据本发明实施例的像素记忆电路，通过只包含NMOS管的锁存单元即可实现数据电压的锁存，以持续更新像素电压，且可长时间维持电压稳定，另外，在产线上不需导入PMOS工艺，且无需增加掩膜成本，工艺技术难度低。
图5是根据本发明实施例的液晶显示器的方框图。如图5所示，该液晶显示器200包括本发明上述实施例的像素记忆电路100。
本发明实施例的液晶显示器，采用上述实施例的像素记忆电路，不仅能够锁存数据电压实现像素更新，且不需导入PMOS工艺，也无需增加掩膜成本，工艺技术难度低。
进一步地，本发明提出了一种可穿戴设备。
图6是根据本发明实施例的可穿戴设备的方框图。如图6所示，该可穿戴设备1000上述实施例的液晶显示器200。
可选地，可穿戴设备1000可以是智能手表。
本发明实施例的可穿戴设备，采用本发明上述实施例的液晶显示器，在生产产线上，不需导入PMOS工艺，也无需增加掩膜成本，工艺技术难度低。
另外，本发明实施例的可穿戴设备的其他构成及其作用对本领域的技术人员而言是已知的，为减少冗余，此处不做赘述。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (7)

1.一种像素记忆电路，其特征在于，包括：
锁存单元，所述锁存单元仅由NMOS管构成；
开关单元，所述开关单元的第一端与数据线相连以接收数据电压，所述开关单元的控制端接收行扫描信号，所述开关单元的第二端与所述锁存单元的输入端相连，并形成第一节点，所述开关单元在所述行扫描信号的控制下导通，以将所述数据电压提供给所述锁存单元，以便所述锁存单元对所述数据电压进行锁存并生成锁存信号；
选择单元，所述选择单元的第一控制端与所述第一节点相连，所述选择单元的第二控制端与所述锁存单元的输出端相连，所述选择单元的第一接收端接收第一选择信号，所述选择单元的第二接收端接收第二选择信号，所述选择单元在所述锁存信号的控制下将所述第一选择信号或所述第二选择信号施加给像素电极，并在所述开关单元关断时继续向所述像素电极施加所述第一选择信号或所述第二选择信号，以实现像素自动更新；
其中，所述锁存单元包括：
第一NMOS管，所述第一NMOS管的源极和栅极均与电源端相连以接收电源电压；
第二NMOS管，所述第二NMOS管的源极与所述第一NMOS管的漏极相连，并形成第二节点，所述第二NMOS管的栅极与所述开关单元的第二端相连，所述第二NMOS管的漏极接地；
第三NMOS管，所述第三NMOS管的源极和栅极均与所述电源端相连以接收所述电源电压；
第四NMOS管，所述第四NMOS管的源极与所述第三NMOS管的漏极相连，并形成第三节点，所述第四NMOS管的栅极与所述第二节点相连，所述第四NMOS管的漏极接地，其中，所述第三节点还与所述第一节点相连，以将所述锁存信号输出至所述选择单元。
2.如权利要求1所述的像素记忆电路，其特征在于，所述开关单元包括：
第一晶体管，所述第一晶体管的栅极接收所述行扫描信号，所述第一晶体管的源极接收所述数据电压，所述第一晶体管的漏极与所述第二NMOS管的栅极相连。
3.如权利要求2所述的像素记忆电路，其特征在于，所述选择单元包括：
第二晶体管，所述第二晶体管的栅极分别与所述第一晶体管的漏极和所述第二NMOS管的栅极相连，所述第二晶体管的源极接收所述第一选择信号，所述第二晶体管的漏极与所述像素电极的一端相连，其中，所述像素电极的另一端与基准电压输出端相连以接收基准电压；
第三晶体管，所述第三晶体管的栅极与所述第二节点相连，所述第三晶体管的源极接收所述第二选择信号，所述第三晶体管的漏极分别与所述像素电极的一端和所述第二晶体管的漏极相连。
4.如权利要求3所述的像素记忆电路，其特征在于，所述第一NMOS管、所述第二NMOS管、所述第三NMOS管和所述第四NMOS管的沟道宽度W1、W2、W3、W4之间存在如下关系：
W2＝W4＝5W1＝5W3。
5.如权利要求4所述的像素记忆电路，其特征在于，
当所述行扫描信号控制所述第一晶体管导通，所述数据电压为高电平时，所述第一节点电位为高，所述第二晶体管和所述第二NMOS管导通，所述第二节点电位为低，所述第三晶体管和所述第四NMOS管关断，所述第三节点电位为高，与所述第一节点形成正反馈，以在所述第一晶体管关断时通过所述第二晶体管继续向所述像素电极施加所述第一选择信号以实现像素自动更新；
当所述行扫描信号控制所述第一晶体管导通，所述数据电压为低电平时，所述第一节点电位为低，所述第二晶体管和所述第二NMOS管关断，所述第二节点电位为高，所述第三晶体管和所述第四NMOS管导通，所述第三节点电位为低，与所述第一节点形成正反馈，以在所述第一晶体管关断时通过所述第三晶体管继续向所述像素电极施加所述第二选择信号以实现像素自动更新。
6.一种液晶显示器，其特征在于，包括如权利要求1-5中任一项所述的像素记忆电路。
7.一种可穿戴设备，其特征在于，包括如权利要求6所述的液晶显示器。
CN201710876723.1A 2017-09-25 2017-09-25 像素记忆电路、液晶显示器和可穿戴设备 Active CN107403611B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710876723.1A CN107403611B (zh) 2017-09-25 2017-09-25 像素记忆电路、液晶显示器和可穿戴设备
US16/031,440 US10762868B2 (en) 2017-09-25 2018-07-10 Memory-in-pixel circuit and driving method thereof, liquid crystal display panel and wearable device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710876723.1A CN107403611B (zh) 2017-09-25 2017-09-25 像素记忆电路、液晶显示器和可穿戴设备

Publications (2)

Publication Number Publication Date
CN107403611A CN107403611A (zh) 2017-11-28
CN107403611B true CN107403611B (zh) 2020-12-04

Family

ID=60388351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710876723.1A Active CN107403611B (zh) 2017-09-25 2017-09-25 像素记忆电路、液晶显示器和可穿戴设备

Country Status (2)

Country Link
US (1) US10762868B2 (zh)
CN (1) CN107403611B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108932932A (zh) * 2017-05-24 2018-12-04 京东方科技集团股份有限公司 锁存单元、像素电路、像素驱动方法和显示装置
CN108198537B (zh) * 2018-01-03 2020-11-27 京东方科技集团股份有限公司 一种像素内存储单元、像素阵列及显示装置
JP7187792B2 (ja) * 2018-03-22 2022-12-13 カシオ計算機株式会社 電子機器、電子時計、液晶制御方法およびプログラム
CN110021260B (zh) * 2018-06-27 2021-01-26 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN108630166B (zh) 2018-07-02 2021-01-26 京东方科技集团股份有限公司 像素记忆电路、液晶显示器和可穿戴设备
CN108877696B (zh) * 2018-09-28 2020-05-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN109272962B (zh) * 2018-11-16 2021-04-27 京东方科技集团股份有限公司 像素内存储单元、像素内数据存储方法以及像素阵列
CN109935218B (zh) * 2019-01-21 2020-12-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
TWI715025B (zh) * 2019-05-03 2021-01-01 凌巨科技股份有限公司 畫素電路以及驅動方法
CN110060646B (zh) * 2019-05-08 2021-08-03 京东方科技集团股份有限公司 数据锁存电路、像素电路、阵列基板及液晶显示面板
WO2021068254A1 (zh) * 2019-10-12 2021-04-15 京东方科技集团股份有限公司 驱动电路、其驱动方法、显示面板及显示装置
CN112233607B (zh) * 2020-09-11 2021-12-07 成都辰显光电有限公司 数字像素驱动电路及其驱动方法、显示面板
CN114387932B (zh) * 2022-01-18 2022-12-16 北京奕斯伟计算技术股份有限公司 保护电路及保护方法、输出单元、源极驱动器及显示设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5019859B2 (ja) 2006-12-05 2012-09-05 ソニーモバイルディスプレイ株式会社 液晶装置および電子機器
KR100914929B1 (ko) * 2008-03-12 2009-09-01 한국과학기술원 화소회로 및 그 구동방법
US8351238B2 (en) * 2008-04-10 2013-01-08 Contour Semiconductor, Inc. Low-complexity electronic circuits and methods of forming the same
GB2459661A (en) * 2008-04-29 2009-11-04 Sharp Kk A low power NMOS latch for an LCD scan pulse shift register
JP2010249955A (ja) * 2009-04-13 2010-11-04 Global Oled Technology Llc 表示装置
TWI444981B (zh) * 2010-06-24 2014-07-11 Japan Display West Inc 顯示器件，驅動顯示器件之方法及電子裝置
TWI413103B (zh) * 2010-08-19 2013-10-21 Au Optronics Corp 記憶體電路、畫素電路、及相關資料存取方法
CN102376282B (zh) * 2010-08-25 2013-05-01 中国科学院微电子研究所 一种硅基液晶显示器件的场缓存像素电路
JP2012239046A (ja) 2011-05-12 2012-12-06 Japan Display East Co Ltd ラッチ回路およびラッチ回路を用いた表示装置
KR102169952B1 (ko) * 2013-10-18 2020-10-26 엘지전자 주식회사 웨어러블 디바이스 및 그 제어 방법
JP6447802B2 (ja) 2014-01-20 2019-01-09 セイコーエプソン株式会社 電気泳動表示装置、電子時計、腕時計及び電気泳動表示装置の動作方法
CN106205494B (zh) * 2016-09-09 2019-05-31 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法

Also Published As

Publication number Publication date
US20190096354A1 (en) 2019-03-28
CN107403611A (zh) 2017-11-28
US10762868B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
CN107403611B (zh) 像素记忆电路、液晶显示器和可穿戴设备
CN107799089B (zh) 像素电路和显示装置
CN109285504B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路
CN108630166B (zh) 像素记忆电路、液晶显示器和可穿戴设备
CN103985352A (zh) 补偿像素电路及显示装置
US11741877B2 (en) Display panel and display device
CN105632440A (zh) 像素电路及其驱动方法、显示面板
CN110517620B (zh) 一种移位寄存器及显示面板
CN114220839B (zh) 显示面板
CN107578751B (zh) 数据电压存储电路、驱动方法、液晶显示面板及显示装置
CN107464526A (zh) 一种像素补偿电路、其驱动方法及显示装置
US11107382B2 (en) Shift register and method for driving the same, gate driving circuit and display device
KR20230133923A (ko) 픽셀 회로 및 그 구동 방법과 디스플레이 패널
WO2020224397A1 (zh) 数据锁存电路、像素电路、阵列基板及液晶显示面板
CN114078430A (zh) 像素电路及显示面板
CN114038419A (zh) 像素驱动电路及其驱动方法、显示面板
US11462149B2 (en) Shift register unit and method for driving the same, gate driving circuit and display device
KR20200089328A (ko) 액정 표시 패널 및 그 eoa 모듈
CN111986598B (zh) 像素驱动电路和显示器
WO2024109060A1 (zh) 像素电路及显示面板
CN112863454B (zh) 栅极驱动电路及其驱动方法、显示面板
TWI715025B (zh) 畫素電路以及驅動方法
CN107945761B (zh) 一种存储单元、像素电路及其驱动方法、显示面板
CN112002289A (zh) 像素电路、显示面板及其制造方法、显示装置
CN115938275A (zh) 像素电路及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant