KR20230133923A

KR20230133923A - 픽셀 회로 및 그 구동 방법과 디스플레이 패널

Info

Publication number: KR20230133923A
Application number: KR1020237029536A
Authority: KR
Inventors: 언칭 궈; 캉관 판; 추이리 가이; 파-샹 천; 뤼보 싱; 강 왕; 쥔펑 리
Original assignee: 윤구(구안) 테크놀로지 컴퍼니 리미티드
Priority date: 2021-09-18
Filing date: 2022-04-27
Publication date: 2023-09-19
Also published as: EP4273844A1; JP2024516706A; WO2023040278A1; CN113870758B; CN113870758A; US20230410744A1

Abstract

본 출원의 실시예는 픽셀 회로 및 그 구동 방법과 디스플레이 패널을 개시하였다. 픽셀 회로는 구동 모듈, 데이터 기입 모듈, 보상 모듈, 누전 억제 모듈 및 제1 저장 모듈을 포함한다. 보상 모듈의 제1 단은 구동 모듈의 제2 단과 전기적으로 연결되고, 보상 모듈의 제어단에는 제1 발광 제어 신호가 접속되며; 누전 억제 모듈의 제1 단은 구동 모듈의 제어단과 전기적으로 연결되고, 누전 억제 모듈의 제2 단은 보상 모듈의 제2 단과 전기적으로 연결되며, 누전 억제 모듈의 제어단에는 제1 발광 제어 신호가 접속되고; 제1 저장 모듈의 제1 단은 보상 모듈의 제2 단과 전기적으로 연결되고, 제1 저장 모듈의 제2 단에는 참조 전압 신호가 접속되며; 제1 저장 모듈은 제1 저장 모듈의 제1 단과 제1 저장 모듈의 제2 단이 전압차를 형성하는 경우, 상기 전압차가 변하지 않도록 유지한다.

Description

픽셀 회로 및 그 구동 방법과 디스플레이 패널

본 출원은 2021년 9월 18일에 중국특허청에 제출한 출원번호가 202111100960.1인 중국특허출원의 우선권을 주장하는바, 해당 출원의 전부 내용은 참조로서 본 출원에 포함된다.

[기술분야]

본 출원의 실시예는 디스플레이 기술분야에 관한 것으로, 예를 들어 픽셀 회로 및 그 구동 방법과 디스플레이 패널에 관한 것이다.

디스플레이 기술이 지속적으로 발전함에 따라 사람들이 디스플레이 패널에 대한 요구도 점점 더 높아지고 있으며 디스플레이 패널은 높은 디스플레이 품질, 다양한 프레임 주파수 모드 및 낮은 전력 소비의 방향으로 발전하고 있다. 디스플레이 패널의 전력 소비는 주로 픽셀 회로와 발광 소자에 있다. 픽셀 회로의 경우, 프레임 주파수를 낮추어 전력 소비를 줄일 수 있지만, 디스플레이 패널의 리프레시(refresh) 주파수가 감소하면 픽셀 회로에 누전 문제가 있어 디스플레이 화면이 깜박이는 현상이 나타나 디스플레이 패널의 디스플레이 품질에 영향을 미친다.

본 출원의 실시예는 픽셀 회로 및 그 구동 방법과 디스플레이 패널을 제공하여 낮은 리프레시 주파수에서의 픽셀 회로의 누전 문제를 개선함으로써 저소비 전력과 높은 디스플레이 품질을 함께 실현하는 효과를 갖는다.

본 출원의 실시예는 다음과 같은 기술 방안을 제공한다.

픽셀 회로는 구동 모듈, 데이터 기입 모듈, 보상 모듈, 누전 억제 모듈 및 제1 저장 모듈을 포함하고,

상기 구동 모듈은 제어단, 제1 단 및 제2 단을 포함하고;

상기 데이터 기입 모듈은 주사 제어단, 제1 단 및 제2 단을 포함하고, 상기 데이터 기입 모듈의 제1 단은 상기 구동 모듈의 제1 단과 전기적으로 연결되고, 상기 데이터 기입 모듈의 제2 단에는 데이터 신호가 접속되며, 상기 데이터 기입 모듈의 주사 제어단에는 제1 주사 신호가 접속되고;

상기 보상 모듈은 제어단, 제1 단 및 제2 단을 포함하고, 상기 보상 모듈의 제1 단은 상기 구동 모듈의 제2 단과 전기적으로 연결되고, 상기 보상 모듈의 제어단에는 제1 발광 제어 신호가 접속되며;

상기 누전 억제 모듈은 제어단, 제1 단 및 제2 단을 포함하고, 상기 누전 억제 모듈의 제1 단은 상기 구동 모듈의 제어단과 전기적으로 연결되고, 상기 누전 억제 모듈의 제2 단은 상기 보상 모듈의 제2 단과 전기적으로 연결되며, 상기 누전 억제 모듈의 제어단에는 상기 제1 발광 제어 신호가 접속되고; 상기 누전 억제 모듈과 상기 보상 모듈은 초기화 단계 및 데이터 기입 단계에서 턴온되며;

상기 제1 저장 모듈은 제1 단과 제2 단을 포함하고, 상기 제1 저장 모듈의 제1 단과 상기 보상 모듈의 제2 단은 전기적으로 연결되고, 상기 제1 저장 모듈의 제2 단에는 참조 전압 신호가 접속되며; 상기 제1 저장 모듈은 상기 데이터 기입 단계 및 발광 단계에서, 상기 제1 저장 모듈의 제1 단과 상기 제1 저장 모듈의 제2 단이 전압차를 형성하는 경우, 상기 전압차가 변하지 않도록 유지한다.

본 출원은 본 출원의 어느 하나의 실시예에 따른 픽셀 회로를 포함하는 디스플레이 패널을 더 제공한다.

본 출원은 본 출원의 어느 하나의 실시예에서 제공하는 픽셀 회로에 적용되는 픽셀 회로의 구동 방법을 더 제공하고, 상기 구동 방법은,

초기화 단계에서, 상기 제1 발광 제어 신호가 상기 보상 모듈과 상기 누전 억제 모듈이 턴온되도록 제어하여, 상기 구동 모듈의 제1 단과 상기 구동 모듈의 제2 단에 각각 상이한 전압이 접속될 경우, 상기 구동 모듈을 턴온시켜 초기화를 수행하는 단계;

데이터 기입 단계에서, 상기 제1 발광 제어 신호는 상기 보상 모듈과 상기 누전 억제 모듈이 턴온되도록 제어하고, 상기 제1 주사 신호는 상기 데이터 기입 모듈이 턴온되도록 제어하여, 상기 데이터 신호가 상기 구동 모듈의 제어단에 기입되도록 하고; 상기 제1 저장 모듈의 제1 단과 상기 구동 모듈의 제어단의 전위는 같으며, 상기 제1 저장 모듈의 제1 단과 상기 제1 저장 모듈의 제2 단은 전압차를 형성하는 단계;

발광 단계에서, 상기 제1 발광 제어 신호는 상기 보상 모듈과 상기 누전 억제 모듈이 턴오프되도록 제어하고, 상기 제1 주사 신호는 상기 데이터 기입 모듈이 턴오프되도록 제어하며, 상기 제1 저장 모듈은 상기 제1 저장 모듈의 제1 단과 상기 제1 저장 모듈의 제2 단의 전압차가 변하지 않도록 유지하여, 상기 누전 억제 모듈의 제1 단과 상기 누전 억제 모듈의 제2 단의 전위가 동일하도록 하는 단계; 를 포함한다.

본 출원의 실시예는 누전 억제 모듈을 구동 모듈의 제어단과 보상 모듈의 제2 단 사이에 구성하고, 제1 저장 모듈을 참조 전압 신호와 보상 모듈의 제2 단 사이에 구성한다. 이렇게 함으로써, 구동 모듈의 제어단에는 하나의 누설 전류 채널만 구성하고, 상기 채널은 구동 모듈의 제어단과 구동 모듈의 제2 단을 연결하고, 상기 채널은 제1 발광 제어 신호에 의해 제어되는 누전 억제 모듈 및 보상 모듈로 구성된다. 보상 모듈의 제2 단의 전위가 크게 드리프트(drift)된 후에만 누전 억제 모듈이 비교적 큰 누설 전류를 생성하고, 구동 모듈의 제어단의 전위가 드리프트된다. 또한, 본 출원의 실시예에서 구동 모듈의 제어단의 전위는 보상 모듈의 제2 단의 전위에 근접하여 누전 억제 모듈의 누설 전류가 작아지고, 상기 유일한 누전 채널의 누설 전류의 크기가 감소하므로, 구동 모듈의 제어단의 전위가 더욱 안정되어 높은 전류 유지율을 실현하고, 디스플레이 패널의 깜박임 현상이 개선된다.

본 출원의 실시예는 구동 모듈의 제어단의 리셋(reset) 경로 및 리셋 방법을 획기적으로 개선했으며, 제1 저장 모듈과 누전 억제 모듈의 조합은 구동 모듈의 제어단의 누전을 효과적으로 억제하여, 낮은 프레임 주파수에서 고품질 디스플레이를 실현하는 데 유리하고, 따라서 낮은 전력 소비와 높은 디스플레이 품질을 함께 실현하는 데 유리하다.

본 출원의 실시예에서 제공하는 픽셀 회로는 상기 효과를 실현함과 동시에, 초기화 단계에서, 구동 모듈의 제1 단과 구동 모듈의 제2 단에 각각 상이한 전압이 접속될 경우, 예를 들어, 구동 모듈의 제1 단에 제1 전원 신호가 접속되고, 제2 단에 제2 전원 신호가 접속되는 경우, 구동 모듈이 턴온되어 비교적 큰 전류가 흐르게 되며, 이로써 구동 모듈의 제어단에 대해 초기화를 수행하는 동시에 구동 모듈의 바이어스 상태(bias state)를 개선하는 데 유리하여, 잔상 문제를 개선하는 데 유리하다.

도 1은 픽셀 회로의 회로 개략도이다.
도 2는 도 1에서 도시된 픽셀 회로의 레이아웃 개략도이다.
도 3은 다른 픽셀 회로의 회로 개략도이다.
도 4는 도 3에서 도시된 픽셀 회로의 레이아웃 개략도이다.
도 5는 본 출원의 실시예에서 제공하는 픽셀 회로의 구조 개략도이다.
도 6은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 7은 본 출원의 실시예에서 제공하는 또 다른 픽셀 회로의 구조 개략도이다.
도 8은 도 7에서 도시된 픽셀 회로의 레이아웃 개략도이다.
도 9는 본 출원의 실시예에서 제공하는 픽셀 회로의 구동 방법의 흐름 개략도이다.
도 10은 본 출원의 실시예에서 제공하는 픽셀 회로의 구동 시계열의 개략도이다.

이하, 첨부된 도면과 실시예를 결합하여 본 출원을 설명하도록 한다. 여기서 설명된 구체적인 실시예는 본 출원을 설명하기 위해서만 사용되며, 본 출원을 한정하기 위해 사용되지 않음을 이해해야 한다. 추가로 설명해야 할 것은, 설명의 편의를 위해, 전체 구조가 아닌 본 출원과 관련된 부분만 도면에 도시하였다.

도 1 및 도 2를 참조하면, 상기 픽셀 회로는 7T1C 구조이다. 픽셀 회로는 트랜지스터(M1’), 트랜지스터(M2’), 트랜지스터(M3’), 트랜지스터(M4’), 트랜지스터(M5’), 트랜지스터(M6’), 트랜지스터(M7’) 및 커패시터(Cst’)를 포함한다. 예시적으로, 모든 트랜지스터는 모두 저온 폴리실리콘(Low Temperature Poly-Silicon, LTPS) 공정으로 제조한 P형 트랜지스터이다. LTPS 트랜지스터는 높은 이동도, 강한 구동 능력 및 낮은 공정 비용의 장점이 있기 때문에 픽셀 회로에 널리 사용되지만, LTPS 트랜지스터의 단점은 누설 전류가 커서 픽셀 회로에서 발생하는 구동 전류의 변동이 비교적 큰 것이다. 이는 트랜지스터(M1’)가 구동트랜지스터이고, 트랜지스터(M1’)의 게이트(G’)의 전압은 커패시터(Cst’)에 의해 저장되지만, 게이트(G’)에는 두 개의 누전 채널이 존재하기 때문이다. 즉 트랜지스터(M3’) 및 트랜지스터(M4’)를 통해 누전이 발생한다. 일반적으로 트랜지스터(M3’)를 통해 드레인(D’)으로 전류가 누설되어 들어오고(leak in), 트랜지스터(M4’)를 통해 참조 전압 신호(Vref)로부터 전류가 누설되어 나간다(leak out). 복수의 노드의 전위 차이로 인해 제한되어 게이트(G’)의 누설 전류는 유입-유출이 발생하므로 완전히 상쇄되기 어렵고, 따라서 게이트(G’)의 전위가 크게 변동하여 트랜지스터(M1’)의 구동 전류가 크게 변동한다.

상술한 기술적 문제를 해결하기 위해, 계속하여 도 1을 참조하면, 첫 번째 개선 방안으로, 두 누전 채널의 트랜지스터를 듀얼 게이트 트랜지스터로 변경하는 것이다. 트랜지스터(M3’)는 직렬 연결된 트랜지스터(M3-1’) 및 트랜지스터(M3-2’)와 동등하고, 트랜지스터(M4’)는 직렬 연결된 트랜지스터(M4-1’) 및 트랜지스터(M4-2’)와 동등하다. 듀얼 게이트 트랜지스터는 단일 게이트 트랜지스터에 비해 더 낮은 누설 전류를 가지므로, 게이트(G’)의 전위 변동은 어느 정도 줄일 수 있지만 상기 방안의 누설 전류 개선 효과가 좋지 않다.

두 번째 개선 방안은 두 누전 채널의 트랜지스터를 저온 다결정 산화물(Low Temperature Polycrystalline Oxide, LTPO) 트랜지스터로 변경하는 것이다. LTPO 트랜지스터는 LTPS 트랜지스터에 비해 누설 전류가 작은 장점이 있으며 게이트(G’)의 누설 전류로 인한 문제를 더 잘 해결할 수 있다. 그러나 상기 방안은 디스플레이 패널의 제조 공정에 산화물 박막 트랜지스터의 공정을 추가하였기 때문에, 공정 비용을 크게 증가시킨다.

도 3 및 도 4를 참조하면, 세 번째 개선 방안은 7T1C 회로에 트랜지스터(M8’)를 추가하여 8T1C 회로를 얻는 것이다. 상기 방안은 첫 번째 개선 방안에 비해 게이트(G’)의 누전 문제를 추가로 개선하였다. 그러나 도 2와 도 4를 비교하면, 상기 방안은 7T1C 회로 레이아웃의 기초상에서 발광 제어 신호(EMB’)를 추가해야 하므로, 상기 방안의 레이아웃이 더 복잡함을 알 수 있다.

상기에서 말한 바와 같이, 상술한 픽셀 회로는 낮은 전력 소비, 저누전(low leakage current), 저비용 및 간단한 레이아웃 등과 같은 다양한 효과를 모두 고려할 수 없다.

본 출원의 실시예는 픽셀 회로를 제공한다. 도 5를 참조하면, 픽셀 회로는 구동 모듈(100), 데이터 기입 모듈(200), 보상 모듈(300), 누전 억제 모듈(400) 및 제1 저장 모듈(500)을 포함한다. 구동 모듈(100)은 제어단, 제1 단 및 제2 단을 포함한다. 선택적으로, 구동 모듈(100)은 구동트랜지스터(MD)를 포함한다. 구동트랜지스터(MD)가 P형 트랜지스터인 경우의 예를 들어 설명하면, 구동트랜지스터(MD)의 게이트(G)는 구동 모듈(100)의 제어단이고, 구동트랜지스터(MD)의 소스(S)는 제2 노드(N2), 즉 구동 모듈(100)의 제1 단이고, 구동트랜지스터(MD)의 드레인(D)은 제3 노드(N3), 즉 구동 모듈(100)의 제2 단이다. 구동트랜지스터(MD)의 게이트(G)와 드레인(D)을 턴 온하면, 구동트랜지스터(MD)는 다이오드 연결 방식을 구성하고, 이때, 소스(S)가 하이 레벨(high level)이고, 드레인(D)이 로우 레벨(low level)이면, 구동트랜지스터(MD)는 턴 온되고, 구동 전류를 생성한다.

데이터 기입 모듈(200)은 주사 제어단, 제1 단 및 제2 단을 포함하고, 데이터 기입 모듈(200)의 제1 단은 구동 모듈(100)의 제1 단과 전기적으로 연결되고, 데이터 기입 모듈(200)의 제2 단에는 데이터 신호(Data)가 접속되며, 데이터 기입 모듈(200)의 주사 제어단에는 제1 주사 신호(S1)가 접속된다. 보상 모듈(300)은 제어단, 제1 단 및 제2 단을 포함하고, 보상 모듈(300)의 제1 단은 구동 모듈(100)의 제2 단과 전기적으로 연결되고, 보상 모듈(300)의 제2 단은 제1 노드(N1)이며, 보상 모듈(300)의 제어단에는 제1 발광 제어 신호(EMB)가 접속된다. 누전 억제 모듈(400)은 제어단, 제1 단 및 제2 단을 포함하고, 누전 억제 모듈(400)의 제1 단은 구동 모듈(100)의 제어단(게이트(G))과 전기적으로 연결되고, 누전 억제 모듈(400)의 제2 단은 보상 모듈(300)의 제2 단(제1 노드(N1))과 전기적으로 연결되며, 누전 억제 모듈(400)의 제어단에는 제1 발광 제어 신호(EMB)가 접속된다. 제1 저장 모듈(500)은 제1 단과 제2 단을 포함하고, 제1 저장 모듈(500)의 제1 단은 보상 모듈(300)의 제2 단(제1 노드(N1))과 전기적으로 연결되고, 제1 저장 모듈(500)의 제2 단에는 참조 전압 신호(Vref)가 접속된다.

도 5에 도시된 픽셀 회로의 구동 과정은 초기화 단계, 데이터 기입 단계 및 발광 단계를 포함한다. 누전 억제 모듈(400) 및 보상 모듈(300)에는 모두 제1 발광 제어 신호(EMB)가 접속되므로, 양자의 온-오프 상태는 동일하다. 제1 발광 제어 신호(EMB)는 누전 억제 모듈(400) 및 보상 모듈(300)이 초기화 단계 및 데이터 기입 단계에서 턴온되도록 제어한다. 제1 저장 모듈(500)은 데이터 기입 단계 및 발광 단계에서, 제1 저장 모듈(500)의 제1 단과 제1 저장 모듈(500)의 제2 단이 전압차를 형성하는 경우, 상기 전압차가 변하지 않도록 유지한다.

초기화 단계에서, 누전 억제 모듈(400) 및 보상 모듈(300)은 턴온되고, 구동 모듈(100)의 제2 단 및 구동 모듈(100)의 제어단(게이트(G))은 턴온된다. 구동 모듈(100)은 다이오드 연결 방식을 구성하고, 구동 모듈(100)의 제1 단과 구동 모듈(100)의 제2 단에 각각 상이한 전압이 접속될 경우, 예를 들어, 구동 모듈(100)의 제1 단에 제1 전원 신호가 접속되고, 구동 모듈(100)의 제2 단에 제2 전원 신호가 접속되는 경우, 구동 모듈(100)이 턴온되어, 비교적 큰 전류가 흐르게 되며, 이로써 구동 모듈(100)의 제어단(게이트(G))에 대해 초기화를 수행하는 동시에 구동 모듈(100)의 바이어스 상태(bias state)를 개선하는 데 유리하여, 잔상 문제를 개선하는 데 유리하다.

데이터 기입 단계에서, 데이터 기입 모듈(200), 누전 억제 모듈(400) 및 보상 모듈(300)은 전부 턴온되고, 데이터 신호(Data)는 데이터 기입 모듈(200), 온(on)된 구동 모듈(100), 보상 모듈(300) 및 누전 억제 모듈(400)을 거쳐 구동 모듈(100)의 제어단(게이트(G))에 기입된다. 누전 억제 모듈(400)은 온(on) 상태이기 때문에, 구동 모듈(100)의 제어단(게이트(G))과 제1 노드(N1)의 전위는 동일하고 동기적으로 변화한다. 아울러, 제1 저장 모듈(500)의 제1 단과 제1 저장 모듈(500)의 제2 단은 전압차를 형성하고, 제1 저장 모듈(500)의 제2 단은 항상 일정한 참조 전압 신호(Vref)이고, 제1 저장 모듈(500)의 제1 단은 제1 노드(N1)의 전위를 저장한다. 구동 모듈(100)의 제어단(게이트(G))의 전위가 일정할 때, 제1 노드(N1)의 전위도 더 이상 변하지 않으며 제1 저장 모듈(500)의 제1 단과 제2 단은 고정된 전압차를 형성한다.

발광 단계에서, 데이터 기입 모듈(200), 누전 억제 모듈(400) 및 보상 모듈(300)은 모두 턴오프되고, 제1 저장 모듈(500)은 제1 저장 모듈(500)의 제1 단과 제1 저장 모듈(500)의 제2 단의 전압차가 변하지 않도록 유지한다. 또한, 제1 저장 모듈(500)의 제2 단은 전위가 일정한 참조 전압 신호(Vref)가 접속되므로, 제1 저장 모듈(500)의 제1 단(즉 제1 노드(N1))의 전위는 데이터 기입 단계의 전위로 유지된다. 구동 모듈(100)의 제어단(게이트(G))도 데이터 기입 단계의 전위를 유지하므로, 누전 억제 모듈(400)의 제1 단과 누전 억제 모듈(400)의 제2 단의 전위는 동일하게 유지되어, 누전 억제 모듈(400)의 누설 전류를 감소시키고, 구동 모듈(100)의 제어단(게이트(G))의 누전을 억제한다.

상기 분석을 통해 알 수 있듯이, 본 출원의 실시예는 누전 억제 모듈(400)을 구동 모듈(100)의 제어단(게이트(G))과 보상 모듈(300)의 제2 단(제1 노드(N1)) 사이에 구성하고, 제1 저장 모듈(500)을 참조 전압 신호(Vref)와 보상 모듈(300)의 제2 단(제1 노드(N1)) 사이에 구성한다. 이렇게 함으로써, 구동 모듈(100)의 제어단(게이트(G))에는 하나의 누설 전류 채널만 구성하고, 상기 채널은 구동 모듈(100)의 제어단과 구동 모듈(100)의 제2 단을 연결하고, 상기 채널은 제1 발광 제어 신호에 의해 제어되는 누전 억제 모듈(400) 및 보상 모듈(300)로 구성된다. 보상 모듈(300)의 제2 단(제1 노드(N1))의 전위가 크게 드리프트(drift)된 후에만 누전 억제 모듈(400)이 비교적 큰 누설 전류를 생성하고, 구동 모듈(100)의 제어단(게이트(G))의 전위가 드리프트된다. 또한, 본 출원의 실시예에서 구동 모듈(100)의 제어단(게이트(G))의 전위는 보상 모듈(300)의 제2 단(제1 노드(N1))의 전위에 근접하여 누전 억제 모듈(400)의 누설 전류가 작아지고, 상기 유일한 누전 채널의 누설 전류의 크기가 감소하므로, 구동 모듈(100)의 제어단(게이트(G))의 전위가 더욱 안정되어 높은 전류 유지율을 실현하고, 디스플레이 패널의 깜박임 현상이 개선된다.

본 출원의 실시예는 구동 모듈(100)의 제어단(게이트(G))의 리셋(reset) 경로 및 리셋 방법을 획기적으로 개선했으며, 제1 저장 모듈(500)로 구동 모듈(100)의 제어단(게이트(G))을 리셋하는 듀얼 게이트 트랜지스터를 대체하고, 또한 제1 저장 모듈(500)과 누전 억제 모듈(400)의 조합은 구동 모듈(100)의 제어단(게이트(G))의 누전을 효과적으로 억제하여, 낮은 프레임 주파수에서 고품질 디스플레이를 실현하는 데 유리하고, 따라서 낮은 전력 소비와 높은 디스플레이 품질을 함께 실현하는 데 유리하다.

본 출원의 실시예에서 제공하는 픽셀 회로는 상기 효과를 실현함과 동시에, 초기화 단계에서, 구동 모듈(100)의 제1 단과 구동 모듈(100)의 제2 단에 각각 상이한 전압이 접속될 경우, 예를 들어, 구동 모듈(100)의 제1 단에 제1 전원 신호가 접속되고, 제2 단에 제2 전원 신호가 접속되는 경우, 구동 모듈(100)이 턴온되어 비교적 큰 전류가 흐르게 되며, 이로써 구동 모듈(100)의 제어단(게이트(G))에 대해 초기화를 수행하는 동시에 구동 모듈(100)의 바이어스 상태를 개선하는 데 유리하여, 잔상 문제를 개선하는 데 유리하다.

이하 구동 모듈(100)의 제1 단과 제2 단에 각각 상이한 전압이 접속되고, 구동 모듈(100)이 비교적 큰 전류를 생성하는 경우의 예를 들어 설명한다.

계속하여 도 5를 참조하면, 상기 실시예의 기초상에서, 선택적으로, 픽셀 회로는 제1 발광 제어 모듈(700), 제2 발광 제어 모듈(800) 및 초기화 모듈(900)을 더 포함한다. 제1 발광 제어 모듈(700)은 제어단, 제1 단 및 제2 단을 포함하고, 제1 발광 제어 모듈(700)의 제1 단은 구동 모듈(100)의 제1 단(제2 노드(N2))과 전기적으로 연결되고, 제1 발광 제어 모듈(700)의 제2 단에는 제1 전원 신호(VDD)가 접속되며, 제1 발광 제어 모듈(700)의 제어단에는 제2 발광 제어 신호(EM)가 접속된다. 제2 발광 제어 모듈(800)은 제어단, 제1 단 및 제2 단을 포함하고, 제2 발광 제어 모듈(800)의 제어단에는 제2 발광 제어 신호(EM)가 접속되고, 제2 발광 제어 모듈(800)의 제1 단은 구동 모듈(100)의 제2 단(제3 노드(N3))과 전기적으로 연결되며, 제2 발광 제어 모듈(800)의 제2 단은 발광 소자(OLED)와 전기적으로 연결된다. 발광 소자(OLED)는 양극(anode)과 음극(cathode)을 포함한다. 예시적으로, 제2 발광 제어 모듈(800)의 제2 단은 발광 소자(OLED)의 양극과 전기적으로 연결되고, 발광 소자(OLED)의 음극에는 제2 전원 신호(VSS)가 접속된다.

초기화 모듈(900)은 제어단, 제1 단 및 제2 단을 포함하고, 초기화 모듈(900)의 제어단에는 제2 주사 신호(S2)가 접속되고, 초기화 모듈(900)의 제1 단은 제2 발광 제어 모듈(800)의 제2 단과 전기적으로 연결되며, 초기화 모듈(900)의 제2 단에는 초기화 신호가 접속된다. 선택적으로, 참조 전압 신호(Vref)는 초기화 신호로도 사용된다.

초기화 단계에서, 누전 억제 모듈(400) 및 보상 모듈(300)은 턴온되고, 구동 모듈(100)은 다이오드 연결 방식을 구성한다. 그리고, 제1 발광 제어 모듈(700), 제2 발광 제어 모듈(800) 및 초기화 모듈(900)은 동시에 턴온된다. 제1 전원 신호(VDD)는 제1 발광 제어 모듈(700)을 거쳐 구동 모듈(100)의 제1 단(제2 노드(N2))에 기입되고, 제2 전원 신호(VSS)는 제2 발광 제어 모듈(800)을 거쳐 구동 모듈(100)의 제2 단(제3 노드(N3))에 기입되며, 구동 모듈(100)은 온되어 대전류를 생성한다. 상기 전류는 초기화 모듈(900)을 통해 유출하고, 발광 소자(OLED)를 거쳐 흐르지 않으므로, 발광 소자(OLED)의 양극에 대해 초기화를 수행하면서도, 발광 소자(OLED)가 초기화 단계에서 턴온되는 것을 방지할 수 있다.

이로부터 알다시피, 본 출원의 실시예에서 제공하는 픽셀 회로는 초기화 단계에서 구동 모듈을 제어하여 대전류를 생성하고, 생성된 대전류는 초기화 모듈(900)을 거쳐 유출하므로, 구동 모듈(100)의 제어단(게이트(G)) 및 발광 소자(OLED)의 양극에 대해 초기화를 수행하는 동시에 구동 모듈(100)의 바이어스 상태를 개선하는 데 유리하여, 잔상 문제를 개선하는 데 유리하다.

계속하여 도 5를 참조하면, 상기 실시예의 기초상에서, 선택적으로, 픽셀 회로는 제2 저장 모듈(600)을 더 포함한다. 제2 저장 모듈(600)은 제1 단과 제2 단을 포함하고, 제2 저장 모듈(600)의 제1 단은 구동 모듈(100)의 제어단(게이트(G))과 전기적으로 연결되고, 제2 저장 모듈(600)의 제2 단에는 제1 전원 신호(VDD)가 접속된다. 제2 저장 모듈(600)은 전위를 저장하는 기능을 구비하고, 발광 단계에서 구동 모듈(100)의 제어단의 전위가 변하지 않도록 유지한다. 이렇게 함으로써, 제1 저장 모듈(500)과 제2 저장 모듈(600)은 서로 협력하며, 제1 저장 모듈(500)은 제1 노드(N1)의 전위가 변하지 않도록 유지하고, 제2 저장 모듈(600)은 구동 모듈(100)의 제어단(게이트(G))의 전위가 변하지 않도록 유지함으로써, 제1 노드(N1)와 게이트(G)의 전위를 동일하게 유지하여, 구동 모듈(100)의 제어단(게이트(G))의 누전을 추가로 줄이는데 유리하고, 높은 전류 유지율을 실현하며, 디스플레이 패널의 깜박임 현상을 개선한다.

도 6을 참조하면, 상기 실시예의 기초상에서, 본 출원의 실시예는 복수의 모듈에서 트랜지스터의 구성 방식을 설명한다.

본 출원의 하나의 실시형태에서, 선택적으로, 보상 모듈(300)은 제1 트랜지스터(M1)를 포함한다. 제1 트랜지스터(M1)의 제1 극은 구동 모듈(100)의 제2 단(제3 노드(N3))과 전기적으로 연결되고, 제1 트랜지스터(M1)의 제2 극은 누전 억제 모듈(400)의 제2 단(제1 노드(N1))과 전기적으로 연결되며, 제1 트랜지스터(M1)의 게이트에는 제1 발광 제어 신호(EMB)가 접속된다. 본 출원의 실시예에서 보상 모듈(300)은 하나의 트랜지스터만 포함하는 구성이므로, 회로 구조가 간단하고 구현이 용이하다.

계속하여 도 6을 참조하면, 본 출원의 하나의 실시형태에서, 선택적으로, 누전 억제 모듈(400)은 제2 트랜지스터(M2)를 포함한다. 제2 트랜지스터(M2)의 제1 극은 구동 모듈(100)의 제어단(게이트(G))과 전기적으로 연결되고, 제2 트랜지스터(M2)의 제2 극은 보상 모듈(300)의 제2 단(제1 노드(N1))과 전기적으로 연결되며, 제2 트랜지스터(M2)의 게이트에는 제1 발광 제어 신호(EMB)가 접속된다. 본 출원의 실시예에서 누전 억제 모듈(400)은 하나의 트랜지스터만 포함하는 구성이므로, 회로 구조가 간단하고 구현이 용이하다.

계속하여 도 6을 참조하면, 본 출원의 하나의 실시형태에서, 선택적으로, 데이터 기입 모듈(200)은 제3 트랜지스터(M3)를 포함한다. 제3 트랜지스터(M3)의 제1 극은 구동 모듈(100)의 제1 단(제2 노드(N2))과 전기적으로 연결되고, 제3 트랜지스터(M3)의 제2 극에는 데이터 신호(Data)가 접속되며, 제3 트랜지스터(M3)의 게이트에는 제1 주사 신호(S1)가 접속된다. 본 출원의 실시예에서 데이터 기입 모듈(200)은 하나의 트랜지스터만 포함하는 구성이므로, 픽셀 회로에 필요한 트랜지스터의 개수가 적다.

계속하여 도 6을 참조하면, 본 출원의 하나의 실시형태에서, 선택적으로, 제1 발광 제어 모듈(700)은 제5 트랜지스터(M5)를 포함한다. 제5 트랜지스터(M5)의 제1 극은 구동 모듈(100)의 제1 단(제2 노드(N2))과 전기적으로 연결되고, 제5 트랜지스터(M5)의 제2 극에는 제1 전원 신호(VDD)가 접속되며, 제5 트랜지스터(M5)의 게이트에는 제2 발광 제어 신호(EM)가 접속된다. 본 출원의 실시예에서 제1 발광 제어 모듈(700)은 하나의 트랜지스터만 포함하는 구성이므로, 회로 구조가 간단하고 구현이 용이하다.

계속하여 도 6을 참조하면, 본 출원의 하나의 실시형태에서, 선택적으로, 제2 발광 제어 모듈(800)은 제6 트랜지스터(M6)를 포함한다. 제6 트랜지스터(M6)의 제1 극은 구동 모듈(100)의 제2 단과 전기적으로 연결되고, 제6 트랜지스터(M6)의 제2 극은 발광 소자(OLED)와 전기적으로 연결되며, 제6 트랜지스터(M6)의 게이트에는 제2 발광 제어 신호(EM)가 접속된다. 본 출원의 실시예에서 제2 발광 제어 모듈(800)은 하나의 트랜지스터만 포함하는 구성이므로, 회로 구조가 간단하고 구현이 용이하다.

계속하여 도 6을 참조하면, 본 출원의 하나의 실시형태에서, 선택적으로, 초기화 모듈(900)은 제7 트랜지스터(M7)를 포함한다. 제7 트랜지스터(M7)의 제1 극은 제2 발광 제어 모듈(800)의 제2 단과 전기적으로 연결되고, 제7 트랜지스터(M7)의 제2 극에는 초기화 신호가 접속되며, 제7 트랜지스터(M7)의 게이트에는 제2 주사 신호(S2)가 접속된다. 본 출원의 실시예에서 초기화 모듈(900)은 하나의 트랜지스터만 포함하는 구성이므로, 회로 구조가 간단하고 구현이 용이하다.

계속하여 도 6을 참조하면, 본 출원의 하나의 실시형태에서, 선택적으로, 제1 저장 모듈(500)은 제1 커패시터(C1)를 포함한다. 제1 커패시터(C1)의 제1 극은 보상 모듈(300)의 제2 단(제1 노드(N1))과 전기적으로 연결되고, 제1 커패시터(C1)의 제2 극에는 참조 전압 신호(Vref)가 접속된다. 본 출원의 실시예에서 제1 저장 모듈(500)은 하나의 트랜지스터만 포함하는 구성이므로, 회로 구조가 간단하고 구현이 용이하다.

계속하여 도 6을 참조하면, 본 출원의 하나의 실시형태에서, 선택적으로, 제2 저장 모듈(600)은 제2 커패시터(C2)를 포함한다. 제2 커패시터(C2)의 제1 극은 구동 모듈(100)의 제어단(게이트(G))과 전기적으로 연결되고, 제2 커패시터(C2)의 제2 극에는 제1 전원 신호(VDD)가 접속된다. 본 출원의 실시예에서 제2 저장 모듈(600)은 하나의 트랜지스터만 포함하는 구성이므로, 회로 구조가 간단하고 구현이 용이하다.

도 6에서는 예시적으로 픽셀 회로의 모든 트랜지스터가 모두 LTPS 공정으로 제조된 P형 트랜지스터인 경우를 도시하였지만, 이는 본 출원에 대한 한정을 구성하지 않는다. 기타 실시예에서, 픽셀 회로의 일부 또는 전부 트랜지스터를 N형 트랜지스터로 구성할 수도 있으며, 실제 응용에서 수요에 따라 설정할 수 있다.

도 6에서는 예시적으로 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)가 모두 단일 게이트 트랜지스터인 경우를 도시하였지만, 이는 본 출원에 대한 한정을 구성하지 않는다. 기타 실시예에서, 제1 트랜지스터(M1) 및/또는 제2 트랜지스터(M2)를 듀얼 게이트 트랜지스터로 구성할 수도 있다.

도 7을 참조하면, 상기 실시예와의 다른 점은 데이터 기입 모듈(200)이 동기화 제어단을 더 포함하고, 동기화 제어단에는 제1 발광 제어 신호(EMB)가 접속되고, 데이터 기입 모듈(200)은 제1 주사 신호(S1)와 제1 발광 제어 신호(EMB)의 공동 제어에 의해 데이터 신호(Data)를 전송하는 것이다. 선택적으로, 데이터 기입 모듈(200)은 제4 트랜지스터(M4)를 더 포함한다. 제4 트랜지스터(M4)의 게이트에는 제1 발광 제어 신호(EMB)가 접속되고; 제4 트랜지스터(M4)는 제3 트랜지스터(M3)의 제1 극과 구동 모듈(100)의 제1 단(제2 노드(N2)) 사이에 직렬 연결된다. 본 출원의 실시예에서 이렇게 구성한 이유는 픽셀 회로의 기타 기능에 영향을 미치지 않으면서 레이아웃의 비아(via) 개수를 줄이기 위해서이다.

도 7 및 도 8을 결합하여 참조하면, 픽셀 회로의 레이아웃은 제1 방향(X)을 따라 연장되고 제1 금속층에 위치한 제1 주사 라인, 제1 발광 제어 신호 라인, 제2 발광 제어 신호 라인 및 제2 주사 라인을 포함한다. 제1 주사 라인은 제1 주사 신호(S1)를 전송하고, 제1 발광 제어 신호 라인은 제1 발광 제어 신호(EMB)를 전송하며, 제2 발광 제어 신호 라인은 제2 발광 제어 신호(EM)를 전송하고, 제2 주사 라인은 제2 주사 신호(S2)를 전송한다.

픽셀 회로의 레이아웃은 제1 방향(X)을 따라 연장되고 제2 금속층에 위치한 참조 전압 신호 라인을 더 포함하고, 참조 전압 신호 라인은 참조 전압 신호(Vref)를 전송한다.

픽셀 회로의 레이아웃은 제2 방향(Y)을 따라 연장되고 제3 금속층에 위치한 데이터 라인 및 제1 전원 신호 라인을 더 포함한다. 데이터 라인은 데이터 신호(Data)를 전송하고, 제1 전원 신호 라인은 제1 전원 신호(VDD)를 전송한다.

픽셀 회로의 레이아웃은 활성층에 위치한 반도체 패턴을 더 포함하며, 반도체 패턴과, 제1 금속층에 위치한 복수의 신호 라인이 교차하는 위치에 트랜지스터를 형성한다. 반도체 패턴에서 S형 부분과 제1 금속층이 교차하여 구동트랜지스터(MD)를 형성한다.

반도체 패턴과 제1 주사 라인이 교차하는 위치에 제3 트랜지스터(M3)를 형성한다. 제1 주사 라인과 반도체 패턴이 교차하는 부분은 제3 트랜지스터(M3)의 게이트이고, 즉 제3 트랜지스터(M3)의 게이트는 제1 주사 라인과 전기적으로 연결된다. 제1 주사 라인의 양측에 위치한 반도체 패턴의 부분은 제3 트랜지스터의 제1 극과 제2 극이고, 제3 트랜지스터(M3)의 제2 극은 비아(110)를 통해 데이터 라인에 연결되고, 제3 트랜지스터(M3)의 제1 극은 제4 트랜지스터(M4)의 제2 극과 전기적으로 연결된다.

반도체 패턴과 제1 발광 제어 신호 라인이 교차하는 위치에 제4 트랜지스터(M4), 제2 트랜지스터(M2) 및 제1 트랜지스터(M1)를 형성한다. 제4 트랜지스터(M4)의 게이트는 제1 발광 제어 신호 라인과 전기적으로 연결되고, 제4 트랜지스터(M4)의 제1 극은 구동트랜지스터(MD)의 제1 극과 전기적으로 연결되며, 제4 트랜지스터(M4)의 제2 극은 제3 트랜지스터(M3)의 제1 극과 전기적으로 연결된다. 제1 트랜지스터(M1)의 게이트는 제1 발광 제어 신호 라인과 전기적으로 연결되고, 제1 트랜지스터(M1)의 제1 극은 구동트랜지스터(MD)의 제2 극과 전기적으로 연결되며, 제1 트랜지스터(M1)의 제2 극은 제2 트랜지스터(M2)의 제2 극과 전기적으로 연결된다. 제2 트랜지스터(M2)의 게이트는 제1 발광 제어 신호 라인과 전기적으로 연결되고, 제2 트랜지스터(M2)의 제1 극은 비아(110) 및 연결 라인(120)을 통해 구동트랜지스터(MD)의 게이트에 연결되며, 제2 트랜지스터(M2)의 제2 극은 제1 트랜지스터(M1)의 제2 극과 전기적으로 연결된다. 예시적으로, 연결 라인(120)은 제3 금속층에 위치한다.

반도체 패턴과 제2 발광 제어 신호 라인이 교차하는 위치에 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)를 형성한다. 제5 트랜지스터(M5)의 게이트는 제2 발광 제어 신호 라인과 전기적으로 연결되고, 제5 트랜지스터(M5)의 제1 극은 구동트랜지스터(MD)의 제1 극과 전기적으로 연결되며, 제5 트랜지스터(M5)의 제2 극은 비아(110)를 통해 제1 전원 신호 라인에 연결된다. 제6 트랜지스터(M6)의 게이트는 제2 발광 제어 신호 라인과 전기적으로 연결되고, 제6 트랜지스터(M6)의 제1 극은 구동트랜지스터(MD)의 제2 극과 전기적으로 연결되며, 제6 트랜지스터(M6)의 제2 극은 비아(110)를 통해 발광 소자의 양극(130)과 전기적으로 연결된다.

반도체 패턴과 제2 주사 라인이 교차하는 위치에 제7 트랜지스터(M7)를 형성한다. 제7 트랜지스터(M7)의 게이트는 제2 주사 라인과 전기적으로 연결되고, 제7 트랜지스터(M7)의 제1 극은 제6 트랜지스터(M6)의 제2 극과 전기적으로 연결되며, 제7 트랜지스터(M7)의 제2 극은 비아(110) 및 연결 라인(120)을 통해 참조 전압 신호 라인에 연결된다.

구동트랜지스터(MD)의 게이트는 제2 커패시터(C2)의 제1 극의 전극판으로 사용되고, 제2 커패시터(C2)의 제2 극의 전극판은 제3 금속층에 설치되어 제1 전원 신호 라인과 직접 전기적으로 연결될 수 있고; 제2 커패시터(C2)의 제2 극의 전극판은 또한 제2 금속층에 설치되어 비아(110)를 구성하는 것을 통해 제1 전원 신호 라인과 전기적으로 연결될 수도 있다.

제1 커패시터(C1)의 제1 극의 전극판은 제2 금속층에 위치하고, 비아(110) 및 연결 라인(120)을 통해 제1 트랜지스터(M1)의 제2 극에 연결된다. 제1 커패시터(C1)의 제2 극의 전극판은 제3 금속층에 위치하고, 비아(110) 및 연결 라인(120)을 통해 참조 전압 신호 라인에 연결된다. 또는, 제1 커패시터(C1)의 제1 극의 전극판은 제3 금속층에 위치하고, 비아(110) 및 연결 라인(120)을 통해 제1 트랜지스터(M1)의 제2 극에 연결된다. 제1 커패시터(C1)의 제2 극의 전극판은 제2 금속층에 위치하고, 참조 전압 신호 라인에 직접 연결된다.

따라서, 도 8에 도시된 레이아웃으로부터 알 수 있듯이, 반도체 패턴과 제1 발광 제어 신호 라인은 제3 트랜지스터(M3)의 하부에서 제4 트랜지스터(M4)를 자연적으로 형성하며 제4 트랜지스터(M4)의 존재는 픽셀 회로의 기능에 영향을 미치지 않는다. 그러나 M4를 설정하지 않는 경우, 반도체 패턴을 절단하고 비아 및 연결 라인을 설정하여 반도체 패턴이 제1 발광 제어 신호 라인을 스트라이드(stride)하도록 하거나, 제1 발광 제어 신호 라인을 절단하고 비아 및 연결 라인을 설정하여 제1 발광 제어 신호 라인이 반도체 패턴을 스트라이드하도록 구성해야 한다. 따라서, 본 출원의 실시예는 픽셀 회로에 제4 트랜지스터(M4)를 추가하는 것을 통해, 픽셀 회로의 기타 기능에 영향을 미치지 않으면서 레이아웃의 비아(via) 개수를 줄이는 것을 구현한다.

이로부터 알다시피, 본 출원의 실시예는 8T2C 구조의 픽셀 회로를 제공하고, 레이아웃의 측면에서 도 2와 도 8을 비교하면, 관련기술의 7T1C 픽셀 회로에 비해, 본 출원의 실시예에서 제공하는 8T2C 픽셀 회로는 새로운 신호 라인을 추가하지 않았다. 도 4와 도 8을 비교하면, 관련기술의 8T1C 회로에 비해 본 출원 실시예에서 제공하는 8T2C 픽셀 회로는 제1 방향(X)에 따라 연장되는 신호 라인 하나를 감소시키므로, 본 출원의 실시예는 배선 공간을 절약하는 데 유리하고, 높은 인치당 픽셀의 개수(Pixels Per Inch, PPI) 설계에 유리하다.

상기에서 말한 바와 같이, 본 출원의 실시예는 적어도 다음과 같은 효과를 포함한다.

첫째, 높은 전류 유지율을 실현하고, 디스플레이 패널의 깜박임 현상을 개선하여 낮은 프레임 주파수에서 고품질 디스플레이를 실현하는 데 유리하므로, 낮은 전력 소비 및 높은 디스플레이 품질을 함께 실현하는 데 유리하다.

둘째, 구동트랜지스터(MD)의 게이트(G)에 대해 초기화를 수행하는 동시에 구동트랜지스터(MD)의 바이어스 상태를 개선하는 데 유리하여 잔상 문제를 개선하는 데 유리하다.

셋째, 배선 공간을 절약하고 높은 PPI 설계를 실현하는 데 유리하다.

본 출원의 실시예는 디스플레이 패널을 더 제공한다. 상기 디스플레이 패널은 본 출원의 어느 하나의 실시예에 따른 픽셀 회로를 포함하고 상응한 효과를 구비하며, 이에 대한 설명을 반복하지 않는다.

본 출원의 실시예는 본 출원의 어느 하나의 실시예에서 제공하는 픽셀 회로에 적용되는 픽셀 회로의 구동 방법을 더 제공하고, 이는 상응한 효과를 구비한다. 도 7과 도 9를 결합하여 참조하면, 픽셀 회로의 구동 방법은,

초기화 단계에서, 제1 발광 제어 신호(EMB)는 보상 모듈(300)과 누전 억제 모듈(400)이 턴온되도록 제어하여, 구동 모듈(100)의 제1 단과 구동 모듈(100)의 제2 단에 각각 상이한 전압이 접속될 경우, 구동 모듈(100)을 턴온시켜 초기화를 수행하는 단계(S110);

데이터 기입 단계에서, 제1 발광 제어 신호(EMB)는 보상 모듈(300)과 누전 억제 모듈(400)이 턴온되도록 제어하고, 제1 주사 신호(S1)는 데이터 기입 모듈(200)이 턴온되도록 제어하여, 데이터 신호(Data)가 구동 모듈(100)의 제어단에 기입되도록 하고; 제1 저장 모듈(500)의 제1 단과 구동 모듈(100)의 제어단의 전위는 같으며 제1 저장 모듈(500)의 제1 단과 제1 저장 모듈(500)의 제2 단은 전압차를 형성하는 단계(S120);

발광 단계에서, 제1 발광 제어 신호(EMB)는 보상 모듈(300)과 누전 억제 모듈(400)이 턴오프되도록 제어하고, 제1 주사 신호(S1)는 데이터 기입 모듈(200)이 턴오프되도록 제어하며, 제1 저장 모듈(500)은 제1 저장 모듈(500)의 제1 단과 제1 저장 모듈(500)의 제2 단의 전압차가 변하지 않도록 유지하여, 누전 억제 모듈(400)의 제1 단과 제2 단의 전위가 동일하도록 하는 단계(S130); 를 포함한다.

상기 실시예의 기초상에서, 선택적으로, 초기화 단계는 제1 초기화 서브 단계 및 제2 초기화 서브 단계를 포함한다.

제1 초기화 서브 단계에서, 제1 발광 제어 신호(EMB)는 보상 모듈(300)과 누전 억제 모듈(400)이 턴온되도록 제어하고, 제2 발광 제어 신호(EM)은 제1 발광 제어 모듈(700)과 제2 발광 제어 모듈(800)이 턴온되도록 제어하며, 제2 주사 신호(S2)는 초기화 모듈(900)이 턴온되도록 제어하여 구동 모듈(100)을 턴온시키고, 생성된 구동 전류가 초기화 모듈(900)을 거쳐 유출되도록 한다. 구동 모듈(100)이 턴온되어 대전류가 흐르므로, 구동 모듈(100)의 제어단(게이트(G))에 대해 초기화를 수행하는 동시에 구동 모듈(100)의 바이어스 상태를 개선하는 데 유리하여 잔상 문제를 개선하는 데 유리하다.

제2 초기화 서브 단계에서, 제2 발광 제어 신호(EM)는 제1 발광 제어 모듈(700)과 제2 발광 제어 모듈(800)이 턴오프되도록 제어하고; 참조 전압 신호(Vref)는 계속하여 발광 소자(OLED)의 양극에 대해 초기화를 수행한다.

도 10은 본 출원의 실시예에서 제공하는 픽셀 회로의 구동 시계열의 개략도이다. 이하 도 7과 도 10을 결합하여 픽셀 회로의 구동 과정을 설명한다.

제1 초기화 서브 단계(t11)에서, 제2 주사 신호(S2), 제1 발광 제어 신호(EMB) 및 제2 발광 제어 신호(EM)는 로우 레벨이고, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제5 트랜지스터(M5), 제6 트랜지스터(M6) 및 제7 트랜지스터(M7)는 턴온되며, 구동트랜지스터(MD)의 게이트(G)와 발광 소자(OLED)의 양극은 동시에 리셋되고, 구동트랜지스터(MD)의 게이트(G)에는 참조 전압 신호(Vref)가 기입되며, 이때, 구동트랜지스터(MD)에는 대전류가 흐르므로, 구동트랜지스터(MD)의 바이어스 상태를 개선하는 데 유리하여 잔상 문제를 개선하는 데 유리하다.

제2 초기화 서브 단계(t12)에서 제1 초기화 서브 단계(t11)와 다른 점은 제2 발광 제어 신호(EM)가 로우 레벨에서 하이 레벨로 변하고, 제5 트랜지스터(M5)와 제6 트랜지스터(M6)는 턴오프되며, 구동트랜지스터(MD)는 더 이상 대전류를 생성하지 않는 것이다. 게이트(G)의 전위는 제1 커패시터(C1)에 의해 유지되고, 참조 전압 신호(Vref)는 계속하여 발광 소자(OLED)의 양극에 대해 초기화를 수행한다.

데이터 기입 단계(t2)에서, 제2 주사 신호(S2)는 하이 레벨이고, 제7 트랜지스터(M7)는 턴오프된다. 제1 주사 신호(S1)와 제1 발광 제어 신호(EMB)는 로우 레벨이고, 제3 트랜지스터(M3), 제4 트랜지스터(M4), 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 턴온되며, 데이터 신호(Data)는 제3 트랜지스터(M3), 제4 트랜지스터(M4), 구동트랜지스터(MD), 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)를 거쳐 게이트(G)와 제1 노드(N1)에 기입되고, 즉 제1 커패시터(C1)와 제2 커패시터(C2)에 기입된다. 참조 전압 신호(Vref)가 데이터 신호(Data)보다 전압이 낮으므로, 데이터 기입 단계(t2)에서 게이트(G)의 전위는 점차 높아진다.

발광 단계(t3)에서, 제1 주사 신호(S1)와 제1 발광 제어 신호(EMB)는 하이 레벨이고, 제3 트랜지스터(M3), 제4 트랜지스터(M4), 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 턴오프된다. 제2 발광 제어 신호(EM)는 로우 레벨이고, 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)는 턴온되며, 발광 소자(OLED)는 라이팅(lighting)된다. 상기 과정에, 제1 커패시터(C1)와 제2 커패시터(C2)는 제1 노드(N1)와 게이트(G)의 전위를 로킹(locking)한다. 제1 노드(N1)와 게이트(G)의 전위가 매우 근접하기 때문에, 제2 트랜지스터(M2)의 누설 전류는 매우 작고, 따라서 게이트(G)의 전위는 보다 안정적이고, 디스플레이 패널의 깜박임 문제가 개선된다.

계속하여 도 10을 참조하면, 단계(t0)는 초기 상태이며 바로 앞의 프레임의 발광 단계로 간주할 수 있다.

도 10에서는 제2 초기화 서브 단계(t12)와 데이터 기입 단계(t2) 사이에 제1 과도 단계를 더 포함하는 것을 예시적으로 도시하였다. 제1 과도 단계에서, 제2 주사 신호(S2)는 로우 레벨에서 하이 레벨로 변하고, 제1 발광 제어 신호(EMB)는 로우 레벨에서 하이 레벨로 변하지만, 이는 본 출원에 대한 한정을 구성하지 않는다. 기타 실시예에서, 제1 과도 단계를 설정하지 않을 수도 있으며, 제2 주사 신호(S2)는 데이터 기입 단계(t2)에서 로우 레벨에서 하이 레벨로 변하고, 제1 발광 제어 신호(EMB)는 초기화 단계 및 데이터 기입 단계(t2)에서 로우 레벨을 유지할 수 있다.

도 10에서는 데이터 기입 단계(t2)와 발광 단계(t3) 사이에 제2 과도 단계를 더 포함하는 것을 예시적으로 도시하였다. 제2 과도 단계에서, 제1 주사 신호(S1)와 제1 발광 제어 신호(EMB)는 로우 레벨에서 하이 레벨로 변하지만, 이는 본 출원에 대한 한정을 구성하지 않는다. 기타 실시예에서, 제2 과도 단계를 설정하지 않을 수도 있으며, 제1 주사 신호(S1)와 제1 발광 제어 신호(EMB)는 발광 단계(t3)에서 로우 레벨에서 하이 레벨로 변할 수 있다.

Claims

제어단, 제1 단 및 제2 단을 포함하는 구동 모듈;
주사 제어단, 제1 단 및 제2 단을 포함하는 데이터 기입 모듈-상기 데이터 기입 모듈의 제1 단은 상기 구동 모듈의 제1 단과 전기적으로 연결되고, 상기 데이터 기입 모듈의 제2 단에는 데이터 신호가 접속되며, 상기 데이터 기입 모듈의 주사 제어단에는 제1 주사 신호가 접속됨-;
제어단, 제1 단 및 제2 단을 포함하는 보상 모듈-상기 보상 모듈의 제1 단은 상기 구동 모듈의 제2 단과 전기적으로 연결되고, 상기 보상 모듈의 제어단에는 제1 발광 제어 신호가 접속됨-;
제어단, 제1 단 및 제2 단을 포함하는 누전 억제 모듈-상기 누전 억제 모듈의 제1 단은 상기 구동 모듈의 제어단과 전기적으로 연결되고, 상기 누전 억제 모듈의 제2 단은 상기 보상 모듈의 제2 단과 전기적으로 연결되며, 상기 누전 억제 모듈의 제어단에는 상기 제1 발광 제어 신호가 접속되고; 상기 누전 억제 모듈과 상기 보상 모듈은 초기화 단계 및 데이터 기입 단계에서 턴온됨-;
제1 단과 제2 단을 포함하는 제1 저장 모듈-상기 제1 저장 모듈의 제1 단은 상기 보상 모듈의 제2 단과 전기적으로 연결되고, 상기 제1 저장 모듈의 제2 단에는 참조 전압 신호가 접속됨-; 을 포함하고, 상기 제1 저장 모듈은 상기 데이터 기입 단계 및 발광 단계에서, 상기 제1 저장 모듈의 제1 단과 상기 제1 저장 모듈의 제2 단이 전압차를 형성하는 경우, 상기 전압차가 변하지 않도록 유지하는 것을 특징으로 하는 픽셀 회로.
제1 항에 있어서,
상기 보상 모듈은,
제1 트랜지스터를 포함하고, 상기 제1 트랜지스터의 제1 극은 상기 구동 모듈의 제2 단과 전기적으로 연결되고, 상기 제1 트랜지스터의 제2 극은 상기 누전 억제 모듈의 제2 단과 전기적으로 연결되며, 상기 제1 트랜지스터의 게이트에는 상기 제1 발광 제어 신호가 접속되는 것을 특징으로 하는 픽셀 회로.
제1 항에 있어서,
상기 누전 억제 모듈은,
제2 트랜지스터를 포함하고, 상기 제2 트랜지스터의 제1 극은 상기 구동 모듈의 제어단과 전기적으로 연결되고, 상기 제2 트랜지스터의 제2 극은 상기 보상 모듈의 제2 단과 전기적으로 연결되며, 상기 제2 트랜지스터의 게이트에는 상기 제1 발광 제어 신호가 접속되는 것을 특징으로 하는 픽셀 회로.
제1 항에 있어서,
상기 제1 저장 모듈은,
제1 커패시터를 포함하고, 상기 제1 커패시터의 제1 극은 상기 보상 모듈의 제2 단과 전기적으로 연결되고, 상기 제1 커패시터의 제2 극에는 상기 참조 전압 신호가 접속되는 것을 특징으로 하는 픽셀 회로.
제1 항에 있어서,
상기 데이터 기입 모듈은,
제3 트랜지스터를 포함하고, 상기 제3 트랜지스터의 제1 극은 상기 구동 모듈의 제1 단과 전기적으로 연결되고, 상기 제3 트랜지스터의 제2 극에는 상기 데이터 신호가 접속되며, 상기 제3 트랜지스터의 게이트에는 상기 제1 주사 신호가 접속되는 것을 특징으로 하는 픽셀 회로.
제1 항에 있어서,
상기 데이터 기입 모듈은 동기화 제어단을 더 포함하고, 상기 동기화 제어단에는 상기 제1 발광 제어 신호가 접속되고; 상기 데이터 기입 모듈은 상기 제1 주사 신호와 상기 제1 발광 제어 신호의 공동 제어에 의해 상기 데이터 신호를 전송하는 것을 특징으로 하는 픽셀 회로.
제6 항에 있어서,
상기 데이터 기입 모듈은 제3 트랜지스터 및 제4 트랜지스터를 포함하고,
상기 제3 트랜지스터의 제2 극에는 상기 데이터 신호가 접속되고, 상기 제3 트랜지스터의 게이트에는 상기 제1 주사 신호가 접속되며;
상기 제4 트랜지스터의 제1 극은 상기 구동 모듈의 제1 단과 전기적으로 연결되고, 상기 제4 트랜지스터의 제2 극은 상기 제3 트랜지스터의 제1 극과 전기적으로 연결되며; 상기 제4 트랜지스터의 게이트에는 상기 제1 발광 제어 신호가 접속되는 것을 특징으로 하는 픽셀 회로.
제1 항에 있어서,
제2 저장 모듈을 더 포함하고, 상기 제2 저장 모듈은 제1 단과 제2 단을 포함하고, 상기 제2 저장 모듈의 제1 단은 상기 구동 모듈의 제어단과 전기적으로 연결되고, 상기 제2 저장 모듈의 제2 단에는 제1 전원 신호가 접속되며; 상기 제2 저장 모듈은 발광 단계에서 상기 구동 모듈의 제어단의 전위가 변하지 않도록 유지하는 것을 특징으로 하는 픽셀 회로.
제8 항에 있어서,
상기 제2 저장 모듈은 제2 커패시터를 포함하고, 상기 제2 커패시터의 제1 극은 상기 구동 모듈의 제어단과 전기적으로 연결되고, 상기 제2 커패시터의 제2 극에는 상기 제1 전원 신호가 접속되는 것을 특징으로 하는 픽셀 회로.
제1 항에 있어서,
제어단, 제1 단 및 제2 단을 포함하는 제1 발광 제어 모듈-상기 제1 발광 제어 모듈의 제1 단은 상기 구동 모듈의 제1 단과 전기적으로 연결되고, 상기 제1 발광 제어 모듈의 제2 단에는 제1 전원 신호가 접속되며, 상기 제1 발광 제어 모듈의 제어단에는 제2 발광 제어 신호가 접속됨-;
제어단, 제1 단 및 제2 단을 포함하는 제2 발광 제어 모듈-상기 제2 발광 제어 모듈의 제1 단은 상기 구동 모듈의 제2 단과 전기적으로 연결되고, 상기 제2 발광 제어 모듈의 제2 단은 발광 소자와 전기적으로 연결되며, 상기 제2 발광 제어 모듈의 제어단에는 상기 제2 발광 제어 신호가 접속됨-;
제어단, 제1 단 및 제2 단을 포함하는 초기화 모듈-상기 초기화 모듈의 제1 단은 상기 제2 발광 제어 모듈의 제2 단과 전기적으로 연결되고, 상기 초기화 모듈의 제2 단에는 초기화 신호가 접속되며, 상기 초기화 모듈의 제어단에는 제2 주사 신호가 접속됨-; 을 더 포함하고, 상기 제1 발광 제어 모듈, 상기 제2 발광 제어 모듈 및 상기 초기화 모듈은 상기 초기화 단계에서 동시에 턴온되는 것을 특징으로 하는 픽셀 회로.
제10 항에 있어서,
상기 제1 발광 제어 모듈은 제5 트랜지스터를 포함하고, 상기 제5 트랜지스터의 제1 극은 상기 구동 모듈의 제1 단과 전기적으로 연결되고, 상기 제5 트랜지스터의 제2 극에는 상기 제1 전원 신호가 접속되며, 상기 제5 트랜지스터의 게이트에는 상기 제2 발광 제어 신호가 접속되는 것을 특징으로 하는 픽셀 회로.
제10 항에 있어서,
상기 제2 발광 제어 모듈은 제6 트랜지스터를 포함하고, 상기 제6 트랜지스터의 제1 극은 상기 구동 모듈의 제2 단과 전기적으로 연결되고, 상기 제6 트랜지스터의 제2 극은 상기 발광 소자와 전기적으로 연결되며, 상기 제6 트랜지스터의 게이트에는 상기 제2 발광 제어 신호가 접속되는 것을 특징으로 하는 픽셀 회로.
제10 항에 있어서,
상기 초기화 모듈은 제7 트랜지스터를 포함하고, 상기 제7 트랜지스터의 제1 극은 상기 제2 발광 제어 모듈의 제2 단과 전기적으로 연결되고, 상기 제7 트랜지스터의 제2 극에는 상기 초기화 신호가 접속되며, 상기 제7 트랜지스터의 게이트에는 상기 제2 주사 신호가 접속되는 것을 특징으로 하는 픽셀 회로.
제11 항에 있어서,
상기 참조 전압 신호는 상기 초기화 신호로도 사용되는 것을 특징으로 하는 픽셀 회로.
제10 항에 있어서,
상기 발광 소자는 양극과 음극을 포함하고, 상기 제2 발광 제어 모듈의 제2 단은 상기 발광 소자의 양극과 전기적으로 연결되고, 상기 발광 소자의 음극에는 제2 전원 신호가 접속되는 것을 특징으로 하는 픽셀 회로.
제1 항 내지 제15 항 중의 어느 한 항에 따른 픽셀 회로를 포함하는 것을 특징으로 하는 디스플레이 패널.
픽셀 회로의 구동 방법에 있어서,
상기 픽셀 회로는 구동 모듈, 누전 억제 모듈, 데이터 기입 모듈, 보상 모듈 및 제1 저장 모듈을 포함하고; 상기 데이터 기입 모듈의 제1 단은 상기 구동 모듈의 제1 단과 전기적으로 연결되고, 상기 데이터 기입 모듈의 제2 단에는 데이터 신호가 접속되며, 상기 데이터 기입 모듈의 제어단에는 제1 주사 신호가 접속되고; 상기 보상 모듈의 제1 단은 상기 구동 모듈의 제2 단과 전기적으로 연결되고, 상기 보상 모듈의 제어단에는 제1 발광 제어 신호가 접속되며; 상기 누전 억제 모듈의 제1 단은 상기 구동 모듈의 제어단과 전기적으로 연결되고, 상기 누전 억제 모듈의 제2 단은 상기 보상 모듈의 제2 단과 전기적으로 연결되며, 상기 누전 억제 모듈의 제어단에는 상기 제1 발광 제어 신호가 접속되고; 상기 제1 저장 모듈의 제1 단은 상기 보상 모듈의 제2 단과 전기적으로 연결되고, 상기 제1 저장 모듈의 제2 단에는 참조 전압 신호가 접속되며;
상기 구동 방법은,
초기화 단계에서, 상기 제1 발광 제어 신호가 상기 보상 모듈과 상기 누전 억제 모듈이 턴온되도록 제어하여, 상기 구동 모듈의 제1 단과 상기 구동 모듈의 제2 단에 각각 상이한 전압이 접속될 경우, 상기 구동 모듈을 턴온시켜 초기화를 수행하는 단계;
데이터 기입 단계에서, 상기 제1 발광 제어 신호는 상기 보상 모듈과 상기 누전 억제 모듈이 턴온되도록 제어하고, 상기 제1 주사 신호는 상기 데이터 기입 모듈이 턴온되도록 제어하여, 상기 데이터 신호가 상기 구동 모듈의 제어단에 기입되도록 하고; 상기 제1 저장 모듈의 제1 단과 상기 구동 모듈의 제어단의 전위는 같으며, 상기 제1 저장 모듈의 제1 단과 상기 제1 저장 모듈의 제2 단은 전압차를 형성하는 단계;
발광 단계에서, 상기 제1 발광 제어 신호는 상기 보상 모듈과 상기 누전 억제 모듈이 턴오프되도록 제어하고, 상기 제1 주사 신호는 상기 데이터 기입 모듈이 턴오프되도록 제어하며, 상기 제1 저장 모듈은 상기 제1 저장 모듈의 제1 단과 상기 제1 저장 모듈의 제2 단의 전압차가 변하지 않도록 유지하여, 상기 누전 억제 모듈의 제1 단과 상기 누전 억제 모듈의 제2 단의 전위가 동일하도록 하는 단계; 를 포함하는 것을 특징으로 하는 픽셀 회로의 구동 방법.
제17 항에 있어서,
상기 픽셀 회로는 제1 발광 제어 모듈, 제2 발광 제어 모듈 및 초기화 모듈을 더 포함하고, 상기 제1 발광 제어 모듈의 제1 단은 상기 구동 모듈의 제1 단과 전기적으로 연결되고, 상기 제1 발광 제어 모듈의 제2 단에는 제1 전원 신호가 접속되며, 상기 제1 발광 제어 모듈의 제어단에는 제2 발광 제어 신호가 접속되고, 상기 제2 발광 제어 모듈의 제1 단은 상기 구동 모듈의 제2 단과 전기적으로 연결되고, 상기 제2 발광 제어 모듈의 제2 단은 발광 소자와 전기적으로 연결되며, 상기 제2 발광 제어 모듈의 제어단에는 상기 제2 발광 제어 신호가 접속되고, 상기 초기화 모듈의 제1 단은 상기 제2 발광 제어 모듈의 제2 단과 전기적으로 연결되고, 상기 초기화 모듈의 제2 단에는 초기화 신호가 접속되며, 상기 초기화 모듈의 제어단에는 제2 주사 신호가 접속되고;
상기 초기화 단계는 제1 초기화 서브 단계 및 제2 초기화 서브 단계를 포함하고; 상기 제1 초기화 서브 단계에서, 상기 제1 발광 제어 신호는 상기 보상 모듈과 상기 누전 억제 모듈이 턴온되도록 제어하고, 상기 제2 발광 제어 신호는 상기 제1 발광 제어 모듈과 상기 제2 발광 제어 모듈이 턴온되도록 제어하며, 상기 제2 주사 신호는 초기화 모듈이 턴온되도록 제어하고, 상기 참조 전압 신호는 구동트랜지스터의 게이트와 상기 발광 소자의 양극에 대해 초기화를 수행하며; 상기 제2 초기화 서브 단계에서, 상기 제2 발광 제어 신호는 상기 제1 발광 제어 모듈과 상기 제2 발광 제어 모듈이 턴오프되도록 제어하고; 상기 참조 전압 신호는 상기 발광 소자의 양극에 대해 초기화를 수행하며;
상기 데이터 기입 단계에서, 상기 제2 주사 신호는 상기 초기화 모듈이 턴오프되도록 제어하고, 상기 제1 주사 신호는 상기 데이터 기입 모듈이 턴온되도록 제어하며;
상기 발광 단계에서, 상기 제1 주사 신호는 상기 데이터 기입 모듈이 턴오프되도록 제어하고, 상기 제1 발광 제어 신호는 상기 보상 모듈과 상기 누전 억제 모듈이 턴오프되도록 제어하며, 상기 제2 발광 제어 모듈은 상기 제1 발광 제어 모듈과 상기 제2 발광 제어 모듈이 턴온되도록 제어하는 것을 특징으로 하는 픽셀 회로의 구동 방법.
제18 항에 있어서,
상기 제2 초기화 서브 단계와 상기 데이터 기입 단계 사이에 제1 과도 단계를 포함하고;
상기 제1 과도 단계에서, 상기 제2 주사 신호는 상기 초기화 모듈이 턴오프되도록 제어하고, 상기 제1 발광 제어 신호는 상기 보상 모듈과 상기 누전 억제 모듈이 턴오프되도록 제어하는 것을 특징으로 하는 픽셀 회로의 구동 방법.
제18 항에 있어서,
상기 데이터 기입 단계와 상기 발광 단계 사이에 제2 과도 단계를 포함하고;
상기 제2 과도 단계에서, 상기 제1 주사 신호는 상기 데이터 기입 모듈이 턴오프되도록 제어하고, 상기 제1 발광 제어 신호는 상기 보상 모듈과 상기 누전 억제 모듈이 턴오프되도록 제어하는 것을 특징으로 하는 픽셀 회로의 구동 방법.