CN102376282B - 一种硅基液晶显示器件的场缓存像素电路 - Google Patents

一种硅基液晶显示器件的场缓存像素电路 Download PDF

Info

Publication number
CN102376282B
CN102376282B CN201010263098.1A CN201010263098A CN102376282B CN 102376282 B CN102376282 B CN 102376282B CN 201010263098 A CN201010263098 A CN 201010263098A CN 102376282 B CN102376282 B CN 102376282B
Authority
CN
China
Prior art keywords
transistor
voltage
capacitance
data
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010263098.1A
Other languages
English (en)
Other versions
CN102376282A (zh
Inventor
赵博华
黄苒
杜寰
罗家俊
林斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing micro core Huapu Mdt InfoTech Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201010263098.1A priority Critical patent/CN102376282B/zh
Priority to US13/701,009 priority patent/US20130069966A1/en
Priority to PCT/CN2011/001366 priority patent/WO2012024891A1/zh
Publication of CN102376282A publication Critical patent/CN102376282A/zh
Application granted granted Critical
Publication of CN102376282B publication Critical patent/CN102376282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种硅基液晶显示器件的场缓存像素电路，其特征在于，该电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、存储电容和像素电容，其中，存储电容在预充电阶段充电至电源电压；在第三晶体管导通时写入输入数据电压Vdata，此时存储电容放电至Vdata+VTH2，VTH2为第二晶体管的阈值电压；在数据读入阶段，第五晶体管导通，此时存储电容的电压为Vdata+VTH2，像素电容充电至Vdata。本发明由于在将输入数据电压写入到存储电容上时补偿了一个阈值电压，因此抵消了存储电容上电压读入到像素电容上所损失的一个阈值电压，输出像素电压的一致性得到保证，从而显示效果得到改善。

Description

一种硅基液晶显示器件的场缓存像素电路
技术领域
本发明涉及硅基液晶微显示器件(Liquid Crystal on Silicon，LCoS)技术领域，特别是涉及一种硅基液晶显示器件的场缓存像素电路。
背景技术
LCoS是一种将CMOS集成电路技术和液晶显示技术相结合的新型显示技术。与穿透式LCD和DLP相比，LCoS具有光利用效率高、体积小、开口率高、制造成本低等特点。LCoS最大的优点是解析度可以做得很高，在便携型投影设备的应用上，此优点是其他技术无法比拟的。目前实现LCoS彩色显示主要有时序彩色法和空间混色法，
其中空间混色法影响开口率以及对滤色膜的对准以及粘贴工艺要求较高，因此LCoS像素电路的设计主要是采用时序彩色的方法。而由于时序彩色法缩短了光源的照明时间，主流的解决方法采用场缓存像素电路，其特点是先将下一帧的显示数据存储在电容上，再通过读信号一次性将存储的数据读入到像素电容上进行显示。其基本原理是将下一帧数据的读入时间隐藏到上一帧的液晶响应时间和光照时间中，从而延长光照时间，提高显示对比度。现有技术(如图1)中，数据电压通过MOS管从栅极传到源极，此时源极得到的电压存在阈值损失，并且由于数据电压的不同，损失的阈值电压也是不相同的，因而输出的像素电压与输入的数据电压存在非线性的关系，影响了像素输出电压的一致性，进而影响最终的显示效果。
发明内容
(一)要解决的技术问题
针对现有电路数据电压从MOS管栅极传到源极存在阈值电压损失进而影响像素输出电压一致性的缺点，本发明的主要目的是提供一种场缓存像素电路，以减小阈值损失，提高像素输出电压的稳定性和一致性，进而提高显示效果。
(二)技术方案
为达到上述目的，本发明提供了一种硅基液晶显示器件的场缓存像素电路，该电路包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、存储电容C1和像素电容C2，其中，存储电容C1在预充电阶段充电至电源电压；在第三晶体管M3导通时写入输入数据电压Vdata，此时存储电容C1放电至Vdata+VTH2，VTH2为第二晶体管的阈值电压；在数据读入阶段，第五晶体管M5导通，此时存储电容C1的电压为Vdata+VTH2，像素电容C2充电至Vdata。
上述方案中，所述第一晶体管M1构成一预充电电路，所述第二晶体管M2和所述第三晶体管M3构成一阈值电压产生电路，所述存储电容C1构成一采样保持电路，所述第四晶体管M4、第五晶体管M5和像素电容C2构成一输入数据电压读入电路，所述第六晶体管M6构成一放电电路。
上述方案中，所述第一晶体管M1的漏极与所述第二晶体管M2栅极和漏极相连接，同时与所述存储电容C1一端以及所述第四晶体管M4的栅极相连接，所述第一晶体管M1的源极外接电源电压，所述第一晶体管M1的栅极外接充电控制信号，并通过所述第一晶体管M1将所述存储电容C1的一端预先充电至电源电压；所述存储电容C1的另一端接地。
上述方案中，所述第二晶体管M2的源极与所述第三晶体管M3的漏极相连接。
上述方案中，所述第三晶体管M3的源极与输入数据电压相接，栅极外接写信号，控制数据的写入。
上述方案中，所述第四晶体管M4的漏端与电源电压相接，源极与所述第五晶体管M5的漏极相连。
上述方案中，所述第五晶体管M5的栅极外接读入控制信号，源极与所述像素电容C2一端、所述第六晶体管M6的漏极相连；所述像素电容C2的另一端接地。
上述方案中，所述第六晶体管M6的源极接地，栅极外接放电控制信号，使所述像素电容C2上的电压通过所述第六晶体管M6放电。
上述方案中，所述第一晶体管M1采用PMOS晶体管，所述第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6均采用NMOS晶体管。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明提供的硅基液晶显示器件的场缓存像素电路，其数据写入是通过将预充到电源电压的存储电容放电实现的，由于在将存储电容通过第二晶体管放电至输入数据电压和阈值电压(其随着输入数据电压变化而变化)之和时，第二晶体管关断，因此在数据写入阶段存储到存储电容上的值为输入数据电压和阈值电压之和。在再将存储电容上的电压通过第四晶体管转移到像素电容上时，由于通过第四晶体管栅极传输电压时存在阈值损失，因此最终传输到像素点容上的电压为存储电容上的电压与阈值电压之差，也即为输入数据电压。
2、以前像素电路由于在通过晶体管转移电压时存在阈值电压损失，从而造成最终输出电压的不一致性。而本发明利用在存储输入数据电压时先加上一个阈值电压的做法，抵消了转移电压时存在的阈值损失，从而提高了输出电压的稳定性和一致性，改善了显示效果。
附图说明
图1是背景技术场缓存像素电路结构图；
图2是本发明提供的硅基液晶显示器件的场缓存像素电路的结构图；
图3是本发明提供的硅基液晶显示器件的场缓存像素电路的信号时序图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图2所示，图2是本发明提供的硅基液晶显示器件的场缓存像素电路的结构图，该电路包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、存储电容C1和像素电容C2，其中，存储电容C1在预充电阶段充电至电源电压；在第三晶体管M3导通时写入输入数据电压Vdata，此时存储电容C1放电至Vdata+VTH2，VTH2为第二晶体管的阈值电压；在数据读入阶段，第五晶体管M5导通，此时存储电容C1的电压为Vdata+VTH2，像素电容C2充电至Vdata。
其中，所述第一晶体管M1构成一预充电电路，所述第二晶体管M2和所述第三晶体管M3构成一阈值电压产生电路，所述存储电容C1构成一采样保持电路，所述第四晶体管M4、第五晶体管M5和像素电容C2构成一输入数据电压读入电路，所述第六晶体管M6构成一放电电路。
所述第一晶体管M1的漏极与所述第二晶体管M2栅极和漏极相连接，同时与所述存储电容C1一端以及所述第四晶体管M4的栅极相连接，所述第一晶体管M1的源极外接电源电压，所述第一晶体管M1的栅极外接充电控制信号，并通过所述第一晶体管M1将所述存储电容C1的一端预先充电至电源电压；所述存储电容C1的另一端接地。所述第二晶体管M2的源极与所述第三晶体管M3的漏极相连接。所述第三晶体管M3的源极与输入数据电压相接，栅极外接写信号，控制数据的写入。所述第四晶体管M4的漏端与电源电压相接，源极与所述第五晶体管M5的漏极相连。所述第五晶体管M5的栅极外接读入控制信号，源极与所述像素电容C2一端、所述第六晶体管M6的漏极相连；所述像素电容C2的另一端接地。所述第六晶体管M6的源极接地，栅极外接放电控制信号，使所述像素电容C2上的电压通过所述第六晶体管M6放电。所述第一晶体管M1采用PMOS晶体管，所述第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6均采用NMOS晶体管。所述存储电容C1、像素电容C2由像素电压误差容许值决定。
如图3所示，图3是本发明提供的硅基液晶显示器件的场缓存像素电路的信号时序图。数据信号1，预充电信号2，写信号3，读信号4，放电信号5如图2、3所示。数据信号1连接在第三晶体管M3的源极，预充电信号2连接在第一晶体管M1的栅极，写信号3连接在第三晶体管M3的栅极，读信号4连接在第五晶体管M5的栅极，放电信号5连接在第六晶体管M6的栅极。第五晶体管M5的栅极读信号4在时序上包含第六晶体管M6的栅极放电信号5。
在本发明提供的这种场缓存像素电路中，一帧时间分为三部分：数据写入时间、液晶材料响应时间和光源照明时间，数据写入时间和光源照明时间部分重合。数据写入阶段首先预充电信号2变为低电平，电源电压通过第一晶体管M1对存储电容C1充电至电源电压；接着写信号3变为高电平，数据信号1通过第三晶体管M3传到第二晶体管M2的漏极，当存储电容C1上电压通过第二晶体管M2和第三晶体管M3放电至数据信号电压与M2管的阈值电压之和时，第二晶体管M2关断，此时保存到存储电容C1上的电压为数据信号电压与第二晶体管M2的阈值电压之和；当所有行的数据电压全部写入各像素存储电容C1后，读信号4变为高电平，第五晶体管M5导通，放电信号5也为高电平，第六晶体管M6也导通，首先像素电容C2上的电压通过第六晶体管M6放电至低电平，然后放电信号5变为低电平，读信号4仍为高电平，保存在存储电容C1上的电压通过第四晶体管M4、第五晶体管M5对像素电容C2进行充电，当像素电容C2充电至数据信号电压时，由于第四晶体管M4栅极电压为数据信号电压与M2管的阈值电压之和，因此第四晶体管M4关断，保存到像素电容C2上的电容为数据信号电压，像素电容进入像素电压保持期。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种硅基液晶显示器件的场缓存像素电路，其特征在于，该电路包括第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、存储电容(C1)和像素电容(C2)，其中，存储电容(C1)在预充电阶段充电至电源电压；在第三晶体管(M3)导通时写入输入数据电压Vdata，此时存储电容(C1)放电至Vdata+VTH2，VTH2为第二晶体管的阈值电压；在数据读入阶段，第五晶体管(M5)导通，此时存储电容(C1)的电压为Vdata+VTH2，像素电容(C2)充电至Vdata；
其中，所述第一晶体管(M1)构成一预充电电路，所述第二晶体管(M2)和所述第三晶体管(M3)构成一阈值电压产生电路，所述存储电容(C1)构成一采样保持电路，所述第四晶体管(M4)、第五晶体管(M5)和像素电容(C2)构成一输入数据电压读入电路，所述第六晶体管(M6)构成一放电电路；
所述第一晶体管(M1)的漏极与所述第二晶体管(M2)栅极和漏极相连接，同时与所述存储电容(C1)一端以及所述第四晶体管(M4)的栅极相连接，所述第一晶体管(M1)的源极外接电源电压，所述第一晶体管(M1)的栅极外接充电控制信号，并通过所述第一晶体管(M1)将所述存储电容(C1)的一端预先充电至电源电压；所述存储电容(C1)的另一端接地；
所述第二晶体管(M2)的源极与所述第三晶体管(M3)的漏极相连接；
所述第三晶体管(M3)的源极与输入数据电压相接，栅极外接写信号，控制数据的写入；
所述第四晶体管(M4)的漏端与电源电压相接，源极与所述第五晶体管(M5)的漏极相连；
所述第五晶体管(M5)的栅极外接读入控制信号，源极与所述像素电容(C2)一端、所述第六晶体管(M6)的漏极相连；所述像素电容(C2)的另一端接地；
所述第六晶体管(M6)的源极接地，栅极外接放电控制信号，使所述像素电容(C2)上的电压通过所述第六晶体管(M6)放电。
2.根据权利要求1所述的硅基液晶显示器件的场缓存像素电路，其特征在于，所述第一晶体管(M1)采用PMOS晶体管，所述第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)均采用NMOS晶体管。
CN201010263098.1A 2010-08-25 2010-08-25 一种硅基液晶显示器件的场缓存像素电路 Active CN102376282B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010263098.1A CN102376282B (zh) 2010-08-25 2010-08-25 一种硅基液晶显示器件的场缓存像素电路
US13/701,009 US20130069966A1 (en) 2010-08-25 2011-08-17 Frame Buffer Pixel Circuit of Liquid Crystal on Silicon Display Device
PCT/CN2011/001366 WO2012024891A1 (zh) 2010-08-25 2011-08-17 一种硅基液晶显示器件的场缓存像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010263098.1A CN102376282B (zh) 2010-08-25 2010-08-25 一种硅基液晶显示器件的场缓存像素电路

Publications (2)

Publication Number Publication Date
CN102376282A CN102376282A (zh) 2012-03-14
CN102376282B true CN102376282B (zh) 2013-05-01

Family

ID=45722838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010263098.1A Active CN102376282B (zh) 2010-08-25 2010-08-25 一种硅基液晶显示器件的场缓存像素电路

Country Status (3)

Country Link
US (1) US20130069966A1 (zh)
CN (1) CN102376282B (zh)
WO (1) WO2012024891A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324226B (zh) * 2011-10-19 2012-12-05 中国科学院微电子研究所 硅基液晶显示器件的场缓存像素电路
TWI534789B (zh) * 2013-09-13 2016-05-21 國立交通大學 一種主動矩陣顯示器裝置的畫素電路及其驅動方法
CN104537997B (zh) * 2015-01-04 2017-09-22 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置
TWI584264B (zh) * 2016-10-18 2017-05-21 友達光電股份有限公司 顯示控制電路及其操作方法
CN107403611B (zh) * 2017-09-25 2020-12-04 京东方科技集团股份有限公司 像素记忆电路、液晶显示器和可穿戴设备
CN108806606B (zh) * 2018-06-15 2019-09-27 中国科学院微电子研究所 像素补偿电路
CN109523951A (zh) * 2018-12-29 2019-03-26 云谷（固安）科技有限公司 一种像素电路和显示装置
CN113168809B (zh) * 2019-09-05 2022-11-04 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示装置及其控制方法
JP2021135465A (ja) * 2020-02-28 2021-09-13 深▲セン▼通鋭微電子技術有限公司 駆動回路および表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510652A (zh) * 2002-09-25 2004-07-07 三星电子株式会社 有机发光显示装置及其制造方法
CN1851546A (zh) * 2005-04-22 2006-10-25 中国科学院长春光学精密机械与物理研究所 新型硅基液晶微显示器件帧存储像素电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370286B1 (ko) * 2000-12-29 2003-01-29 삼성에스디아이 주식회사 전압구동 유기발광소자의 픽셀회로
US6911964B2 (en) * 2002-11-07 2005-06-28 Duke University Frame buffer pixel circuit for liquid crystal display
KR100515299B1 (ko) * 2003-04-30 2005-09-15 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널 및 구동 방법
KR100543013B1 (ko) * 2003-11-22 2006-01-20 삼성에스디아이 주식회사 유기전계발광표시장치의 픽셀구동회로
KR100653846B1 (ko) * 2005-04-11 2006-12-05 실리콘 디스플레이 (주) 유기 발광 다이오드의 구동 회로 및 구동 방법
TW200822787A (en) * 2006-11-02 2008-05-16 Chunghwa Picture Tubes Ltd Organic light emitting diode driving device
CN100550118C (zh) * 2007-03-28 2009-10-14 中国科学院微电子研究所 一种用于硅基液晶显示器件的帧存储像素电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510652A (zh) * 2002-09-25 2004-07-07 三星电子株式会社 有机发光显示装置及其制造方法
CN1851546A (zh) * 2005-04-22 2006-10-25 中国科学院长春光学精密机械与物理研究所 新型硅基液晶微显示器件帧存储像素电路

Also Published As

Publication number Publication date
US20130069966A1 (en) 2013-03-21
CN102376282A (zh) 2012-03-14
WO2012024891A1 (zh) 2012-03-01

Similar Documents

Publication Publication Date Title
CN102376282B (zh) 一种硅基液晶显示器件的场缓存像素电路
CN108932933B (zh) 移位寄存器、栅极驱动电路、显示装置
CN101191923B (zh) 可改善显示品质的液晶显示系统及相关驱动方法
CN103038813B (zh) 液晶显示装置及其驱动方法
US11581051B2 (en) Shift register and driving method thereof, gate drive circuit, and display device
CN101533623A (zh) 可抑制临界电压漂移的闸极驱动电路
CN105632440A (zh) 像素电路及其驱动方法、显示面板
CN105632403A (zh) 一种像素电路、驱动方法、显示面板及显示装置
CN105489186A (zh) 一种像素电路及其驱动方法、显示装置
CN104700782A (zh) Oeld像素电路、显示装置及控制方法
CN104123922B (zh) 栅极驱动电路、使用其的驱动系统及显示装置
CN103718236A (zh) 用于主动存储像素反转的显示装置及其驱动方法
CN102622982B (zh) 一种LCoS显示芯片的驱动方法及其显示芯片
CN104269151A (zh) 一种可实现信号双向传输的栅极驱动电路
CN110517620A (zh) 一种移位寄存器及显示面板
US9767753B2 (en) Scan driver
CN103854622A (zh) 一种栅极驱动电路
US20200035179A1 (en) Liquid crystal panel including goa circuit and driving method thereof
CN100428033C (zh) 一种硅基液晶微显示器件帧存储像素电路
CN105788644B (zh) 移位寄存器、扫描驱动器和有机发光显示器
CN203849978U (zh) 扫描驱动器及使用该扫描驱动器的有机发光显示器
CN203812537U (zh) 补偿像素电路及显示装置
KR20110035517A (ko) 액정표시장치
CN100550118C (zh) 一种用于硅基液晶显示器件的帧存储像素电路
WO2011033824A1 (ja) 表示装置および表示装置の駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING YANDONG MICROELECTRNIC CO.,LTD.

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20150717

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150717

Address after: 100015 Beijing city Chaoyang District Dongzhimen West eight room Wanhong No. 2 West Street

Patentee after: Beijing Yandong Microelectronic Co., Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics, Chinese Academy of Sciences

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190611

Address after: 210000 Jiangjiayuan No. 20, Gulou District, Nanjing City, Jiangsu Province

Patentee after: Nanjing micro core Huapu Mdt InfoTech Ltd

Address before: 100015 No. 2 Wanhongxi Street, West Eight Rooms Outside Dongzhimen, Chaoyang District, Beijing

Patentee before: Beijing Yandong Microelectronic Co., Ltd.