CN113168809B - 像素驱动电路、像素驱动方法、显示装置及其控制方法 - Google Patents

Abstract

一种像素驱动电路(01)，包括：驱动子电路(10)，被配置为向待驱动元件(02)提供驱动信号(SD)；检测子电路(20)，与检测控制信号端(G1)、及检测节点(S)电连接，被配置为响应于在检测控制信号端(G1)处接收的检测控制信号(Vg1)，检测检测节点(S)的电压值(Vs)，其中，检测节点(S)等效于驱动子电路(10)与待驱动元件(02)的连接线路上的一点。

Description

像素驱动电路、像素驱动方法、显示装置及其控制方法

技术领域

本公开涉及显示技术领域，尤其涉及一种像素驱动电路、像素驱动方法、显示面板、显示装置及其控制方法。

背景技术

Micro LED(Micro Light Emitting Diode，微型发光二极管)显示装置具有发光效率高、低功耗和抗水氧能力强等优点，正在引起广泛关注。

发明内容

一方面，提供一种像素驱动电路，包括：检测子电路，与检测控制信号端、及检测节点电连接，被配置为响应于在所述检测控制信号端处接收的检测控制信号，检测所述检测节点的电压值，其中，所述检测节点等效于所述驱动子电路与所述待驱动元件的连接线路上的一点。

在一些实施例中，所述检测子电路包括第一晶体管，所述第一晶体管的控制极与所述检测控制信号端电连接，所述第一晶体管的第一极与所述检测节点电连接，所述第一晶体管的第二极被配置为输出所述检测节点的电压值。

在一些实施例中，还包括：补偿子电路，与补偿控制信号端、补偿数据信号端、所述检测节点、及补偿输出端电连接，所述补偿子电路被配置为响应于在所述补偿控制信号端处接收的补偿控制信号，根据在所述补偿数据信号端处接收的第一补偿数据信号，将所述驱动子电路所提供的驱动信号由所述检测节点传输至所述补偿输出端。

在一些实施例中，所述补偿子电路包括：输入单元、存储单元和补偿控制单元。其中，所述输入单元与所述补偿控制信号端、所述补偿数据信号端、及所述存储单元电连接，被配置为响应于所述补偿控制信号，将所述第一补偿数据信号写入所述存储单元；所述存储单元还与所述补偿控制单元电连接，被配置为根据所写入的第一补偿数据信号，生成并存储第二补偿数据信号，并将所述第二补偿数据信号输出至所述补偿控制单元；所述补偿控制单元还与所述检测节点、及所述补偿输出端电连接，被配置为响应于所述第二补偿数据信号，导通所述检测节点与所述补偿输出端之间的连接线路。

在一些实施例中，所述输入单元包括第二晶体管，所述第二晶体管的控制极与所述补偿控制信号端电连接，所述第二晶体管的第一极与所述补偿数据信号端电连接，所述第二晶体管的第二极与所述存储单元电连接。

在一些实施例中，所述存储单元包括第一反相器和第二反相器。所述第一反相器的第一端与所述输入单元、及所述第二反相器的第四端电连接，所述第一反相器的第二端与第一电压端电连接，所述第一反相器的第三端与第二电压端电连接，所述第一反相器的第四端与所述补偿控制单元、及所述第二反相器的第一端电连接；所述第二反相器的第二端与所述第一电压端电连接，所述第二反相器的第三端与所述第二电压端电连接。

在一些实施例中，所述第一反相器包括第三晶体管和第四晶体管，所述第二反相器包括第五晶体管和第六晶体管，所述第三晶体管和所述第五晶体管为P型晶体管和N型晶体管中的一种，所述第四晶体管和所述第六晶体管为P型晶体管和N型晶体管中的另一种。所述第三晶体管的控制极与所述输入单元、所述第五晶体管的第二极、及所述第六晶体管的第二极电连接，所述第三晶体管的第一极与所述第一电压端电连接，所述第三晶体管的第二极与所述第四晶体管的第二极、所述第五晶体管的控制极、所述第六晶体管的控制极、及所述补偿控制单元电连接；所述第四晶体管的控制极与所述输入单元、所述第五晶体管的第二极、及所述第六晶体管的第二极电连接，所述第四晶体管的第一极与所述第二电压端电连接，所述第四晶体管的第二极还与所述第五晶体管的控制极、所述第六晶体管的控制极、及所述补偿控制单元电连接；所述第五晶体管的第一极与所述第一电压端电连接，所述第五晶体管的第二极与所述第六晶体管的第二极电连接；所述第六晶体管的第一极与所述第二电压端电连接。

在一些实施例中，所述补偿控制单元包括第七晶体管，所述第七晶体管的控制极与所述存储单元电连接，所述第七晶体管的第一极与所述检测节点电连接，所述第七晶体管的第二极与所述补偿输出端电连接。

在一些实施例中，所述检测子电路包括：第一晶体管，所述第一晶体管的控制极与所述检测控制信号端电连接，所述第一晶体管的第一极与所述检测节点电连接，所述第一晶体管的第二极被配置为输出所述检测节点的电压值。所述补偿子电路包括：第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管，所述第三晶体管和所述第五晶体管均为P型晶体管和N型晶体管中的一种，所述第四晶体管、第六晶体管均为P型晶体管和N型晶体管中的另一种，其中，所述第二晶体管的控制极与所述补偿控制信号端电连接，所述第二晶体管的第一极与所述补偿数据信号端电连接，所述第二晶体管的第二极与所述第三晶体管的控制极、及所述第四晶体管的控制极电连接；所述第三晶体管的控制极还与所述第五晶体管的第二极、及所述第六晶体管的第二极电连接，所述第三晶体管的第一极与第一电压端电连接，所述第三晶体管的第二极与所述第四晶体管的第二极、所述第五晶体管的控制极、所述第六晶体管的控制极、及所述第七晶体管的控制极电连接；所述第四晶体管的控制极还与所述第五晶体管的第二极、及所述第六晶体管的第二极电连接，所述第四晶体管的第一极与第二电压端电连接，所述第四晶体管的第二极与所述第五晶体管的控制极、所述第六晶体管的控制极、及所述第七晶体管的控制极电连接；所述第五晶体管的第一极与所述第一电压端电连接，所述第五晶体管的第二极与所述第六晶体管的第二极电连接；所述第六晶体管的第一极与所述第二电压端电连接；所述第七晶体管的第一极与所述检测节点电连接，所述第七晶体管的第二极与所述补偿输出端电连接。

在一些实施例中，所述第一晶体管、所述第二晶体管和所述第七晶体管均为P型晶体管，或者均为N型晶体管。

在一些实施例中，所述驱动子电路包括：驱动信号控制单元和发光时间控制单元，其中，所述驱动信号控制单元与电流扫描信号端、发光控制信号端、电流数据信号端、及所述发光时间控制单元电连接，被配置为响应于在所述电流扫描信号端处接收的电流扫描信号和在所述发光控制信号端处接收的发光控制信号，根据在所述电流数据信号端处接收的电流数据信号，生成驱动信号，并向所述发光时间控制单元传输所述驱动信号；所述发光时间控制单元与时间扫描信号端、时间数据信号端、及所述待驱动元件电连接，被配置为响应于在所述时间扫描信号端处接收的时间扫描信号，根据在所述时间数据信号端处接收的时间数据信号，将所述驱动信号传输至所述待驱动元件，并控制向所述待驱动元件传输所述驱动信号的时间。

在一些实施例中，所述驱动信号控制单元包括：电流数据写入子单元、补偿子单元、第一驱动子单元、发光控制子单元和初始化子单元，其中，所述电流数据写入子单元与所述电流扫描信号端、所述电流数据信号端、及所述第一驱动子单元电连接，被配置为响应于所述电流扫描信号，将所述电流数据信号写入所述第一驱动子单元；所述补偿子单元与所述电流扫描信号端、及所述第一驱动子单元电连接，被配置为响应于所述电流扫描信号，对所述第一驱动子单元进行阈值电压的补偿；所述第一驱动子单元与第三电压端、及所述发光控制子单元电连接，被配置为根据所写入的电流数据信号和在所述第三电压端处接收的第三电压信号生成并输出所述驱动信号；所述发光控制子单元与所述发光控制信号端、所述第三电压端、所述第一驱动子单元、及所述发光时间控制单元电连接，被配置为响应与所述发光控制信号，根据所述第三电压信号，将所述第一驱动子单元所输出的驱动信号传输至所述发光时间控制单元；所述初始化子单元与重置信号端、初始化电压端、及所述第一驱动子单元电连接，被配置为响应于在所述重置信号端处接收的重置信号，将在所述初始化电压端处接收的初始化电压信号传输至所述第一驱动子单元，以对所述驱动子单元进行初始化。所述发光时间控制单元包括：时间数据写入子单元和第二驱动子单元，其中，所述时间数据写入子单元与所述时间扫描信号端、所述时间数据信号端、及所述第二驱动子单元电连接，被配置为响于所述时间扫描信号，将所述时间数据信号写入所述第二驱动子单元；所述第二驱动子单元与公共电压端、所述驱动信号控制单元、及所述待驱动元件电连接，被配置为根据所写入的时间数据信号和在所述公共电压端处接收的公共电压信号，传输所述驱动信号至所述待驱动元件。

在一些实施例中，所述电流数据写入子单元包括第八晶体管，所述第八晶体管的控制极与所述电流扫描信号端电连接，所述第八晶体管的第一极与所述电流数据信号端电连接，所述第八晶体管的第二极与所述第一驱动子单元电连接。所述补偿子单元包括第九晶体管，所述第九晶体管的控制极与所述电流扫描信号端电连接，所述第九晶体管的第一极和第二极均与所述第一驱动子单元电连接。所述第一驱动子单元包括驱动晶体管和第一电容器，所述驱动晶体管的控制极与所述第一电容器的第二端电连接，所述驱动晶体管的第一极与所述电流数据写入子单元和所述发光控制子单元电连接，所述驱动晶体管的第二极与所述补偿子单元、及所述发光控制子单元电连接；所述第一电容器的第一端与所述第三电压端电连接，所述第一电容器的第二端与所述补偿子单元电连接。所述发光控制子单元包括第十晶体管和第十一晶体管，所述第十晶体管的控制极与所述发光控制信号端电连接，所述第十晶体管的第一极与所述第三电压端电连接，所述第十晶体管的第二极与所述第一驱动子单元电连接；所述第十一晶体管的控制极与所述发光控制信号端电连接，所述第十一晶体管的第一极与所述第一驱动子单元电连接，所述第十一晶体管的第二极与所述发光时间控制单元电连接。所述初始化子单元包括第十二晶体管，所述第十二晶体管的控制极与所述重置信号端电连接，所述第十二晶体管的第一极与所述初始化电压端电连接，所述第十二晶体管的第二极与所述第一驱动子单元电连接。所述时间数据写入子单元包括：第十三晶体管，所述第十三晶体管的控制极与所述时间扫描信号端电连接，所述第十三晶体管的第一极与所述时间数据信号端电连接，所述第十三晶体管的第二极与所述时间数据写入子单元电连接。所述第二驱动子单元包括：第十四晶体管和第二电容器，所述第十四晶体的控制极与所述第二电容器的第一端电连接，所述第十四晶体的第一极与所述发光控制子单元电连接，所述第十四晶体管的第二极与所述待驱动元件电连接；所述第二电容器的第一端与所述时间数据写入子单元电连接，所述第二电容器的第二端与所述公共电压端电连接。

另一方面，提供一种像素驱动方法，应用于如上所述的像素驱动电路，包括：扫描阶段：将电流数据信号写入像素驱动电路的驱动子电路中；发光阶段：所述驱动子电路根据所写入的电流数据信号生成驱动信号，并向所述像素驱动电路对应的待驱动元件提供所述驱动信号；检测阶段：所述像素驱动电路的检测子电路在检测控制信号的控制下，对所述像素驱动电路的检测节点的电压值进行检测，并输出所述检测节点的电压值，其中，所述检测阶段在所述发光阶段之内。

在一些实施例中，在所述像素驱动电路还包括补偿子电路的情况下，在所述检测阶段之后，所述像素驱动方法还包括：补偿阶段：所述补偿子电路接收补偿控制信号和第一补偿数据信号，在所述补偿控制信号的控制下，根据所述第一补偿信号，将所述驱动子电路所提供的驱动信号由所述检测节点传输至所述像素驱动电路对应的补偿输出端，其中，所述补偿阶段在所述发光阶段之内。

再一方面，提供一种显示面板，多个亚像素，所述多个亚像素中的至少一个亚像素包括任一项如上所述的像素驱动电路，所述待驱动元件包括至少一个发光二极管。

在一些实施例中，在所述像素驱动电路包括补偿子电路的情况下，所述至少一个亚像素中的每个亚像素对应的补偿输出端电连接至与该亚像素同颜色且距离最近的亚像素的像素驱动电路的检测节点。

在一些实施例中，所述多个亚像素呈阵列式排布，阵列式排布的所述多个亚像素包括多行颜色相同的亚像素或多列颜色相同的亚像素；每行颜色相同的亚像素或每列颜色相同的亚像素中，每相邻的两个亚像素中的一者对应的补偿输出端与另外一者的像素驱动电路的检测节点电连接。

再一方面，提供一种显示装置，包括：任一项如上所述的显示面板；处理器，所述处理器与所述显示面板的至少一个亚像素的像素驱动电路的检测子电路电连接，被配置为向与之相连的检测子电路传输检测控制信号，及，接收与之相连的检测子电路所测得的检测节点的电压值，根据所述检测节点的电压值，判断相应的待驱动元件的工作状态。

在一些实施例中，在所述显示面板的至少一个亚像素的像素驱动电路还包括补偿子电路的情况下，所述处理器还与所述补偿子电路电连接，所述处理器还被配置为，在判定所述待驱动元件的工作状态为断路的情况下，向相应的补偿子电路传输补偿控制信号和第一补偿数据信号。

再一方面，提供一种显示装置的控制方法，应用于任一项如上所述的显示装置，所述显示装置的控制方法包括：向显示面板的像素驱动电路的检测子电路传输检测控制信号，以控制所述检测子电路检测所述像素驱动电路的检测节点的电压值；接收所述检测子电路所输出的检测节点的电压值；根据所述检测节点的电压值，判断相应的待驱动元件的工作状态。

附图说明

为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为根据本公开的一些实施例的一种像素驱动电路的示意图；

图2为根据本公开的一些实施例的另一种像素驱动电路的示意图；

图3为根据本公开的一些实施例的又一种像素驱动电路的示意图；

图4为根据本公开的一些实施例的再一种像素驱动电路的示意图；

图5为根据本公开的一些实施例的再一种像素驱动电路的示意图；

图6为根据本公开的一些实施例的一种像素驱动电路的补偿子电路的示意图；

图7为根据本公开的一些实施例的一种像素驱动方法的流程图；

图8为根据本公开的一些实施例的另一种像素驱动方法的流程图；

图9为根据本公开的一些实施例的一种像素驱动方法的时序信号图；

图10为根据本公开的一些实施例的一种显示面板的结构示意图；

图11为图10中区域M内的两个亚像素的像素驱动电路之间的连接示意图；

图12为根据本公开的一些实施例的另一种显示面板的结构示意图；

图13为根据本公开的一些实施例的又一种显示面板的结构示意图；

图14为根据本公开的一些实施例的一种显示装置的结构示意图；

图15为根据本公开的一些实施例的另一种显示装置的结构示意图；

图16为根据本公开的一些实施例的一种显示装置的控制方法的步骤示意图；

图17为根据本公开的一些实施例的显示装置的图像显示时段的一种时序信号图；

图18为根据本公开的一些实施例的显示装置的图像显示时段的的另一种时序信号图。

具体实施方式

下面将结合附图，对本公开的一些实施例进行描述。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

术语“第一”、“第二”、“第三”、“第四”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”、“第四”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在微型发光二极管显示装置的制程中，由于用于制作微型发光二极管的生长衬底和显示基板为不同材质的基板，因此需要将制作好的微型发光二极管从其生长衬底上转移至显示基板上并绑定，此过程涉及到的微型发光二极管的巨量转移和进行有效的绑定等工序中，较容易造成微型发光二极管的损坏及无效的绑定。因此，在将微型发光二极管绑定于显示基板之后，非常需要对绑定的微型发光二极管进行检测，以得到其良率。同时，相关技术中对微型发光二极管进行检测时，由于微型发光二极管的尺寸较小，因此检测难度较大。

请参见图1，本公开的一些实施例提供了一种像素驱动电路01，该像素驱动电路包括驱动子电路10和检测子电路20。其中，检测子电路20与检测控制信号端G1、及检测节点S电连接，检测子电路20被配置为响应于在检测控制信号端G1处接收的检测控制信号Vg1，对检测节点S的电压Vs进行检测。其中，检测节点S等效于驱动子电路10与待驱动元件02的连接线路上的一点。

这样，在驱动子电路10和待驱动元件02串联在一个电流通路，例如图1中驱动子电路10与第三电压端VDD2电连接，待驱动元件02与第四电压端VSS2电连接，而检测节点S等效于驱动子电路10与待驱动元件02的连接线路上的一点，因此检测节点S的电压Vs等于或约等于第四电压端VSS2的电压值与待驱动元件02在电流通路中的分压值之和。从而，通过对检测节点S的电压Vs进行检测，能够得到待驱动元件02上的分压值。

而待驱动元件02在电流通路中的分压值与待驱动元件的工作状态存在对应关系，因此通过所检测到的检测节点S的电压Vs能够判断出待驱动元件的工作状态。从而，如上所述的像素驱动电路无需通过对待驱动元件本身进行检测，即可实现对于显示装置亚像素中的坏点检测，提高了检测的便捷性和可操作性。

需要说明的是，在一些实施例中，待驱动元件02包括至少一个发光器件。在这种情况下，待驱动元件02的工作状态指的是在待驱动元件02位于电流通路中时待驱动元件02表现出的电学情况，例如，包括：正常工作，即待驱动元件02导通，且正常发光；短路，即待驱动元件02被短路，无法正常发光；断路，即待驱动元件02发生了断路而未导通，无法正常发光。

如果待驱动元件为微型发光二极管，如上所述的像素驱动电路01无需对微型发光二极管本身进行电学检测，而是通过对检测节点S的电压Vs检测实现对于微型发光二极管的良率检测。因此即使微型发光二极管的尺寸较小，也能够实现有效检测，从而降低了检测的难度。

这里，如上所述的像素驱动电路01可以应用于微型发光二极管显示装置的制程中，即待驱动元件02为微型发光二极管，在将微型发光二极管绑定于显示基板之后，对显示基板上的微型发光二极管进行检测，可以方便地找到显示基板上的无法工作的待驱动元件02，方便后续的修理或替换。

示例性的，如图5所示，检测子电路20包括第一晶体管T1，第一晶体管T1的控制极与检测控制信号端G1电连接，第一晶体管T1的第一极与检测节点S电连接，第一晶体管T1的第二极被配置为输出检测节点S的电压Vs。这里，该第一晶体管T1被配置为响应于在检测控制信号端G1处接收到的检测控制信号Vg1，将检测节点S的电压Vs输出至检测输出端VS。

基于上述方案，在本公开的一些实施例中，参见图2，像素驱动电路01还包括补偿子电路30，该补偿子电路30与补偿控制信号端G2、补偿数据信号端DLC、所述检测节点S、及补偿输出端OUTPUT电连接。补偿子电路30被配置为响应于在补偿数据信号端G2处接收的补偿控制信号Vg2，根据在补偿数据信号端DLC处接收的第一补偿数据信号Data1_C，将驱动子电路10所提供的驱动信号SD由检测节点S传输至补偿输出端OUTPUT。

这样，与像素驱动电路01电连接的待驱动元件02因断路而无法正常发光的情况下，补偿子电路10接收第一补偿数据信号Data1_C，并根据接收到的第一补偿数据信号Data1_C，将驱动信号SD传输至补偿输出端OUTPUT传输，并能够经由补偿输出端OUTPUT将该驱动信号SD传输至其他待驱动元件02’(例如，如图11中所示)，因此能够让接收其驱动信号SD的其他待驱动元件02’代替其因断路而无法正常发光的待驱动元件02发光。从而显示装置中断路的待驱动元件02对应的像素能够正常显示，也即显示装置中断路的坏点像素因被发光补偿而得到修复，提高了显示装置的显示效果，并提高了显示装置的可靠性，延长了其使用寿命。

示例性的，接收驱动信号SD的其他待驱动元件02’为与被代替发光的待驱动元件02同颜色，且距离较近，这样能够保证相应的像素得到有效的发光补偿。

这里，如上所述的像素驱动电路01可以应用于显示装置的使用过程中，例如，在显示装置的亚像素中存在坏点的情况下，像素驱动电路01能够检测出坏点，并通过使其他同颜色且距离较近的亚像素代替该坏点发光的方式，使显示装置上相应的像素正常显示。

基于此，在本公开的一些实施例中，参见图3，补偿子电路30包括：输入单元301、存储单元302和补偿控制单元303。

其中，该输入单元301与补偿数据信号端G2、补偿数据信号端DLC、及存储单元302电连接，被配置为响应于补偿控制信号Vg2，将第一补偿数据信号Data1_C写入存储单元302。

存储单元302还与补偿控制单元303电连接，被配置为根据所写入的第一补偿数据信号Data1_C，生成并存储第二补偿数据信号Data2_C，并将第二补偿数据信号Data2_C输出至补偿控制单元303。

补偿控制单元303还与检测节点S、及补偿输出端OUTPUT电连接，被配置为响应于第二补偿数据信号Data2_C，导通检测节点S与补偿输出端OUTPUT之间的连接线路。

示例性的，参见图5，如上所述的输入单元301包括第二晶体管T2。该第二晶体管T2的控制极与补偿数据信号端G2电连接，该第二晶体管T2的第一极与补偿数据信号端DLC电连接，该第二晶体管T2的第二极与存储单元302电连接。这里，第二晶体管T2被配置为响应于在补偿数据信号端G2处接收到的补偿控制信号Vg2，将在补偿数据信号端DLC处接收到的第一补偿数据信号Data1_C传输至存储单元302。

需要说明的是，对于如上所述的存储单元302的具体实现方式不做限定。

在一些实施例中，存储单元302是以静态存储方式存储第二补偿数据信号Data2_C的静态存储单元。例如，存储单元302为静态随机存取存储器(Static Random-AccessMemory，简称SRAM)。

示例性的，参见图4，存储单元302包括第一反相器3021和第二反相器3022。其中，第一反相器3021的第一端1与输入单元301、及第二反相器3022的第四端4电连接，第一反相器3021的第二端2与第一电压端VDD1电连接，第一反相器3021的第三端3与第二电压端VSS1电连接，第一反相器3021的第四端4与补偿控制单元301、及第二反相器3022的第一端1电连接。第二反相器3022的第二端2与第一电压端VDD1电连接，第二反相器3022的第三端3与第二电压端VSS1电连接。

需要说明的是，第一反相器3021和第二反相器3022均能够起到将输入进来的高电平信号转换成低电平信号输出、将输入进来的低电平信号转换成高电平信号输出的作用。以第一反相器3021为例，若输入至第一反相器3021的信号为低电平信号，则第一反相器3021输出的信号为高电平信号；反之，若输入至第一反相器3021的信号为高电平信号，则第一反相器3021输出的信号为低电平信号。第二反相器3022同样具有这种作用，不再赘述。

在一些实施例中，第一反相器3021被配置为由其第一端1接收所写入第一补偿数据信号Data1_C，由其第四端4输出第二补偿数据信号Data2_C至第二反相器3022和补偿控制单元303。其中，第一补偿数据信号Data1_C与第二补偿数据信号Data2_C的电平高低不同。

第二反相器3022被配置为由其第一端1接收第二补偿数据信号Data2_C，由其第四端4输出第三补偿数据信号Data3_C至第一反相器3021。其中，第三补偿数据信号Data3_C与第二补偿数据信号Data2_C的电平高低不同。由此可知，第三补偿数据信号Data3_C与第一补偿数据信号Data1_C的电平高低相同，也就是说，若第一补偿数据信号Data1_C为高电平信号，则第三补偿数据信号Data3_C同样为高电平信号；反之，若第一补偿数据信号Data1_C为低电平信号，则第三补偿数据信号Data3_C同样为低电平信号。这样，第一反相器3021便能够持续输出第二补偿数据信号Data2_C至补偿控制单元303，从而使检测节点S与补偿输出端OUTPUT之间的连接线路的导通状态得以保持。

示例性的，在第一补偿数据信号Data1_C为低电平信号的情况下，第一反相器3021被配置为由其第一端1接收低电平信号，并由其第四端4输出高电平信号至第二反相器3022和补偿控制单元303。第二反相器3022被配置为由其第一端1接收由第一反相器3021传输来的高电平信号，并由其第四端4输出低电平信号至第一反相器3021的第一端1。

作为另一个示例，在第一补偿数据信号Data1_C为高电平信号的情况下，第一反相器3021被配置为由其第一端1接收高电平信号，并由其第四端4输出低电平信号至第二反相器3022和补偿控制单元303。第二反相器3022被配置为由其第一端1接收由第一反相器3021传输来的低电平信号，并由其第四端4输出高电平信号至第一反相器3021的第一端1。

在一些实施例中，如图5所示，第一反相器3021包括第三晶体管T3和第四晶体管T4，第二反相器3022包括第五晶体管T5和第六晶体管T6。其中，第三晶体管T3和第五晶体管T5为P型晶体管和N型晶体管中的一种，第四晶体管T4和第六晶体管T6为P型晶体管和N型晶体管中的另一种。例如，第三晶体管T3和第五晶体管T5为P型晶体管，则第四晶体管T4和第六晶体管T6为N型晶体管；或者，第三晶体管T3和第五晶体管T5为N型晶体管，则第四晶体管T4和第六晶体管T6为P型晶体管。

第三晶体管T3的控制极与输入单元301、第五晶体管T5的第二极、及第六晶体管T6的第二极电连接，第三晶体管T3的第一极与第一电压端VDD1电连接，第三晶体管T3的第二极与第四晶体管T4的第二极、第五晶体管T5的控制极、第六晶体管T6的控制极、及补偿控制单元303电连接。该第三晶体管T3被配置为响应于所写入的第一补偿数据信号Data1_C，将第一电压端VDD1与第五晶体管T5的控制极之间的线路、第一电压端VDD1与第六晶体管T6的控制极之间的线路、及第一电压端VDD1与补偿控制单元303之间的线路导通或截止。

第四晶体管T4的控制极与输入单元301、第五晶体管T5的第二极、及第六晶体管T6的第二极电连接，第四晶体管T4的第一极与第二电压端VSS1电连接，第四晶体管T4的第二极还与第五晶体管T5的控制极、第六晶体管T6的控制极、及补偿控制单元303电连接。该第四晶体管T4被配置为响应于所写入的第一补偿数据信号Data1_C，将第二电压端VSS1与第五晶体管T5的控制极之间的线路、第二电压端VSS1与第六晶体管T6的控制极之间的线路、及第二电压端VSS1与补偿控制单元303之间的线路导通或截止。

第五晶体管T5的第一极与第一电压端VDD1电连接，第五晶体管T5的第二极与第六晶体管T6的第二极电连接。第五晶体管T5被配置为响应于导通的第三晶体管T3传输来的第一电压信号vdd1，或者响应于导通的第四晶体管T4传输来的第二电压信号vss1，将第一电压端VDD1与第三晶体管T3的控制极之间的线路、及第一电压端VDD1与第四晶体管T4的控制极之间的线路导通或截止。

第六晶体管T6的第一极与第二电压端VSS1电连接。第六晶体管T6被配置为响应于导通的第三晶体管T3传输来的第一电压信号vdd1，或者响应于导通的第四晶体管T4传输来的第二电压信号vss1，将第二电压端VSS1与第三晶体管T3的控制极之间的线路、及第二电压端VSS1与第四晶体管T4的控制极之间的线路导通或截止。

需要说明的是，由于第三晶体管T3和第四晶体管T4的类型不同，因此在第三晶体管T3的控制极和第四晶体管T4的控制极接收第一补偿数据信号Data1_C的情况下，第三晶体管T3和第四晶体管T4中一者导通，另一者截止。此处，经由第三晶体管T3和第四晶体管T4中导通的一者传输至补偿控制单元303的信号即为第二补偿信号Data2_C，该第二补偿信号Data2_C与第一补偿信号Data1_C的电平高低不同。

例如，第三晶体管T3导通、第四晶体管T4截止，在该种情况下，第一电压端VDD1的第一电压信号vdd1传输至第五晶体管T5的控制极、第六晶体管T6的控制极、及补偿控制单元303。

又如，第三晶体管T3截止、第四晶体管T4导通，在该种情况下，第二电压端VSS1的第二电压信号vss1传输至第五晶体管T5的控制极、第六晶体管T6的控制极、及补偿控制单元303。

此处，由于第五晶体管T5和第六晶体管T6的类型不同，因此在第五晶体管T5的控制极和第六晶体管T6的控制极接收导通的第三晶体管T3传输来的第一电压信号vdd1，或者接收导通的第四晶体管T4传输来的第二电压信号vss1的情况下，第五晶体管T5和第六晶体管T6中一者导通，另一者截止。

在另一些实施例中，存储单元302还可以采用其他的存储方式。示例性的，存储单元302是以动态存储方式存储第二补偿数据信号Data2_C的动态存储单元。例如，存储单元302为采用电容存储方式的动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)。

示例性的，补偿控制单元303包括第七晶体管T7。该第七晶体管T7的控制极与存储单元302电连接，第七晶体管T7的第一极与检测节点S电连接，第七晶体管T7的第二极与补偿输出端OUTPUT电连接。第七晶体管T7被配置为响应于存储单元302传输来的第二补偿数据信号Data2_C，导通检测节点S与补偿输出端OUTPUT之间的连接线路。

此处，需要说明的是，第七晶体管T7的类型与第一补偿信号Data1_C的电平高低有关。图5中以第七晶体管T7为P型晶体管为例示出，但这并不能作为对于第七晶体管T7的类型的限定。

例如，第一补偿信号Data1_C为低电平信号，则第七晶体管T7的控制极所接收到的第二补偿信号Data2_C为高电平信号。在该种情况下，第七晶体管T7为N型晶体管，这样能够保证第七晶体管T7的控制极在接收高电平信号时，第七晶体管T7导通，从而将检测节点S和补偿输出端OUTPUT之间的线路导通，保证了相应的像素得到发光补偿。

又例如，第一补偿信号Data1_C为高电平信号，则第七晶体管T7的控制极所接收到的第二补偿信号Data2_C为低电平信号。在该种情况下，第七晶体管T7为P型晶体管，这样能够保证第七晶体管T7的控制极在接收低电平信号时，第七晶体管T7导通，从而将检测节点S和补偿输出端OUTPUT之间的线路导通，保证了相应的像素得到发光补偿。

基于此，下面将参照图5，对本公开一些实施例中的像素驱动电路01所包括的检测子电路20和补偿子电路30的结构进行整体的、示例性的介绍。

检测子电路20包括：第一晶体管T1，第一晶体管T1的控制极与检测控制信号端G1电连接，第一晶体管T1的第一极与检测节点S电连接，第一晶体管T1的第二极被配置为输出检测节点S的电压Vs。

补偿子电路30包括：第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。其中，第三晶体管T3和第五晶体管T5均为P型晶体管和N型晶体管中的一种，第四晶体管T4和第六晶体管T6均为P型晶体管和N型晶体管中的另一种。

第二晶体管T2的控制极与补偿数据信号端G2电连接，第二晶体管T2的第一极与补偿数据信号端DLC电连接，第二晶体管T2的第二极与第三晶体管T3的控制极、及第四晶体管T4的控制极电连接。

第三晶体管T3的控制极还与第五晶体管T5的第二极、及第六晶体管T6的第二极电连接，第三晶体管T3的第一极与第一电压端VDD1电连接，第三晶体管T3的第二极与第四晶体管T4的第二极、第五晶体管T5的控制极、第六晶体管T6的控制极、及第七晶体管T7的控制极电连接。

第四晶体管T4的控制极还与第五晶体管T5的第二极、及第六晶体管T6的第二极电连接，第四晶体管T4的第一极与第二电压端电连接，第四晶体管T4的第二极与第五晶体管T5的控制极、第六晶体管T6的控制极、及第七晶体管T7的控制极电连接。

第五晶体管T5的第一极与第一电压端VDD1电连接，第五晶体管T5的第二极与第六晶体管T6的第二极电连接。

第六晶体管T6的第一极与第二电压端VSS1电连接。

第七晶体管T7的第一极与检测节点S电连接，第七晶体管T7的第二极与补偿输出端OUTPUT电连接。

基于此，在一些实施例中，参见图5，第三晶体管T3和第五晶体管T5为P型晶体管，第四晶体管T4和第六晶体管T6为N型晶体管，第一电压信号vdd1为高电平信号，第二电压信号vss1为低电平信号。这样，能够保证第七晶体管T7的控制极接收到第二补偿信号Data2_C为持续的高电平信号或持续的低电平信号。

在另一些实施例中，参见图6，第三晶体管T3和第五晶体管T5为N型晶体管，第四晶体管T4和第六晶体管T6为P型晶体管，第一电压信号vdd1为低电平信号，第二电压信号vss1为高电平信号。这样，能够保证第七晶体管T7的控制极接收到第二补偿信号Data2_C为持续的高电平信号或持续的低电平信号。

在本公开的一些实施例中，参见图3，如上所述的驱动子电路10包括驱动信号控制单元101和发光时间控制单元102。

其中，驱动信号控制单元101与电流扫描信号端GL1、发光控制信号端EL、电流数据信号端DL1、及发光时间控制单元102电连接，被配置为响应于在电流扫描信号端GL1处接收的电流扫描信号Vgc和在发光控制信号端EL处接收的发光控制信号Em，根据在电流数据信号端DL1处接收的电流数据信号Vdc，生成驱动信号SD，并向发光时间控制单元102传输该驱动信号SD。

发光时间控制单元102与时间扫描信号端GL2、时间数据信号端DL2、及待驱动元件02电连接，被配置为响应于在时间扫描信号端GL2处接收的时间扫描信号Vgt，根据在时间数据信号端DL2处接收的时间数据信号Vdt，将驱动信号SD至待驱动元件02，并控制向待驱动元件02传输驱动信号SD的时间。

在一些实施例中，参见图4，如上所述的驱动信号控制单元101包括：电流数据写入子单元1011、第一驱动子单元1012、补偿子单元1013、发光控制子单元1014和初始化子单元1015。

其中，电流数据写入子单元1011与电流扫描信号端GL1、电流数据信号端DL1、及第一驱动子单元1012电连接，被配置为响应于电流扫描信号Vgc，将电流数据信号Vdc写入第一驱动子单元1012。

补偿子单元1013与电流扫描信号端GL1、及第一驱动子单元1012电连接，被配置为响应于电流扫描信号Vgc，对第一驱动子单元1012进行阈值电压Vth的补偿。

第一驱动子单元1012与第三电压端VDD2、及发光控制子单元1014电连接，被配置为根据所写入的电流数据信号Vdc和在第三电压端VDD2处接收的第三电压信号vdd2生成并输出驱动信号SD。

发光控制子单元1014与发光控制信号端EL、第三电压端VDD2、第一驱动子单元1012、及发光时间控制单元102电连接，被配置为响应于发光控制信号Em，根据第三电压信号vdd2，将第一驱动子单元1012所输出的驱动信号SD传输至发光时间控制单元102。

初始化子单元1015与重置信号端RE、初始化电压端INIT、及第一驱动子单元1012电连接，被配置为响应于在重置信号端RE处接收的重置信号Vre，将在初始化电压端INIT处接收的初始化电压信号Vinit传输至第一驱动子单元1012，以对驱动子单元1013进行初始化。

下面将参照图5，对如上所述的驱动信号控制单元101中的各子单元进行示例性的介绍。这里，为了方便描述，将第一驱动子单元1012、补偿子单元1013、及初始化子单元1015三者之间的连接节点称为第一节点N1，将电流数据写入子单元1021、第一驱动子单元1012、及发光控制子单元1014三者之间的连接节点称为第二节点N2，将第一驱动子单元1012、补偿子单元1013、及发光控制单元1014三者之间的连接节点称为第三节点N3。

在一些实施例中，电流数据写入子单元1021包括第八晶体管T8，该第八晶体管T8的控制极与电流扫描信号端GL1电连接，第八晶体管T8的第一极与电流数据信号端DL1电连接，第八晶体管T8的第二极与第一驱动子单元1012电连接于第二节点N2。这里，第八晶体管T8被配置为响应于电流扫描信号Vgc，将电流数据信号端DL1与第一节点N1之间的连接线路导通。

在一些实施例中，第一驱动子单元1012包括驱动晶体管Td和第一电容器C1。

其中，驱动晶体管Td的控制极与第一电容器C1的第二端电连接，驱动晶体管Td的第一极与电流数据写入子单元1011、及发光控制子单元1014电连接于第二节点N2，驱动晶体管Td的第二极与补偿子单元1013、及发光控制子单元1014电连接于第三节点N3。这里，驱动晶体管Td被配置为响应于第一电容器C1的第二端的电压，将第二节点N2和第三节点N3之间的连接线路导通。

第一电容器C1的第一端与第三电压端VDD2电连接，第一电容器C1的第二端与补偿子单元1013电连接于第一节点N1。

在一些实施例中，补偿子单元1013包括第九晶体管T9，该第九晶体管T9的控制极与电流扫描信号端GL1电连接，第九晶体管T9的第一极与第一驱动子单元1012电连接于第三节点N3，第九晶体管T9的第二极与第一驱动子单元1012电连接于第一节点N1。这里，第九晶体管T9被配置为响应于电流扫描信号Vgc，将第一节点N1与第二节点N2之间的连接线路导通，也即将驱动晶体管Td的第二极与第一电容器C1的第二端之间的连接线路导通。

发光控制子单元1014包括第十晶体管T10和第十一晶体管T11。

其中，第十晶体管T10的控制极与发光控制信号端EL电连接，第十晶体管T10的第一极与第三电压端VDD2电连接，第十晶体管T10的第二极与第一驱动子单元1012电连接于第二节点N2。这里，第十晶体管T10被配置为响应于发光控制信号Em，将第三电压端VDD2与第二节点N2之间的连接线路导通。

第十一晶体管T11的控制极与发光控制信号端EL电连接，第十一晶体管T11的第一极与第一驱动子单元1012电连接于第三节点N3，第十一晶体管T11的第二极与发光时间控制单元102电连接。这里，第十一晶体管T11被配置为响应于发光控制信号Em，将第三节点N3与发光时间控制单元102之间的连接线路导通。

初始化子单元1015包括第十二晶体管T12，该第十二晶体管T12的控制极与重置信号端RE电连接，第十二晶体管T12的第一极与初始化电压端INIT电连接，第十二晶体管T12的第二极与第一驱动子单元1012电连接于第一节点N1。这里，第十二晶体管T12被配置为响应于重置信号Vre，将初始化电压端INIT与第一节点N1之间的连接线路导通。

在一些实施例中，参见图4，如上所述的发光时间控制单元102包括时间数据写入子单元1021和第二驱动子单元1022。

其中，时间数据写入子单元1021与时间扫描信号端GL2、时间数据信号端DL2、及第二驱动子单元1022电连接，被配置为响于时间扫描信号Vgt，将时间数据信号Vdt写入第二驱动子单元1022。

第二驱动子单元1022与公共电压端COM、驱动信号控制单元101、及待驱动元件02电连接，被配置为根据所写入的时间数据信号Vdt和在公共电压端COM处接收的公共电压信号Vcom，传输驱动信号SD至待驱动元件02。

下面将参照图5，对如上所述的发光时间控制单元102中的各子单元进行示例性的介绍。

在一些实施例中，时间数据写入子单元1021包括第十三晶体管T13，该第十三晶体管T13的控制极与时间扫描信号端GL2电连接，第十三晶体管T13的第一极与时间数据信号端DL2电连接，第十三晶体管T13的第二极与第二驱动子单元1022电连接。这里，第十三晶体管T13被配置为响应于时间扫描信号Vgt，将时间数据信号端DL2与第二驱动子单元1022之间的连接线路导通。

在一些实施例中，第二驱动子单元1022包括第十四晶体管T14和第二电容器C2。

其中，第十四晶体管T14的控制极与第二电容器C2的第一端电连接，第十四晶体T14的第一极与发光控制子单元1014电连接，第十四晶体的第二极与待驱动元件02电连接。

第二电容器C2的第一端与时间数据写入子单元1021电连接，第二电容器C2的第二端与公共电压端COM电连接。

下面将参照图5，对像素驱动电路01所包括的驱动子电路10做整体的、示例性的介绍。

驱动子电路10包括第八晶体管T8、驱动晶体管Td、第一电容器C1、第九晶体管T9、第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14和第二电容器C2。

其中，第八晶体管T8的控制极与电流扫描信号端GL1电连接，第八晶体管T8的第一极与电流数据信号端DL1电连接，第八晶体管T8的第二极与驱动晶体管Td的第一极电连接。

驱动晶体管Td的控制极与第一电容器C1的第二端电连接，驱动晶体管Td的第一极还与第十晶体管T10的第二极电连接，驱动晶体管Td的第二极与第九晶体管T9的第一极、及第十一晶体管T11的第一极电连接。

第一电容器C1的第一端与第三电压端VDD2电连接，第一电容器C1的第二端还与第九晶体管T9的第二极、及第十二晶体管T12的第二极电连接。

第九晶体管T9的控制极与电流扫描信号端GL1电连接。

第十晶体管T10的控制极与发光控制信号端EL电连接，第十晶体管T10的第一极与第三电压端VDD2电连接。

第十一晶体管T11的控制极与发光控制信号端EL电连接，第十一晶体管T11的第二极与第十四晶体管T14的第一极电连接。

第十二晶体管T12的控制极与重置信号端RE电连接，第十二晶体管T12的第一极与初始化电压端INIT电连接。

第十三晶体管T13的控制极与时间扫描信号端GL2电连接，第十三晶体管T13的第一极与时间数据信号端DL2电连接，第十三晶体管T13的第二极与第二电容器C2的第一端电连接。

第二电容器C2的第一端还与第十四晶体管T14的控制极电连接，第二电容器C2的第二端与公共电压端COM电连接。

第十四晶体的第二极与待驱动元件02电连接。

需要说明的是，在一些实施例中，本公开所提到的“第一电压信号vdd1”和“第三电压信号vdd2”的电压值可以相等，“第二电压信号vss1”和“第四电压信号vss2”的电压值可以相等。这种情况下，第一电压端VDD1和第三电压端VDD2可以为同一个电压端；第二电压端VSS1和第四电压端VSS2可以为同一个电压端。

此外，第一电压信号vdd1和第二电压信号vss1之中，一者为高电平信号，另一者为低电平信号平；第三电压信号vdd2和第四电压信号vss2之中，一者为高电平信号，另一者为低电平信号平。其中，高电平信号的电压值大于低电平信号的电压值。这里，没有对上述几个电压信号的具体电平情况做限定，可以根据实际使用过程中的需求设定。

在一些实施例中，本公开中所采用的各晶体管的控制极为晶体管的栅极，第一极为晶体管的源极和漏极中一者，第二极为晶体管的源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。示例性的，在晶体管为P型晶体管的情况下，晶体管的第一极为源极，第二极为漏极；示例性的，在晶体管为N型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。

此外，本公开的实施例中，第一电容器C1和第二电容器C2可以是通过工艺制程单独制作的电容器件，例如通过制作专门的电容电极来实现电容器件，该电容器的各个电容电极可以通过金属层、半导体层(例如掺杂多晶硅)等实现。第一电容器C1和第二电容器C2也可以由晶体管中存在正对面积的电极构成，或者通过存在正对面积的晶体管的电极与信号线构成，或者通过存在正对面积的多条信号线来实现。

本公开的一些实施例还提供了一种像素驱动方法，应用于任一种如上所述的像素驱动电路01。参见图7，该像素驱动方法包括S10、S20和S30：

S10、扫描阶段②：将电流数据信号Vdc写入像素驱动电路01的驱动子电路10中。

S20、发光阶段④：驱动子电路10根据所写入的电流数据信号Vdc生成驱动信号SD，并向像素驱动电路01对应的待驱动元件02提供该驱动信号SD。

S30、检测阶段⑤：像素驱动电路01的检测子电路20在检测控制信号Vg1的控制下，对像素驱动电路01的检测节点S的电压Vs进行检测，并输出检测节点S的电压Vs，其中，检测阶段⑤在发光阶段④之内。

需要保证在待驱动元件02接收了驱动信号SD进入工作状态后，再执行S30进入检测阶段⑤，对检测节点S的电压Vs进行检测；从而，才可以通过对检测节点S的电压Vs进行检测，以判断出待驱动元件的工作状态。如上所述的像素驱动方法无需通过对待驱动元件02本身进行检测，即可实现对于显示装置的坏点检测，提高了检测的便捷性和可操作性。

需要说明的是，检测阶段⑤在发光阶段④之内的情况下，发光阶段④的时长大于或等于检测阶段⑤的时长。例如，向检测子电路20传输检测控制信号Vg1的起始时间点在向待驱动元件02提供驱动信号SD的起始时间点之后，这样，待驱动元件02接收到驱动信号SD一段时间后，工作状态较稳定，再对检测节点S的电压Vs进行检测，从而能够保证检测的准确性，由此判断出的待驱动元件02的工作状态的准确性较高。向检测子电路20传输检测控制信号Vg1的终结时间点在向待驱动元件02提供驱动信号SD的终结时间点之前，或者，向检测子电路20传输检测控制信号Vg1的终结时间点与向待驱动元件02提供驱动信号SD的终结时间点重合，即能够保证发光阶段④的时长大于检测阶段⑤的时长。

下面将对参照图9，对S10中的扫描阶段②、S20中的发光阶段④和S30中的检测阶段⑤分别做示例性的介绍。

在一些实施例中，如图3所示，在驱动子电路10包括驱动信号控制单元101的情况下，扫描阶段②中，驱动信号控制单元101在电流扫描信号Vgc的控制下，将电流数据信号Vdc写入。

示例性的，如图4所示，在驱动信号控制单元101包括电流数据写入子单元1011、第一驱动子单元1012和补偿子单元1013的情况下，扫描阶段②中，电流数据写入子单元1011在电流扫描信号Vgc的控制下，将电流数据信号Vdc写入至第一驱动子单元1012。而后，补偿子单元1013在电流扫描信号Vgc的控制下，对第一驱动子单元1012进行电压补偿。

示例性的，如图5所示，在电流数据写入子单元1011包括第八晶体管T8，第一驱动子单元1012包括驱动晶体管Td和第一电容器C1，补偿子单元1013包括第九晶体管T9的情况下，扫描阶段②中，第八晶体管T8和第九晶体管T9接收电流扫描信号Vgc，并在电流扫描信号Vgc的控制下导通。第八晶体管T8将电流数据信号Vdc传输至驱动晶体管Td。驱动晶体管Td在第一电容器C1的第二端的电压控制下保持导通状态，并将电流数据信号Vdc传输至第九晶体管T9。第九晶体管T9将电流数据信号Vdc传输至第一电容器C1的第二端。第一电容器C1的第二端的电压升高至Vdc-Vth时，驱动晶体管Td截止。其中，Vdc表示电流数据信号Vdc的电压，Vth表示驱动晶体管Td的阈值电压。

在一些实施例中，如图3所示，在驱动子电路10包括驱动信号控制单元101和发光时间控制单元102的情况下，发光阶段④中，驱动信号控制单元101在发光控制信号Em的控制下，根据所写入的电流数据信号Vdc生成驱动信号SD，并将生成的驱动信号SD传输至发光时间控制单元102。而后，发光时间控制单元102将驱动信号SD传输至待驱动元件02。

示例性的，如图4所示，在驱动信号控制单元101包括第一驱动子单元1012和发光控制子单元1014，发光时间控制单元102包括第二驱动子单元1022的情况下，发光阶段④中，第一驱动子单元1012根据第三电压信号vdd2和所写入的电流数据信号Vdc生成并输出驱动信号SD。发光控制子单元1014在发光控制信号Em的控制下，将第一驱动子单元1012所输出的驱动信号SD传输至第二驱动子单元1022，第二驱动子单元1022传输驱动信号SD至待驱动元件02。

示例性的，如图5所示，在第一驱动子单元1012包括驱动晶体管Td和第一电容器C1，发光控制子单元1014包括第十晶体管T10和第十一晶体管T11，第二驱动子单元1022包括第十四晶体管T14和第二电容器C2的情况下，发光阶段④中，第十晶体管T10和第十一晶体管T11接收发光控制信号Em，并在发光控制信号Em的控制下导通。第十晶体管T10将第三电压信号vdd2传输至驱动晶体管Td，驱动晶体管Td的第一极接收第三电压信号vdd2，控制极接收的来自第一电容器C1的第二端的电压信号，生成驱动信号SD，并将所生成的驱动信号SD传输至第十一晶体管T11，导通的第十一晶体管T11将驱动信号SD传输至第十四晶体管T14。第十四晶体管T14在第二电容器C2的第一端的电压控制下保持导通，并将驱动信号SD传输至待驱动元件02。

在一些实施例中，如图5所示，在检测子电路20包括第一晶体管T1的情况下，检测阶段⑤中，第一晶体管T1接收来自检测控制信号端G1的检测控制信号Vg1，并在检测控制信号Vg1的控制下，将检测节点S的电压Vs输出至检测输出端VS。基于此，在一些实施例中，参见图8，在S10的扫描阶段②之前，如上所述的像素驱动方法还包括以下步骤：

S5、初始化阶段①：对驱动子电路10进行初始化。

这样，能够减少甚至消除已存在于驱动子电路10中的电信号，对后续扫描阶段②中所写入的电流数据信号Vdc产生的影响，从而降低对于后续发光阶段④中生成的驱动信号SD的影响，提高了检测的准确性。

示例性的，如图3所示，在驱动子电路10包括驱动信号控制单元101的情况下，初始化阶段①中，驱动信号控制单元101在重置信号Vre的控制下，根据初始化电压信号Vinit进行初始化。

示例性的，如图4所示，在驱动信号控制单元101包括第一驱动子单元1012和初始化子单元1015的情况下，初始化阶段①中，初始化子单元1015在重置信号Vre的控制下，将初始化电压信号Vinit传输至第一驱动子单元1012，使第一驱动子单元1012初始化。

示例性的，如图5所示，在初始化子单元1015包括第十二晶体管T12，第一驱动子单元1012包括驱动晶体管Td和第一电容器C1的情况下，初始化阶段①中，第十二晶体管T12接收来自重置信号端RE的重置信号Vre，并在重置信号Vre的控制下导通，将来自初始化电压端INIT的初始化电压信号Vinit传输至第一电容器C1，以对第一电容器C1进行初始化。

在一些实施例中，参见图8，在S20的发光阶段④之前，如上所述的像素驱动方法还包括以下步骤：

S15、时间写入阶段③：将时间数据信号Vdt写入驱动子电路10中，以控制发光阶段④的时间。

示例性的，如图3所示，在驱动子电路10包括发光时间控制单元102的情况下，时间写入阶段③中，发光时间控制单元102在时间扫描信号Vgt的控制下，将时间数据信号Vdt写入，以根据所写入的时间数据信号Vdt控制发光阶段④的时间。

示例性的，如图4所示，在发光时间控制单元102包括时间数据写入子单元1021和第二驱动子单元1022的情况下，时间写入阶段③中，时间数据写入子单元1021在时间扫描信号Vgt的控制下，将时间数据信号Vdt写入第二驱动子单元1022，以使第二驱动子单元1022根据所写入的时间数据信号Vdt控制发光阶段④的时长。

示例性的，如图5所示，在时间数据写入子单元1021包括第十三晶体管T13，第二驱动子单元1022包括地十四晶体管T14和第二电容器C2的情况下，时间写入阶段③中，第十三晶体管T13接收时间扫描信号Vgt，并在时间扫描信号Vgt的控制下，将时间数据信号Vdt传输至第二电容器C2。第二电容器C2的接收并存储时间数据信号Vdt，以根据所存储的时间数据信号Vdt控制第十四晶体管的导通时间。

这里，通过调节写入至第二驱动子单元1022的时间数据信号Vdt，能够调节第十四晶体管的导通时间，从而能够控制向带驱动元件02传输驱动信号SD的时间，即实现了控制发光阶段④的时长。

在一些实施例中，如图2、图3、图4和图5所示，在像素驱动电路01还包括补偿子电路30的情况下，参见图8，在S30的检测阶段⑤之后，如上所述的像素驱动方法还包括以下步骤：

S35、补偿阶段⑥：补偿子电路30在补偿控制信号Vg2的控制下，根据第一补偿信号Data1_C，将驱动子电路10所提供的驱动信号SD由检测节点S传输至像素驱动电路01对应的补偿输出端OUTPUT。其中，补偿阶段⑥在发光阶段④之内。

这样，与像素驱动电路01电连接的待驱动元件02因断路而无法正常发光的情况下，补偿子电路10接收第一补偿数据信号Data1_C，并根据接收到的第一补偿数据信号Data1_C，将驱动信号SD传输至补偿输出端OUTPUT传输，并能够经由补偿输出端OUTPUT将该驱动信号SD传输至其他待驱动元件02’，因此能够让接收其驱动信号SD的其他待驱动元件02’代替其因断路而无法正常发光的待驱动元件02发光。从而显示装置中断路的待驱动元件02对应的像素能够正常显示，也即显示装置中断路的坏点像素因被发光补偿而得到修复，提高了显示装置的显示效果，并提高了显示装置的可靠性，延长了其使用寿命。

需要说明的是，补偿阶段⑥的时长等于或约等于补偿子电路30在补偿控制信号Vg2的控制下，接收第一补偿信号Data1_C的时长。补偿阶段⑥在发光阶段④之内的情况下，发光阶段④的时长大于或等于检测阶段⑤与补偿阶段⑥的时长之和。

示例性的，如图3所示，在补偿子电路30包括：输入单元301、补偿控制单元303和补偿控制单元303的情况下，补偿阶段⑥中，输入单元301在补偿控制信号Vg2的控制下，将第一补偿数据信号Data1_C写入存储单元302。然后，存储单元302根据所写入的第一补偿数据信号Data1_C，生成并存储第二补偿数据信号Data2_C，并将第二补偿数据信号Data2_C输出至补偿控制单元303。之后，补偿控制单元303在第二补偿数据信号Data2_C的控制下，导通检测节点S与补偿输出端OUTPUT之间的连接线路。

这样，在S6的补偿阶段⑥之后，补偿子电路30虽停止接收第一补偿数据信号Data1_C，但由于存储单元302能够根据在补偿阶段⑥中接收到的第一补偿数据信号Data1_C，生成并存储第二补偿数据信号Data2_C，因此补偿控制单元303能够继续接收到存储单元302传输来的第二补偿数据信号Data2_C，从而保持对于检测节点S与补偿输出端OUTPUT之间的连接线路的导通状态。

示例性的，如图4所示，在存储单元302包括第一反相器3021和第二反相器3022的情况下，补偿阶段⑥中，第一反相器3021接收所写入的第一补偿数据信号Data1_C、第一电压信号vdd1和第二电压信号vss1，并根据第一补偿数据信号Data1_C、第一电压信号vdd1和第二电压信号vss1生成第二补偿数据信号Data2_C，并将所生成的第二补偿数据信号Data2_C传输至补偿控制单元303和第二反相器3022。第二反相器3022接收第二补偿数据信号Data2_C、第一电压信号vdd1和第二电压信号vss1，并根据第二补偿数据信号Data2_C、第一电压信号vdd1和第二电压信号vss1生成的第三补偿数据信号Data3_C，以使第一反相器3021持续生成第二补偿数据信号Data2_C，并持续将第二补偿数据信号Data2_C补偿控制单元303和第二反相器3022生成第三补偿数据信号Data3_C，并将所生成的第三补偿数据信号Data3_C传输至第一反相器3021，以使第一反相器3021持续生成第二补偿数据信号Data2_C，并持续传输第二补偿数据信号Data2_C至补偿控制单元303和第二反相器3022。

这里，第一补偿数据信号Data1_C与第三补偿数据信号Data3_C的电平的高低相同，因此第二反相器3022在接收到第三补偿数据信号Data3_C的情况下能够持续生成第二补偿数据信号Data2_C。

示例性的，如图5所示，在输入单元301包括第二晶体管T2，第一反相器3021包括第三晶体管T3和第四晶体管T4，第二反相器3022包括第五晶体管T5和第六晶体管T6，补偿控制单元303包括第七晶体管T7的情况下，参见图9，以第一电压信号vdd1为高电平信号，第二电压信号vss1为低电平信号，第一补偿数据信号Data1_C为高电平信号为例，补偿阶段⑥中，第二晶体管T2接收补偿控制信号Vg2，并在补偿控制信号Vg2的控制下导通，将第一补偿数据信号Data1_C传输至第三晶体管T3和第四晶体管T4。第三晶体管T3在第一补偿数据信号Data1_C的控制下截止，第四晶体管T4在第一补偿数据信号Data1_C的控制下导通。第四晶体管T4将第二电压信号vss1传输至第五晶体管T5、第六晶体管T6和第七晶体管T7，第五晶体管T5导通，第六晶体管T6截止，第七晶体管T7导通。第五晶体管T5将第一电压信号vdd1传输至第三晶体管T3和第四晶体管T4，从而使第三晶体管T3保持导通状态、使第四晶体管T4保持截止状态，进而第三晶体管T3和第四晶体管T4的状态又维持第五晶体管T5和地六晶体管T6的状态。因此，第三晶体管T3能够持续将第二电压信号vss1传输至第七晶体管T7，使第七晶体管T7保持导通状态。导通的第七晶体管T7将来自检测节点S的驱动信号SD传输至补偿输出端OUTPUT。

下面将参照图9，以图5中所示的像素驱动电路01为例，对本公开的一些实施例中所提供的像素驱动方法进行整体的、示例性的介绍。

其中，图5所示的像素驱动电路01包括：第一晶体管T1～第十四晶体管T14、第一电容器C1和第二电容器C2。

此外，为便于介绍，第一电容器C1的第二端、驱动晶体管Td的第二极、第九晶体管T9的第二极和第十二晶体管T12的第二极等效为连接于第一节点N1；第十晶体管T10的第二极、驱动晶体管Td的第一极和第八晶体管T8的第二极等效为连接于第二节点N2；驱动晶体管Td的第二极、第九晶体管T9的第一极和第十一晶体管T11的第一极等效为连接于第三节点N3；第十三晶体管T13的第二极、第二电容器C2的第一端和第十四晶体管的控制极之间的连接节点被称为第四节点；第二晶体管T2的第二极、第三晶体管T3的控制极和第四晶体管T4的控制极、第五晶体管T5的第二极和第六晶体管T6的第二极等效为连接于第五节点N5；第三晶体管T3的第二极、第四晶体管T4的第二极、第五晶体管T5的控制极、第六晶体管T6的控制极和T7的控制极等效为连接于第六节点N6。

需要说明的是，图5中仅以像素驱动电路01所包括的第一晶体管T1～第十四晶体管T14中，除第四晶体管T4和第六晶体管T6为N型晶体管以外，其余的晶体管均为P型晶体管示出，但这并不能作为对本公开的限制。

N型晶体管会在其控制极接收高电平信号的情况下导通，接收低电平信号的情况下截止；P型晶体管会在其控制极接收到低电平的情况下导通，接收到高电平的情况下截止。

此外，图9中所示出的为与图5中的像素驱动电路01对应的时序信号图，例如，图5中的第一晶体管T1为P型晶体管，则需要第一晶体管T1导通时，其控制极接收到的为低电平信号。但在本公开的一些其他实施例中，在第一晶体管T1为N型晶体管的情况下，控制其导通的信号相应地应改变为高电平信号。

相应的，第一电压端VDD1输出的第一电压信号vdd1和第三电压端VDD2输出的第三电压信号vdd2均为高电平信号，第二电压端VSS1输出的第二电压信号vss1和第四电压端VSS2输出的第四电压信号vss2均为低电平信号。这些也不能作为对本公开的限制。

在初始化阶段①中，重置信号端RE输出的重置信号Vre为低电平，第十二晶体管T12导通，将来自初始化电压端INIT的初始化电压信号Vinit传输至第一电容器C1的第二端，第一节点N1的电压等于Vinit；第一电容器C1的第一端连接第三电压端VDD2。第一电容器C1被初始化。

需要说明的是，这里初始化电压信号Vinit为低电平信号。从而驱动晶体管Td的控制极电压Vg等于Vinit，驱动晶体管Td在初始化阶段①中被导通。

在扫描阶段②中，电流扫描信号端GL1输出的电流扫描信号Vgc为低电平，第八晶体管T8和第九晶体管T9导通，并且驱动晶体管Td保持上一个阶段中的导通状态。

电流数据信号端DL1输出的电流数据信号Vdc由导通的第八晶体管T8、驱动晶体管Td和第九晶体管T9传输至第一电容器C1的第二端。这里电流数据信号Vdc的电压高于初始化电压信号Vinit的电压，因此电流数据信号端DL1向第一电容器C1的第二端放电。直至第一节点N1的电压值升高至Vdc-Vth时，驱动晶体管Td的控制极电压Vg等于Vdc-Vth，驱动晶体管Td的第一极电压V1等于Vdc，驱动晶体管Td截止，电流数据信号端DL1停止向第一电容器C1的第二端放电，此时第一节点N1的电压等于Vdc-Vth。其中，Vth为驱动晶体管Td的阈值电压。

这样，在扫描阶段③实现了对于电流数据信号Vdc的写入，以及对于阈值电压Vth的补偿。

在时间写入阶段③中，时间扫描信号端GL2输出的时间扫描信号Vgt为低电平，第十三晶体管T13导通，来自时间数据信号端DL2的时间数据信号Vdt传输至第二电容器C2的第一端，第四节点N4的电压值等于时间数据信号Vdt的电压Vdt，第十四晶体管T14导通。

在发光阶段④中，发光控制信号端EL输出的发光控制信号Em为低电平，第十晶体管T10和第十一晶体管T11导通，第三电压信号vdd2由导通的第十晶体管T10传输至第二节点N2，第二节点N2的电压值为VDD2，第一节点N1的电压值仍为Vdc-Vth，驱动晶体管Td的第一极电压与控制极电压的差值为VDD2-Vdc+Vth，大于其阈值电压Vth，驱动晶体管Td导通并生成驱动信号SD。驱动信号SD由导通的第十一晶体管T11传输至第十四晶体管T14的第一极。第十四晶体管T14在发光阶段④中仍维持导通状态，因此驱动信号SD由导通的第十四晶体管T14传输至待驱动元件02。

需要说明的是，由于在时间写入阶段③中第二电容器C2的第一端电压为Vdt，在发光阶段④中时间扫描信号Vgt为高电平，第十三晶体管T13截止后，第二电容器C2的第一端的电压值仍等于Vdt，也即第四节点N4的电压值等于Vdt，因此第十四晶体管T14仍导通，直至驱动信号SD的部分电流由第十四晶体管T14的第一极流向其控制极，使第二电容器C2的第一端电压升高，第四节点N4的电压升高使第十四晶体管T14截止，至此，第十四晶体管T14不再向待驱动元件02传输驱动信号SD。

在检测阶段⑤中，检测控制信号端G1输出的检测控制信号Vg1为低电平信号，第一晶体管T1导通，通过第一晶体管T1的第二极能够检测得到检测节点S的电压Vs。

在补偿阶段⑥中，补偿数据信号端G2输出的补偿控制信号Vg2为低电平信号，第一补偿数据信号Data1_C为高电平信号，第二晶体管T2导通，来自补偿数据信号端DLC的第一补偿数据信号Data1_C由导通的第二晶体管T2传输至第五节点N5。

第三晶体管T3截止，第四晶体管T4导通，则来自第二电压端VSS1的第二电压信号vss1由导通的第四晶体管T4传输至第六节点N6，第六节点N6的电压为低电平电压，第五晶体管T5导通，第六晶体管T6截止，第七晶体管T7导通。其中，导通的第七晶体管T7将传输至检测节点S的驱动信号SD传输至补偿输出端OUTPUT。来自第一电压端VDD1的第一电压信号vdd1由导通的第五晶体管T5传输至第五节点N5，第五节点N5的电压为高电平电压，从而使第三晶体管T3～第七晶体管T7保持在补偿阶段⑥中的导通或截止状态。

本公开的一些实施例还提供了一种显示面板100，参见图10，该显示面板100包括多个亚像素110，多个亚像素110中的至少一个亚像素110包括如上所述的任一种像素驱动电路01。

需要说明的是，显示面板100的每个亚像素110还包括待驱动元件02。这里，对于待驱动元件02的种类和数量不做限定，例如，可以根据实际使用需求设定每个亚像素110中的待驱动元件02的数量。

示例性的，每个亚像素110所包括的待驱动元件02的数量为两个。与亚像素110中仅包括一个待驱动元件02的方案相比，包括两个待驱动元件02的亚像素100发生全部的待驱动元件02短路的几率较小，这样能够使显示面板100的第三电压端VDD2和第四电压端VSS2之间发生短路的几率降低，提高显示面板100的可靠性。

示例性的，待驱动元件02包括至少一个发光二极管(Light Emitting Diode，简称LED)。例如，待驱动元件02包括至少一个微型发光二极管(Micro Light Emitting Diode，简称Micro LED)。需要说明的是，微型发光二极管是一种无极发光二极管，微型发光二极管也可被称为微型无机发光二极管。

又例如，待驱动元件02也可以包括至少一个有机发光二极管(Organic LightEmitting Diode，简称OLED)、至少一个迷你发光二极管(Mini Light Emitting Diode，简称Mini LED)、至少一个微型发光二极管(Micro Light Emitting Diode，简称Micro LED)或至少一个量子点发光二极管(Quantum Dot Light Emitting Diode，简称QLED)，或者其他类型的发光器件。

在一些实施例中，在像素驱动电路01包括补偿子电路30的情况下，参见图10，所述至少一个亚像素110中的每个亚像素110对应的补偿输出端OUTPUT电连接至与该亚像素1101同颜色且距离最近的亚像素110的像素驱动电路01的检测节点S。

下面将参照图11，对此进行示例性的介绍，为了便于介绍，将相邻的且颜色相同的两个亚像素110分别称为亚像素1101和亚像素1102。

亚像素1101的像素驱动电路01包括补偿子电路30，亚像素1101的补偿输出端OUTPUT电连接至与该亚像素1101同颜色且距离最近的亚像素1102的像素驱动电路01的检测节点S。这样，在亚像素1101的待驱动元件02为断路的情况下，亚像素1102的待驱动元件02’能够接收该坏点亚像素1101的驱动信号SD，使亚像素1102代替该坏点亚像素1101发光。从而该坏点亚像素1101对应的像素能够实现正常显示，也即显示装置中具有断路坏点亚像素1101的像素因被发光补偿而得到修复，提高了显示装置的显示效果，并提高了显示装置的可靠性，延长了其使用寿命。

在一些实施例中，请再次参见图10和图11，显示面板100的多个亚像素110呈阵列式排布，阵列式排布的多个亚像素110包括多行颜色相同的亚像素110或多列颜色相同的亚像素110，每行颜色相同的亚像素110或每列颜色相同的亚像素110中，每相邻的两个亚像素110中的一者对应的补偿输出端OUTPUT与另外一者的像素驱动电路01的检测节点S电连接。

这里，图10以多个亚像素110包括多列颜色相同的亚像素110(红色亚像素列或绿色亚像素列或蓝色亚像素列)为例示出，但这并不能作为本公开的限制。

在一些实施例中，显示面板100的多个亚像素110呈阵列式排布，参见图12，显示面板100还包括：多条电流扫描信号线Lg1、多条电流数据信号线Ld1、多条时间扫描信号线Lg2、多条时间数据信号线Ld2、多条检测控制信号线L1、多条补偿控制信号线L2、多条检测电压输出线Ls和多条补偿数据信号线Lc。每列亚像素110的像素驱动电路01与一条电流数据信号线Ld1、一条时间数据信号线Ld2、一条检测电压输出线Ls、及一条补偿数据信号线Lc对应电连接，每行亚像素110的像素驱动电路01与一条电流扫描信号线Lg1、一条时间扫描信号线Lg2、一条检测控制信号线L1、及一条补偿控制信号线L2对应电连接。

其中，检测电压输出线Ls和补偿数据信号线Lc分别为两条不同的信号线。

在另一些实施例中，参见图13，显示面板100中补偿数据信号端DLC和检测输出端VS共用同一根检测补偿信号线Lsc。这里，对各亚像素110进行驱动的过程中，检测阶段和补偿阶段需要分时进行，也就是说，检测补偿信号线Lsc被分时复用：在检测阶段，检测补偿信号线Lsc起到输出检测节点S的电压Vs的作用；而在补偿阶段，检测补偿信号线Lsc起到传输第一补偿信号Data1_C的作用。这样，能够减少显示面板100上的信号线的数量，减小布线空间，增大显示面板100的开口率。

本公开的一些实施例还提供了一种显示装置1000，参见图14和图15，包括任一种如上所述的显示面板100。该显示装置1000还包括处理器200，处理器200与显示面板100的至少一个亚像素110的像素驱动电路01的检测子电路20电连接。处理器200被配置为向与之相连的检测子电路10传输检测控制信号Vg1，还被配置为接收与之相连的检测子电路10所测得的检测节点S的电压Vs，并根据检测节点S的电压Vs，判断相应的待驱动元件02的工作状态。

基于此，在一些实施例中，在如上所述的显示面板100的至少一个亚像素110的像素驱动电路01还包括补偿子电路30的情况下，处理器200还与各像素驱动电路01中的补偿子电路30电连接。处理器200还被配置为，在判定相应的待驱动元件02的工作状态为断路的情况下，向相应的补偿子电路30传输补偿控制信号Vg1和第一补偿数据信号Data1_C。

在一些实施例中，参见图14，显示面板100中每行颜色相同的亚像素110或每列颜色相同的亚像素110所对应的检测电压输出线Ls和补偿数据信号线Lc分别为两条不同的信号线。

在另一些实施例中，参见图15，显示面板100中每行颜色相同的亚像素110或每列颜色相同的亚像素110对应的补偿数据信号端DLC和检测输出端VS共用一根检测补偿信号线Lsc，该检测补偿信号线Lsc被分时复用。这样，能够减少显示面板100上的信号线的数量，进而增加显示装置1000的开口率。

本公开的一些实施例中还提供了一种显示装置的控制方法，应用于任一种如上所述的显示装置100，参见图16，该显示装置的控制方法包括如下步骤：

A1、向显示面板100的各像素驱动电路01的检测子电路20传输检测控制信号Vg1，以控制检测子电路20检测相应的像素驱动电路01的检测节点S的电压Vs。

A2、接收检测子电路20所输出的检测节点S的电压Vs。

A3、根据检测节点S的电压Vs，判断相应的待驱动元件02的工作状态。基于此，在一些实施例中，参见图4中的像素驱动电路01，在待驱动元件02的一端经由相应的像素驱动电路01的驱动子电路10与第三电压端VDD2电连接、待驱动元件02的另一端与第四电压端VSS2电连接的情况下，A3中根据检测节点S的电压Vs，判断相应的待驱动元件02的工作状态包括以下步骤：

A31、若检测节点S的电压Vs等于或约等于在所述第四电压端VSS2处接收的第四电压信号vss2的电压值与待驱动元件02的分压值的差值，则判定待驱动元件02的工作状态为正常工作。

A32、若检测节点S的电压Vs等于或约等于在第三电压端VDD2处接收的第三电压信号vdd2的电压值，则判定待驱动元件02的工作状态为断路。

A33、若检测节点S的电压Vs小于第三电压信号vdd2的电压值，且大于或等于第四电压信号vss2的电压值，则判定待驱动元件02的工作状态为短路。

示例性的，待驱动元件02的数量为至少两个，在判定带驱动元件02的工作状态为短路的情况下，A33包括以下步骤：

A331、若检测节点S的电压Vs小于第三电压信号vdd2的电压值，且大于第四电压信号vss2的电压值，则判定所述至少两个待驱动元件02中的至少一个的工作状态为短路。

A331、若检测节点S的电压Vs等于第四电压信号vss2的电压值，则判定所述至少两个待驱动元件02中的全部待驱动元件02的工作状态均为短路。

下面将参照图5，以待驱动元件02包括两个微型发光二极管为例，对A31～A33进行示例性说明。在第三电压信号vdd2为3V，第四电压信号vss2为-3V的情况下，若检测得到的检测节点S的电压Vs等于或约等于0V，则判定两个微型发光二极管的工作状态均为正常工作；若检测得到的检测节点S的电压Vs等于或约等于3V，则判定两个微型发光二极管中至少一者的工作状态为断路；若检测得到的检测节点S的电压Vs等于或约等于-1.5V，则判定两个微型发光二极管中的一者工作状态为短路；若检测得到的检测节点S的电压Vs等于或约等于-3V，则判定两个微型发光二极管的工作状态均为短路。

在一些实施例中，参见图14和图15，显示面板100的至少一个亚像素110的像素驱动电路01还包括补偿子电路30，在所述至少一个亚像素110中的每个亚像素110对应的补偿输出端OUTPUT电连接至与该亚像素110同颜色且距离最近的亚像素110的像素驱动电路01的检测节点S的情况下，显示装置的控制方法还包括以下步骤：

在判定待驱动元件02的工作状态为断路的情况下，生成补偿控制信号Vg1和第一补偿数据信号Data1_C，并将补偿控制信号Vg1和第一补偿数据信号Data1_C传输至相应的补偿子电路30，以控制该补偿子电路30将相应的驱动子电路01所提供的驱动信号SD由相应的检测节点S传输至与其所属的亚像素110同颜色且距离最近的亚像素110的像素驱动电路01的检测节点S。

需要说明的是，第一补偿数据信号Data1_C包括两种电平：工作电平和非工作电平。在通过检测节点S的电压Vs判定得到待驱动元件02的工作状态为短路或者断路的情况下，第一补偿数据信号Data1_C为工作电平。补偿子电路30在接收到工作电平的第一补偿数据信号Data1_C后，将驱动信号SD传输至与其所属的亚像素110同颜色且距离最近的亚像素110。

而在通过检测节点S的电压Vs判定得到待驱动元件02的工作状态不是短路或者断路的情况下，第一补偿数据信号Data1_C为非工作电平。补偿子电路30在接收到非工作电平的第一补偿数据信号Data1_C后，不再将驱动信号SD传输至与其所属的亚像素110同颜色且距离最近的亚像素110。

在一些实施例中，A1中向显示面板100的像素驱动电路01的检测子电路20传输检测控制信号Vg1包括以下步骤：

A11、在设定时机生成检测控制信号Vg1。

A12、将所生成的检测控制信号Vg1传输至各检测子电路20。

其中，所述设定时机包括：显示装置1000每次开机使用时或每间隔预设使用时间段T时中的至少一种。

这样，按照一定的设定时机对显示装置1000的各亚像素120进行检测，在亚像素110中出现坏点的情况下，能够及时检测出来，并能够及时对该坏点进行代替发光，进一步保证了显示装置1000的显示效果。

在一些实施例中，在一次显示装置1000的使用过程中，检测补偿时段和图像显示时段，如上所述的显示装置的控制方法在检测补偿时段进行。示例性的，检测补偿时段包括至少一个图像帧，如上所述的显示装置的控制方法在检测补偿时段的一个图像帧内进行。

在检测补偿时段之后，进入图像显示时段，图像显示时段包括多个图像帧。在图像显示时段中，亚像素110中已被代替发光的坏点对应的像素驱动电路01保持向代替该坏点发光的亚像素110传输驱动信号SD，从而使该坏点对应的像素因得到发光补偿而在图像显示时段能够实现正常的图像显示。

在一些实施例中，图像显示时段的各图像帧包括：初始化阶段①、扫描阶段②、时间写入阶段③和发光阶段④。

示例性的，参见图17，图像显示时段的各图像帧内可以按照在一个图像帧中只向每个亚像素进行一次扫描的方式进行驱动，也就是说，一个图像帧包括：一个初始化阶段①、一个扫描阶段②、一个时间写入阶段③和一个发光阶段④。

示例性的，参见图18，图像显示时段的各图像帧内也可以按照在一个图像帧中只向每个亚像素进行多次扫描的方式进行驱动，也就是说，一个图像帧包括：一个初始化阶段①、一个扫描阶段②、多个时间写入阶段③和多个发光阶段④，且时间写入阶段③的数量与发光阶段④的数量相等，其中，每个时间写入阶段③之后会接着进行一个发光阶段④，在该发光阶段④之后再进行下一个时间写入阶段③和发光阶段④，以此循环进行，直至本图像帧结束。

需要说明的是，在按照在一个图像帧中只向每个亚像素进行多次扫描的方式进行驱动的情况下，以一个图像帧扫描两次为例，如图18所示，某一亚像素110在第一次扫描中的发光阶段④和第二次扫描中的时间写入阶段③之间间隔了一个时间段T。这是因为处于同一列的各亚像素110连接同一根时间数据信号线Ld2，在不同时间扫描信号线Lg2(可参见图13)的控制下接收时间数据信号。而位于不同行的各亚像素110连接不同的时间数据信号线Ld2，也即接收时间扫描信号Vgt的时间不重合，也就是说，与一亚像素列对应的时间数据信号线Ld2在一个图像帧内被分时复用。第一次扫描的时间写入阶段③在向该亚像素列内的各亚像素110均接收到对应的时间扫描信号Vgt之后，再进入第二次扫描的时间写入阶段③进行时间扫描信号Vgt传输。第一次扫描中，该亚像素的发光信号Em的工作电平持续时长短于对应像素列的所有像素行依次接收时间扫描信号Vgt的有效电平的时间和，因此，某一亚像素110在一个图像帧内进行了第一次扫描的发光阶段④之后，需要等待与其处于同一亚像素列、排列于其之后的各行亚像素110在接收完第一次扫描的时间扫描信号Vgt，及与其处于同一亚像素列、排列于其之前的其他亚像素110在接收完第二次扫描的时间扫描信号Vgt之后，也即该亚像素110需要等待时间段T之后，再进入第二扫描的时间写入阶段③。

这里，如上所述的“与其处于同一亚像素列、排列于其之后的其他亚像素110”指的是：在一次扫描中，与该亚像素110处于同一亚像素列，且晚于该亚像素110接收时间扫描信号Vgt的其他亚像素110；如上所述的“与其处于同一亚像素列、排列于其之前的其他亚像素110”指的是：在一次扫描中，与该亚像素110处于同一亚像素列，且先于该亚像素110接收时间扫描信号Vgt的其他亚像素110。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种像素驱动电路，其特征在于，包括：

驱动子电路，被配置为向待驱动元件提供驱动信号；

检测子电路，与检测控制信号端、及检测节点电连接，被配置为响应于在所述检测控制信号端处接收的检测控制信号，检测所述检测节点的电压值；其中，所述检测节点等效于所述驱动子电路与所述待驱动元件的连接线路上的一点；

补偿子电路，与补偿控制信号端、补偿数据信号端、所述检测节点、及补偿输出端电连接；所述补偿子电路被配置为响应于在所述补偿控制信号端处接收的补偿控制信号，根据在所述补偿数据信号端处接收的第一补偿数据信号，将所述驱动子电路所提供的驱动信号由所述检测节点传输至所述补偿输出端；其中，

所述补偿子电路包括：输入单元、存储单元和补偿控制单元；其中，

所述输入单元与所述补偿控制信号端、所述补偿数据信号端、及所述存储单元电连接，被配置为响应于所述补偿控制信号，将所述第一补偿数据信号写入所述存储单元；

所述存储单元还与所述补偿控制单元电连接，被配置为根据所写入的第一补偿数据信号，生成并存储第二补偿数据信号，并将所述第二补偿数据信号输出至所述补偿控制单元；

所述补偿控制单元还与所述检测节点、及所述补偿输出端电连接，被配置为响应于所述第二补偿数据信号，导通所述检测节点与所述补偿输出端之间的连接线路。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述检测子电路包括第一晶体管；所述第一晶体管的控制极与所述检测控制信号端电连接，所述第一晶体管的第一极与所述检测节点电连接，所述第一晶体管的第二极被配置为输出所述检测节点的电压值。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述输入单元包括第二晶体管；所述第二晶体管的控制极与所述补偿控制信号端电连接，所述第二晶体管的第一极与所述补偿数据信号端电连接，所述第二晶体管的第二极与所述存储单元电连接。

4.根据权利要求1所述的像素驱动电路，其特征在于，所述存储单元包括第一反相器和第二反相器；

所述第一反相器的第一端与所述输入单元、及所述第二反相器的第四端电连接，所述第一反相器的第二端与第一电压端电连接，所述第一反相器的第三端与第二电压端电连接，所述第一反相器的第四端与所述补偿控制单元、及所述第二反相器的第一端电连接；

所述第二反相器的第二端与所述第一电压端电连接，所述第二反相器的第三端与所述第二电压端电连接。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述第一反相器包括第三晶体管和第四晶体管，所述第二反相器包括第五晶体管和第六晶体管；所述第三晶体管和所述第五晶体管为P型晶体管和N型晶体管中的一种，所述第四晶体管和所述第六晶体管为P型晶体管和N型晶体管中的另一种；

所述第三晶体管的控制极与所述输入单元、所述第五晶体管的第二极、及所述第六晶体管的第二极电连接，所述第三晶体管的第一极与所述第一电压端电连接，所述第三晶体管的第二极与所述第四晶体管的第二极、所述第五晶体管的控制极、所述第六晶体管的控制极、及所述补偿控制单元电连接；

所述第四晶体管的控制极与所述输入单元、所述第五晶体管的第二极、及所述第六晶体管的第二极电连接，所述第四晶体管的第一极与所述第二电压端电连接，所述第四晶体管的第二极还与所述第五晶体管的控制极、所述第六晶体管的控制极、及所述补偿控制单元电连接；

所述第五晶体管的第一极与所述第一电压端电连接，所述第五晶体管的第二极与所述第六晶体管的第二极电连接；

所述第六晶体管的第一极与所述第二电压端电连接。

6.根据权利要求1所述的像素驱动电路，其特征在于，所述补偿控制单元包括第七晶体管；所述第七晶体管的控制极与所述存储单元电连接，所述第七晶体管的第一极与所述检测节点电连接，所述第七晶体管的第二极与所述补偿输出端电连接。

7.根据权利要求1所述的像素驱动电路，其特征在于，

所述检测子电路包括：第一晶体管；所述第一晶体管的控制极与所述检测控制信号端电连接，所述第一晶体管的第一极与所述检测节点电连接，所述第一晶体管的第二极被配置为输出所述检测节点的电压值；

所述补偿子电路包括：第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管；所述第三晶体管和所述第五晶体管均为P型晶体管和N型晶体管中的一种，所述第四晶体管、第六晶体管均为P型晶体管和N型晶体管中的另一种；其中，

所述第二晶体管的控制极与所述补偿控制信号端电连接，所述第二晶体管的第一极与所述补偿数据信号端电连接，所述第二晶体管的第二极与所述第三晶体管的控制极、及所述第四晶体管的控制极电连接；

所述第三晶体管的控制极还与所述第五晶体管的第二极、及所述第六晶体管的第二极电连接，所述第三晶体管的第一极与第一电压端电连接，所述第三晶体管的第二极与所述第四晶体管的第二极、所述第五晶体管的控制极、所述第六晶体管的控制极、及所述第七晶体管的控制极电连接；

所述第四晶体管的控制极还与所述第五晶体管的第二极、及所述第六晶体管的第二极电连接，所述第四晶体管的第一极与第二电压端电连接，所述第四晶体管的第二极与所述第五晶体管的控制极、所述第六晶体管的控制极、及所述第七晶体管的控制极电连接；

所述第五晶体管的第一极与所述第一电压端电连接，所述第五晶体管的第二极与所述第六晶体管的第二极电连接；

所述第六晶体管的第一极与所述第二电压端电连接；

所述第七晶体管的第一极与所述检测节点电连接，所述第七晶体管的第二极与所述补偿输出端电连接。

8.根据权利要求7所述的像素驱动电路，其特征在于，所述第一晶体管、所述第二晶体管和所述第七晶体管均为P型晶体管，或者均为N型晶体管。

9.根据权利要求1~8中任一项所述的像素驱动电路，其特征在于，所述驱动子电路包括：驱动信号控制单元和发光时间控制单元；其中，

所述驱动信号控制单元与电流扫描信号端、发光控制信号端、电流数据信号端、及所述发光时间控制单元电连接，被配置为响应于在所述电流扫描信号端处接收的电流扫描信号和在所述发光控制信号端处接收的发光控制信号，根据在所述电流数据信号端处接收的电流数据信号，生成驱动信号，并向所述发光时间控制单元传输所述驱动信号；

所述发光时间控制单元与时间扫描信号端、时间数据信号端、及所述待驱动元件电连接，被配置为响应于在所述时间扫描信号端处接收的时间扫描信号，根据在所述时间数据信号端处接收的时间数据信号，将所述驱动信号传输至所述待驱动元件，并控制向所述待驱动元件传输所述驱动信号的时间。

10.根据权利要求9所述的像素驱动电路，其特征在于，所述驱动信号控制单元包括：电流数据写入子单元、补偿子单元、第一驱动子单元、发光控制子单元和初始化子单元；其中，

所述电流数据写入子单元与所述电流扫描信号端、所述电流数据信号端、及所述第一驱动子单元电连接，被配置为响应于所述电流扫描信号，将所述电流数据信号写入所述第一驱动子单元；

所述补偿子单元与所述电流扫描信号端、及所述第一驱动子单元电连接，被配置为响应于所述电流扫描信号，对所述第一驱动子单元进行阈值电压的补偿；

所述第一驱动子单元与第三电压端、及所述发光控制子单元电连接，被配置为根据所写入的电流数据信号和在所述第三电压端处接收的第三电压信号生成并输出所述驱动信号；

所述发光控制子单元与所述发光控制信号端、所述第三电压端、所述第一驱动子单元、及所述发光时间控制单元电连接，被配置为响应与所述发光控制信号，根据所述第三电压信号，将所述第一驱动子单元所输出的驱动信号传输至所述发光时间控制单元；

所述初始化子单元与重置信号端、初始化电压端、及所述第一驱动子单元电连接，被配置为响应于在所述重置信号端处接收的重置信号，将在所述初始化电压端处接收的初始化电压信号传输至所述第一驱动子单元，以对所述驱动子单元进行初始化；

所述发光时间控制单元包括：时间数据写入子单元和第二驱动子单元；其中，

所述时间数据写入子单元与所述时间扫描信号端、所述时间数据信号端、及所述第二驱动子单元电连接，被配置为响于所述时间扫描信号，将所述时间数据信号写入所述第二驱动子单元；

所述第二驱动子单元与公共电压端、所述驱动信号控制单元、及所述待驱动元件电连接，被配置为根据所写入的时间数据信号和在所述公共电压端处接收的公共电压信号，传输所述驱动信号至所述待驱动元件。

11.根据权利要求10所述的像素驱动电路，其特征在于，

所述电流数据写入子单元包括第八晶体管；所述第八晶体管的控制极与所述电流扫描信号端电连接，所述第八晶体管的第一极与所述电流数据信号端电连接，所述第八晶体管的第二极与所述第一驱动子单元电连接；

所述补偿子单元包括第九晶体管；所述第九晶体管的控制极与所述电流扫描信号端电连接，所述第九晶体管的第一极和第二极均与所述第一驱动子单元电连接；

所述第一驱动子单元包括驱动晶体管和第一电容器；所述驱动晶体管的控制极与所述第一电容器的第二端电连接，所述驱动晶体管的第一极与所述电流数据写入子单元和所述发光控制子单元电连接，所述驱动晶体管的第二极与所述补偿子单元、及所述发光控制子单元电连接；所述第一电容器的第一端与所述第三电压端电连接，所述第一电容器的第二端与所述补偿子单元电连接；

所述发光控制子单元包括第十晶体管和第十一晶体管；所述第十晶体管的控制极与所述发光控制信号端电连接，所述第十晶体管的第一极与所述第三电压端电连接，所述第十晶体管的第二极与所述第一驱动子单元电连接；所述第十一晶体管的控制极与所述发光控制信号端电连接，所述第十一晶体管的第一极与所述第一驱动子单元电连接，所述第十一晶体管的第二极与所述发光时间控制单元电连接；

所述初始化子单元包括第十二晶体管；所述第十二晶体管的控制极与所述重置信号端电连接，所述第十二晶体管的第一极与所述初始化电压端电连接，所述第十二晶体管的第二极与所述第一驱动子单元电连接；

所述时间数据写入子单元包括：第十三晶体管；所述第十三晶体管的控制极与所述时间扫描信号端电连接，所述第十三晶体管的第一极与所述时间数据信号端电连接，所述第十三晶体管的第二极与所述时间数据写入子单元电连接；

所述第二驱动子单元包括：第十四晶体管和第二电容器；所述第十四晶体的控制极与所述第二电容器的第一端电连接，所述第十四晶体的第一极与所述发光控制子单元电连接，所述第十四晶体管的第二极与所述待驱动元件电连接；所述第二电容器的第一端与所述时间数据写入子单元电连接，所述第二电容器的第二端与所述公共电压端电连接。

12.一种像素驱动方法，应用于如权利要求1~11中任一项所述的像素驱动电路；其特征在于，所述像素驱动方法包括：

扫描阶段：将电流数据信号写入像素驱动电路的驱动子电路中；

发光阶段：所述驱动子电路根据所写入的电流数据信号生成驱动信号，并向所述像素驱动电路对应的待驱动元件提供所述驱动信号；

检测阶段：所述像素驱动电路的检测子电路在检测控制信号的控制下，对所述像素驱动电路的检测节点的电压值进行检测，并输出所述检测节点的电压值；

其中，所述检测阶段在所述发光阶段之内。

13.根据权利要求12所述的像素驱动方法，其特征在于，在所述像素驱动电路还包括补偿子电路的情况下，在所述检测阶段之后，所述像素驱动方法还包括：

补偿阶段：所述补偿子电路接收补偿控制信号和第一补偿数据信号，在所述补偿控制信号的控制下，根据所述第一补偿数据信号，将所述驱动子电路所提供的驱动信号由所述检测节点传输至所述像素驱动电路对应的补偿输出端；

其中，所述补偿阶段在所述发光阶段之内。

14.一种显示面板，其特征在于，所述显示面板包括多个亚像素，所述多个亚像素中的至少一个亚像素包括如权利要求1~11中任一项所述的像素驱动电路，所述待驱动元件包括至少一个发光二极管。

15.根据权利要求14所述的显示面板，其特征在于，在所述像素驱动电路包括补偿子电路的情况下，所述至少一个亚像素中的每个亚像素对应的补偿输出端电连接至与该亚像素同颜色且距离最近的亚像素的像素驱动电路的检测节点。

16.根据权利要求15所述的显示面板，其特征在于，所述多个亚像素呈阵列式排布，阵列式排布的所述多个亚像素包括多行颜色相同的亚像素或多列颜色相同的亚像素；

每行颜色相同的亚像素或每列颜色相同的亚像素中，每相邻的两个亚像素中的一者对应的补偿输出端与另外一者的像素驱动电路的检测节点电连接。

17.一种显示装置，其特征在于，所述显示装置包括：

如权利要求14~16中任一项所述的显示面板；

处理器，所述处理器与所述显示面板的至少一个亚像素的像素驱动电路的检测子电路电连接，被配置为向与之相连的检测子电路传输检测控制信号；及，接收与之相连的检测子电路所测得的检测节点的电压值，根据所述检测节点的电压值，判断相应的待驱动元件的工作状态。

18.根据权利要求17所述的显示装置，其特征在于，在所述显示面板的至少一个亚像素的像素驱动电路还包括补偿子电路的情况下，所述处理器还与所述补偿子电路电连接，所述处理器还被配置为，在判定所述待驱动元件的工作状态为断路的情况下，向相应的补偿子电路传输补偿控制信号和第一补偿数据信号。

19.一种显示装置的控制方法，应用于如权利要求17或18所述的显示装置，其特征在于，所述显示装置的控制方法包括：

向显示面板的像素驱动电路的检测子电路传输检测控制信号，以控制所述检测子电路检测所述像素驱动电路的检测节点的电压值；

接收所述检测子电路所输出的检测节点的电压值；

根据所述检测节点的电压值，判断相应的待驱动元件的工作状态。

Images