CN114464227A - 存储器设备、存储设备、主机及其操作方法 - Google Patents

存储器设备、存储设备、主机及其操作方法 Download PDF

Info

Publication number
CN114464227A
CN114464227A CN202111281640.0A CN202111281640A CN114464227A CN 114464227 A CN114464227 A CN 114464227A CN 202111281640 A CN202111281640 A CN 202111281640A CN 114464227 A CN114464227 A CN 114464227A
Authority
CN
China
Prior art keywords
volatile memory
memory devices
refresh
temperature
temperature information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111281640.0A
Other languages
English (en)
Inventor
吴斗焕
李承勋
郑进勋
尹昌镐
韩京希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114464227A publication Critical patent/CN114464227A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

提供了一种存储设备的操作方法。所述方法包括：向主机设备提供所述存储设备中的多个易失性存储器设备的每一个的温度信息；以及从所述主机设备接收与所述多个易失性存储器设备的刷新操作相关的设置命令，其中基于温度信息将所述多个易失性存储器设备分类成组，并且其中所述设置命令基于所述温度信息为所述组中的每个组指示要被不同地刷新的所述多个易失性存储器设备的行数。

Description

存储器设备、存储设备、主机及其操作方法
相关申请的交叉引用
本申请基于并要求2020年11月9日在韩国知识产权局提交的韩国专利申请No.10-2020-0148331的优先权，该专利申请的公开内容以引用的方式全文并入本文中。
技术领域
本公开涉及存储器设备、存储设备、主机及其操作方法。
背景技术
易失性存储器设备，例如动态RAM(DRAM)设备，将数据存储在单元电容器中。数据以电荷的形式存储在单元电容器中，并且存储在单元电容器中的电荷随着时间而丢失。因此，在单元电容器中存储的电荷完全丢失之前，需要感测和重写数据的刷新操作。
然而，由于电荷丢失量随着DRAM单元的温度升高而增加，因此必须缩短DRAM单元的刷新周期。此外，当DRAM单元处于刷新操作时，可能不执行数据写/读操作，并且由刷新操作消耗的电量较大。因此，当缩短刷新周期并且频繁执行刷新操作时，主机写/读数据的时间减少并且系统性能劣化。此外，频繁的刷新操作增加了DRAM设备的整体功耗。
同时，DRAM模块(例如，双列直插式存储器模块(DI MM))包括设置在模块基板上的多个DRAM设备。根据系统(例如，服务器)中的DRAM模块的安装位置(安装方向)，DRAM模块的多个DRAM设备的温度可以彼此不同。例如，直接受风扇产生的气流影响的DRAM设备比不受风扇产生的气流影响的DRAM设备更容易冷却。尽管如上所述，多个DRAM设备中的每一个的温度不同，但是主机以相同的方式刷新所有多个DRAM设备。
发明内容
本公开的方面提供了一种半导体设备及其操作方法、存储设备及其操作方法、主机及其操作方法，其中根据温度调节刷新率以最小化功耗。
然而，本公开的各方面不限于本文阐述的方面。通过参考下面给出的对本公开的详细描述，本公开的上述和其他方面对于本公开所属领域的普通技术人员将变得更加明显。
根据本公开的方面，提供了一种存储设备的操作方法，其包括：向主机设备提供存储设备中的多个易失性存储器设备的每一个的温度信息；以及从主机设备接收与多个易失性存储器设备的刷新操作相关的设置命令，其中基于温度信息将多个易失性存储器设备分类成组，并且其中设置命令基于温度信息为组中的每个组指示要被不同地刷新的多个易失性存储器设备的行数。
根据本公开的另一方面，提供了一种主机设备的操作方法，其包括：接收存储设备的多个易失性存储器设备的每一个的温度信息；基于多个易失性存储器设备中的每一个的温度信息，将多个易失性存储器设备分类成多个组；以及向存储设备提供对应于多个易失性存储器设备的刷新操作的设置命令，其中设置命令基于温度信息为多个组中的每个组指示要被不同地刷新的多个易失性存储器设备的行数。
根据本公开的又一方面，提供了一种存储设备，其包括：多个第一易失性存储器设备，多个第一易失性存储器设备的每一个具有在第一温度范围内的温度；多个第二易失性存储器设备，多个第二易失性存储器设备中的每一个具有在不同于第一温度范围的第二温度范围内的温度；以及控制器，其配置成根据来自主机设备的第一刷新命令刷新多个第一易失性存储器设备中的第一数量的行，并且根据来自主机设备的第二刷新命令刷新多个第二易失性存储器设备中的不同于第一数量的行的第二数量的行。
根据本公开的另一方面，提供了一种系统，其包括：风扇，其配置成产生气流；以及存储设备，其由风扇的气流冷却，其中存储设备包括：设备基板；多个第一易失性存储器设备，其布置在设备基板的第一侧上；多个第二易失性存储器设备，其布置在设备基板的第二侧上；以及控制器，其配置成根据来自主机设备的第一刷新命令刷新多个第一易失性存储器设备中的第一数量的行，并且根据来自主机设备的第二刷新命令刷新多个第二易失性存储器设备中的不同于第一数量的行的第二数量的行。
根据本公开的又一方面，提供了一种半导体设备，其包括：多个易失性存储器单元，其排列成多个行，其中当半导体设备的温度在第一温度范围内时，根据来自主机设备的第一刷新命令刷新第一数量的行，并且其中当半导体设备的温度在第二温度范围内时，根据来自主机设备的第二刷新命令刷新不同于第一数量的行的第二数量的行。
根据本公开的另一方面，提供了一种存储设备的操作方法，其包括：当所有分块都处于空闲状态时，接收设置命令，设置命令包括对应于温度范围的第一位和指示对应于温度范围的刷新率的第二位；在更新延迟时间期间，根据刷新率，基于主机设备的刷新命令，调整要刷新的易失性存储器设备的行数；以及在更新延迟时间过去之后，接收非设置命令。
附图说明
通过参考附图详细描述其示例性实施例，本公开的上述和其他方面和特征将变得更加明了，其中：
图1是示出根据本公开的一些实施例的系统的框图；
图2是示出图1的存储设备的框图；
图3是示出根据本公开的一些实施例的系统的操作方法的图；
图4是示出图3的提供设置命令的步骤S340和设置刷新操作的步骤S350的时序图；
图5至图7是解释根据本公开的一些实施例的存储设备的刷新操作的时序图；
图8是示出根据本公开的一个实施例的存储设备的框图；
图9是示出根据本公开的另一个实施例的存储设备的图；
图10是示出图9的存储设备在启动期间的操作方法的流程图；
图11是示出图9的存储设备在运行期间的操作方法的流程图；
图12是示出根据本公开的一个实施例的系统的框图；以及
图13是示出根据本公开的另一个实施例的系统的图。
具体实施方式
在下文中，将参考附图描述本公开的各种实施例。
图1是示出根据本公开的一些示例性实施例的系统1的框图。图2是示出图1的存储设备100的框图。根据示例实施例，系统1可以是主机存储设备系统。
根据示例实施例，图1的系统1可以是移动系统，诸如便携式通信终端、移动电话、智能电话、平板个人计算机、可穿戴设备、医疗保健设备或物联网(IoT)设备。然而，系统1不限于移动系统，并且还可以是个人计算机、膝上型计算机、服务器、媒体播放器、诸如导航系统的汽车设备或其他。
参考图1，存储设备100可以与主机200通信，并基于主机200的请求写入或读取数据。根据示例实施例，存储设备100可以响应于来自主机200的请求写入或读取数据。
此外，存储设备100可以根据主机200的请求控制刷新操作。主机200可以是主机设备，其包括主机控制器210或主机寄存器220等。如下文详细描述的，主机控制器210可以基于存储器设备150的温度信息来计算与存储器设备150的刷新操作相关的刷新率。主机寄存器220可以临时存储计算的刷新率。主机寄存器220可以存储与基于刷新率计算的刷新间隔时间tREFi相关的信息。
存储设备100包括存储器控制器110和在存储器控制器110的控制下存储数据的存储器设备150。
存储器控制器110可以包括通过总线119彼此连接的存储器接口(I/F)141、主机接口(I/F)142、控制器120和寄存器130。控制器120通过主机接口142与主机200通信，并通过存储器接口141控制存储器设备150。
主机接口142提供用于与主机200交换数据的连接，并且可以包括各种类型的接口，诸如高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机小型接口(SCSI)、串行连接SCSI(SAS)、外围组件互连(PCI)、PCI express(PCIe)、NVMexpress(NVMe)、IEEE 1394、通用串行总线(USB)、安全数字(SD)卡、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)、通用闪存(UFS)、嵌入式通用闪存(eUFS)和紧凑型闪存(CF)卡。可以将存储器接口141实现为符合标准惯例，诸如Toggle或ONFI。
寄存器130可以存储与刷新相关的信息。例如，可以存储从主机200传输的刷新率。此外，可以存储对应于刷新率的主机200的每次刷新命令要刷新的存储器设备150的行数。此外，可以存储对应于刷新率的刷新进度时间t RFC。
存储器设备150是易失性存储器设备，并且可以是例如动态RAM(DRAM)，但不限于此。
存储设备100可以与主机200物理分离，或者可以在与主机200相同的封装中实现。
参考图2，控制器120可以包括设置控制器121和刷新控制器125。根据示例实施例，设置控制器可以是模式寄存器设置(MRS)控制器。
设置控制器121可以从主机200接收与刷新操作相关的设置命令CMD，并解码该命令以识别刷新率。设置控制器121可以使用刷新率来计算每个刷新命令REF要刷新的存储器设备150的行数NR。行数NR存储在寄存器130中。
根据示例实施例，设置命令CMD可以是任何形式，只要该命令是用于设置与刷新操作相关的模式寄存器的信号。例如，设置命令CMD可以是DDR4中的模式寄存器设置(MRS)命令或DDR5中的模式寄存器写(MRW)命令。稍后将详细描述使用MRS命令和MRW命令的刷新率调整(即，设置每个刷新命令REF要刷新的存储器设备150的行数NR)。
刷新控制器125从主机200接收刷新命令REF，并输出控制信号REC，该控制信号基于存储在寄存器130中的行数NR来控制存储器设备150的刷新操作。刷新控制器125可以对其上执行刷新的行进行计数，并且可以在计数的行数达到预设行数NR时终止刷新。
参考图3和图4，将描述使用MRS命令和MRW命令的刷新率调整。
图3是示出根据本公开的一些示例实施例的系统(主机存储设备系统)的操作方法的图。图4是示出图3的提供设置命令的步骤S340和设置刷新操作的步骤S350的时序图。
参考图3，在操作S310中，主机200从存储设备100请求温度信息。
随后，在操作S320中，主机200从存储设备100接收温度信息。温度信息可以是由存储设备100中包括的易失性存储器设备150的温度传感器测量的温度信息。
此后，在操作S330中，主机200基于温度信息计算刷新率。
具体地，主机200可以检查温度信息属于哪个温度范围。主机200可以使用包括多个温度范围和对应于温度范围的刷新率的表。表可以具有第一温度范围(例如，21至40℃)、第二温度范围(例如，41至70℃)、第三温度范围(例如，71至90℃)和第四温度范围(例如，91至120℃)，并且第一温度范围可以对应于0.5倍的刷新率，第二温度范围可以对应于0.75倍的刷新率，第三温度范围可以对应于1倍的刷新率，以及第四温度范围可以对应于1.25倍的刷新率。例如，当易失性存储器设备150的温度信息是50℃时，它对应于第二温度范围，并且被计算为0.75倍的刷新率。
或者，主机200可以使用以温度信息作为输入的等式或公式来计算刷新率。例如，根据易失性存储器设备150的温度信息x，公式f(x)可以在x<20时应用f(x)＝0.5，在20≤x<120时应用f(x)＝0.5+(x-20)×(1/120)，以及在x≥120时应用f(x)＝1.4。例如，当易失性存储器设备150的温度信息为80℃时，它对应于20≦x<120，并且根据预设公式，刷新率为1倍(∵f(80)＝0.5+(80-20)×(1/120)＝1)。或者，当易失性存储器设备150的温度信息是130℃时，它对应于x≥120，并且刷新率是1.4倍。
以这种方式计算的刷新率可以存储在寄存器中，诸如图1中的主机寄存器220。
在操作S340中，主机200向存储设备100提供设置命令。
如上所述，设置命令可以是DDR4的模式寄存器设置(MRS)命令或DDR5的模式寄存器写(MRW)命令。设置命令可以包括指示计算的刷新率的位。或者，设置命令可以包括指示计算的温度范围的位和指示对应于计算的温度范围的刷新率的位。
当设置命令是DDR4的MRS命令时，在表1中示出MRS命令的信号(CKE、CS_n、RAS_n、CAS_n、WE_n、BG0-BG1、BA0-BA1、C2-C0、A12、A17、A14、A11、A10、A0-A9等)中的每个信号的逻辑值。这里，H为高，L为低，BG为分块组地址(bank group address)，BA为分块地址，X表示其可以定义为H或L，或者可以不定义，诸如不固定(即不在乎)，以及V表示定义为H或L的逻辑电平。特别地，OP代码表示操作代码。
Figure BDA0003331287670000071
[表1]
或者，当设置命令是DDR5的MRW命令时，在表2中示出MRW命令的信号(CS_n和CA0至CA13)中的每个信号的逻辑值。这里，H为高，L为低，MRA0至MRA7为模式寄存器地址，以及V为定义为H或L的逻辑电平。具体地，OP0到OP7指操作代码。
Figure BDA0003331287670000072
Figure BDA0003331287670000081
[表2]
参考表1和表2，可以通过使用DDR4的MRS命令的操作代码(OP代码)或DDR5的MRW命令的操作代码(OP0至OP7)来示出刷新相关信息。
例如，在表3中示出了设置命令中的刷新相关信息。参考表3，操作代码可以是例如8位(OP[7:0])。
OP[2:0]表示温度范围。根据OP[2:0]中描述的数据(000到111)，对应的温度范围可能不同。
OP[5:3]表示刷新率。根据OP[5:3]中描述的数据(000到111)，对应的刷新率可能不同。例如，将OP[5:3]的一些数据(例如，000和001)指定为指示相同的刷新率，但不限于此。与表3中描述的不同，对应于所有数据(000到111)的刷新率可以不同。
OP[6]对应于RFU(即，函数尚未赋值)。如有必要，可以为OP[6]分配单独的函数。
OP[7]指定刷新控制模式(RCM)，并指示是否根据温度使用函数来控制刷新率。也就是说，它指示是否根据温度使用不同地设置易失性存储器设备的行数的函数。
此外，在表3的寄存器类型中，R表示只可以读，以及R/W表示可以读和写。
在表3中，由3位表示温度范围，并且由3位表示刷新率，但是本公开不限于此。
Figure BDA0003331287670000082
Figure BDA0003331287670000091
Figure BDA0003331287670000101
[表3]
在操作S350中，存储设备100基于刷新率设置刷新操作。
具体地，存储设备100通过解码所提供的设置命令来检查刷新率。存储设备100可以基于刷新率设置刷新操作。存储设备100可以使用刷新率来设置要对应于刷新命令刷新的易失性存储器设备150的行数，或者设置刷新进度时间t RFC。
根据示例实施例，当刷新率为A时，将A＝1时每个刷新命令要刷新的行数作为参考行数R_a，以及将A＝1时的刷新进度时间作为参考刷新进度时间t RFC_a。需要重置刷新操作的易失性存储器设备的刷新进度时间可以计算为t RFC_a×A。此外，每个刷新命令根据刷新率刷新的行数计算为R_a×A。
同时，主机200也可以基于刷新率重置刷新操作。主机200可以使用刷新率调整刷新间隔时间tREFi。例如，将当A＝1时的刷新间隔时间称为参考刷新间隔时间tREFi_a时，将需要重置刷新操作的易失性存储器设备的刷新间隔时间计算为tREFi_a/A。主机200根据计算的刷新间隔时间向存储设备100提供刷新命令。
例如，在表4中，当刷新率为1时，可能是R_a＝256，tREFi_a＝7.8μs以及t RFC_a＝350ns。具体地，当刷新率为1时，主机200可以向存储设备100提供8192个刷新命令，持续64ms(∵tREFi_a＝7.8μs(＝64/8192))。此外，在8Gb产物的情况下，每个刷新命令刷新1Mb(＝8Gb/8192)。此时，所需的刷新进度时间为350ns。
当刷新率为0.5时，每个刷新命令要刷新的行数为128(＝256×0.5)，刷新间隔时间为15.6μs(＝7.8/0.5)，以及刷新进度时间为175ns(＝350×0.5)。
当刷新率为1.2时，每个刷新命令要刷新的行数为308(＝256×1.2)，刷新间隔时间tREFi为6.5μs(＝7.8/1.2)，以及刷新进度时间t RFC为420ns(＝350×1.2)。
Figure BDA0003331287670000111
[表4]
在操作S360，主机200向存储设备100提供刷新命令，并且在操作S370，存储设备100以已经重置的方式执行刷新操作。
参考图4，将描述设置DDR4的模式寄存器的过程。
在图4中，时间T0至Ta0处于旧的设置状态。例如，时间T0至Ta0处于先前的设置状态。
在时间Ta0，主机200向存储设备100提供设置命令CMD。在DDR4中，当所有分块都处于空闲状态时，主机200可以向存储设备100提供设置命令CMD。
在时间Ta0和Tb1之间，主机200可以不提供非设置命令。这里，非设置命令可以指除设置命令CMD之外的命令，例如，激活/读/写命令等。这些时间Ta0到Tb1被称为更新延迟时间t MOD。在更新延迟时间t MOD期间，存储设备100解码设置命令CMD以检查刷新相关信息(例如，刷新率、相应的温度范围等)，并基于刷新相关信息重置刷新操作。
在时间Tb1之后(即，在更新延迟时间t MOD已经过去之后)，存储设备100可以接收非设置命令，即，除了设置命令CMD之外的命令。
根据示例实施例，设置DDR5的模式寄存器的过程可以类似于设置DDR4的模式寄存器的过程。在正常操作期间，当所有分块都处于空闲状态时，主机200向存储设备100提供设置命令CMD。在更新延迟时间t MRD期间，主机200可以不向存储设备100提供非设置命令。在更新延迟时间t MRD期间，存储设备100重置刷新操作。在更新延迟时间t MRD过去之后，存储设备100接收非设置命令。
同时，根据示例实施例，如表5所示，可以通过测量电流量来确认是否已经重置刷新操作。例如，当表5中示出的电流量中的至少一些随着温度变化而变化时，可以看出或确定已经重置刷新操作。由于在DDR5或DDR4的规范中公开了表5中的电流量的含义，因此本文将省略其详细描述。例如，IDD5B可以是突发刷新电流(1×REF)，IPP5B可以是突发刷新写IPP电流(1×REF)，IDD6A可以是自动自刷新电流，以及IPP6A可以是自动自刷新IPP电流。
Figure BDA0003331287670000121
[表5]
图5至图7是解释根据本公开的一些示例实施例的存储设备的刷新操作的时序图。
图5示出了基于刷新率调整每个刷新命令要刷新的行数或刷新进度时间t RFC。这里，CASE 1是其中刷新率A为1的情况，CASE 2是其中刷新率A小于1的情况，以及CASE 3是其中刷新率A大于1的情况。
根据CASE 1所示的示例性实施例，每次输入刷新命令REF时，在t RFC1期间进行其中刷新易失性存储器设备的一行的时间(即，刷新进度时间)。其中刷新易失性存储器设备的所有行的时间(即，总刷新时间)是t1。
根据CASE 2所示的示例实施例，与CASE 1的t RFC1相比，t RFC2(即其中刷新一行的时间)缩短。也即，与CASE 1相比，CASE 2的每个刷新命令要刷新的行数减少。因此，t2(即其中刷新易失性存储器设备的所有行的时间)比CASE 1的t1长。在CASE 2的情况下，由于tRFC2很短，系统性能得到改善，因为有足够的时间进行写/读。
根据CASE 3所示的示例实施例，t RFC3(即其中刷新一行的时间)比CASE 1的tRFC1长。也即，与CASE 1相比，CASE 3的每个刷新命令要刷新的行数增加。因此，与CASE 1的t1相比，t3(即其中刷新易失性存储器设备的所有行的时间)缩短。
图6示出了基于刷新率调整刷新间隔时间t REFi。下面的描述将集中在与参考图5的描述的不同之处。
参考图6，每次在CASE 1中输入刷新命令REF时，刷新进度时间为t RFC1，并且刷新间隔时间为t RFEi 1。
根据CASE 4所示的示例实施例，其中刷新率A小于1，与CASE 1的t RFEi 1相比，作为刷新间隔时间的t RFEi 2延长。因此，由于直至下一次刷新开始的时间是足够的，所以写/读的时间增加，从而改善了系统性能。
图7示出了基于刷新率对刷新间隔时间t REFi和刷新进度时间t RFC或每个刷新命令要刷新的行数全部进行调整。下面的描述将集中在与参考图5和图6的描述的不同之处。
根据CASE 5所示的示例实施例，其中刷新率A小于1，与CASE 1的t RFC1相比，tRFC2(即其中刷新一行的时间)缩短。也即，与CASE 1相比，CASE 5的每个刷新命令要刷新的行数减少。此外，与CASE 1的t RFEi 1相比，作为刷新间隔时间的t RFEi 2延长。在CASE 5的情况下，由于t RFC2缩短并且直至下一次刷新开始的时间足够，系统性能得到提高，因为有足够的时间进行写/读。
图8是示出根据本公开的示例实施例的存储设备的框图。
参考图8，存储设备100包括存储器控制器110和通过总线彼此连接的多个易失性存储器设备151、152和153。
根据示例实施例，多个易失性存储器设备151、152和153的温度可以属于不同的温度范围。因此，多个易失性存储器设备151、152和153可以对应于不同的刷新率。例如，易失性存储器设备151的刷新率可以是1，易失性存储器设备152的刷新率可以是1.2，以及易失性存储器设备153的刷新率可以是0.8。因此，多个易失性存储器设备151、152和153中的每一个可以具有彼此不同的每个刷新命令要刷新的行数。可选地，多个易失性存储器设备151、152和153中的每一个可以具有彼此不同的刷新间隔时间。
图9是示出根据本公开的另一示例实施例的存储设备的图。
参考图9，存储设备可以包括板109、寄存器时钟驱动器(RCD)129、串行存在检测(SPD)135和设置在板109上的多个易失性存储器设备150。
RCD 129可以从主机接收命令、地址和时钟，并控制多个易失性存储器设备150。
SPD 135是用于存储存储设备的各种类型的信息的空间，并且可以是非易失性存储器(例如，EEPROM)。用于测量设备温度的温度传感器安装在SPD 135中，并且SPD 135可以周期性地向主机提供设备温度。
多个易失性存储器设备150可以从主机接收数据(不经过RCD 129)。根据示例实施例，数据缓冲器安装在设备板109上。在将主机提供的数据临时存储在数据缓冲器中之后，可以将数据传送到多个易失性存储器设备150。
这里，可以将多个易失性存储器设备150分成多个组G1至G4。组G1至G4中的每一个可以对应于彼此不同的刷新率。一个组(例如，G1)的刷新率可以是0.5，而另一个组(例如，G4)的刷新率可以是1。因此，组G1的每个刷新命令要刷新的行数可以小于组G4的要刷新的行数。或者，组G1的刷新间隔时间t REF可以比组G4的刷新间隔时间长。
将参考图10和11描述图9的存储设备的操作方法。图10是示出图9的存储设备在启动期间的操作方法的流程图。为了简化描述，将省略与参考图1至图9描述的基本相同的描述。
参考图9和图10，在操作S410中，当启动开始时，主机(图1中的200)向存储设备100的多个易失性存储器设备150中的每一个分配ID。这里，ID指的是用于识别多个易失性存储器设备150的唯一号码。
在操作S420中，主机200从多个易失性存储器设备150请求温度信息，并接收多个易失性存储器设备150中的每一个的温度信息。
在操作S430中，主机200基于温度信息将多个易失性存储器设备150分类成多个组(例如，G1至G4)(步骤S430)。
例如，通过确认多个易失性存储器设备150中的每一个的温度信息属于哪个温度范围，可以将属于相同温度范围的多个易失性存储器设备150分组为一组。
图9示出了左上易失性存储器设备由G1表示，左下易失性存储器设备由G2表示，右上易失性存储器设备由G3表示，以及右下易失性存储器设备由G4表示。然而，本公开不限于图9所示的各组。例如，根据另一示例实施例，可以根据温度信息将左上易失性存储器设备分类为两组或更多组。
在操作S440中，主机200计算每个组(G1到G4)的刷新率。如图3的操作S330中所述，主机200可以使用包括多个温度范围和与其对应的刷新率的表。可选地，主机200可以使用温度信息通过预设方程来计算刷新率。
在操作S450中，主机200向存储设备100提供设置命令，以针对每个组不同地设置要刷新的易失性存储器设备的行数。如图3的操作S340中所述，设置命令可以是DDR4的MRS命令或DDR5的MRW命令。如图3的操作S350中所述，将刷新率作为A，将A＝1时每个刷新命令要刷新的行数作为参考行数R_a，以及将A＝1时的刷新进度时间作为参考刷新进度时间tRFC_a。需要重置刷新操作的易失性存储器设备的刷新进度时间可以计算为t RFC_a×A。此外，每个刷新命令根据刷新率刷新的行数计算为R_a×A。
图11是示出图9的存储设备在运行期间的操作方法的流程图。为了简化描述，将省略与参考图1至图10描述的基本相同的描述。
参考图9和图11，在操作S510中，在每个预设间隔，从存储设备100的非易失性存储器设备(例如，EEPROM)(例如，图9的元件135)的温度传感器向主机(例如，图1的主机200)提供设备温度。设备温度是表示存储设备100的温度的温度，但是不表示存储设备100中包括的易失性存储器设备150中的每一个的温度。
在操作S520中，检查了设备温度是否超出第一温度范围。例如，当在先前刷新操作的设置步骤中设备温度在41至60℃的温度范围内时，检查了设备温度是否在该温度范围之外。
当设备温度在第一温度范围内时，处理返回到操作S510。
另一方面，当设备温度超出第一温度范围时，执行操作S530，其包括检查是否正在刷新相应的分块。
在未刷新相应的分块时，在操作S540中，所有分块被预充电并转换到空闲状态。
在刷新相应的分块时，在操作S550中，主机200接收一些易失性存储器设备的温度信息，而不是所有易失性存储器设备的温度信息。
这里，一些易失性存储器设备可以是对应于两条先前温度信息的两个易失性存储器设备，这两条先前温度信息在多个易失性存储器设备中的每一个的先前温度信息中是最不同的。具体地，在先前刷新操作中的设置步骤中(例如，在启动操作中，参见图10的S420)，已经向主机200提供了所有易失性存储器设备的温度信息。因此，它知道在所有易失性存储器设备中哪两个易失性存储器设备具有最高温度/最低温度。因此，主机200从这两个易失性存储器设备接收温度信息。
根据设计，一些易失性存储器设备可能是在先前重置期间具有最高温度的一个易失性存储器设备。
或者，一些易失性存储器设备可以是在先前重置期间具有最低温度的一个易失性存储器设备。
此后，在操作S560中，检查从一些易失性存储器设备提供的温度信息是否超出相应的第二温度范围。
具体地，假设从对应于先前温度信息中最不同的两条先前温度信息的两个易失性存储器设备接收温度信息。假设在之前的重置过程中，最低温度为45℃，并且最高温度为90℃。在先前的重置中，45℃的易失性存储器设备已经变成55℃，并且在先前的重置中，90℃的易失性存储器设备已经变成97℃。
例如，45℃和55℃可以属于相同的温度范围(例如，41至60℃的温度范围)。另一方面，90℃属于85至95℃的温度范围，但是97℃可能偏离85至95℃的温度范围。如上所述，当从一些易失性存储器设备提供的任何一条温度信息超出先前的温度范围(即，第二温度范围)时，有必要重置刷新操作。
随后，在操作S570中，重置刷新操作。
具体地，主机200从所有易失性存储器设备接收温度信息(参见图10的S420)。基于温度信息将多个存储器设备分类成多个组(参见图10的S430)。另外，刷新率是新计算的(参见图10的S440)。将包括刷新率的设置命令提供给存储设备100(参见图10的S450)。存储设备100通过使用刷新率为每组不同地设置要刷新的易失性存储器设备的行数。
同时，再次参考图9，设置在RCD 129一侧上的多个易失性存储器设备150和设置在RCD 129另一侧上的多个易失性存储器设备150可以通过不同的信道与主机200通信。例如，设置在RCD 129一侧上的多个易失性存储器设备150可以通过通道A与主机200通信，而设置在RCD 129另一侧上的多个易失性存储器设备150可以通过通道B与主机200通信。因此，当通过图10和图11中使用的方法重置连接到通道A的多个易失性存储器设备150的刷新操作时，连接到通道A的多个易失性存储器设备150可以执行正常操作(例如，非设置操作(读/写操作等))。
图12是示出根据本公开的示例实施例的系统(主机存储设备系统)的框图。
参考图12，系统包括主机200和彼此连接的多个存储设备101、102和103。
根据示例实施例，多个存储设备101、102和103的温度可以属于彼此不同的温度范围。具体地，存储设备101、102和103中的每一个可以包括温度传感器，并且由温度传感器测量的温度可以属于彼此不同的温度范围。例如，存储设备101可以具有在第一温度范围内的温度，存储设备102可以具有在不同于第一温度范围的第二温度范围内的温度，并且存储设备103可以具有在不同于第一温度范围和第二温度范围的第三温度范围内的温度。温度传感器可以在存储设备101、102和103中的每一个中安装的非易失性存储器设备(EEPROM)中。
因此，多个存储设备101、102和103可以对应于彼此不同的刷新率。例如，存储设备101的刷新率可以是1，存储设备102的刷新率可以是1.2，以及存储设备103的刷新率可以是0.8。
对应于不同刷新率的多个存储设备101、102和103中的每一个可以具有彼此不同的每个刷新命令要刷新的行数。或者，刷新间隔时间可以彼此不同。
当存储设备101的刷新率为B时，包括在一个存储设备101中的所有易失性存储器设备的刷新操作由刷新率B来调整。也即，在存储设备101中包括的所有易失性存储器设备中，可以均等地调整每个刷新命令要刷新的行数。可选地，存储设备101中包括的所有易失性存储器设备的刷新间隔时间可以彼此相等地调整。
图13是示出根据本公开的另一个示例实施例的系统的图。
参考图13，在系统600(例如，服务器系统)中，包括用于产生气流的风扇610和由风扇610的气流冷却的至少一个存储设备100。
如图所示，存储设备100可以设置在第一方向DR1上。
如上所述，存储设备100包括RCD 129和设置在RCD 129两侧上的多个易失性存储器设备150。组G5设置在设备基板109的一侧上，并且包括多个易失性存储器设备150。组G6设置在设备基板109的另一侧上，并且包括多个易失性存储器设备150。
如图所示，风扇610可以形成在第一方向DR1上的气流。也即，气流可以从存储设备100的设备基板的一侧方向到其另一侧方向形成。
与组G6相比，组G5相对靠近风扇610。也即，组G5可以与风扇610间隔开第一距离，以及组G6可以与风扇610间隔开大于第一距离的第二距离。因为组G5比组G6更靠近，所以风扇610对组G5的冷却比组G6更多。例如，组G6和组G5之间的温差可以是大约30℃或更大。
这里，根据主机200的第一刷新命令刷新组G5的多个易失性存储器设备150中的第一数量的行。另一方面，可以根据主机200的第二刷新命令来刷新多个易失性存储器设备150中第二数量的行，第二数量大于第一数量。因为很好地冷却了组G5，所以可以减少要刷新的行数。因此，由于组G5具有足够的时间来写/读，所以可以改善系统性能。
在结束详细描述时，本领域的技术人员将理解，在基本上不脱离本公开的原理的情况下，可对优选实施例进行许多变化和修改。因此，仅在一般和描述性的意义上使用所公开的优选实施例，而非出于限制的目的。

Claims (20)

1.一种存储设备的操作方法，包括：
向主机设备提供所述存储设备中的多个易失性存储器设备的每一个的温度信息；以及
从所述主机设备接收与所述多个易失性存储器设备的刷新操作相关的设置命令，
其中基于温度信息将所述多个易失性存储器设备分类成组，以及
其中所述设置命令基于所述温度信息为所述组中的每个组指示要被不同地刷新的所述多个易失性存储器设备的行数。
2.如权利要求1所述的操作方法，其中所述设置命令包括指示对应于温度范围的刷新率的第一位。
3.如权利要求2所述的操作方法，其中所述设置命令还包括指示对应于所述易失性存储器设备的温度范围的第二位。
4.如权利要求2所述的操作方法，其中所述设置命令还包括第三位，所述第三位指示是否为每个组不同地设置所述易失性存储器设备的行数。
5.如权利要求1所述的操作方法，其中所述存储设备还包括非易失性存储器设备，所述非易失性存储器设备包括温度传感器，以及
其中所述操作方法还包括，在向所述主机设备提供所述多个易失性存储器设备的每一个的温度信息之前，向所述主机设备提供由所述温度传感器获得的设备温度。
6.如权利要求5所述的操作方法，还包括，在向所述主机设备提供所述多个易失性存储器设备的每一个的温度信息和向所述主机设备提供来自所述温度传感器的设备温度之间，向所述主机设备提供所述多个易失性存储器设备中的一个或多个易失性存储器设备的温度信息。
7.如权利要求1所述的操作方法，还包括，在接收到所述设置命令之后并且在经过更新延迟时间之后，接收非设置命令。
8.如权利要求1所述的操作方法，其中所述多个易失性存储器设备包括连接到第一通道的多个第一易失性存储器设备，以及连接到独立于所述第一通道的第二通道的多个第二易失性存储器设备，以及
在连接到所述第一通道的所述多个第一易失性存储器设备根据所述设置命令执行重置操作时，连接到所述第二通道的所述多个第二易失性存储器设备执行非设置操作。
9.一种主机设备的操作方法，包括：
接收存储设备的多个易失性存储器设备中的每一个的温度信息；
基于所述多个易失性存储器设备中的每一个的温度信息，将所述多个易失性存储器设备分类成多个组；以及
向所述存储设备提供对应于所述多个易失性存储器设备的刷新操作的设置命令，
其中所述设置命令基于所述温度信息为所述多个组中的每个组指示要被不同地刷新的所述多个易失性存储器设备的行数。
10.如权利要求9所述的操作方法，其中所述设置命令包括指示对应于温度范围的刷新率的位。
11.如权利要求9所述的操作方法，其中所述存储设备还包括非易失性存储器设备，所述非易失性存储器设备包括温度传感器，
所述操作方法还包括，在所述主机设备接收所述多个易失性存储器设备中的每一个的温度信息之前，接收所述温度传感器的设备温度。
12.如权利要求11所述的操作方法，还包括：
当所述设备温度超出第一温度范围时，接收所述多个易失性存储器设备中的一个或多个易失性存储器设备的温度信息；以及
当所述一个或多个易失性存储器设备的温度信息超出第二温度范围时，从所述多个易失性存储器设备的每一个接收温度信息。
13.如权利要求12所述的操作方法，其中所述一个或多个易失性存储器设备包括两个易失性存储器设备，所述两个易失性存储器设备对应于在所述多个易失性存储器设备的每一个的温度信息中具有最大差异的两条温度信息。
14.如权利要求9所述的操作方法，还包括：
为所述多个组中的每个组不同地设置刷新间隔时间；以及
根据所述刷新间隔时间向所述存储设备提供刷新命令。
15.一种存储设备，包括：
多个第一易失性存储器设备，所述多个第一易失性存储器设备的每一个具有在第一温度范围内的温度；
多个第二易失性存储器设备，所述多个第二易失性存储器设备的每一个具有在不同于所述第一温度范围的第二温度范围内的温度；以及
控制器，其配置成根据来自主机设备的第一刷新命令刷新所述多个第一易失性存储器设备中的第一数量的行，以及根据来自所述主机设备的第二刷新命令刷新所述多个第二易失性存储器设备中不同于所述第一数量的行的第二数量的行。
16.如权利要求15所述的存储设备，还包括非易失性存储器设备，所述非易失性存储器设备包括温度传感器，所述温度传感器配置成周期性地向所述主机设备提供设备温度。
17.如权利要求15所述的存储设备，其中在运行期间，将多个第一和第二易失性存储器设备中的每一个的温度信息提供给所述主机设备，并且根据所述温度信息调整多个第一和第二易失性存储器设备的刷新率。
18.一种系统，包括：
风扇，配置成产生气流；和
存储设备，所述存储设备由所述风扇的气流冷却，
其中所述存储设备包括：
设备基板；
多个第一易失性存储器设备，其布置在所述设备基板的第一侧上；多个第二易失性存储器设备，其布置在所述设备基板的第二侧上；以及
控制器，其配置成根据来自主机设备的第一刷新命令刷新所述多个第一易失性存储器设备中的第一数量的行，以及根据来自所述主机设备的第二刷新命令刷新所述多个第二易失性存储器设备中不同于所述第一数量的行的第二数量的行。
19.如权利要求18所述的系统，其中所述多个第一易失性存储器设备与所述风扇间隔开第一距离，以及所述多个第二易失性存储器设备与所述风扇间隔开大于所述第一距离的第二距离。
20.如权利要求18所述的系统，其中所述风扇的气流从所述设备基板的所述第一侧流向所述第二侧。
CN202111281640.0A 2020-11-09 2021-11-01 存储器设备、存储设备、主机及其操作方法 Pending CN114464227A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200148331A KR20220062756A (ko) 2020-11-09 2020-11-09 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법
KR10-2020-0148331 2020-11-09

Publications (1)

Publication Number Publication Date
CN114464227A true CN114464227A (zh) 2022-05-10

Family

ID=81256297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111281640.0A Pending CN114464227A (zh) 2020-11-09 2021-11-01 存储器设备、存储设备、主机及其操作方法

Country Status (4)

Country Link
US (2) US11940932B2 (zh)
KR (1) KR20220062756A (zh)
CN (1) CN114464227A (zh)
DE (1) DE102021118836A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220091162A (ko) * 2020-12-23 2022-06-30 삼성전자주식회사 온도에 대한 리프레쉬 레이트 승수와 상관없는 메모리 장치의 리프레쉬 방법
KR20230099077A (ko) * 2021-12-27 2023-07-04 에스케이하이닉스 주식회사 리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
US7305518B2 (en) * 2004-10-20 2007-12-04 Hewlett-Packard Development Company, L.P. Method and system for dynamically adjusting DRAM refresh rate
US7206244B2 (en) 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
KR100725992B1 (ko) 2005-11-04 2007-06-08 삼성전자주식회사 리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법
US7765825B2 (en) 2005-12-16 2010-08-03 Intel Corporation Apparatus and method for thermal management of a memory device
TWI303763B (en) 2006-01-25 2008-12-01 Via Tech Inc Device and method for controlling refresh rate of memory
JP2011170943A (ja) * 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
US9442816B2 (en) 2011-11-30 2016-09-13 International Business Machines Corporation Implementing memory performance management and enhanced memory reliability accounting for thermal conditions
US9069717B1 (en) 2012-03-06 2015-06-30 Inphi Corporation Memory parametric improvements
KR101962874B1 (ko) * 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
JP6101047B2 (ja) * 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
KR102140783B1 (ko) * 2013-06-17 2020-08-04 삼성전자주식회사 반도체 메모리 장치 및 반도체 패키지
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
KR102315277B1 (ko) * 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
KR102321793B1 (ko) 2015-08-12 2021-11-08 삼성전자주식회사 플렉시블 리프레쉬 스킵 영역을 운영하는 반도체 메모리 장치
KR102321745B1 (ko) 2015-08-27 2021-11-05 삼성전자주식회사 동적 랜덤 액세스 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 메모리 모듈
US10115437B1 (en) 2017-06-26 2018-10-30 Western Digital Technologies, Inc. Storage system and method for die-based data retention recycling
US20190026028A1 (en) * 2017-07-24 2019-01-24 Qualcomm Incorporated Minimizing performance degradation due to refresh operations in memory sub-systems
US11250902B2 (en) * 2019-09-26 2022-02-15 Intel Corporation Method and apparatus to reduce power consumption for refresh of memory devices on a memory module
WO2021147043A1 (zh) * 2020-01-22 2021-07-29 华为技术有限公司 一种存储器、控制器、刷新方法及存储系统

Also Published As

Publication number Publication date
KR20220062756A (ko) 2022-05-17
US20240193103A1 (en) 2024-06-13
US11940932B2 (en) 2024-03-26
DE102021118836A1 (de) 2022-05-12
US20220147277A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
US11133050B2 (en) Memory device, memory system, and method for refreshing memory device
CN107068175B (zh) 易失性存储器设备、其信息提供方法及其刷新控制方法
US10090281B2 (en) Method and device for controlling operation using temperature deviation in multi-chip package
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9767050B2 (en) Memory systems that adjust an auto-refresh operation responsive to a self-refresh operation history
TWI434286B (zh) 具擴充模式之固態儲存元件控制器及其運作方法
US9025405B2 (en) Semiconductor memory device and method for refreshing memory cells
KR102389820B1 (ko) 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
KR20170057704A (ko) 액세스 동작과 리프레쉬 동작의 충돌을 제어하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR20170024307A (ko) 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US7843753B2 (en) Integrated circuit including memory refreshed based on temperature
KR102384706B1 (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US10096345B2 (en) Semiconductor devices
CN114464227A (zh) 存储器设备、存储设备、主机及其操作方法
CN114627922A (zh) 半导体存储器装置和包括其的存储器系统
US11508429B2 (en) Memory system performing hammer refresh operation and method of controlling refresh of memory device
EP4141872A1 (en) Memory controller and memory system including the same
US11955159B2 (en) Semiconductor memory device and memory system including the same
KR100894252B1 (ko) 반도체 메모리 장치 및 그의 동작 제어방법
US20220147274A1 (en) Storage device and operating method thereof
US6829195B2 (en) Semiconductor memory device and information processing system
TWI740890B (zh) 揮發性記憶體元件
CN107301874A (zh) 刷新控制装置
KR20230068242A (ko) 메모리 시스템, 리프레시 제어회로 및 리프레시 제어방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination