KR20230126432A - 메모리 및 메모리의 동작 방법 - Google Patents

메모리 및 메모리의 동작 방법 Download PDF

Info

Publication number
KR20230126432A
KR20230126432A KR1020220023576A KR20220023576A KR20230126432A KR 20230126432 A KR20230126432 A KR 20230126432A KR 1020220023576 A KR1020220023576 A KR 1020220023576A KR 20220023576 A KR20220023576 A KR 20220023576A KR 20230126432 A KR20230126432 A KR 20230126432A
Authority
KR
South Korea
Prior art keywords
refresh
memory
signal
read
write
Prior art date
Application number
KR1020220023576A
Other languages
English (en)
Inventor
박낙규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220023576A priority Critical patent/KR20230126432A/ko
Priority to US17/847,670 priority patent/US20230267984A1/en
Publication of KR20230126432A publication Critical patent/KR20230126432A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

메모리는, 데이터의 저장을 위한 다수의 메모리 뱅크들; 리드 동작시에 상기 다수의 메모리 뱅크들 중 하나로부터 리드된 데이터를 메모리 콘트롤러로 송신하기 위한 회로들을 포함하는 리드 페리 영역; 라이트 동작시 상기 메모리 콘트롤러로부터 전달된 라이트 데이터를 상기 다수의 메모리 뱅크들 중 하나로 전달하기 위한 회로들을 포함하는 라이트 페리 영역; 및 셀프 리프레시 동작이 N회(N은 1이상의 정수) 수행될 때마다 상기 리드 페리 영역을 활성화하기 위한 셀프 리프레시 리드 신호를 활성화하는 셀프 리프레시 카운터 회로를 포함할 수 있다.

Description

메모리 및 메모리의 동작 방법 {MEMORY AND OPERATION METHOD OF MEMORY}
본 특허 문헌은 메모리에 관한 것이다.
메모리의 메모리 셀은 스위치 역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시(refresh) 동작이라 한다.
리프레쉬 동작은 메모리 콘트롤러로부터 메모리로 리프레쉬 명령이 인가될 때마다 수행되는 오토 리프레시(auto refresh) 동작과, 메모리 콘트롤러가 리프레쉬 구간만 설정해주면 메모리 자체적으로 수행하는 셀프 리프레시(self refresh) 동작으로 나뉘어진다.
본 발명의 실시예들은, 메모리의 DC 스트레스에 의한 동작 파라매터 열화를 감소시키는 기술을 제공할 수 있다.
본 발명의 일실시예에 따른 메모리는, 데이터의 저장을 위한 다수의 메모리 뱅크들; 리드 동작시에 상기 다수의 메모리 뱅크들 중 하나로부터 리드된 데이터를 메모리 콘트롤러로 송신하기 위한 회로들을 포함하는 리드 페리 영역; 라이트 동작시 상기 메모리 콘트롤러로부터 전달된 라이트 데이터를 상기 다수의 메모리 뱅크들 중 하나로 전달하기 위한 회로들을 포함하는 라이트 페리 영역; 및 셀프 리프레시 동작이 N회(N은 1이상의 정수) 수행될 때마다 상기 리드 페리 영역을 활성화하기 위한 셀프 리프레시 리드 신호를 활성화하는 셀프 리프레시 카운터 회로를 포함할 수 있다.
본 발명의 다른 실시예에 따른 메모리의 동작 방법은, 리프레시 동작이 제1회수 지시된 것을 확인하는 단계; 및 상기 제1회수 지시의 확인에 응답해 메모리 뱅크로부터 리드된 데이터를 메모리 콘트롤러로 송신하기 위한 리드 페리 영역을 동작시키는 단계를 포함하고, 상기 리드 페리 영역의 동작시에 상기 메모리 뱅크의 리드 동작은 수행되지 않을 수 있다.
본 발명의 또 다른 실시예에 따른 메모리는, 메모리 콘트롤러로부터 인가된 리드 커맨드에 응답해 저장된 데이터를 출력하고, 상기 메모리 콘트롤러로부터 인가된 라이트 커맨드에 응답해 데이터를 저장하기 위한 메모리 뱅크; 상기 리드 커맨드에 응답해 활성화되어 상기 메모리 뱅크로부터 리드된 데이터를 상기 메모리 콘트롤러로 송신하기 위한 회로들을 포함하는 리드 페리 영역; 및 상기 라이트 커맨드에 응답해 활성화되어 상기 메모리 콘트롤러로부터 전달된 라이트 데이터를 상기 메모리 뱅크로 전달하기 위한 회로들을 포함하는 라이트 페리 영역을 포함하고, 상기 리드 페리 영역은 상기 리드 커맨드가 인가되지 않더라도 주기적으로 활성화될 수 있다.
본 발명의 실시예들에 따르면, 메모리의 DC 스트레스에 의한 동작 파라매터 열화를 감소시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 메모리(100)의 구성도.
도 2는 도 1의 셀프 리프레시 카운터 회로(140)의 일실시예 구성도.
도 3은 셀프 리프레시 카운터 회로(140)의 동작 타이밍도.
도 4는 도 1의 오토 리프레시 카운터 회로(150)의 일실시예 구성도.
도 5는 오토 리프레시 카운터 회로(150)의 동작 타이밍도.
도 6은 도 1의 라이트 선택 회로(161)와 리드 선택 회로(163)의 일실시예 구성도.
도 7은 도 1의 제어 회로(170)의 일실시예 구성도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 메모리(100)의 구성도이다.
도 1을 참조하면, 메모리(100)는 커맨드 어드레스 수신 회로(101), 커맨드 디코더(110), 어드레스 제어 회로(121), 뱅크 디코더(123), 리프레시 어드레스 생성기(125), 셀프 리프레시 제어 회로(131), 리프레시 회로(133), 셀프 리프레시 카운터 회로(140), 오토 리프레시 카운터 회로(150), 라이트 선택 회로(161), 리드 선택 회로(163), 제어 회로(170), 메모리 뱅크들(BK0~BKi), 리드 페리 영역(180) 및 라이트 페리 영역(190)을 포함할 수 있다.
커맨드 어드레스 수신 회로(101)는 커맨드와 어드레스(CA)를 수신할 수 있다. 메모리(100)의 종류에 따라 커맨드(command)와 어드레스(address)가 동일한 입력 단자들로 입력될 수도 있으며, 커맨드와 어드레스가 분리된 입력 단자들로 입력될 수도 있는데, 여기서는 커맨드와 어드레스가 동일한 입력 단자들로 입력되는 것을 예시했다. 커맨드와 어드레스(CA)는 멀티 비트일 수 있다.
커맨드 디코더(110)는 커맨드와 어드레스를 디코딩해 메모리 콘트롤러(memory controller)가 메모리(100)로 지시한 동작의 종류를 알아낼 수 있다. 라이트 신호(WR)는 라이트(write) 동작이 지시된 경우에 활성화되는 신호이고, 리드 신호(RD)는 리드(read) 동작이 지시된 경우에 활성화되는 신호이고, 오토 리프레시 펄스(AREFP)는 오토 리프레시(auto refresh) 동작이 지시된 경우에 활성화되는 펄스 신호일 수 있다. 셀프 리프레시 신호(SREF)는 메모리 콘트롤러의 지시에 의해 셀프 리프레시(self refresh) 동작 모드가 설정된 동안에 활성화되는 신호일 수 있다. 메모리 콘트롤러가 메모리(100)로 지시하는 그 밖의 동작들에는 액티브(active) 동작, 프리차지(precharge) 동작, 설정(setting) 동작 등이 있으며, 커맨드 디코더(110)는 이 동작들과 관련된 신호들도 더 생성할 수 있지만, 이들 동작들은 본 발명과 직접적인 관련이 없으므로 여기서는 그 도시를 생략했다.
어드레스 제어 회로(121)는 커맨드 디코더(110)로부터 전달받은 어드레스를 뱅크(bank) 어드레스(BA), 로우(row) 어드레스(R_ADD) 및 컬럼(column) 어드레스(C_ADD)로 분류할 수 있다. 뱅크 어드레스(BA)는 메모리 뱅크들(BK0~BKi) 중 하나를 선택하기 위한 어드레스이고, 로우 어드레스(R_ADD)는 뱅크 내의 로우들 중 하나를 선택하기 위한 어드레스이고, 컬럼 어드레스(C_ADD)는 뱅크 내에서 리드 및 라이트 동작이 수행될 컬럼들을 선택하기 위한 어드레스일 수 있다. 어드레스들(BA, R_ADD, C_ADD) 각각은 멀티 비트일 수 있다.
뱅크 디코더(123)는 뱅크 어드레스(BA)를 디코딩해 뱅크 선택 신호들(BS<0:i>)을 생성할 수 있다. 뱅크 디코더(123)는 뱅크 선택 신호들(BS<0:i>) 중 뱅크 어드레스(BA)에 의해 선택된 뱅크에 대응하는 뱅크 선택 신호를 활성화할 수 있다. 예를 들어, 뱅크 어드레스(BA)의 값이 메모리 뱅크(BK3)에 대응하는 경우에, 뱅크 디코더(123)는 뱅크 선택 신호(BS<3>)를 활성화할 수 있다.
리프레시 어드레스 생성기(125)는 오토 리프레시 동작 및 셀프 리프레시 동작시에 사용될 리프레시 어드레스(R_ADD_REF)를 생성할 수 있다. 리프레시 동작시에는 메모리(100) 내부에서 생성된 리프레시 어드레스(R_ADD_REF)가 사용될 수 있다. 리프레시 어드레스 생성기(125)는 리프레시 신호(REF_EN)가 활성화될 때마다 리프레시 어드레스(R_ADD_REF)를 변경할 수 있다. 메모리 뱅크들(BK0~BKi)의 리프레시 동작시에는 로우 어드레스만이 사용되므로 리프레시 어드레스(R_ADD_REF)는 로우 어드레스일 수 있다.
셀프 리프레시 제어 회로(131)는 셀프 리프레시 신호(SREF)가 활성화된 동안에, 즉 셀프 리프레시 모드에서, 셀프 리프레시 펄스(PSRF)를 주기적으로 활성화할 수 있다.
리프레시 회로(133)는 오토 리프레시 펄스(AREFP)가 활성화되거나 셀프 리프레시 펄스(PSRF)가 활성화되면 리프레시 신호(REF_EN)를 활성화할 수 있다. 리프레시 신호(REF_EN)는 메모리 뱅크들(BK0~BKi)의 리프레시 동작을 지시하는 신호일 수 있다.
메모리 뱅크들(BK0~BKi)은 데이터의 저장을 위한 것일 수 있다. 메모리 뱅크들(BK0~BKi) 각각은 다수의 로우들과 다수의 컬럼들로 배열된 메모리 셀들을 포함하는 셀 어레이, 셀 어레이의 로우를 활성화/비활성화하기 위한 로우 디코더, 셀 어레이로부터 데이터를 입/출력하기 위한 컬럼 디코더 및 입/출력 회로 등 액티브, 프리차지, 리드, 라이트 및 리프레시 등의 동작을 위한 구성들을 포함할 수 있다. 메모리 뱅크들(BK0~BKi)은 자신에 대응하는 뱅크 라이트 신호(WR_BK<0:i>)의 활성화시에 로우 어드레스(R_ADD)와 컬럼 어드레스(C_ADD)에 의해 선택된 메모리 셀들에 데이터를 라이트하는 라이트 동작을 수행할 수 있다. 예를 들어, 뱅크 라이트 신호(WR_BK<5>)의 활성화시에 메모리 뱅크(BK5)에서 로우 어드레스(R_ADD)와 컬럼 어드레스(C_ADD)에 의해 선택되는 메모리 셀들에 데이터가 라이트될 수 있다. 메모리 뱅크들(BK0~BKi)은 자신에 대응하는 뱅크 리드 신호(RD_BK<0:i>)의 활성화시에 로우 어드레스(R_ADD)와 컬럼 어드레스(C_ADD)에 의해 선택된 메모리 셀들로부터 데이터를 리드하는 리드 동작을 수행할 수 있다. 예를 들어, 뱅크 리드 신호(RD_BK<2>)의 활성화시에 메모리 뱅크(BK2)에서 로우 어드레스(R_ADD)와 컬럼 어드레스(C_ADD)에 의해 선택되는 메모리 셀들로부터 데이터가 리드될 수 있다. 리프레시 신호(REF_EN)의 활성화시에 메모리 뱅크들(BK0~BKi)에서는 리프레시 동작이 수행될 수 있다. 리프레시 동작은 메모리 뱅크들(BK0~BKi)에서 동시에 수행될 수 있으며, 메모리 뱅크들(BK0~BKi) 각각에서 리프레시 어드레스(R_ADD_REF)에 대응하는 로우가 리프레시될 수 있다.
리드 페리(peri) 영역(180)은 리드 동작시에 메모리 뱅크들(BK0~BKi) 중 하나로부터 리드된 데이터를 메모리 콘트롤러로 송신하기 위한 영역일 수 있다. 리드 페리 영역(180)은 다수의 메모리 뱅크들 중 하나로부터 리드된 데이터를 병-직렬 변환하기 위한 병-직렬 변환 회로(181), 병-직렬 변환 회로(181)에 의해 병-직렬 변환된 리드 데이터를 메모리 콘트롤러로 송신하기 위한 데이터 송신 회로(183) 및 병-직렬 변환 회로(181)와 데이터 송신 회로(183)의 동작 타이밍 제어를 위한 리드 타이밍 제어 회로(185)를 포함할 수 있다. 또한, 리드 페리 영역(180)은 지연 고정 루프(187, DLL: Delay Locked Loop)를 포함할 수 있다. 지연 고정 루프(187)는 메모리 콘트롤러로부터 전달된 클럭을 이용해 리드 동작시에 리드 페리 영역(180)에서 사용될 내부 클럭을 생성할 수 있다. 리드 페리 영역(180)은 페리 리드 신호(RD_PERI)의 활성화시에 활성화되어 동작할 수 있다.
라이트 페리 영역(190)은 라이트 동작시에 메모리 콘트롤러로부터 전달된 라이트 데이터를 메모리 뱅크들 중 하나로 전달하기 위한 영역일 수 있다. 라이트 페리 영역(190)은 메모리 콘트롤러로부터 전달되는 데이터(DATA)를 수신하기 위한 데이터 수신 회로(191), 데이터 수신 회로(191)에 의해 수신된 데이터를 직-병렬 변환해 메모리 뱅크들(BK0~BKi) 중 하나로 전달하기 위한 직-병렬 변환 회로(193) 및 직-병렬 변환 회로(193)와 데이터 수신 회로(191)의 동작 타이밍 제어를 위한 라이트 타이밍 제어 회로(195)를 포함할 수 있다. 라이트 페리 영역(190)은 페리 라이트 신호(WR_PERI)의 활성화시에 활성화되어 동작할 수 있다.
메모리(100)의 리드 동작시에는 메모리 뱅크들(BK0~BKi) 중 하나와 리드 페리 영역(180)이 동작하고, 메모리(100)의 라이트 동작시에는 메모리 뱅크들(BK0~BKi) 중 하나와 라이트 페리 영역(190)이 동작할 수 있다. 그리고 리프레시 동작시에는 메모리 뱅크들(BK0~BKi)이 동작할 수 있다. 리프레시 동작은 주기적으로 수행되는 동작이므로 메모리 뱅크들(BK0~BKi)은 주기적으로 계속 동작한다. 반면에, 리드 동작과 라이트 동작은 비정기적으로 수행되는 동작이고 메모리(100)를 포함하는 시스템의 아이들시에는 리드 동작과 라이트 동작이 장기간 수행되지 않을 수 있다. 즉, 리드 페리 영역(180)과 라이트 페리 영역(190)은 장기간 동작하지 않고 비활성화될 수 있다. 트랜지스터들이 온/오프되지 않고 계속 턴온 상태를 유지하거나 계속 오프 상태를 유지하는 경우에 DC 스트레스(stress)에 의한 트랜지스터들의 열화가 발생할 수 있다. 트랜지스터들의 열화는 트랜지스터들을 포함하는 회로의 동작 파라매터에 변화를 줄 수 있다. 즉, 리드 페리 영역(180)과 라이트 페리 영역(190)이 장기간 동작하지 않는 경우에, 이들(180, 190)의 동작 파라매터가 열화될 수 있다. 리드 페리 영역(180)과 라이트 페리 영역(190)의 동작 마진은 ps (picosecond) 단위이기 때문에, 동작 파라매터 열화는 메모리(100)의 품질 저하를 초래할 수 있다.
리드 페리 영역(180)과 라이트 페리 영역(190)의 동작 파라매터 열화를 방지하기 위해, 리드 페리 영역(180)과 라이트 페리 영역(190)을 주기적으로 동작시키는 방법이 사용될 수 있다. 리드 페리 영역(180)과 라이트 페리 영역(190)을 주기적으로 동작시키는 것은 셀프 리프레시 카운터 회로(140), 오토 리프레시 카운터 회로(150), 라이트 선택 회로(161), 리드 선택 회로(163), 제어 회로(170)에 의해 가능할 수 있는데 이하에서는 이에 대해 알아보기로 한다.
셀프 리프레시 카운터 회로(140)는 셀프 리프레시 동작이 N회(N은 1이상의 정수) 수행될 때마다 셀프 리프레시 리드 신호(RD_SREF)를 활성화하고, 셀프 리프레시 동작이 M회(M은 1이상의 정수) 수행될 때마다 셀프 리프레시 라이트 신호(WR_SREF)를 활성화할 수 있다. 여기서 N과 M은 동일한 수일 수 있다. 셀프 리프레시 리드 신호(RD_SREF)는 리드 페리 영역(180)을 동작시키기 위한 신호이고, 셀프 리프레시 라이트 회로(WR_SREF)는 라이트 페리 영역(190)을 동작시키기 위한 신호일 수 있다. 따라서 셀프 리프레시 동작이 N회 수행될 때마다 리드 페리 영역(180)이 1번씩 동작하고, 셀프 리프레시 동작이 M회 수행될 때마다 라이트 페리 영역(190)이 1번씩 동작할 수 있다. 셀프 리프레시 카운터 회로(140)에 대해서는 도 2와 함께 자세히 알아보기로 한다.
오토 리프레시 카운터 회로(150)는 오토 리프레시 동작이 K회(K는 1이상의 정수) 수행될 때마다 오토 리프레시 리드 신호(RD_AREF)를 활성화하고, 오토 리프레시 동작이 L회(L은 1이상의 정수) 수행될 때마다 오토 리프레시 라이트 신호(WR_AREF)를 활성화할 수 있다. 여기서 K와 L은 동일한 수일 수 있다. 오토 리프레시 리드 신호(RD_AREF)는 리드 페리 영역(180)을 동작시키기 위한 신호이고, 오토 리프레시 라이트 신호(WR_AREF)는 라이트 페리 영역(190)을 동작시키기 위한 신호일 수 있다. 따라서 오토 리프레시 동작이 K회 수행될 때마다 리드 페리 영역(180)이 1번씩 동작하고, 오토 리프레시 동작이 L회 수행될 때마다 라이트 페리 영역(190)이 1번씩 동작할 수 있다. 오토 리프레시 카운터 회로(150)에 대해서는 도 4와 함께 자세히 알아보기로 한다.
라이트 선택 회로(161)는 라이트 신호(WR), 셀프 리프레시 라이트 신호(WR_SREF) 및 오토 리프레시 라이트 신호(WR_AREF) 중 하나를 선택해 공통 라이트 신호(WR_COMMON)로 출력할 수 있다. 라이트 선택 회로(161)는 셀프 리프레시 동작 구간에는 셀프 리프레시 라이트 신호(WR_SREF)를 공통 라이트 신호(WR_COMMON)로 출력하고, 오토 리프레시 동작 구간에는 오토 리프레시 라이트 신호(WR_AREF)를 공통 라이트 신호(WR_COMMON)로 출력하고, 리프레시 동작 구간이 아닌 경우에는 라이트 신호(WR)를 공통 라이트 신호(WR_COMMON)로 출력할 수 있다.
리드 선택 회로(163)는 리드 신호(RD), 셀프 리프레시 리드 신호(RD_SREF) 및 오토 리프레시 리드 신호(RD_AREF) 중 하나를 선택해 공통 리드 신호(RD_COMMON)로 출력할 수 있다. 리드 선택 회로(163)는 셀프 리프레시 동작 구간에는 셀프 리프레시 리드 신호(RD_SREF)를 공통 리드 신호(RD_COMMON)로 출력하고, 오토 리프레시 동작 구간에는 오토 리프레시 리드 신호(RD_AREF)를 공통 리드 신호(RD_COMMON)로 출력하고, 리프레시 동작 구간이 아닌 경우에는 리드 신호(RD)를 공통 리드 신호(RD_COMMON)로 출력할 수 있다. 라이트 선택 회로(161)와 리드 선택 회로(163)에 대해서는 도 6과 함께 자세히 알아보기로 한다.
제어 회로(170)는 공통 라이트 신호(WR_COMMON)의 활성화가 라이트 커맨드의 인가에 의한 것인 경우에는 뱅크 라이트 신호들(WR_BK<0:i>) 중 하나와 페리 라이트 신호(WR_PERI)를 활성화할 수 있다. 또한 제어 회로(170)는 공통 리드 신호(RD_COMMON)의 활성화가 리드 커맨드의 인가에 의한 것인 경우에는 뱅크 리드 신호들(RD_BK<0:i>) 중 하나와 페리 리드 신호(RD_PERI)를 활성화할 수 있다. 그러나, 제어 회로(170)는 공통 라이트 신호(WR_COMMON)의 활성화가 라이트 커맨드의 인가에 의한 것이 아닌 경우에는 뱅크 라이트 신호들(WR_BK<0:i>)은 모두 비활성화하고 페리 라이트 신호(WR_PERI)를 활성화할 수 있다. 마찬가지로 제어 회로(170)는 공통 리드 신호(RD_COMMON)의 활성화가 리드 커맨드의 인가에 의한 것이 아닌 경우에는 뱅크 리드 신호들(RD_BK<0:i>)은 모두 비활성화하고 페리 리드 신호(RD_PERI)를 활성화할 수 있다. 제어 회로(170)에 대해서는 도 7과 함께 자세히 일아보기로 한다.
뱅크 라이트 신호들(WR_BK<0:i>) 중 하나와 페리 라이트 신호(WR_PERI)가 활성화된 경우에는 메모리 콘트롤러로부터 전달된 라이트 데이터(DATA)가 선택된 메모리 뱅크에 라이트되는 라이트 동작이 수행될 수 있다. 또한, 뱅크 리드 신호들(RD_BK<0:i>) 중 하나와 페리 리드 신호(RD_PERI)가 활성화된 경우에는 선택된 메모리 뱅크로부터 리드된 데이터(DATA)가 메모리 콘트롤러로 전달되는 리드 동작이 수행될 수 있다.
뱅크 라이트 신호들(WR_BK<0:i>)은 모두 비활성화된 상태로 페리 라이트 신호(WR_PERI)가 활성화된 경우에는 라이트 페리 영역(190)만 활성화되어 동작하며, 데이터(DATA)가 메모리 뱅크들(BK0~BKi)에 라이트되지는 않는다. 즉, 라이트 페리 영역(190)만 활성화되어 동작할 뿐 데이터(DATA)가 메모리 콘트롤러로부터 메모리(100)로 전달되지도 않으며 메모리 뱅크들(BK0~BKi)에 저장되지도 않으므로 실제 라이트 동작이 수행되지 않으며 메모리(100)의 동작에도 문제를 일으키지 않는다. 뱅크 리드 신호들(RD_BK<0:i>)은 모두 비활성화된 상태로 페리 리드 신호(RD_PERI)가 활성화된 경우에는 리드 페리 영역(180)만 활성화되어 동작하며, 메모리 뱅크들(BK0~BKi)로부터 데이터가 리드되지는 않는다. 또한, 리드 동작 구간이 아니므로 메모리 콘트롤러도 리드 페리 영역(180)이 송신한 데이터(DATA)를 무시하기 때문에 메모리(100) 및 메모리 콘트롤러의 동작에도 문제를 일으키지 않을 수 있다.
도 2는 도 1의 셀프 리프레시 카운터 회로(140)의 일실시예 구성도이고, 도 3은 셀프 리프레시 카운터 회로(140)의 동작 타이밍도이다.
도 2를 참조하면, 셀프 리프레시 카운터 회로(140)는 카운터(210)와 로직 회로(220)를 포함할 수 있다.
카운터(210)는 셀프 리프레시 펄스(PSRF)의 활성화 회수를 카운팅해 제1코드(CODE_1<3:1>)를 생성할 수 있다. 카운터(210)는 인버터(211)를 통해 셀프 리프레시 신호(SREF)를 리셋 단자(RST)에 입력받는데, 셀프 리프레시 신호(SREF)가 로우로 비활성화되면 제1코드(CODE_1<3:1>)의 값을 초기화할 수 있다.
로직 회로(220)는 제1코드(CODE_1<3:1>)의 값이 '3'인 경우에 셀프 리프레시 리드 신호(RD_SREF)를 활성화하고, 제1코드(CODE_1<3:1>)의 값이 '7'인 경우에 셀프 리프레시 라이트 신호(WR_SREF)를 활성화할 수 있다. 제1코드(CODE_1<3:1>)의 값은 셀프 리프레시 펄스(PSRF)가 활성화될 때마다 0,1,2,3,4,5,6,7,0,1,2,3....과 같이 변경되므로, 셀프 리프레시 펄스(PSRF)가 8번 활성화될 때마다 셀프 리프레시 리드 신호(RD_SREF)와 셀프 리프레시 라이트 신호(WR_SREF)가 한번씩 활성화될 수 있다.
로직 회로(220)는 낸드 게이트들(221, 223, 226, 228)과 인버터들(222, 224, 225, 227, 229)을 포함할 수 있다. 제1코드(CODE_1<3:1>)가 '3' = (0, 1, 1)이고 셀프 리프레시 펄스(PSRF)가 하이 레벨이면 인버터(229)에서 출력되는 셀프 리프레시 리드 신호(RD_SREF)가 하이로 활성화될 수 있다. 또한, 제1코드(CODE_1<3:1>)가 '7' = (1, 1, 1)이고 셀프 리프레시 펄스(PSRF)가 하이 레벨이면 인버터(224)에서 출력되는 셀프 리프레시 라이트 신호(WR_SREF)가 하이로 활성화될 수 있다.
도 3을 참조하면, 제1코드(CODE_1<3:1>)의 값이 '3' = (0, 1, 1)이고 셀프 리프레시 펄스(PSRF)가 활성화되는 경우에 셀프 리프레시 리드 신호(RD_SREF)가 하이로 활성화되고, 제1코드(CODE_1<3:1>)의 값이 '7' = (1, 1, 1)이고 셀프 리프레시 펄스(PSRF)가 활성화되는 경우에 셀프 리프레시 라이트 신호(WR_SREF)가 하이로 활성화되는 것을 확인할 수 있다.
도 4는 도 1의 오토 리프레시 카운터 회로(150)의 일실시예 구성도이고, 도 5는 오토 리프레시 카운터 회로(150)의 동작 타이밍도이다.
도 4를 참조하면, 오토 리프레시 카운터 회로(150)는 카운터들(411, 412)과 로직 회로(420)를 포함할 수 있다.
카운터(411)는 오토 리프레시 펄스(AREFP)의 활성화 회수를 카운팅해 제2코드(CODE_2<3:1>)를 생성할 수 있다. 카운터(411)는 리드 신호(RD)를 리셋 단자(RST)에 입력받는데, 리드 신호(RD)가 하이로 활성화되면 제2코드(CODE_2<3:1>)의 값을 초기화할 수 있다. 이는, 리드 신호(RD)가 활성화된 경우에는 리드 페리 영역(180)이 활성화된다는 것을 의미하므로, 오토 리프레시 동작시에 추가적으로 (전류를 낭비해가며) 리드 페리 영역(180)을 활성화할 필요가 없기 때문이다.
카운터(412)는 오토 리프레시 펄스(AREFP)의 활성화 회수를 카운팅해 제3코드(CODE_3<3:1>)를 생성할 수 있다. 카운터(412)는 라이트 신호(WR)를 리셋 단자(RST)에 입력받는데, 라이트 신호(WR)가 하이로 활성화되면 제3코드(CODE_2<3:1>)의 값을 초기화할 수 있다. 이는, 라이트 신호(WR)가 활성화된 경우에는 라이트 페리 영역(190)이 활성화된다는 것을 의미하므로, 오토 리프레시 동작시에 추가적으로 (전류를 낭비해가며) 라이트 페리 영역(190)을 활성화할 필요가 없기 때문이다.
로직 회로(420)는 제2코드(CODE_2<3:1>)의 값이 '3'인 경우에 오토 리프레시 리드 신호(RD_AREF)를 활성화하고, 제3코드(CODE_3<3:1>)의 값이 '7'인 경우에 오토 리프레시 라이트 신호(WR_AREF)를 활성화할 수 있다. 제2코드(CODE_2<3:1>)의 값과 제3코드(CODE_3<3:1>)의 값 각각은 오토 리프레시 펄스(AREFP)가 활성화될 때마다 0,1,2,3,4,5,6,7,0,1,2,3...과 같이 변경되므로, 오토 리프레시 펄스(AREFP)가 8번 활성화될 때마다 오토 리프레시 리드 신호(RD_AREF)와 오토 리프레시 라이트 신호(WR_AREF)가 한번씩 활성화될 수 있다.
로직 회로(420)는 낸드 게이트들(421, 423, 426, 428)과 인버터들(422, 424, 425, 427, 429)을 포함할 수 있다. 제2코드(CODE_2<3:1>)가 '3' = (0, 1, 1)이고 오토 리프레시 펄스(AREFP)가 하이 레벨이면 인버터(429)에서 출력되는 오토 리프레시 리드 신호(RD_AREF)가 하이로 활성화될 수 있다. 또한, 제3코드(CODE_3<3:1>)가 '7' = (1, 1, 1)이고 오토 리프레시 펄스(AREFP)가 하이 레벨이면 인버터(424)에서 출력되는 오토 리프레시 라이트 신호(WR_AREF)가 하이로 활성화될 수 있다.
도 5를 참조하면, 제2코드(CODE_2<3:1>)의 값이 '3' = (0, 1, 1)이고 오토 리프레시 펄스(AREFP)가 활성화되는 경우에 오토 리프레시 리드 신호(RD_AREF)가 하이로 활성화되고, 제3코드(CODE_3<3:1>)의 값이 '7' = (1, 1, 1)이고 오토 리프레시 펄스(AREFP)가 활성화되는 경우에 오토 리프레시 라이트 신호(WR_AREF)가 하이로 활성화되는 것을 확인할 수 있다. 도 5에서는 제2코드(CODE_2<3:1>)와 제3코드(CODE_3<3:1>)의 값이 동일한 것으로 도시되었지만, 동작 중 리드 신호(RD)가 활성화되어 제2코드(CODE_2<3:1>)가 초기화되거나 라이트 신호(WR)가 활성화되어 제3코드(CODE_3<3:1>)가 초기화되는 경우에는 제2코드(CODE_2<3:1>)와 제3코드(CODE_3<3:1>)의 값이 서로 다를 수 있다.
도 6은 도 1의 라이트 선택 회로(161)와 리드 선택 회로(163)의 일실시예 구성도이다.
도 6을 참조하면, 라이트 선택 회로(161)는 로직 회로(610)와 패스 게이트들(621, 622, 623)을 포함할 수 있다.
로직 회로(610)는 노아 게이트(611), 인버터들(612, 613, 614, 616) 및 낸드 게이트(615)를 포함할 수 있다. 로직 회로(610)는 셀프 리프레시 신호(SREF)와 리프레시 신호(REF_EN)가 로우로 비활성화된 경우에 노멀 신호(NORMAL)를 하이 레벨로 반전 노멀 신호(NORMAL_B)를 로우 레벨로 생성할 수 있다. 노멀 신호(NORMAL)가 하이 레벨로 활성화되었다는 것은 셀프 리프레시 동작과 오토 리프레시 동작이 수행되지 않는 구간이라는 것을 나타낼 수 있다.
로직 회로(610)의 인버터(613)는 셀프 리프레시 신호(SREF)를 반전해 반전 셀프 리프레시 신호(SREF_B)를 생성할 수 있다. 셀프 리프레시 신호(SREF)가 하이로 활성화되었다는 것은 셀프 리프레시 동작 구간이라는 것을 나타낼 수 있다.
로직 회로(610)는 리프레시 신호(REF_EN)가 하이 레벨이고 셀프 리프레시 신호(SREF)가 로우 레벨인 경우에 오토 리프레시 활성화 신호(AREF_EN)를 하이 레벨로 반전 오토 리프레시 활성화 신호(AREF_EN_B)를 로우 레벨로 생성할 수 있다. 오토 리프레시 활성화 신호(AREF_EN)가 하이 레벨로 활성화되었다는 것은 오토 리프레시 동작 구간이라는 것을 나타낼 수 있다.
패스 게이트(621)는 노멀 신호(NORMAL)의 활성화시에 턴온되어 라이트 신호(WR)를 공통 라이트 신호(WR_COMMON)로 출력할 수 있다. 패스 게이트(622)는 셀프 리프레시 신호(SREF)의 활성화시에 턴온되어 셀프 리프레시 라이트 신호(WR_SREF)를 공통 라이트 신호(WR_COMMON)로 출력할 수 있다. 또한, 패스 게이트(623)는 오토 리프레시 활성화 신호(AREF_EN)의 활성화시에 턴온되어 오토 리프레시 라이트 신호(WR_AREF)를 공통 라이트 신호(WR_COMMON)로 출력할 수 있다. 즉, 셀프 리프레시 동작 모드에서는 셀프 리프레시 라이트 신호(WR_SREF)가 공통 라이트 신호(WR_COMMON)로 출력되고, 오토 리프레시 동작 구간에서는 오트 리프레시 라이트 신호(WR_AREF)가 공통 라이트 신호(WR_COMMON)로 출력되고, 리프레시 이외의 동작 구간에서는 라이트 신호(WR)가 공통 라이트 신호(WR_COMMON)로 출력될 수 있다.
리드 선택 회로(163)는 패스 게이트들(631, 632, 633)을 포함할 수 있다. 패스 게이트(631)는 노멀 신호(NORMAL)의 활성화시에 턴온되어 리드 신호(RD)를 공통 리드 신호(RD_COMMON)로 출력할 수 있다. 패스 게이트(632)는 셀프 리프레시 신호(SREF)의 활성화시에 턴온되어 셀프 리프레시 리드 신호(RD_SREF)를 공통 리드 신호(RD_COMMON)로 출력할 수 있다. 또한, 패스 게이트(633)는 오토 리프레시 활성화 신호(AREF_EN)의 활성화시에 턴온되어 오토 리프레시 리드 신호(RD_AREF)를 공통 리드 신호(RD_COMMON)로 출력할 수 있다. 즉, 셀프 리프레시 동작 모드에서는 셀프 리프레시 리드 신호(RD_SREF)가 공통 리드 신호(RD_COMMON)로 출력되고, 오토 리프레시 동작 구간에서는 오트 리프레시 리드 신호(RD_AREF)가 공통 리드 신호(RD_COMMON)로 출력되고, 리프레시 이외의 동작 구간에서는 리드 신호(RD)가 공통 리드 신호(RD_COMMON)로 출력될 수 있다.
도 7은 도 1의 제어 회로(170)의 일실시예 구성도이다.
도 7을 참조하면, 제어 회로(170)는 블럭 신호 생성부(710), 뱅크 라이트 신호 생성부(720), 뱅크 리드 신호 생성부(730), 페리 라이트 신호 생성부(740) 및 페리 리드 신호 생성부(750)를 포함할 수 있다.
블럭 신호 생성부(710)는 노아 게이트(711)와 인버터(712)를 포함할 수 있다. 블럭 신호 생성부(710)는 셀프 리프레시 신호(SREF)가 활성화되거나 리프레시 신호(REF_EN)가 활성화된 경우에 블럭 신호(BLOCK)를 하이로 활성화할 수 있다. 즉, 메모리(100)가 리프레시 동작 중인 경우에 블럭 신호(BLOCK)는 활성화될 수 있다.
뱅크 라이트 신호 생성부(720)는 낸드 게이트들(721, 723)과 노아게이트들(722, 724)을 포함할 수 있다. 블럭 신호(BLOCK)가 로우로 비활성화된 동안에, 공통 라이트 신호(WR_COMMON)가 활성화되면 뱅크 선택 신호들(BS<0:i>) 중 활성화된 뱅크 선택 신호에 대응하는 뱅크 라이트 신호(WR_BK<0:i>)가 활성화될 수 있다. 예를 들어, 공통 라이트 신호(WR_COMMON)와 뱅크 선택 신호(BS<4>)가 활성화되면 뱅크 라이트 신호(WR_BK<4>)가 활성화될 수 있다. 그러나 블럭 신호(BLOCK)가 하이로 활성화된 경우에 모든 뱅크 라이트 신호(WR_BK<0:i>)는 활성화될 수 없다. 즉, 리프레시 동작 중 공통 라이트 신호(WR_COMMON)가 활성화된 경우에 메모리 뱅크들(BK0~BKi)에서는 라이트 동작이 수행되지 않는다.
뱅크 리드 신호 생성부(730)는 낸드 게이트들(731, 733)과 노아게이트들(732, 734)을 포함할 수 있다. 블럭 신호(BLOCK)가 로우로 비활성화된 동안에, 공통 리드 신호(RD_COMMON)가 활성화되면 뱅크 선택 신호들(BS<0:i>) 중 활성화된 뱅크 선택 신호에 대응하는 뱅크 리드 신호(RD_BK<0:i>)가 활성화될 수 있다. 예를 들어, 공통 리드 신호(RD_COMMON)와 뱅크 선택 신호(BS<2>)가 활성화되면 뱅크 리드 신호(RD_BK<2>)가 활성화될 수 있다. 그러나 블럭 신호(BLOCK)가 하이로 활성화된 경우에 모든 뱅크 리드 신호(RD_BK<0:i>)는 활성화될 수 없다. 즉, 리프레시 동작 중 공통 리드 신호(RD_COMMON)가 활성화된 경우에 메모리 뱅크들(BK0~BKi)에서는 리드 동작이 수행되지 않는다.
페리 라이트 신호 생성부(740)는 인버터들(741, 742)을 포함할 수 있다. 공통 라이트 신호(WR_COMMON)가 하이로 활성화되면 페리 라이트 신호(WR_PERI)가 하이로 활성화될 수 있다.
페리 리드 신호 생성부(750)는 인버터들(751, 752)을 포함할 수 있다. 공통 리드 신호(RD_COMMON)가 하이로 활성화되면 페리 리드 신호(RD_PERI)가 하이로 활성화될 수 있다.
본 발명의 실시예들에 따르면, 메모리(100)에 리드 커맨드가 인가되지 않더라도 리드 페리 영역(180)이 주기적으로 활성화되어 동작하며, 메모리(100)에 라이트 커맨드가 인가되지 않더라도 라이트 페리 영역(190)이 주기적으로 활성화되어 동작할 수 있다. 따라서 리드 페리 영역(180)이 오랫동안 동작하지 않아 발생할 수 있는 DC 스트레스에 의한 동작 파라매터의 열화 및 라이트 페리 영역(190)이 오랫동안 동작하지 않아 발생할 수 있는 DC 스트레스에 의한 동작 파라매터의 열화를 방지할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여아 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
100: 메모리
101: 커맨드 어드레스 수신 회로
110: 커맨드 디코더
121: 어드레스 제어 회로
123: 뱅크 디코더
125: 리프레시 어드레스 생성기
131: 셀프 리프레시 제어 회로
133: 리프레시 회로
140: 셀프 리프레시 카운터 회로
150: 오토 리프레시 카운터 회로
161: 라이트 선택 회로
163: 리드 선택 회로
170: 제어 회로
BK0~BKi: 메모리 뱅크들
180: 리드 페리 영역
190: 라이트 페리 영역

Claims (19)

  1. 데이터의 저장을 위한 다수의 메모리 뱅크들;
    리드 동작시에 상기 다수의 메모리 뱅크들 중 하나로부터 리드된 데이터를 메모리 콘트롤러로 송신하기 위한 회로들을 포함하는 리드 페리 영역;
    라이트 동작시 상기 메모리 콘트롤러로부터 전달된 라이트 데이터를 상기 다수의 메모리 뱅크들 중 하나로 전달하기 위한 회로들을 포함하는 라이트 페리 영역; 및
    셀프 리프레시 동작이 N회(N은 1이상의 정수) 수행될 때마다 상기 리드 페리 영역을 활성화하기 위한 셀프 리프레시 리드 신호를 활성화하는 셀프 리프레시 카운터 회로
    를 포함하는 메모리.
  2. 제 1항에 있어서,
    상기 셀프 리프레시 카운터 회로는
    상기 셀프 리프레시 동작이 M회(M은 1이상의 정수) 수행될 때마다 상기 라이트 페리 영역을 활성화하기 위한 셀프 리프레시 라이트 신호를 더 활성화하는
    메모리.
  3. 제 2항에 있어서,
    오토 리프레시 동작이 K회(K는 1이상의 정수) 수행될 때마다 상기 리드 페리 영역을 활성화하기 위한 오토 리프레시 리드 신호를 활성화하는 오토 리프레시 카운터 회로
    를 더 포함하는 메모리.
  4. 제 3항에 있어서,
    상기 오토 리프레시 카운터 회로는
    상기 오토 리프레시 동작이 L회(L은 1이상의 정수) 수행될 때마다 상기 라이트 페리 영역을 활성화하기 위한 오토 리프레시 라이트 신호를 더 활성화하는
    메모리.
  5. 제 2항에 있어서,
    상기 셀프 리프레시 리드 신호에 의한 상기 리드 페리 영역의 활성화시에 상기 다수의 메모리 뱅크들의 리드 동작은 수행되지 않고,
    상기 셀프 리프레시 라이트 신호에 의한 상기 라이트 페리 영역의 활성화시에 상기 다수의 메모리 뱅크들의 라이트 동작은 수행되지 않는
    메모리.
  6. 제 4항에 있어서,
    상기 오토 리프레시 리드 신호에 의한 상기 리드 페리 영역의 활성화시에 상기 다수의 메모리 뱅크들의 리드 동작은 수행되지 않고,
    상기 오토 리프레시 라이트 신호에 의한 상기 라이트 페리 영역의 활성화시에 상기 다수의 메모리 뱅크들의 라이트 동작은 수행되지 않는
    메모리.
  7. 제 1항에 있어서,
    상기 리드 페리 영역은
    상기 다수의 메모리 뱅크들 중 하나로부터 리드된 데이터를 병-직렬 변환하기 위한 병-직렬 변환 회로;
    상기 병-직렬 변환 회로에 의해 병-직렬 변환된 리드 데이터를 상기 메모리 콘트롤러로 송신하기 위한 데이터 송신 회로; 및
    상기 병-직렬 변환 회로와 상기 데이터 송신 회로의 동작 타이밍 제어를 위한 리드 타이밍 제어 회로를 포함하는
    메모리.
  8. 제 1항에 있어서,
    상기 라이트 페리 영역은
    상기 메모리 콘트롤러로부터 전달되는 라이트 데이터를 수신하기 위한 데이터 수신 회로;
    상기 데이터 수신 회로에 의해 수신된 라이트 데이터를 직-병렬 변환하기 위한 직-병렬 변환 회로; 및
    상기 직-병렬 변환 회로와 상기 데이터 수신 회로의 동작 타이밍 제어를 위한 라이트 타이밍 제어 회로를 포함하는
    메모리.
  9. 제 7항에 있어서,
    상기 리드 페리 영역은
    상기 메모리 콘트롤러로부터 전달된 클럭을 이용해 내부 클럭을 생성하기 위한 지연 고정 루프를 더 포함하는
    메모리.
  10. 제 4항에 있어서,
    셀프 리프레시 모드에서 상기 셀프 리프레시 라이트 신호를 선택하고, 셀프 리프레시 모드가 아닌 리프레시 동작시에 상기 오토 리프레시 라이트 신호를 선택하고, 상기 셀프 리프레시 모드가 아니고 상기 리프레시 동작시가 아닌 경우에 라이트 신호를 선택해 공통 라이트 신호로 출력하는 라이트 선택 회로;
    상기 셀프 리프레시 모드에서 상기 셀프 리프레시 리드 신호를 선택하고, 셀프 리프레시 모드가 아닌 상기 리프레시 동작시에 상기 오토 리프레시 리드 신호를 선택하고, 상기 셀프 리프레시 모드가 아니고 상기 리프레시 동작시가 아닌 경우에 리드 신호를 선택해 공통 리드 신호로 출력하는 리드 선택 회로; 및
    상기 셀프 리프레시 모드가 아니고 상기 리프레시 동작시가 아닌 경우에 상기 공통 라이트 신호가 활성화되면 상기 다수의 메모리 뱅크들 중 선택된 메모리 뱅크의 뱅크 라이트 신호를 활성화하고, 상기 공통 라이트 신호가 활성화되면 상기 라이트 페리 영역을 활성화하기 위한 페리 라이트 신호를 활성화하고, 상기 셀프 리프레시 모드가 아니고 상기 리프레시 동작시가 아닌 경우에 상기 공통 리드 신호가 활성화되면 상기 다수의 메모리 뱅크들 중 선택된 메모리 뱅크의 뱅크 리드 신호를 활성화하고, 상기 공통 리드 신호가 활성화되면 상기 리드 페리 영역을 활성화하기 위한 페리 리드 신호를 활성화하는 제어 회로
    를 더 포함하는 메모리.
  11. 제 2항에 있어서,
    상기 셀프 리프레시 카운터 회로는
    셀프 리프레시 펄스의 활성화 회수를 카운팅해 제1코드를 생성하고, 셀프 리프레시 모드의 종료시에 상기 제1코드를 초기화하는 제1카운터; 및
    상기 제1코드가 제1값인 경우에 상기 셀프 리프레시 리드 신호를 활성화하고, 상기 제1코드가 제2값인 경우에 상기 셀프 리프레시 라이트 신호를 활성화하는 제1로직 회로를 포함하는
    메모리.
  12. 제 4항에 있어서,
    상기 오토 리프레시 카운터 회로는
    오토 리프레시 펄스의 활성화 회수를 카운팅해 제2코드를 생성하고, 라이트 신호의 활성화시에 상기 제2코드를 초기화하는 제2카운터;
    상기 오토 리프레시 펄스의 활성화 회수를 카운팅해 제3코드를 생성하고, 리드 신호의 활성화시에 상기 제3코드를 초기화하는 제3카운터; 및
    상기 제2코드가 제3값인 경우에 상기 오토 리프레시 리드 신호를 활성화하고, 상기 제2코드가 제4값인 경우에 상기 오토 리프레시 라이트 신호를 활성화하는 제2로직 회로를 포함하는
    메모리.
  13. 리프레시 동작이 제1회수 지시된 것을 확인하는 단계; 및
    상기 제1회수 지시의 확인에 응답해 메모리 뱅크로부터 리드된 데이터를 메모리 콘트롤러로 송신하기 위한 리드 페리 영역을 동작시키는 단계를 포함하고,
    상기 리드 페리 영역의 동작시에 상기 메모리 뱅크의 리드 동작은 수행되지 않는
    메모리의 동작 방법.
  14. 제 13항에 있어서,
    상기 리프레시 동작이 제2회수 지시된 것을 확인하는 단계; 및
    상기 제2회수 지시의 확인에 응답해 상기 메모리 콘트롤러로부터 수신된 라이트 데이터를 상기 메모리 뱅크로 전달하기 위한 라이트 페리 영역을 동작시키는 단계를 더 포함하고,
    상기 라이트 페리 영역의 동작시에 상기 메모리 뱅크의 라이트 동작은 수행되지 않는
    메모리의 동작 방법.
  15. 제 14항에 있어서,
    상기 리프레시 동작은 셀프 리프레시 동작인
    메모리의 동작 방법.
  16. 제 14항에 있어서,
    상기 리프레시 동작은 오토 리프레시 동작인
    메모리의 동작 방법.
  17. 메모리 콘트롤러로부터 인가된 리드 커맨드에 응답해 저장된 데이터를 출력하고, 상기 메모리 콘트롤러로부터 인가된 라이트 커맨드에 응답해 데이터를 저장하기 위한 메모리 뱅크;
    상기 리드 커맨드에 응답해 활성화되어 상기 메모리 뱅크로부터 리드된 데이터를 상기 메모리 콘트롤러로 송신하기 위한 회로들을 포함하는 리드 페리 영역; 및
    상기 라이트 커맨드에 응답해 활성화되어 상기 메모리 콘트롤러로부터 전달된 라이트 데이터를 상기 메모리 뱅크로 전달하기 위한 회로들을 포함하는 라이트 페리 영역을 포함하고,
    상기 리드 페리 영역은 상기 리드 커맨드가 인가되지 않더라도 주기적으로 활성화되는
    메모리.
  18. 제 17항에 있어서,
    상기 라이트 페리 영역은 상기 라이트 커맨드가 인가되지 않더라도 주기적으로 활성화되는
    메모리.
  19. 제 18항에 있어서,
    상기 리드 페리 영역의 주기적 활성화시에 상기 메모리 뱅크의 리드 동작은 수행되지 않고,
    상기 라이트 페리 영역의 주기적 활성화시에 상기 메모리 뱅크의 라이트 동작은 수행되지 않는
    메모리.
KR1020220023576A 2022-02-23 2022-02-23 메모리 및 메모리의 동작 방법 KR20230126432A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220023576A KR20230126432A (ko) 2022-02-23 2022-02-23 메모리 및 메모리의 동작 방법
US17/847,670 US20230267984A1 (en) 2022-02-23 2022-06-23 Memory and operation method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220023576A KR20230126432A (ko) 2022-02-23 2022-02-23 메모리 및 메모리의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230126432A true KR20230126432A (ko) 2023-08-30

Family

ID=87574761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220023576A KR20230126432A (ko) 2022-02-23 2022-02-23 메모리 및 메모리의 동작 방법

Country Status (2)

Country Link
US (1) US20230267984A1 (ko)
KR (1) KR20230126432A (ko)

Also Published As

Publication number Publication date
US20230267984A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
US7149140B2 (en) Method of refreshing a memory device utilizing PASR and piled refresh schemes
JP4524645B2 (ja) 半導体装置
US10249359B2 (en) Address generation circuit and memory device including the same
US8116161B2 (en) System and method for refreshing a DRAM device
CN100433184C (zh) 半导体存储装置中基于存储体的自刷新控制装置及其方法
US8406074B2 (en) Semiconductor device
US9734888B2 (en) Address storage circuit and memory and memory system including the same
US9030904B2 (en) Memory device and memory system having programmable refresh methods
US6529433B2 (en) Refresh mechanism in dynamic memories
KR20160132243A (ko) 반도체 메모리 장치
JPH11242883A (ja) 半導体メモリ装置のリフレッシュ方法及び回路
US5329490A (en) Dynamic semiconductor memory with refresh function
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템
KR20080028799A (ko) 반도체 메모리 및 시스템
KR20100029484A (ko) 워드라인 구동회로 및 구동방법
KR102403340B1 (ko) 리프레쉬 제어 장치
US11783884B2 (en) Semiconductor memory device and memory system including the same
US5959924A (en) Method and circuit for controlling an isolation gate in a semiconductor memory device
KR101190741B1 (ko) 반도체 메모리 장치의 셀프 리프레시 제어회로 및 제어 방법
KR20230126432A (ko) 메모리 및 메모리의 동작 방법
CN110931067B (zh) 执行刷新操作的存储器及其操作方法
US11107517B2 (en) Semiconductor memory device and method for refreshing memory with refresh counter
KR100238236B1 (ko) 반도체 메모리장치의 셀프 리프레쉬 방법
KR100443791B1 (ko) 리플래쉬 기능을 갖는 반도체 메모리 소자
US7885126B2 (en) Apparatus for controlling activation of semiconductor integrated circuit