KR102600320B1 - 리프레쉬 제어 장치 - Google Patents
리프레쉬 제어 장치 Download PDFInfo
- Publication number
- KR102600320B1 KR102600320B1 KR1020160123184A KR20160123184A KR102600320B1 KR 102600320 B1 KR102600320 B1 KR 102600320B1 KR 1020160123184 A KR1020160123184 A KR 1020160123184A KR 20160123184 A KR20160123184 A KR 20160123184A KR 102600320 B1 KR102600320 B1 KR 102600320B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- address
- unit
- refresh
- oscillation
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 99
- 230000004044 response Effects 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 14
- 230000001934 delay Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 27
- 101100321720 Arabidopsis thaliana PP2AA1 gene Proteins 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 238000001994 activation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 3
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 3
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 3
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 3
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000001808 coupling effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40618—Refresh operations over multiple banks or interleaving
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Abstract
본 발명은 리프레쉬 제어 장치에 관한 것으로, 로오 해머링(Row Hammering) 현상을 개선하여 리프레쉬 효율을 향상시킬 수 있도록 하는 기술이다. 이러한 본 발명은 제 1발진신호를 생성하는 제 1발진부; 제 1발진신호와 주기가 상이한 제 2발진신호를 생성하는 제 2발진부; 제 1발진신호에 대응하여 어드레스를 래치하고 리프레쉬신호의 활성화시 래치된 어드레스를 출력하는 제 1어드레스 제어부; 제 2발진신호에 대응하여 어드레스를 래치하고 리프레쉬신호의 활성화시 래치된 어드레스를 출력하는 제 2어드레스 제어부 및 선택신호에 대응하여 제 1어드레스 제어부의 출력과 제 2어드레스 제어부의 출력 중 어느 하나를 선택하여 로오 해머 어드레스로 출력하는 선택부를 포함한다.
Description
본 발명은 리프레쉬 제어 장치에 관한 것으로, 로오 해머링(Row Hammering) 현상을 개선할 수 있도록 하는 기술이다.
메모리의 집적도가 증가하면서 메모리에 포함된 다수의 워드 라인 사이의 간격이 줄어들고 있다. 워드 라인 사이의 간격이 줄어들면서 인접한 워드 라인 사이의 커플링 효과가 증가하고 있다.
한편, 메모리 셀에 데이터가 입출력될 때마다 워드 라인이 활성화(액티브) 상태와 비활성화 상태 사이에서 토글링하게 된다. 그런데, 상술한 바와 같이 인접한 워드 라인 사이의 커플링 효과가 커지면서 자주 활성화되는 워드 라인에 인접한 워드 라인에 연결된 메모리 셀의 데이터가 손상되는 현상이 발생하고 있다.
이러한 현상을 워드 라인 디스터번스(word line disturbance)라고도 하는데 워드 라인 디스터번스로 인해 메모리 셀이 리프레쉬 되기 전에 메모리 셀의 데이터가 손상되는 현상이 발생하게 된다.
본 발명은 리프레쉬 제어 장치에 관한 것으로, 서로 다른 주기를 갖는 다수의 발진부에 의해 로오 해머 어드레스를 생성하여 리프레쉬 패일을 줄일 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 리프레쉬 제어 장치는, 제 1발진신호를 생성하는 제 1발진부; 제 1발진신호와 주기가 상이한 제 2발진신호를 생성하는 제 2발진부; 제 1발진신호에 대응하여 어드레스를 래치하고 리프레쉬신호의 활성화시 래치된 어드레스를 출력하는 제 1어드레스 제어부; 제 2발진신호에 대응하여 어드레스를 래치하고 리프레쉬신호의 활성화시 래치된 어드레스를 출력하는 제 2어드레스 제어부; 및 선택신호에 대응하여 제 1어드레스 제어부의 출력과 제 2어드레스 제어부의 출력 중 어느 하나를 선택하여 로오 해머 어드레스로 출력하는 선택부를 포함한다.
본 발명의 실시예는 리프레쉬 패일을 줄여 메모리 셀의 신뢰성을 개선할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 워드 라인 디스터번스 현상을 설명하기 위한 도면으로 메모리 장치에 포함된 셀 어레이의 일부를 나타낸 도면.
도 2는 본 발명의 실시예에 따른 리프레쉬 제어 장치의 구성도.
도 3은 도 2의 선택 제어부에 관한 상세 구성도.
도 4는 도 3의 리셋신호 생성부에 관한 상세 회로도.
도 5는 도 3의 인에이블신호 생성부에 관한 상세 회로도.
도 6은 도 3의 선택신호 생성부에 관한 상세 회로도.
도 7 및 도 8은 도 2의 리프레쉬 제어 장치에 관한 동작을 설명하기 위한 타이밍도.
도 9는 본 발명의 다른 실시예에 따른 리프레쉬 제어 장치의 구성도.
도 10은 도 9의 제 2발진부에 관한 상세 구성도.
도 11은 도 9의 선택 제어부에 관한 상세 구성도.
도 12는 도 11의 선택신호 생성부에 관한 상세 회로도.
도 13은 도 9의 리프레쉬 제어 장치에 관한 동작 타이밍도.
도 2는 본 발명의 실시예에 따른 리프레쉬 제어 장치의 구성도.
도 3은 도 2의 선택 제어부에 관한 상세 구성도.
도 4는 도 3의 리셋신호 생성부에 관한 상세 회로도.
도 5는 도 3의 인에이블신호 생성부에 관한 상세 회로도.
도 6은 도 3의 선택신호 생성부에 관한 상세 회로도.
도 7 및 도 8은 도 2의 리프레쉬 제어 장치에 관한 동작을 설명하기 위한 타이밍도.
도 9는 본 발명의 다른 실시예에 따른 리프레쉬 제어 장치의 구성도.
도 10은 도 9의 제 2발진부에 관한 상세 구성도.
도 11은 도 9의 선택 제어부에 관한 상세 구성도.
도 12는 도 11의 선택신호 생성부에 관한 상세 회로도.
도 13은 도 9의 리프레쉬 제어 장치에 관한 동작 타이밍도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 워드 라인 디스터번스 현상을 설명하기 위한 도면으로 메모리 장치에 포함된 셀 어레이의 일부를 나타낸 도면이다.
도 1에서 'WLK'은 활성화 횟수가 많은 워드 라인에 해당하며 'WLK-1', 'WLK+1'은 각각 'WLK'에 인접하게 배치된 워드 라인, 즉 활성화 횟수가 많은 워드 라인에 인접한 워드 라인에 해당한다. 그리고 'CELL_K'은 'WLK'에 연결된 메모리셀, 'CELL_K-1'은 'WLK-1'에 연결된 메모리 셀, 'CELL_K+1'은 'WLK+1'에 연결된 메모리 셀을 나타낸다. 각각의 메모리 셀은 셀 트랜지스터(TR_K, TR_K-1, TR_K+1) 및 셀 커패시터(CAP_K, CAP_K-1, CAP_K+1)를 포함한다.
도 1에서 'WLK'이 활성화되거나 비활성화되면 'WLK'과 'WLK-1' 및 'WLK+1' 사이에 발생하는 커플링 현상으로 인해 'WLK-1' 및 'WLK+1'의 전압이 상승하거나 하강하면서 셀 커패시터(CAP_K, CAP_K-1, CAP_K+1)의 전하량에도 영향을 미친다.
따라서, 'WLK'의 활성화가 빈번하게 일어나서 'WLK'이 활성화 상태와 비활성화 상태 사이에서 토글링하는 경우 메모리 셀 'CELL_K-1' 및 메모리 셀 'CELL_K+1'에 포함된 셀 커패시터(CAP_K-1, CAP_K+1)에 저장된 전하의 양의 변화가 증가하고 메모리 셀의 데이터가 열화 될 수 있다.
또한, 워드 라인이 활성화 상태와 비활성화 상태를 토글링하면서 발생한 전자기파가 인접한 워드 라인에 연결된 메모리 셀의 셀 캐패시터에 전자를 유입시키거나 셀 캐패시터로부터 전자를 유출 시킴으로써 데이터를 손상시킨다.
특정, 워드 라인(예, WLK)이 규정회수 이상 반복적으로 활성화되어 인접 워드 라인들(예, WLK+1, WLK-1)에 연결된 메모리 셀들의 데이터가 열화되는 현상을 로오 해머(row hammer) 현상이라고 한다. 이를 해결하기 위해 주로 사용되는 방법은, 과도하게 활성화된 워드 라인(WLK)에 인접한 워드 라인들(WLK+1, WLK-1)에 대한 액티브 동작을 수행하는 것이다.
인접 워드 라인들(WLK+1, WLK-1)에 대한 액티브 동작을 수행하는 것에 의해, 인접 워드 라인들(WLK+1, WLK-1)에 연결된 메모리 셀들의 데이터는 다시 기록되며 데이터의 손상이 방지된다.
한편, 디램(DRAM)과 같은 반도체 장치는 수많은 메모리 셀을 포함하며, 그 메모리 셀은 스위치 역할을 하는 트랜지스터와 데이터를 저장하는 커패시터로 구성된다. 그런데, 트랜지스터의 PN 접합 등 메모리 셀의 구조상 누설 전류가 발생하기 때문에 커패시터에 저장된 초기의 데이터가 소멸 될 수 있다. 따라서, 반도체 장치는 데이터가 소멸되기 전에 메모리 셀 내에 데이터를 재충전하는 리프레쉬(refresh) 동작이 요구된다.
노말 리프레쉬 동작에는 오토 리프레쉬(auto refresh)와 셀프 리프레쉬(self refresh) 등이 있다. 오토 리프레쉬는 반도체 장치가 외부로부터 인가된 리프레쉬 커맨드에 따라 리프레쉬 동작을 수행하는 모드를 말하고, 셀프 리프레쉬(self refresh)는 외부로부터 인가된 리프레쉬 커맨드에 따라 자체적으로 내부 어드레스를 순차적으로 변화시키면서 리프레쉬 동작을 수행하는 모드를 말한다.
최근에는 노말 리프레쉬 동작 이외에도 로오 해머링(Row Hammering) 현상에 의해 데이터를 잃을 가능성이 높은 로오(Row)에 대하여 추가 리프레쉬 동작을 수행하고 있다. 로오 해머링 현상이란 높은 활성화 횟수로 인하여 해당 로오 또는 그 주변 로오에 접속된 메모리 셀의 데이터가 손상되는 현상을 말한다.
이에, 본 발명의 실시예는 서로 다른 주기를 갖는 다수의 발진부에 의해 추가 리프레쉬 동작을 수행하기 위해 액세스 되는 타겟 어드레스를 랜덤화(Randomize) 하여 리프레쉬 패일을 줄일 수 있도록 한다.
도 2는 본 발명의 실시예에 따른 리프레쉬 제어 장치의 구성도이다.
본 발명의 실시예는 제 1발진부(100)와, 제 1어드레스 제어부(110)와, 제 2발진부(200)와, 제 2어드레스 제어부(210)와, 선택부(300) 및 선택 제어부(400)를 포함한다.
여기서, 제 1어드레스 제어부(110)는 인에이블 제어부(111), 어드레스 입력부(112)와, 래치부(113)와, 제 1레지스터부(114) 및 어드레스 출력부(115)를 포함한다. 그리고, 제 2어드레스 제어부(210)는 인에이블 제어부(211), 어드레스 입력부(212)와, 래치부(213)와, 제 1레지스터부(214) 및 어드레스 출력부(215)를 포함한다.
제 1발진부(100)는 리프레쉬 동작을 수행하기 위해 일정 주기를 갖는 발진신호 OSC를 생성한다. 그리고, 인에이블 제어부(111)는 액티브신호 ACT와 발진신호 OSC를 조합하여 인에이블신호 ENA를 생성한다.
여기서, 인에이블 제어부(111)는 액티브신호 ACT와 발진신호 OSC가 모두 활성화되는 경우 인에이블신호 ENA를 활성화시킨다. 이러한 인에이블 제어부(111)는 낸드게이트 ND1와 인버터 IV1를 포함한다. 낸드게이트 ND1는 액티브신호 ACT와 발진신호 OSC를 낸드연산하여 인에이블신호 ENAB를 출력한다. 그리고, 인버터 IV1는 인에이블신호 ENAB를 반전하여 인에이블신호 ENA를 출력한다.
그리고, 어드레스 입력부(112)는 인에이블신호 ENA, ENAB에 대응하여 어드레스 ADD를 선택적으로 입력받는다. 이러한 어드레스 입력부(112)는 전송게이트 T1를 포함한다. 전송게이트 T1는 인에이블신호 ENA가 활성화되는 경우 턴 온 상태가 되어 어드레스 ADD가 입력되고, 인에이블신호 ENA가 비활성화되는 경우 턴 오프 상태가 되어 어드레스 ADD의 입력이 차단된다.
또한, 래치부(113)는 어드레스 입력부(112)를 통해 전달된 어드레스 ADD를 일정시간 래치한다. 이러한 래치부(113)는 입출력단이 서로 연결된 인버터 IV2, IV3를 포함한다.
그리고, 제 1레지스터부(114)는 래치부(113)의 출력 어드레스를 일정시간 저장하고 어드레스 REGA를 출력한다. 제 1레지스터부(114)는 발진신호 OSC에 동기하여 어드레스 ADD를 저장한다.
어드레스 출력부(115)는 리프레쉬신호 REF, REFB에 대응하여 어드레스 REGA를 선택적으로 출력한다. 여기서, 리프레쉬신호 REF는 리프레쉬신호 REFB의 반전신호이다.
이러한 어드레스 출력부(115)는 전송게이트 T2를 포함한다. 전송게이트 T2는 리프레쉬신호 REF의 활성화시 어드레스 REGA를 출력하고, 리프레쉬신호 REF의 비활성화시 어드레스 REGA의 출력을 차단한다.
제 2발진부(200)는 리프레쉬 동작을 수행하기 위해 일정 주기를 갖는 발진신호 L_OSC를 생성한다. 여기서, 제 2발진부(200)는 제 1발진부(100)와 주기가 다른 발진신호 L_OSC를 출력한다.
예를 들어, 발진신호 L_OSC는 발진신호 OSC 보다 주기가 더 길게 설정할 수 있다. 본 발명의 실시예에서는 리프레쉬 동작시 하나의 특정 어드레스만 액세스 되는 것을 방지하기 위하여 제 1발진부(100) 외에도 제 2발진부(200)를 추가적으로 구비한다.
본 발명의 실시예에서는 제 2발진부(200)에서 일정 주기를 갖는 발진신호 L_OSC를 생성하는 것을 일 예로 설명하였다. 하지만, 본 발명의 실시예는 이에 한정되는 것이 아니라 발진신호 L_OSC가 일정 주기를 갖는 것이 아니라 랜덤한 주기를 가지도록 설계할 수도 있다. 또한, 제 2발진부(200)의 발진신호 L_OSC가 발진신호 OSC 보다 주기가 짧도록 설계할 수도 있다.
그리고, 인에이블 제어부(211)는 액티브신호 ACT와 발진신호 L_OSC를 조합하여 인에이블신호 ENB를 생성한다. 여기서, 인에이블 제어부(211)는 액티브신호 ACT와 발진신호 L_OSC가 모두 활성화되는 경우 인에이블신호 ENB를 활성화시킨다.
이러한 인에이블 제어부(211)는 낸드게이트 ND2와 인버터 IV4, IV5를 포함한다. 낸드게이트 ND1는 액티브신호 ACT와 발진신호 L_OSC를 낸드연산하여 인에이블신호 ENBB를 출력한다. 그리고, 인버터 IV5는 인에이블신호 ENBB를 반전하여 인에이블신호 ENB를 출력한다. 그리고, 인버터 IV4는 발진신호 L_OSC를 반전하여 발진신호 OSCb를 생성한다.
그리고, 어드레스 입력부(212)는 인에이블신호 ENB, ENBB에 대응하여 어드레스 ADD를 선택적으로 입력받는다. 이러한 어드레스 입력부(212)는 전송게이트 T3를 포함한다. 전송게이트 T3는 인에이블신호 ENB가 활성화되는 경우 턴 온 상태가 되어 어드레스 ADD가 입력되고, 인에이블신호 ENB가 비활성화되는 경우 턴 오프 상태가 되어 어드레스 ADD의 입력이 차단된다.
또한, 래치부(213)는 어드레스 입력부(212)를 통해 전달된 어드레스 ADD를 일정시간 래치한다. 이러한 래치부(213)는 입출력단이 서로 연결된 인버터 IV6, IV7를 포함한다.
그리고, 제 2레지스터부(214)는 래치부(213)의 출력 어드레스를 일정시간 저장하고 어드레스 REGB를 출력한다. 제 2레지스터부(214)는 발진신호 L_OSC에 동기하여 어드레스 ADD를 저장한다.
어드레스 출력부(215)는 리프레쉬신호 REF, REFB에 대응하여 어드레스 REGB를 선택적으로 출력한다. 이러한 어드레스 출력부(215)는 전송게이트 T4를 포함한다. 전송게이트 T4는 리프레쉬신호 REF의 활성화시 어드레스 REGB를 출력하고, 리프레쉬신호 REF의 비활성화시 어드레스 REGB의 출력을 차단한다.
또한, 선택부(300)는 선택신호 SEL에 대응하여 제 1어드레스 제어부(110)출력과 제 2어드레스 제어부(210)의 출력 중 어느 하나를 선택하여 로오 해머 어드레스 RG_ADD로 출력한다. 예를 들어, 선택부(300)는 선택신호 SEL가 로직 로우 레벨인 경우 어드레스 출력부(115)의 출력을 선택하여 로오 해머 어드레스 RG_ADD로 출력한다. 반면에, 선택부(300)는 선택신호 SEL가 로직 하이 레벨인 경우 어드레스 출력부(215)의 출력을 선택하여 로오 해머 어드레스 RG_ADD로 출력한다.
그리고, 선택 제어부(400)는 리셋신호 RSTB와, 리프레쉬신호 REF 및 발진신호 OSCb에 대응하여 선택신호 SEL를 생성한다.
도 3은 도 2의 선택 제어부(400)에 관한 상세 구성도이다.
선택 제어부(400)는 리셋신호 생성부(410)와, 인에이블신호 생성부(420) 및 선택신호 생성부(430)를 포함한다.
여기서, 리셋신호 생성부(410)는 리프레쉬신호 REF에 대응하여 리프레쉬 리셋신호 REF_RST를 생성한다. 그리고, 인에이블신호 생성부(420)는 발진신호 OSCb에 대응하여 선택 인에이블신호 SEL_EN를 생성한다. 그리고, 선택신호 생성부(430)는 리셋신호 RSTB와, 리프레쉬 리셋신호 REF_RST 및 선택 인에이블신호 SEL_EN에 대응하여 선택신호 SEL를 생성한다.
도 4는 도 3의 리셋신호 생성부(412)에 관한 상세 회로도이다.
리셋신호 생성부(412)는 리프레쉬신호 REF를 지연하여 펄스 형태를 갖는 리프레쉬 리셋신호 REF_RST를 생성한다. 이러한 리셋신호 생성부(412)는 지연부(411)와, 조합부(412)를 포함한다.
지연부(411)는 인버터 IV8에 의해 반전된 리프레쉬신호 REF를 반전 지연하여 출력한다. 이러한 지연부(411)는 체인 구조로 연결된 복수의 인버터 IV9~IV15를 포함한다.
그리고, 조합부(412)는 지연부(411)의 출력과, 인버터 IV8에 의해 반전된 리프레쉬신호 REF를 조합하여 리프레쉬 리셋신호 REF_RST를 출력한다. 이러한 조합부(412)는 낸드게이트 ND3와, 인버터 IV16를 포함한다. 낸드게이트 ND3는 지연부(411)의 출력과, 인버터 IV8에 의해 반전된 리프레쉬신호 REF를 낸드연산한다. 그리고, 인버터 IV16는 낸드게이트 ND3의 출력을 반전하여 리프레쉬 리셋신호 REF_RST를 출력한다.
예를 들어, 리셋신호 생성부(412)는 리프레쉬신호 REF가 하이 레벨로 활성화되면 지연부(411)의 지연 시간 동안 하이 레벨의 펄스폭을 갖는 리프레쉬 리셋신호 REF_RST를 출력한다.
도 5는 도 3의 인에이블신호 생성부(420)에 관한 상세 회로도이다.
인에이블신호 생성부(420)는 발진신호 OSCb를 지연하여 펄스 형태를 갖는 선택 인에이블신호 SEL_EN를 생성한다. 이러한 인에이블신호 생성부(420)는 지연부(421)와, 조합부(422)를 포함한다.
지연부(421)는 발진신호 OSCb를 비반전 지연하여 출력한다. 이러한 지연부(421)는 체인 구조로 연결된 복수의 인버터 IV17~IV25를 포함한다.
그리고, 조합부(422)는 지연부(421)의 출력과, 발진신호 OSCb를 조합하여 선택 인에이블신호 SEL_EN를 출력한다. 이러한 조합부(422)는 낸드게이트 ND4와, 인버터 IV26를 포함한다. 낸드게이트 ND4는 지연부(421)의 출력과, 발진신호 OSCb를 낸드연산한다. 그리고, 인버터 IV26는 낸드게이트 ND4의 출력을 반전하여 선택 인에이블신호 SEL_EN를 출력한다.
예를 들어, 인에이블신호 생성부(420)는 발진신호 L_OSC가 로우 레벨로 비활성화되고 발진신호 OSCb가 하이 레벨로 활성화되면 지연부(421)의 지연 시간 동안 하이 레벨의 펄스폭을 갖는 선택 인에이블신호 SEL_EN를 출력한다.
도 6은 도 3의 선택신호 생성부(430)에 관한 상세 회로도이다.
선택신호 생성부(430)는 리셋신호 RSTB와, 리프레쉬 리셋신호 REF_RST 및 선택 인에이블신호 SEL_EN에 대응하여 선택신호 SEL를 생성한다. 이러한 선택신호 생성부(430)는 복수의 낸드게이트 ND5~ND7와, 노아게이트 NOR1 및 인버터 IV27를 포함한다.
여기서, 낸드게이트 ND5는 선택 인에이블신호 SEL_EN와 전원전압 VDD를 낸드연산한다. 그리고, 노아게이트 NOR1는 리프레쉬 리셋신호 REF_RST와, 인버터 IV27에 의해 반전된 리셋신호 RSTB를 노아연산한다.
그리고, 낸드게이트 ND6는 낸드게이트 ND5의 출력과 낸드게이트 ND7의 출력을 낸드연산하여 선택신호 SEL를 출력한다. 그리고, 낸드게이트 ND7는 낸드게이트 ND6의 출력과 노아게이트 NOR1의 출력을 낸드연산한다.
도 7 및 도 8은 도 2의 리프레쉬 제어 장치에 관한 동작을 설명하기 위한 타이밍도이다.
도 7은 제 1발진부(100)만 동작하는 경우의 동작 타이밍도를 나타낸다.
반도체 장치의 테크놀로지(Technology)가 쉬링크(Shrink) 되고 인접한 워드라인 간의 피치(Pitch)가 점점 좁아지면서 로오 해머(Row Hammaering)에 의한 데이터 손실 및 리프레쉬 특성이 나빠지게 된다. 즉, "로오 해머"란 특정 로오 라인만 지속적으로 액티브, 프리차지 하는 경우 타겟 워드라인과 인접한 위, 아래 워드라인에 리프레쉬 패일이 유발되어 인접한 워드라인의 셀 데이터가 손실되는 것을 나타낸다.
이를 해결하기 위해 사용자가 특정 주소의 워드라인을 반복해서 액티브, 프리차지 하게 되면 반복적으로 액티브 되는 특정 로오 라인을 샘플링해서 그 어드레스를 저장한다. 그리고, 다음번 리프레쉬 명령이 인가되면 가감산기를 통해 특정 로오 라인과 인접한 위, 아래 워드 라인을 리프레쉬 하는 것이 "스마트 리프레쉬"이다.
메모리 장치(예를 들면, 디램 DRAM)의 스케일링(Scaling)이 진행됨에 따라, 특정 로오(Nth 라인)를 액세스할 때 그 주위의 로오(N+1 라인, N-1 라인)에 있는 데이터가 유실되는 로오 해머링(row hammering) 현상이 발생한다. 이를 해결하기 위해, 제 1레지스터부(114)는 액티브신호 ACT에 대응하여 입력되는 어드레스 ADD를 래치한다. 그리고, 로오 해머링을 방지하기 위해 리프레쉬신호 REF가 활성화되어 래치된 어드레스 REGA에 인접한 로오 라인의 리프레쉬 동작이 수행된다.
여기서, 리프레쉬의 동작 효율을 향상시키기 위해서는 제 1레지스터부(114)에 저장되는 어드레스 ADD를 랜덤하게 저장해야 한다. 예를 들어, 하나의 뱅크에 대하여 2개의 로오 어드레스를 액세스하는 경우, 2개의 로오 어드레스에 대해 모두 균일하게 스마트 리프레쉬 동작을 해주어야 로오 해머링 현상을 방지할 수 있다.
하지만, 하나의 제 1발진부(100)를 사용하는 경우 특정 주기를 갖는 발진신호 OSC를 출력한다. 이에 따라, 제 1레지스터부(114)에 저장된 어드레스 REGA가 랜덤하게 출력되는 것이 아니라, 어느 하나의 특정 어드레스만 동기되어 나머지 동기되지 않은 어드레스에 대해 로오 해머링 현상이 발생할 수 있다.
예를 들어, 발진신호 OSC에 대응하여 제 1어드레스 A와, 제 2어드레스 B가 액티브 된다고 가정한다. 그러면, 발진신호 OSC의 활성화 구간에서 리프레쉬가 수행되는 제 1어드레스 A와, 제 2어드레스 B를 래치하게 된다. 이러한 경우, 제 1어드레스 A와, 제 2어드레스 B 중 1개의 어드레스(예를 들면, 제 2어드레스 B)만 제 1레지스터부(114)에 래치되어 리프레쉬 동작이 수행된다.
만약, 제 1어드레스 A가 타겟 어드레스라고 가정한다. 그런데, 제 1어드레스 A를 선택하여 로오 해머 어드레스 RH_ADD로 출력해야 함에도 불구하고, 제 2어드레스 B만 선택되어 제 1어드레스 A를 선택할 수 있는 기회가 없다. 이에 따라, 제 1어드레스 A와, 제 2어드레스 B 중 나머지 1개의 제 1어드레스 A에 의한 로오 해머링을 피할 수 없다.
도 8은 제 1발진부(100)와, 제 2발진부(200)가 모두 동작하는 경우의 동작 타이밍도를 나타낸다.
제 1발진부(100)는 일정 주기를 갖는 발진신호 OSC를 생성한다. 제 1레지스터부(114)는 액티브신호 ACT와 발진신호 OSC가 모두 활성화되면 어드레스 ADD를 저장한다. 그리고, 어드레스 출력부(115)는 리프레쉬신호 REF의 활성화시 제 1레지스터부(114)에 저장된 어드레스를 로오 해머 어드레스 RG_ADD로 출력한다. 여기서, 발진신호 OSC의 주기는 tREFI 내에 포함되도록 설정하게 된다.
본 발명의 실시예에서는 도 8에서와 같이, 제 1발진부(100)와 서로 다른 주기를 갖는 제 2발진부(200)를 구비하여 좀 더 랜덤하게 어드레스를 래치할 수 있도록 제어한다. 즉, 선택부(300)는 제 1발진부(100)에 의해 제 1레지스터부(114)에 래치된 어드레스를 선택하여 출력하거나 제 2발진부(200)에 의해 제 2레지스터부(214)에 래치된 어드레스를 선택하여 출력한다.
이렇게 두 개의 소스신호를 이용하여 로오 해머 어드레스 RH_ADD를 생성하는 경우 액티브 동작시 어느 하나의 특정 어드레스만 동기되는 것이 아니라 다수의 어드레스가 랜덤하게 동기될 수 있다.
tREFI는 리프레쉬신호 REF가 활성화되는 간격(리프레쉬 동작 구간)을 나타낸다. 그리고, tRFC는 액티브 사이클이 시작될 수 있는데 걸리는 시간(리프레쉬 로오 사이클 타임), 즉, 리프레시 동작 동안 워드 라인을 활성화하고 프리차지시키는 최소의 시간을 나타낸다. 발진신호 L_OSC의 주기는 이 tRFC 시간 보다 길게 설정할 수 있다.
예를 들어, 발진신호 OSC와 발진신호 L_OSC에 동기하여 제 1어드레스 A와, 제 2어드레스 B가 액티브 된다고 가정한다. 그러면, 선택신호 SEL가 활성화되지 않은 구간에서는 발진신호 OSC에 동기하여 제 1어드레스 A가 선택된다.
그리고, 선택 인에이블신호 SEL_EN는 발진신호 L_OSC의 폴링 에지에 동기하여 로직 하이 레벨로 활성화된다. 선택신호 SEL는 선택 인에이블신호 SEL_EN의 인에이블에 시점에서 로직 하이 레벨로 활성화되고, 리프레쉬 리셋신호 REF_RST의 인에이블 시점에서 로직 로우 레벨로 비활성화된다.
또한, 선택신호 SEL가 활성화되면 발진신호 L_OSC에 동기하여 제 2어드레스 B가 선택된다. 이러한 경우 제 1어드레스 A와, 제 2어드레스 B가 모두 래치되어 리프레쉬 동작이 수행될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 리프레쉬 제어 장치의 구성도이다. 도 9의 실시예는 도 2의 실시예에 비해 제 2발진부(200_1)와 선택 제어부(400_1)의 구성이 상이하다.
제 2발진부(200_1)는 발진 중지신호 CUT_OSC에 의해 동작이 제어될 수 있다. 즉, 제 2발진부(200_1)는 발진 동작시 발진신호 L_OSC를 일정 주기로 생성한다. 그리고, 제 2발진부(200_1)는 발진 중지신호 CUT_OSC의 활성화시 발진 동작이 중지되어 발진신호 L_OSC가 더 이상 생성되지 않도록 한다. 그리고, 선택 제어부(400_1)는 발진 중지신호 CUT_OSC의 활성화시 선택신호 SEL가 강제적으로 비활성화된다.
도 9의 실시예에서 제 2발진부(200_1)와 선택 제어부(400_1)의 구성 이외의 다른 구성요소들은 도 2의 실시예와 동일하므로 그 상세한 설명은 생략하기로 한다.
도 10은 도 9의 제 2발진부(200_1)에 관한 상세 구성도이다.
제 2발진부(200_1)는 발진신호 생성부(201), 분주기(202) 및 조합부(206)를 포함한다.
여기서, 발진신호 생성부(201)는 일정 주기를 갖는 발진신호 OSC를 생성한다. 그리고, 제 분주기(202)는 발진신호 OSC를 분주하여 긴 주기를 갖는 신호를 생성한다.
이러한 분주기(202)는 복수의 카운터(203~205)를 포함한다. 각각의 카운터(203~205)는 발진신호 OSC를 카운팅하여 2배 주기, 4배 주기, 8배 주기 등을 갖는 신호를 생성한다.
그리고, 조합부(206)는 발진 중지신호 CUT_OSC와 분주기(202)의 출력신호를 조합하여 발진신호 L_OSC를 출력한다. 이러한 조합부(206)는 발진 중지신호 CUT_OSC와 분주기(202)의 출력신호를 노아 연산하는 노아게이트 NOR를 포함한다.
도 10의 실시예에서 발진 중지신호 CUT_OSC는 하이 펄스를 갖는 신호로 설명하였으나, 본 발명의 실시예는 이에 한정되는 것이 아니라 발진 중지신호 CUT_OSC가 랜덤한 주기를 갖는 펄스신호일 수도 있다.
도 11은 도 9의 선택 제어부(400_1)에 관한 상세 구성도이다.
선택 제어부(400_1)는 리셋신호 생성부(410_1)와, 인에이블신호 생성부(420_1) 및 선택신호 생성부(430_1)를 포함한다.
여기서, 리셋신호 생성부(410_1)는 리프레쉬신호 REF에 대응하여 리프레쉬 리셋신호 REF_RST를 생성한다. 그리고, 인에이블신호 생성부(420_1)는 발진신호 OSCb에 대응하여 선택 인에이블신호 SEL_EN를 생성한다. 그리고, 선택신호 생성부(430_1)는 리셋신호 RSTB, 리프레쉬 리셋신호 REF_RST, 선택 인에이블신호 SEL_EN 및 발진 중지신호 CUT_OSC에 대응하여 선택신호 SEL를 생성한다.
도 12는 도 9의 실시예에 따른 선택신호 생성부(430_1)에 관한 상세 회로도이다. 도 12의 실시예는 도 6의 실시예에 비해 발진 중지신호 CUT_OSC를 반전 구동하는 인버터 IV28를 더 포함한다.
선택신호 생성부(430_1)는 발진 중지신호 CUT_OSC의 활성화시 발진신호 L_OSC가 강제적으로 비활성화 상태가 된다. 그리고, 발진 중지신호 CUT_OSC에 의해 선택신호 SEL가 비활성화된다.
도 13은 도 9의 리프레쉬 제어 장치에 관한 동작 타이밍도이다.
도 13을 참조하면, 발진 중지신호 CUT_OSC가 인에이블 되는 시점에서 발진신호 L_OSC가 로직 로우 레벨로 비활성화된다. 그리고, 발진 중지신호 CUT_OSC가 디스에이블 되는 시점에서 선택신호 SEL가 활성화 상태가 된다. 그러면, 선택부(300)가 제 2레지스터부(214)의 출력을 선택하는 것이 아니라 제 1레지스터부(114)의 출력인 제 1어드레스 A를 선택하게 된다.
본 발명의 실시예가 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 실시예에 따른 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Claims (20)
- 제 1발진신호를 생성하는 제 1발진부;
상기 제 1발진신호와 주기가 상이한 제 2발진신호를 생성하는 제 2발진부;
상기 제 1발진신호에 대응하여 어드레스를 래치하고 리프레쉬신호의 활성화시 래치된 어드레스를 출력하는 제 1어드레스 제어부;
상기 제 2발진신호에 대응하여 상기 어드레스를 래치하고 상기 리프레쉬신호의 활성화시 래치된 어드레스를 출력하는 제 2어드레스 제어부; 및
선택신호에 대응하여 상기 제 1어드레스 제어부의 출력과 상기 제 2어드레스 제어부의 출력 중 어느 하나를 선택하여 로오 해머 어드레스로 출력하는 선택부를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서,
상기 제 2발진신호는 상기 제 1발진신호 보다 주기가 긴 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 제 1어드레스 제어부는
액티브신호와 상기 제 1발진신호를 조합하여 제 1인에이블신호를 출력하는 제 1인에이블 제어부;
상기 제 1인에이블신호에 대응하여 상기 어드레스가 선택적으로 입력되는 제 1어드레스 입력부;
상기 제 1어드레스 입력부의 출력을 저장하는 제 1레지스터부; 및
상기 리프레쉬신호의 활성화시 상기 제 1레지스터부의 어드레스를 출력하는 제 1어드레스 출력부를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제 3항에 있어서, 상기 제 1어드레스 제어부는
상기 제 1어드레스 입력부의 출력을 일정시간 래치하는 제 1래치부를 더 포함하는 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제 3항에 있어서, 상기 제 1인에이블 제어부는
상기 액티브신호와 상기 제 1발진신호가 모두 활성화된 경우 상기 제 1인에이블신호를 활성화시키는 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제 3항에 있어서, 상기 제 1어드레스 입력부는
상기 제 1인에이블신호의 활성화시 상기 어드레스가 입력되는 제 1전송게이트를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제 3항에 있어서, 상기 제 1어드레스 출력부는
상기 리프레쉬신호의 활성화시 상기 제 1레지스터부의 어드레스를 출력하는 제 2전송게이트를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 제 2어드레스 제어부는
액티브신호와 상기 제 2발진신호를 조합하여 제 2인에이블신호를 출력하는 제 2인에이블 제어부;
상기 제 2인에이블신호에 대응하여 상기 어드레스가 선택적으로 입력되는 제 2어드레스 입력부;
상기 제 2어드레스 입력부의 출력을 저장하는 제 2레지스터부; 및
상기 리프레쉬신호의 활성화시 상기 제 2레지스터부의 어드레스를 출력하는 제 2어드레스 출력부를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈제 8항에 있어서, 상기 제 2어드레스 제어부는
상기 제 2어드레스 입력부의 출력을 일정시간 래치하는 제 2래치부를 더 포함하는 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제 8항에 있어서, 상기 제 2인에이블 제어부는
상기 액티브신호와 상기 제 2발진신호가 모두 활성화된 경우 상기 제 2인에이블신호를 활성화시키는 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제 8항에 있어서, 상기 제 2인에이블 제어부는
상기 제 2발진신호를 반전하여 제 3발진신호를 출력하는 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제 8항에 있어서, 상기 제 2어드레스 입력부는
상기 제 2인에이블신호의 활성화시 상기 어드레스가 입력되는 제 3전송게이트를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제 8항에 있어서, 상기 제 2어드레스 출력부는
상기 리프레쉬신호의 활성화시 상기 제 2레지스터부의 어드레스를 출력하는 제 4전송게이트를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 제 2발진부는
발진 중지신호의 활성화시 상기 제 2발진신호를 비활성화시키는 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서,
상기 선택신호를 생성하는 선택 제어부를 더 포함하는 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈제 15항에 있어서, 상기 선택 제어부는
상기 리프레쉬신호에 대응하여 리프레쉬 리셋신호를 생성하는 리셋신호 생성부;
상기 제 2발진신호의 반전신호인 제 3발진신호에 대응하여 선택 인에이블신호를 생성하는 인에이블신호 생성부; 및
리셋신호의 활성화시 상기 선택 인에이블신호의 인에이블 시점에서 활성화되고 상기 리프레쉬 리셋신호의 인에이블 시점에서 비활성화되는 상기 선택신호를 출력하는 선택신호 생성부를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈제 16항에 있어서, 상기 리셋신호 생성부는
상기 리프레쉬신호를 일정시간 지연하는 제 1지연부; 및
상기 리프레쉬신호와 상기 제 1지연부의 출력을 조합하여 상기 리프레쉬 리셋신호를 출력하는 제 1조합부를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치. - ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈제 16항에 있어서, 상기 인에이블신호 생성부는
상기 제 3발진신호를 일정시간 지연하는 제 2지연부; 및
상기 제 3발진신호와 상기 제 2지연부의 출력을 조합하여 상기 선택 인에이블신호를 출력하는 제 2조합부를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치. - 삭제
- ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈제 16항에 있어서, 상기 선택신호 생성부는
발진 중지신호가 활성화되면 상기 선택신호를 활성화시키는 것을 특징으로 하는 리프레쉬 제어 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160123184A KR102600320B1 (ko) | 2016-09-26 | 2016-09-26 | 리프레쉬 제어 장치 |
| US15/496,207 US9928896B1 (en) | 2016-09-26 | 2017-04-25 | Refresh control device |
| CN201710785592.6A CN107871516B (zh) | 2016-09-26 | 2017-09-04 | 刷新控制器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160123184A KR102600320B1 (ko) | 2016-09-26 | 2016-09-26 | 리프레쉬 제어 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180033789A KR20180033789A (ko) | 2018-04-04 |
| KR102600320B1 true KR102600320B1 (ko) | 2023-11-10 |
Family
ID=61629840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160123184A KR102600320B1 (ko) | 2016-09-26 | 2016-09-26 | 리프레쉬 제어 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9928896B1 (ko) |
| KR (1) | KR102600320B1 (ko) |
| CN (1) | CN107871516B (ko) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9324398B2 (en) | 2013-02-04 | 2016-04-26 | Micron Technology, Inc. | Apparatuses and methods for targeted refreshing of memory |
| US9047978B2 (en) | 2013-08-26 | 2015-06-02 | Micron Technology, Inc. | Apparatuses and methods for selective row refreshes |
| JP2015219938A (ja) | 2014-05-21 | 2015-12-07 | マイクロン テクノロジー， インク． | 半導体装置 |
| US10490251B2 (en) | 2017-01-30 | 2019-11-26 | Micron Technology, Inc. | Apparatuses and methods for distributing row hammer refresh events across a memory device |
| US10672449B2 (en) * | 2017-10-20 | 2020-06-02 | Micron Technology, Inc. | Apparatus and methods for refreshing memory |
| US10580475B2 (en) | 2018-01-22 | 2020-03-03 | Micron Technology, Inc. | Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device |
| WO2019222960A1 (en) * | 2018-05-24 | 2019-11-28 | Micron Technology, Inc. | Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling |
| US11152050B2 (en) | 2018-06-19 | 2021-10-19 | Micron Technology, Inc. | Apparatuses and methods for multiple row hammer refresh address sequences |
| US10573370B2 (en) | 2018-07-02 | 2020-02-25 | Micron Technology, Inc. | Apparatus and methods for triggering row hammer address sampling |
| US10685696B2 (en) | 2018-10-31 | 2020-06-16 | Micron Technology, Inc. | Apparatuses and methods for access based refresh timing |
| CN113168861B (zh) | 2018-12-03 | 2024-05-14 | 美光科技公司 | 执行行锤刷新操作的半导体装置 |
| CN117198356A (zh) | 2018-12-21 | 2023-12-08 | 美光科技公司 | 用于目标刷新操作的时序交错的设备和方法 |
| US10957377B2 (en) | 2018-12-26 | 2021-03-23 | Micron Technology, Inc. | Apparatuses and methods for distributed targeted refresh operations |
| US10770127B2 (en) | 2019-02-06 | 2020-09-08 | Micron Technology, Inc. | Apparatuses and methods for managing row access counts |
| US11615831B2 (en) | 2019-02-26 | 2023-03-28 | Micron Technology, Inc. | Apparatuses and methods for memory mat refresh sequencing |
| US11043254B2 (en) | 2019-03-19 | 2021-06-22 | Micron Technology, Inc. | Semiconductor device having cam that stores address signals |
| US11227649B2 (en) | 2019-04-04 | 2022-01-18 | Micron Technology, Inc. | Apparatuses and methods for staggered timing of targeted refresh operations |
| US11264096B2 (en) | 2019-05-14 | 2022-03-01 | Micron Technology, Inc. | Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits |
| US11158364B2 (en) | 2019-05-31 | 2021-10-26 | Micron Technology, Inc. | Apparatuses and methods for tracking victim rows |
| US11069393B2 (en) | 2019-06-04 | 2021-07-20 | Micron Technology, Inc. | Apparatuses and methods for controlling steal rates |
| US10978132B2 (en) | 2019-06-05 | 2021-04-13 | Micron Technology, Inc. | Apparatuses and methods for staggered timing of skipped refresh operations |
| US11158373B2 (en) | 2019-06-11 | 2021-10-26 | Micron Technology, Inc. | Apparatuses, systems, and methods for determining extremum numerical values |
| US10832792B1 (en) | 2019-07-01 | 2020-11-10 | Micron Technology, Inc. | Apparatuses and methods for adjusting victim data |
| US11139015B2 (en) | 2019-07-01 | 2021-10-05 | Micron Technology, Inc. | Apparatuses and methods for monitoring word line accesses |
| US11386946B2 (en) | 2019-07-16 | 2022-07-12 | Micron Technology, Inc. | Apparatuses and methods for tracking row accesses |
| US10943636B1 (en) | 2019-08-20 | 2021-03-09 | Micron Technology, Inc. | Apparatuses and methods for analog row access tracking |
| US10964378B2 (en) | 2019-08-22 | 2021-03-30 | Micron Technology, Inc. | Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation |
| US11200942B2 (en) | 2019-08-23 | 2021-12-14 | Micron Technology, Inc. | Apparatuses and methods for lossy row access counting |
| US11302374B2 (en) | 2019-08-23 | 2022-04-12 | Micron Technology, Inc. | Apparatuses and methods for dynamic refresh allocation |
| US11302377B2 (en) | 2019-10-16 | 2022-04-12 | Micron Technology, Inc. | Apparatuses and methods for dynamic targeted refresh steals |
| US11309010B2 (en) | 2020-08-14 | 2022-04-19 | Micron Technology, Inc. | Apparatuses, systems, and methods for memory directed access pause |
| US11348631B2 (en) | 2020-08-19 | 2022-05-31 | Micron Technology, Inc. | Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed |
| US11380382B2 (en) | 2020-08-19 | 2022-07-05 | Micron Technology, Inc. | Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit |
| US11222682B1 (en) | 2020-08-31 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for providing refresh addresses |
| US11557331B2 (en) | 2020-09-23 | 2023-01-17 | Micron Technology, Inc. | Apparatuses and methods for controlling refresh operations |
| US11222686B1 (en) | 2020-11-12 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for controlling refresh timing |
| US11462291B2 (en) | 2020-11-23 | 2022-10-04 | Micron Technology, Inc. | Apparatuses and methods for tracking word line accesses |
| US11264079B1 (en) | 2020-12-18 | 2022-03-01 | Micron Technology, Inc. | Apparatuses and methods for row hammer based cache lockdown |
| US11482275B2 (en) | 2021-01-20 | 2022-10-25 | Micron Technology, Inc. | Apparatuses and methods for dynamically allocated aggressor detection |
| US11600314B2 (en) | 2021-03-15 | 2023-03-07 | Micron Technology, Inc. | Apparatuses and methods for sketch circuits for refresh binning |
| US11664063B2 (en) | 2021-08-12 | 2023-05-30 | Micron Technology, Inc. | Apparatuses and methods for countering memory attacks |
| US11688451B2 (en) | 2021-11-29 | 2023-06-27 | Micron Technology, Inc. | Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950010624B1 (ko) * | 1993-07-14 | 1995-09-20 | 삼성전자주식회사 | 반도체 메모리장치의 셀프리프레시 주기조절회로 |
| US6882215B1 (en) * | 1994-01-21 | 2005-04-19 | Samsung Electronics Co., Ltd. | Substrate bias generator in semiconductor memory device |
| JPH08241586A (ja) * | 1995-03-03 | 1996-09-17 | Fuji Electric Co Ltd | Ｄｒａｍ制御装置 |
| JPH10283774A (ja) * | 1997-04-07 | 1998-10-23 | Mitsubishi Electric Corp | 時計内蔵型半導体集積回路装置 |
| JPH1139862A (ja) * | 1997-07-16 | 1999-02-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6618314B1 (en) * | 2002-03-04 | 2003-09-09 | Cypress Semiconductor Corp. | Method and architecture for reducing the power consumption for memory devices in refresh operations |
| KR100537200B1 (ko) * | 2004-06-30 | 2005-12-16 | 주식회사 하이닉스반도체 | 퓨즈 박스 및 이를 구비한 반도체 메모리 소자 및 그 세팅방법 |
| KR100714308B1 (ko) * | 2005-08-10 | 2007-05-02 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 리프레쉬 클럭신호발생기 |
| JP4912718B2 (ja) * | 2006-03-30 | 2012-04-11 | 富士通セミコンダクター株式会社 | ダイナミック型半導体メモリ |
| US9064603B1 (en) * | 2012-11-28 | 2015-06-23 | Samsung Electronics Co., Ltd. | Semiconductor memory device and memory system including the same |
| KR102128475B1 (ko) | 2014-03-27 | 2020-07-01 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
| KR20160056056A (ko) | 2014-11-11 | 2016-05-19 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
-
2016
- 2016-09-26 KR KR1020160123184A patent/KR102600320B1/ko active IP Right Grant
-
2017
- 2017-04-25 US US15/496,207 patent/US9928896B1/en active Active
- 2017-09-04 CN CN201710785592.6A patent/CN107871516B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107871516B (zh) | 2021-01-15 |
| CN107871516A (zh) | 2018-04-03 |
| US9928896B1 (en) | 2018-03-27 |
| KR20180033789A (ko) | 2018-04-04 |
| US20180090199A1 (en) | 2018-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102600320B1 (ko) | 리프레쉬 제어 장치 | |
| US9691466B1 (en) | Memory device including refresh controller | |
| US10755763B2 (en) | Apparatuses and methods for detection refresh starvation of a memory | |
| CN112106138B (zh) | 用于行锤击刷新采样的纯时间自适应采样的设备和方法 | |
| KR102433093B1 (ko) | 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치 | |
| US11315619B2 (en) | Apparatuses and methods for distributing row hammer refresh events across a memory device | |
| KR102468728B1 (ko) | 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법 | |
| KR102455027B1 (ko) | 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치 | |
| KR102441031B1 (ko) | 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치 | |
| US9047978B2 (en) | Apparatuses and methods for selective row refreshes | |
| US9548099B2 (en) | Memory device with advanced refresh scheme | |
| US8780652B2 (en) | Signal tracking in write operations of memory cells | |
| US7180809B2 (en) | Refresh control circuit of pseudo SRAM | |
| CN111816230B (zh) | 半导体存储器件及其操作方法 | |
| KR20150080261A (ko) | 액티브 제어 장치 및 이를 포함하는 반도체 장치 | |
| JP2013097853A (ja) | セルフリフレッシュパルス生成回路 | |
| US9472260B1 (en) | Semiconductor memory device | |
| KR102469113B1 (ko) | 메모리 및 메모리의 리프레시 동작 방법 | |
| KR20160094686A (ko) | 반도체 장치 및 그의 구동방법 | |
| KR102293246B1 (ko) | 셀프 리프레쉬 제어 장치 | |
| KR101046241B1 (ko) | 리프레시 주기 신호 생성 회로 및 이를 이용한 반도체 집적회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |