JP6281030B1 - 半導体記憶装置 - Google Patents

Abstract

ＤＲＡＭなどの半導体記憶装置において、ロウハンマー問題を解決するために、半導体記憶装置に対するアクティブコマンドの発行時におけるターゲットアドレスもしくはそのターゲットアドレスでメモリセルのデータに対して影響を受けるビクティムセルのロウアドレスを、所定のロウアドレスラッチ方法によりビクティムアドレスとしてラッチし、当該ビクティムアドレスを有するビクティムセルに対して、リフレッシュコマンドの発行時に所定のリフレッシュ方法でリフレッシュするロウ制御回路を備える。

Description

本発明は、例えばダイナミックアクセスメモリ（以下、ＤＲＡＭという）などの、半導体集積回路等で構成された半導体記憶装置に関する。本発明は特に、同一のワード線（ＷＬ）を複数回選択するときに隣接するワード線につながるメモリセルの電荷が抜け読み出し不良を起こす（ディスターブ又はロスする）症状（ロウハンマー（Ｒｏｗ Ｈａｍｍｅｒ（ＲＨ））不良といい、その問題をロウハンマー問題という）に対して、オートリフレッシュコマンド時に対象となりうるワード線（ＷＬ）のリフレッシュ（Ｒｅｆ）を実施することで不良の発現を防止することに関する。

代表的な半導体メモリデバイスであるＤＲＡＭは、セルキャパシタに蓄積された電荷によって情報を記憶するため、定期的にリフレッシュ動作を行わなければ情報が消失してしまう。このため、ＤＲＡＭを制御する制御回路からは、リフレッシュ動作を指示するリフレッシュコマンドが定期的に発行される（特許文献１参照）。リフレッシュコマンドは、１リフレッシュ周期（例えば６４ｍｓ）の期間に全てのワード線が必ず１回リフレッシュされる頻度で制御回路から発行される。

特開２０１１−２５８２５９号公報 特開２０１６−０１８５７８号公報 特開２０１１−０５１４８９号公報 特開２０１２−０３８４００号公報

しかしながら、メモリセルへのアクセス履歴によっては、所定のメモリセルの情報保持特性が低下することがあった。そして、所定のメモリセルの情報保持時間が１リフレッシュ周期未満に低下すると、１リフレッシュ周期の期間に全てのワード線が１回リフレッシュされる頻度でリフレッシュコマンドを発行しても、一部の情報が失われるおそれがあった。

この問題点を解決するために、例えば特許文献２、３では、それぞれ各ワード線にアクセス回数をカウントする機構を備え、規定数を超えたときに隣接するワード線をリフレッシュする方法が開示されている。この方法では、各ワード線それぞれにカウンタ回路が必要となり回路規模が大きくなることが課題であった。例えば、仮に３８ｎｍルールのＤＲＡＭプロセスの周辺基準で８１９２ＷＬ×６４Ｋ回の回数をカウントする記憶素子をＳＲＡＭで準備した場合、ＳＲＡＭのコアの部分だけで７３０μｍ×５２０μｍ程度のスペースが必要となる。これに加えて、制御用周辺回路も必要となるため膨大な領域が必要となり、チップサイズの増加は必須であった。

本発明の目的は以上の問題点を解決し、アクセス履歴により情報保持特性の低下したメモリセルのリフレッシュ不良を防止することができる半導体記憶装置を提供する。

本発明の一態様にかかる半導体記憶装置は、半導体記憶装置に対するアクティブコマンドの発行時におけるターゲットアドレスもしくはそのターゲットアドレスでメモリセルのデータに対して影響を受けるビクティムセルのロウアドレスを、所定のロウアドレスラッチ方法によりビクティムアドレスとしてラッチし、当該ビクティムアドレスを有するビクティムセルに対して、リフレッシュコマンドの発行時に所定のリフレッシュ方法でリフレッシュするロウ制御回路を備えたことを特徴とする。

本発明に係る半導体記憶装置によれば、従来技術に比較して大幅な回路の増加を伴うことなく、先行特許と同等のリフレッシュ不良を防止できる。

本発明の一実施形態にかかるＤＲＡＭチップ１とその周辺回路を含むデータ処理装置の構成例を示すブロック図である。 図１のＤＲＡＭにおいて不良確率の計算結果を示す表である。 図１のＤＲＡＭにおいて、全体のアドレス計数値に対する他のアドレス計数値の比率に対する不良確率を示すグラフである。 図１のＤＲＡＭにおいて、１リフレッシュ周期の図式構成例を示す図である。 図１のＤＲＡＭにおいて、１リフレッシュ周期の別の図式構成例を示す図である。 図１のＤＲＡＭにおいて、１０年間のはずれ確率の計算結果を示す表である。 実施形態１にかかるＤＲＡＭのロウ制御回路１０の一部の構成例を示すブロック図である。 図７のロウ制御回路１０の構成例を示すブロック図である。 図８のビクティムアドレス計算回路５３の構成例を示すブロック図である。 図９のビクティムアドレス計算回路５３の動作を示す真理値表である。 実施形態１にかかるロウ制御回路１０の動作を示すタイミングチャートである。 図１のＤＲＡＭにおいて、ロウアクティブ及びプリチャージコマンドＲＡＰＲＥＣＣの第１の動作例を示すタイミングチャートである。 図１のＤＲＡＭにおいて、ロウアクティブ及びプリチャージコマンドＲＡＰＲＥＣＣの第２の動作例を示すタイミングチャートである。 図１のＤＲＡＭにおいて、ロウアクティブ及びプリチャージコマンドＲＡＰＲＥＣＣの第３の動作例を示すタイミングチャートである。 図１のＤＲＡＭにおいて、ロウアクティブ及びプリチャージコマンドＲＡＰＲＥＣＣの第４の動作例を示すタイミングチャートである。 実施形態１にかかるロウ制御回路１０の動作例を示すタイミングチャートである。 実施形態２にかかるＤＲＡＭのロウ制御回路１０Ａの一部の構成例を示すブロック図である。 実施形態３にかかるＤＲＡＭのロウ制御回路１０Ｂの一部の構成例を示すブロック図である。 実施形態４にかかるＤＲＡＭのロウ制御回路１０Ｃの一部の構成例を示すブロック図である。 実施形態５にかかるＤＲＡＭのロウ制御回路１０Ｄの一部の構成例を示すブロック図である。 実施形態６にかかるＤＲＡＭのロウ制御回路１０Ｅの一部の構成例を示すブロック図である。 実施形態７にかかるＤＲＡＭのロウ制御回路１０Ｆの一部の構成例を示すブロック図である。 実施形態８にかかるＤＲＡＭのロウ制御回路１０Ｇの一部の構成例を示すブロック図である。 実施形態９にかかるＤＲＡＭのロウ制御回路１０Ｈの一部の構成例を示すブロック図である。 実施形態１０にかかるＤＲＡＭのロウ制御回路１０Ｉの一部の構成例を示すブロック図である。 実施形態１１にかかるＤＲＡＭのロウ制御回路１０Ｊの一部の構成例を示すブロック図である。 実施形態１２にかかるＤＲＡＭのロウ制御回路１０Ｋの一部の構成例を示すブロック図である。 実施形態４にかかるロウ制御回路１０Ｃにおいて、タイマ信号が出力された後にアクティブコマンドを取り込みラッチし、次のオートリフレッシュまでラッチし続ける場合において、タイマ周期が所定値よりも短い場合の動作例を示すタイミングチャートである。 実施形態４にかかるロウ制御回路１０Ｃにおいて、タイマ信号が出力された後にアクティブコマンドを取り込みラッチし、次のオートリフレッシュまでラッチし続ける場合において、タイマ周期が所定値よりも長い場合の動作例を示すタイミングチャートである。 実施形態４にかかるロウ制御回路１０Ｃにおいて、タイマ信号が出力された後に最初のアクティブコマンドを取り込みラッチする動作を常時続ける場合において、タイマ周期が所定値よりも短い場合の動作例を示すタイミングチャートである。 実施形態４にかかるロウ制御回路１０Ｃにおいて、タイマ信号が出力された後に最初のアクティブコマンドを取り込みラッチする動作を常時続ける場合において、タイマ周期が所定値よりも長い場合の動作例を示すタイミングチャートである。 実施形態４にかかるロウ制御回路１０Ｃにおいて、アドレス取込周期がオートリフレッシュ周期よりも短い場合でオートリフレッシュコマンドの後１回目のトリガ信号が有効である場合の動作例を示すタイミングチャートである。 実施形態４にかかるロウ制御回路１０Ｃにおいて、アドレス取込周期がオートリフレッシュ周期よりも短い場合でオートリフレッシュコマンドの直前までトリガ信号が有効である場合の動作例を示すタイミングチャートである。 実施形態５にかかるロウ制御回路１０Ｄにおいて、アドレス取込周期がビクティムリフレッシュ周期よりも短い場合でオートリフレッシュコマンドの後１回目のトリガ信号が有効である場合の動作例を示すタイミングチャートである。 実施形態５にかかるロウ制御回路１０Ｄにおいて、アドレス取込周期がビクティムリフレッシュ周期よりも短い場合でオートリフレッシュコマンドの直前までトリガ信号が有効である場合の動作例を示すタイミングチャートである。 実施形態６〜８にかかるロウ制御回路１０Ｅ，１０Ｆ，１０Ｇにおいて、ビクティムリフレッシュイネーブル時における動作例を示すタイミングチャートである。 実施形態６〜８にかかるロウ制御回路１０Ｅ，１０Ｆ，１０Ｇにおいて、ビクティムリフレッシュディスエーブル時における動作例を示すタイミングチャートである。 実施形態９にかかるロウ制御回路１０Ｈにおける第１の動作例を示すタイミングチャートである。 実施形態９にかかるロウ制御回路１０Ｈにおける第２の動作例を示すタイミングチャートである。 実施形態１０〜１２にかかるロウ制御回路１０Ｉ，１０Ｊ，１０Ｋにおける第１の動作例を示すタイミングチャートである。 実施形態１０〜１２にかかるロウ制御回路１０Ｉ，１０Ｊ，１０Ｋにおける第２の動作例を示すタイミングチャートである。 実施形態１０〜１２にかかるロウ制御回路１０Ｉ，１０Ｊ，１０Ｋにおける第３の動作例を示すタイミングチャートである。 実施形態４にかかるロウ制御回路１０Ｃにおいて、タイマ信号が出力された後、最初のアクティブコマンドを取り込みラッチした後、次のオートリフレッシュでロウアドレスをラッチし続ける場合の動作例を示すタイミングチャートである。 実施形態４にかかるロウ制御回路１０Ｃにおいて、タイマ信号が出力された後、最初のアクティブコマンドを取り込みラッチする動作を常時続ける場合の動作例を示すタイミングチャートである。 実施形態４にかかるロウ制御回路１０Ｃにおいて、タイマ信号が出力された後、最初のアクティブコマンドを取り込みラッチし続ける動作期間Ｔ１１と、タイマ信号が出力された後、最初のアクティブコマンドを取り込みラッチする動作を常時続ける動作期間Ｔ１２とを交互に実行するときの動作例を示すタイミングチャートである。 実施形態１３にかかるロウ制御回路１０Ｌの一部の構成例を示すブロック図である。 実施形態１４にかかるロウ制御回路１０Ｍの一部の構成例を示すブロック図である。 実施形態１４にかかるロウ制御回路１０Ｍの構成例を示すブロック図である。 実施形態１５にかかるロウ制御回路１０Ｎの一部の構成例を示すブロック図である。 実施形態１５にかかるロウ制御回路１０Ｎの構成例を示すブロック図である。 実施形態１６にかかるロウ制御回路１０Ｏの構成例を示すブロック図である。 実施形態１７にかかるロウ制御回路１０Ｐの構成例を示すブロック図である。 実施形態１８にかかるロウ制御回路１０Ｑの構成例を示すブロック図である。 実施形態１９にかかるロウ制御回路１０Ｒの構成例を示すブロック図である。 実施形態１５〜１７にかかるロウ制御回路１０Ｎ，１０Ｏ，１０Ｐにおいて、リフレッシュの動作例を示すタイミングチャートである。 実施形態１５〜１７にかかるロウ制御回路１０Ｎ，１０Ｏ，１０Ｐにおいて、４Ｋ回のリフレッシュの動作例を示すタイミングチャートである。 実施形態１５〜１７にかかるロウ制御回路１０Ｎ，１０Ｏ，１０Ｐにおいて、４Ｋ回のリフレッシュを用いたビクティムリフレッシュの動作例を示すタイミングチャートである。 実施形態１５〜１７にかかるロウ制御回路１０Ｎ，１０Ｏ，１０Ｐにおいて、４Ｋ回のリフレッシュを用いたビクティムリフレッシュにおけるアドレス制御の動作例を示すタイミングチャートである。 実施形態１５〜１７にかかるロウ制御回路１０Ｎ，１０Ｏ，１０Ｐにおいて、格納されるロウアドレス（最後のロウ活性）を示すための動作例を示すタイミングチャートである。 実施形態１４にかかるロウ制御回路１０Ｎにおいて、（８Ｋ＋１）回のリフレッシュの動作例を示すタイミングチャートである。 実施形態１５にかかるロウ制御回路１０Ｎにおいて、リフレッシュ動作時のバンク制御による電力分散にかかる第１の動作例を示すタイミングチャートである。 実施形態１５にかかるロウ制御回路１０Ｎにおいて、リフレッシュ動作時のバンク制御による電力分散にかかる第２の動作例を示すタイミングチャートである。 実施形態１５にかかるロウ制御回路１０Ｎにおいて、ビクティムリフレッシュを取り入れたリフレッシュ時のバンク制御にかかる第１の動作例を示すタイミングチャートである。 実施形態１５にかかるロウ制御回路１０Ｎにおいて、ビクティムリフレッシュを取り入れたリフレッシュ時のバンク制御にかかる第２の動作例を示すタイミングチャートである。 実施形態１及び２にかかるロウ制御回路１０，１０Ａにおいて、リフレッシュコマンドの発行直前でアクティブコマンドに基づいて取り込んだアドレスがビクティムリフレッシュ用ビクティムアドレスとなる場合の動作例を示すタイミングチャートである。 実施形態２にかかるロウ制御回路１０Ａにおいて、リフレッシュコマンドの発行直後のアクティブコマンドに基づいて取り込んだアドレスがビクティムリフレッシュ用アドレスになる場合の動作例を示すタイミングチャートである。 実施形態２にかかるロウ制御回路１０Ａにおいて、リフレッシュコマンドの発行後、所定回数（例えば２回）のアクティブコマンドに基づいて取り込んだアドレスがビクティムリフレッシュ用アドレスになる場合の動作例を示すタイミングチャートである。 実施形態４にかかるロウ制御回路１０Ｃにおいて、タイマ周期から演算された結果で発生するパルスを受信し、その後に来るアクティブコマンドでビクティムリフレッシュ用アドレスをラッチし、オートリフレッシュコマンドのタイミングまで当該アドレスをラッチする場合の動作例を示すタイミングチャートである。 実施形態１、６、７、８にかかるロウ制御回路１０，１０Ｅ，１０Ｆ，１０Ｇにおいて、タイマ周期から演算された結果で発生するパルスを受信し、その後に来るアクティブコマンドに基づいてビクティムリフレッシュ用アドレスをラッチし、ビクティムリフレッシュを実行した後のアクティブコマンドのタイミングまでラッチする場合の動作例を示すタイミングチャートである。 実施形態９にかかるロウ制御回路１０Ｈにおいて、テストモード等によりＡｕｔｏＲｅｆ／ＶｉｃｔｉｍＲｅｆ切替信号が常にビクティムリフレッシュを選択している場合の動作例を示すタイミングチャートである。 実施形態１にかかるロウ制御回路１０において、タイマ周期が例えば温度変化、電圧の変化もしくはタイマ内部のカウンタ等により自動的に変動する場合の動作例を示すタイミングチャートである。 実施形態４にかかるロウ制御回路１０Ｃにおいて、オートリフレッシュ毎にラッチしたビクティムアドレスの保持方法を切り替える場合の動作例を示すタイミングチャートである。 実施形態１３にかかるロウ制御回路１０Ｌにおいて、連続的なリフレッシュ時に順次ビクティムリフレッシュを実行する場合の動作例を示すタイミングチャートである。

本発明の実施形態について以下に説明する。なお、図面において、同様の構成要素については同一の符号を付して、詳細説明を省略する。

図１は本発明の一実施形態にかかるＤＲＡＭチップ１とその周辺回路を含むデータ処理装置の構成例を示すブロック図である。図１のデータ処理装置は、ＤＲＡＭチップ１、メモリコントローラ１０１、及びプロセッサ１０２を備える。

ＤＲＡＭチップ１は、メモリセルアレイ２、ロウ制御回路１０、内部信号発生回路１１、データ処理回路１２、データ入出力回路１３、内部データバス１４，１５、及び外部データ入出力ピン１６を備える。ここで、メモリセルアレイ２は、複数のメモリセル６、複数のビット線７、センスアンプ回路４、複数のワード線８、複数のコラム選択線９、ワード線デコード回路３、及びコラム選択線デコード回路５を備える。

メモリコントローラ１０１は、プロセッサ１０２の制御下で、ＤＲＡＭチップ１にコマンド、アドレス、及びクロックを送信し、ＤＲＡＭチップ１との間でデータ信号を送受信する。内部信号発生回路１１はメモリコントローラ１０１からのコマンド等を内部コマンド等の内部信号に変換して発生してロウ制御回路１０に出力し、データ制御用クロックをデータ処理回路１２に出力する。ロウ制御回路１０は、変換された内部信号に基づいてコラム制御信号をコラム選択線デコード回路５に出力するとともに、ロウ制御信号（ロウアドレス）を発生してワード線デコード回路３に出力する。

複数のメモリセル６は、互いに直交する複数のビット線７及び複数のワード線８に沿って格子形状で配列される。各ワード線８に沿って配列された各メモリセル６は、ワード線８の活性又は非活性の状態に応じて動作するスイッチング素子によって、各ビット線７にそれぞれ接続又は切断される。センスアンプ回路４は、複数のビット線７にそれぞれ接続された複数のセンスアンプを含む。複数のコラム選択線９は、センスアンプ回路４内の複数のセンスアンプのうちの１つを選択する。ワード線デコード回路３は、ロウ制御回路１０から送られるアドレスをワード線の位置にデコードして、複数のワード線８のうちの１つ又は複数を選択する。コラム選択線デコード回路５は、ロウ制御回路１０から送られるアドレスをコラム選択線９の位置にデコードして、複数のコラム選択線９のうちの１つ又は複数を選択する。なお、図１では、図示の簡単化のために、１つのメモリセル６、１本のビット線７、１本のワード線８、及び１本のコラム選択線９のみを示す。

データ入出力回路１３は、外部データ入出力ピン１６を介してメモリコントローラ１０１との間でデータ信号を送受信し、さらに、内部データバス１５、データ処理回路１２、及び内部データバス１４を介して、センスアンプ回路４内の各センスアンプとの間でデータ信号を送受信する。

以上のように構成されたＤＲＡＭチップ１及びその周辺回路において、データを格納するメモリセル６の少量の電荷は、ロウアクセスによりワード線８が活性されることで、ビット線７に接続され、プリチャージ信号ＰＲＥに基づいてビット線７がプリチャージされデータの電荷に対応するセンス電圧が読み出されてセンスアンプ回路４に伝送された後、論理的な１もしくは０に増幅される。その後、コラムアクセスによりコラム選択線９が活性されることで、ロウアクセスで活性されたデータを蓄えるセンスアンプ回路４の一部が選択され、データ処理回路１２、データ入出力回路１３及び外部データ入出力ピン１６を通して外部回路のメモリコントローラ１０１に読み出される。また逆に、外部のデータはコラム選択線９で指定されたセンスアンプ回路４に書き込まれ、ワード線８が活性されたメモリセル６に対してビット線７を通じて格納される。なお、メモリセル６へ格納されたデータは時間と共に揮発するため、定期的にリフレッシュ（Ｒｅｆ）と呼ばれる動作で揮発した量のデータを補う必要がある。通常のワード線活性時に必要とされるアドレスは、図１のロウ制御回路１０にて発生され、またリフレッシュされるべきアドレスはリフレッシュコントローラ１０（図７）より発生され、メモリセルアレイ２へと供給される。リフレッシュ動作はＤＲＡＭチップ１内のすべてのワード線８が既定の時間内に規定の間隔で行われる必要がある。

以上のように構成された実施形態にかかるＤＲＡＭチップ１において、ロウ制御回路１０は、以下の構成を有することを特徴としている。
（１）オートリフレッシュカウンタ３６（図７）を含み、オートリフレッシュコマンドの発行時に当該オートリフレッシュカウンタ３６の計数値に従って、ＤＲＡＭチップ１に対してリフレッシュを実行する。
（２）オートリフレッシュ入る前のアクティブコマンド（ＡＣＴコマンド）を受信したときのロウアドレスを、アドレスバッファ３２からスイッチ３３、ラッチ３４及びスイッチ３８を介してラッチ３９（図７）においてラッチし、アクティブコマンドの発行時にラッチしたロウアドレスにより格納データに対して影響を受ける（データのディスターブ又はロスを受ける）メモリセル６（以下、ビクティムセルという）に対して、オートリフレッシュコマンドの発行時にオートリフレッシュカウンタのアドレスのリフレッシュ動作の後、もしくはその代わりにリフレッシュを実行する回路を備え、ビクティムセルをリフレッシュ動作させることでリフレッシュ不良の出現を抑える。

すなわち、本実施形態にかかるＤＲＡＭチップ１では、特許文献２，３のようにアクセスした各ワード線毎にアクセス回数をカウントすることをやめ、オートリフレッシュコマンドから次のオートリフレッシュコマンドが入るまでの期間にあるアクティブコマンドで選択されたあるワード線８により各データに対する影響を受けるワード線８に対して追加のリフレッシュを行うことを特徴としている。あるアクティブコマンド時のロウアドレスを少なくとも１つラッチすればよいので、増加する構成要素は非常に少なくチップサイズへの影響はほとんどない。

まず、本発明の実施形態にかかる基本的な概念について以下、説明する。

（１）オートリフレッシュに入る前に、メモリコントローラ１０１から入力されるアクティブコマンドの発行時のロウアドレス（データを書き込み又は読み出しするロウアドレスであり、「ターゲットアドレス」ともいう）を、アドレスバッファ３２からスイッチ３３、ラッチ３４及びスイッチ３８を介してラッチ３９（図７）においてラッチしておく。
（２）オートリフレッシュコマンドの発行時に、オートリフレッシュの対象ロウアドレスとは別に上記ラッチ３９にラッチしたロウアドレス（被害者のアドレスという意味で、「ビクティムアドレス」という）で影響を受けるビクティムセルに対してリフレッシュ（以下、ビクティムリフレッシュという）を実行する。
（３）ラッチ３９にラッチされたロウアドレスが何度も選択され不具合を引き起こす可能性のあるビクティムアドレスであれば、ビクティムセルに対するリフレッシュがこの時点で完了し誤動作を防止することができる。
（４）ここで、ラッチ３９にラッチされたロウアドレスが対象のビクティムアドレスでない場合、この時点ではビクティムセルに対するリフレッシュは完了していない。
（５）不良が引き起こるまでにこのサイクルは何度も来るのでその都度このビクティムセルに対するリフレッシュの機会が訪れる。このため確率的にこの方法でほぼ１００％このビクティムセルのリフレッシュは実行され、不具合は回避することが可能となる。

実際にこの不具合が発生する確率（不良が引き起こされる回数まで同じロウアドレスが選択され、その間上記のシーケンスで一度もこのアドレスがラッチされない確率）を以下の計算例において求める。

計算例１．
設定条件は以下の通りである。
（１）複数回選択されるアドレスの選択回数上限（ＲＨ許容回数）＝１００Ｋ回；
（２）オートリフレッシュ周期ｔ_ＲＥＦＩ＝７．８μｓ；
（３）オートリフレッシュ時間ｔ_ＲＦＣ＝３００ｎｓ；
（４）アクティブコマンド間隔ｔＲＣｍｉｎ＝４５ｎｓ。

当該設定条件の場合において、１オートリフレッシュ周期ｔ_ＲＥＦＩの中に入れられるアクティブコマンドの数Ｎは次式で表される。

Ｎ＝（７．８μｓ−３００ｎｓ）／４５ｎｓ＝１６７回

このとき、すべてのアクティブコマンドにおける入力アドレスが同じ場合、このサイクルにおけるラッチアドレスが違うものになる確率は０％となる。このとき、上限に達するまでに訪れるビクティムリフレッシュの機会Ａ（回数）は次式で表される。

Ａ＝１００Ｋ／１６７＝５９８．８

従って、全体の不良確率は０^{５９８．８}＝０％となる。

計算例２．
１アドレスのみ異なる場合、このサイクルにおけるラッチアドレスが違うものになる確率Ｂは次式で表される。

Ｂ＝１／１６７

このとき、選択回数上限（ＲＨ許容回数）に達するまでに訪れるビクティムリフレッシュの機会Ａ（回数）は次式で表される。

Ａ＝１００Ｋ／（１６７−１）＝６０２．４

従って、全体の不良確率は次式で表される。

（１／１６７）^{６０２．４}＝０％

計算例３．
複数Ｋａ個のアドレスのみ異なる場合、このサイクルにおけるラッチアドレスが違うものになる確率は全体のアクティブコマンド回数Ｎから１を引いたものと、Ｋａ個から１個引いたもの（すでに抽選で異なるアドレスを選んだ状態）の組み合わせ数で求められるので、_Ｎ−１Ｃ_Ｋａ−１通りある。ここで、全体の組み合わせは、_ＮＣ_Ｋａ通りである。

従って、１オートリフレッシュ周期ｔ_ＲＥＦＩ中の異なるアドレスを選択する確率Ｂは次式で表される。

Ｂ＝（_Ｎ−１Ｃ_Ｋａ−１）／（_ＮＣ_Ｋａ）

Ｋａ個の異なるアドレスがあるときの複数回選択されるアドレスがその選択回数上限（ＲＨ許容回数）に到達するまでに来るオートリフレッシュの回数Ａは次式で表される。

Ａ
＝（ＲＨ許容回数）／（Ｎ−Ｋａ）
＝１０００００／（１６７−Ｋａ）

全体の確率Ｂは次式で表される。

Ｂ^Ａ
＝（（_Ｎ−１Ｃ_Ｋａ−１）／（_ＮＣ_Ｋａ））^{１０００００／（１６７−Ｋａ）}

この式により求められる確率を図２及び３に示す。ここでの条件は以下の通りである。
（１）ＲＨ許容回数＝１００Ｋ回；
（２）オートリフレッシュ周期ｔ_ＲＥＦＩ＝７．８μｓ；
（３）アクティブコマンド間隔ｔ_ＲＣ＝４５ｎｓ；
（４）オートリフレッシュ周期ｔ_ＲＥＦＩにおけるアクティブコマンドの計数値＝１６７回。

図２は図１のＤＲＡＭにおいて不良確率の計算結果を示す表であり、図３は図１のＤＲＡＭにおいて、全体のアドレス計数値に対する他のアドレス計数値の比率に対する不良確率を示すグラフである。図２以降の図面等において、「ＸＥ−Ｙ」はＸの−Ｙ乗を示す。図２及び図３から明らかなように、すべての組み合わせにおいて１０年でもほぼ０％の不良発生確率になっていることがわかる。ちなみにオートリフレッシュ回数Ａが８１９２回を超えると、通常のオートリフレッシュによりビクティムアドレスのリフレッシュも実行されるので不良は起こらなくなる。

次いで、一般的な確率への拡張について以下に説明する。

上記の計算結果によれば、異なるアドレスの数Ｋａが大きくなると確率が上昇していることがわかる。このことからリフレッシュが完了するまでの期間において以下の場合に不良となる確率が最大になると考えられる。

ここで、
ｒ：同一アドレス選択上限回数；
ｎ：リフレッシュ完了までにアクティブコマンドを発行できる最大回数；
ｖ：ビクティムアドレスのリフレッシュ回数；
とすると、図４の図式が成り立つ。この割合のとき、違うアドレスの数が最大でかつ同一アドレスの選択上限回数も満たされる。これは図５の図式で表すことができる。

図５を計算例１の数式に当てはめていくと以下の通りである。

Ｎ＝オートリフレッシュ周期ｔ_ＲＥＦＩ間に入力できるアクティブコマンド数＝ｎ／ｖ
Ｋ＝オートリフレッシュ周期ｔ_ＲＥＦＩ間の異なるアドレスの数＝（ｎ−ｒ）／ｖ
Ａ＝ビクティムアドレスのリフレッシュを実行する機会回数＝ｖ

Ｂ＝オートリフレッシュ周期ｔ_ＲＥＦＩ中に異なるアドレスを選択する確率
＝（_Ｎ−１Ｃ_Ｋａ−１）／（_ＮＣ_Ｋａ）
＝_{（ｎ／ｖ−１）}Ｃ_{（ｎ／ｖ−ｒ／ｖ−１）}／_{（ｎ／ｖ）}Ｃ_{（ｎ−ｒ）}／ｖ
＝（ｎ／ｖ−１）！／｛（ｎ／ｖ−１−ｎ／ｖ＋ｒ／ｖ＋１）！×（ｎ／ｖ−ｒ／ｖ−１）！｝／｛（ｎ／ｖ）！／（ｎ／ｖ−ｎ／ｖ＋ｒ／ｖ）！／（ｎ／ｖ−ｒ／ｖ）！｝
＝（ｎ／ｖ−１）！／（ｒ／ｖ）！／（ｎ／ｖ−ｒ／ｖ−１）！／（ｎ／ｖ）！×（ｒ／ｖ）！×（ｎ／ｖ−ｒ／ｖ）！
＝｛（ｎ／ｖ−１）×（ｎ／ｖ−２）×…×２×１｝／｛（ｎ／ｖ−ｒ／ｖ−１）×（ｎ／ｖ−ｒ／ｖ−２）×…×２×１｝／｛ｎ／ｖ×（ｎ／ｖ−１）×（ｎ／ｖ−２）×…×２×１｝×｛（ｎ／ｖ−ｒ／ｖ）×（ｎ／ｖ−ｒ／ｖ−１）×（ｎ／ｖ−ｒ／ｖ−２）×…×２×１｝
＝（ｎ／ｖ−ｒ／ｖ）／（ｎ／ｖ）
＝（ｎ−ｒ）／ｎ

ここで、全体で不良となる確率は次式で表される。

Ｂ^Ａ＝｛（ｎ−ｒ）／ｎ｝^ｖ

この式で図６の条件でのはずれ続ける確率を求めると、図６のようになり、不良確率は十分に小さいことがわかる。なお、図６において、スキップは４回に１回のビクティムアドレスのリフレッシュを実行する。

図６の計算は、４回のオートリフレッシュに対して、１回のビクティムセルに対するリフレッシュを実行した場合の結果であって、毎回リフレッシュを実行しなくても十分な結果になっていることがわかる（実施形態１、図６０参照）。

実施形態１．
図７は実施形態１にかかるＤＲＡＭのロウ制御回路１０の一部の構成例を示すブロック図である。また、図８は図７のロウ制御回路１０の構成例を示すブロック図であり、図９は図８のビクティムアドレス計算回路５３の構成例を示すブロック図である。さらに、図１０は図９のビクティムアドレス計算回路５３の動作を示す真理値表である。

図７及び図８において、ロウ制御回路１０は、ロウアドレスバッファ２０と、リフレッシュコントローラ２１と、タイマ回路４１と、図８の回路とを備える。ロウアドレスバッファ２０は、アドレスパッド３１と、アドレスバッファ３２と、スイッチ３３と、ラッチ３４と、アドレスバッファ３５と、オートリフレッシュカウンタ３６と、セレクタ３７と、スイッチ３８と、ビクティムアドレス用ラッチ３９とを備える。図８の回路において、例えば１３個のロウアドレスバッファ２０−１〜２０−１３に対して、ロウ冗長判定回路５１と、ロウアドレス発生回路５２と、ビクティムアドレス計算回路５３と、ロウデコーダ５４とを備える。

図７において、リフレッシュコントローラ２１は詳細後述する各タイミングにおいて、
（１）オートリフレッシュを指示するオートリフレッシュコマンドを発生してオートリフレッシュカウンタ３６に出力し、
（２）通常動作と、オートリフレッシュ動作とを選択的に切り替えて指示するためのＮｏｒｍａｌ／Ａｕｔｏｒｅｆ切替信号を発生してスイッチ３３に出力し、
（３）オートリフレッシュ動作と、ビクティムアドレスに対するリフレッシュ動作とを選択的に切り替えて指示するためのＡｕｔｏＲｅｆ／ＶｉｃｔｉｍＲｅｆ切替信号を発生してセレクタ３７に出力する。

メモリコントローラ１０１からの指定アドレスは、アドレスパッド３１を介して入力され、メモリコントローラ１０１からのアクティブ（ＡＣＴ）コマンド（なお、アクティブコマンドによる信号をアクティブ（ＡＣＴ）信号という）に基づいてアドレスバッファ３２において一時的に格納された後、スイッチ３３を介してラッチ３４にてラッチされる。スイッチ３３は、通常動作を指示するＮｏｒｍａｌ／Ａｕｔｏｒｅｆ切替信号に基づいて、アドレスバッファ３２のアドレスをラッチ３４に出力してラッチさせる。また、スイッチ３３は、オートリフレッシュ動作を指示するＮｏｒｍａｌ／Ａｕｔｏｒｅｆ切替信号に基づいて、セレクタ３７からのアドレスをラッチ３４に出力してラッチさせる。

ラッチ３４からのアドレスはアドレスバッファ３５を介して内部ロウアドレスＲＡとして出力されるとともに、スイッチ３８を介してラッチ３９にラッチされる。スイッチ３８は、所定の周期でＶｉｃｔｉｍ取込タイミング信号を発生するタイマ回路４１からのＶｉｃｔｉｍ取込タイミング信号が示すタイミングでラッチ３４でラッチされたアドレスを取り込んで、ラッチ３９にビクティムアドレスとしてラッチさせる。ラッチ３９からのアドレスはセレクタ３７及びスイッチ３３を介してラッチ３４に出力される。

オートリフレッシュカウンタ３６はアップカウンタを含み、リフレッシュコントローラ２１からのオートリフレッシュコマンドに基づいて計数値をインクリメントし、その計数値のデータを、セレクタ３７を介してスイッチ３３に出力する。セレクタ３７は、リフレッシュコントローラ２１からの、オートリフレッシュ動作を指示するＡｕｔｏＲｅｆ／ＶｉｃｔｉｍＲｅｆ切替信号に基づいて、オートリフレッシュカウンタ３６からのデータを選択してスイッチ３３に出力する一方、ビクティムリフレッシュ動作を指示するＡｕｔｏＲｅｆ／ＶｉｃｔｉｍＲｅｆ切替信号に基づいて、ラッチ３９からのアドレスを選択してスイッチ３３に出力する。

図８において、ロウアドレスバッファ２０−１〜２０−１３からの１３個のロウアドレスＲＡ＜１２：０＞はロウ冗長判定回路５１及びロウアドレス発生回路５２に入力される。ロウ冗長判定回路５１は例えば特許文献４において開示された公知の回路であって、予め格納された情報に基づいて、入力されるロウアドレスが冗長であるか否かを判定し、置換元ロウアドレス情報であるロウアドレスＳＲＡ＜５：０＞をロウアドレス発生回路５２に出力する。ロウアドレス発生回路５２は入力されるロウアドレスＲＡ＜１２：０＞とロウアドレスＳＲＡ＜５：０＞とに基づいて、使用するロウアドレスＲＡＤ＜１２：０＞を発生してビクティムアドレス計算回路５３に出力する。

図９において、ビクティムアドレス計算回路５３は、バッファアンプ６１と、インバータ６２と、ＥＸＯＲゲート６３と、２個のインバータ５４，６とを備え、ＡｕｔｏＲｅｆ／ＶｉｃｔｉｍＲｅｆ切替信号ＶｉｃｔｉｍＲｅｆｓｗと、ロウアドレスＲＡＤ＜０＞とに基づいて、図１０の論理演算を実行することでビクティムロウアドレスを計算してロウデコーダ５４に出力する。なお、図９のビクティムアドレス計算回路５３は下位アドレスのみを変更することでビクティムアドレスを計算し、その他の上位アドレスはそのまま出力する。ロウデコーダ５４は入力されるロウアドレスをロウ制御信号（ロウアドレス）に復号化して出力する。

図７〜図９のロウ制御回路１０において、従来技術のロウ制御回路に比較して、追加又は変更した構成要素は、リフレッシュコントローラ２１と、セレクタ３７と、スイッチ３８と、タイマ回路４１と、ビクティムアドレス計算回路５３であって、これらの回路をさらに備えたことを特徴としている。なお、ＡｕｔｏＲｅｆ／ＶｉｃｔｉｍＲｅｆ切替信号は各実施形態の異なる仕様に依存して回路変更が必要となる。実施形態１では、例えばリフレッシュコントローラ２１内でオートリフレッシュが終了した後に続けてビクティムリフレッシュを実行するように構成している。

また、Ｖｉｃｔｉｍ取込タイミング信号も各実施形態の仕様により異なる。実施形態１の例ではタイマ回路４１により発生されたタイマ信号をＶｉｃｔｉｍ取込タイミング信号として発生し、当該Ｖｉｃｔｉｍ取込タイミング信号のタイミングでラッチ３４にラッチされたアドレスをラッチ３９にビクティムアドレスとして取り込む。なお、ビクティムアドレスに変換する処理は、ロウ冗長判定回路５１の判定後に行うことで、冗長判定後に置き換わっていても影響を受ける部分に対してビクティムアドレスを間違うことなく対策を行うことができる。

図７のロウ制御回路１０を、リフレッシュコントローラ２１と、セレクタ３７と、ラッチ３９と、スイッチ３８，３３と、タイマ回路４１とを備えることで構成できる。従って、ロウ制御回路１０によれば、ＤＲＡＭなどの半導体記憶装置に対するアクティブコマンドの発行時におけるターゲットアドレスもしくはそのターゲットアドレスでメモリセルのデータに対して影響を受けるビクティムセルのロウアドレスを、所定のロウアドレスラッチ方法によりビクティムアドレスとしてラッチし、当該ビクティムアドレスを有するビクティムセルに対して、リフレッシュコマンドの発行時に所定のリフレッシュ方法でリフレッシュできる。

図７のロウ制御回路１０においてタイマ回路４１を備え、ロウアドレスラッチ方法により、タイマ回路４１から出力されるタイマ信号が示すタイミングにおいて、スイッチ３８及びラッチ３９により、ロウアドレスをビクティムアドレスとしてラッチすることができる。なお、ビクティムアドレスの具体的な計算は、図８及び図９のビクティムアドレス計算回路５３により行うことができる。

ここで、タイマ回路４１の有効性について図１２〜図１５を参照して以下に説明する。

図１２は図１のＤＲＡＭにおいて、ロウアクティブ及びプリチャージコマンドＲＡＰＲＥＣＣの第１の動作例を示すタイミングチャートである。図１３は図１のＤＲＡＭにおいて、ロウアクティブ及びプリチャージコマンドＲＡＰＲＥＣＣの第２の動作例を示すタイミングチャートである。図１４は図１のＤＲＡＭにおいて、ロウアクティブ及びプリチャージコマンドＲＡＰＲＥＣＣの第３の動作例を示すタイミングチャートである。図１５は図１のＤＲＡＭにおいて、ロウアクティブ及びプリチャージコマンドＲＡＰＲＥＣＣの第４の動作例を示すタイミングチャートである。

図１２及び図１３から明らかなように、例えばオートリフレッシュの直前のアクティブコマンド時のロウアドレスをラッチする方法の場合においては、実使用時に複数回アクセスされるアドレスがオートリフレッシュの直前以外のみにアクセスされると本実施形態にかかる対策法では対処できない。実機において、あまり心配はないことだが、デバイスの選別試験等で意図的にこのような動作をされると不良となってしまう。

図１４から明らかなように、取り込む位置を特定の方法で指定（たとえばオートリフレッシュ後の２回目や４回目など）したとしても同様である。

上記課題解決のため、図１５から明らかなように、内部に設置したタイマ回路４１を使用してその周期をオートリフレッシュの周期となる７．８μｓと異なるものにすることで取り込み位置をランダムにすることが可能となる。

図１１は実施形態１にかかるロウ制御回路１０の動作を示すタイミングチャートである。なお、図１１以降の図面において、以下の略語を用いる。

タイマ信号（Ｔｉｍｅｒ信号）
コマンド（ＣＭＤ）
アクティブコマンド（ＡＣＴ）
プリチャージコマンド（ＰＲＥ）
オートリフレッシュ（ＡＲＦ；ＡｕｔｏＲｅｆ）
クロックイネーブル信号（ＣＫＥ）

図１１から明らかなように、タイマ回路４１から出力されるタイマ信号が示すタイミングにおいて、スイッチ３８及びラッチ３９により、ロウアドレスをビクティムアドレスとしてラッチすることができる。

図６０は本実施形態（実施形態２も含む）にかかるロウ制御回路１０（１０Ａ）において、リフレッシュコマンドの発行直前でアクティブコマンドに基づいて取り込んだアドレスがビクティムリフレッシュ用ビクティムアドレスとなる場合の動作例を示すタイミングチャートである。図７のロウ制御回路１０は、オートリフレッシュコマンドを計数するオートリフレッシュカウンタ３６を備え、ロウ制御回路１０は、オートリフレッシュカウンタ３６からの計数値で指定されたアドレスのリフレッシュの後に、同一のオートリフレッシュコマンドの期間で続けて、アクティブコマンドでラッチしたビクティムアドレスを有するビクティムセルに対してリフレッシュを実行する。この動作については、例えば図６０から明らかなように、通常動作モードからオートリフレッシュモードに切り替わった後、ＡｕｔｏＲｅｆ／ＶｉｃｔｉｍＲｅｆ切り替え信号が切り替わり、同一のＡｕｔｏＲｅｆコマンド内でオートリフレッシュの後、ビクティムアドレスを有するビクティムアドレスに対してリフレッシュ（ビクティムリフレッシュという）が実行されていることがわかる。

また、アクティブコマンドでラッチしたビクティムアドレスを有するビクティムセルに対してリフレッシュを実行する動作は、すべてのオートリフレッシュコマンドで実行される。この動作については、図６０から明らかなように、通常動作モードからオートリフレッシュモードに切り替わった後、ＡｕｔｏＲｅｆ／ＶｉｃｔｉｍＲｅｆ切り替え信号がどのオートリフレッシュ時にも切り替わり、ビクティムリフレッシュがオートリフレッシュの後にすべて実行されていることがわかる。

図６４は本実施形態（実施形態６、７、８も含む）にかかるロウ制御回路１０（１０Ｅ，１０Ｆ，１０Ｇ）において、タイマ周期から演算された結果で発生するパルス信号であるタイマ信号を受信し、その後に来るアクティブコマンドに基づいてビクティムリフレッシュ用アドレスをラッチし、ビクティムリフレッシュを実行した後のアクティブコマンドのタイミングまでラッチする場合の動作例を示すタイミングチャートである。図７のロウ制御回路１０では、アクティブコマンドでラッチしたビクティムアドレスを有するビクティムセルに対してリフレッシュを実行する動作は、例えばオートリフレッシュコマンドの複数回に１回の割合で前記オートリフレッシュコマンドに基づいて実行されてもよい。この動作については、図６４から明らかなように、通常動作モードからオートリフレッシュモードに切り替わった後、ＡｕｔｏＲｅｆ／ＶｉｃｔｉｍＲｅｆ切り替え信号が２回に１回立ち上がっており、ビクティムリフレッシュがオートリフレッシュの２回に対して１回実行されていることが示されている。

図６６は実施形態１にかかるロウ制御回路１０において、タイマ周期が例えば温度変化、電圧の変化もしくはタイマ内部のカウンタ等により自動的に変動する場合の動作例を示すタイミングチャートである。図７のロウ制御回路１０において、タイマ回路４１で発生されるタイマ信号（Ｖｉｃｔｉｍ取込タイミング信号）の周期は、自動的に選択的に変更されてもよい。図６６から明らかなように、タイマ信号の周期が自動で（温度変化、電圧変化、タイマ回路内部のカウンタ値等により）変化し、図６６において、タイマ周期Ａ，Ｂ，Ｃは互いに異なる。すなわち、タイマ周期もしくはタイマ信号を演算したアドレス取込周期に対して、タイマ周期もしくはアドレス取込周期のトリガ信号を内部のカウンタでカウントし、特定のカウンタ値により、タイマ周期そのものをきりかえるか、もしくは演算の方法を変更することでアドレス取込周期を自動的にかつ選択的に変化させることで、アドレス取り込みのランダム性を高めることができる。

図８のロウ制御回路１０において、ビクティムアドレスとしてロウ冗長判定回路５１によるロウ冗長判定後のロウアドレスを用いる。これについては、図８から明らかなように、ロウ冗長判定回路５１によるロウ冗長判定後のアドレス信号をビクティムアドレス計算回路５３に入力していることからわかる。

以上のように構成された実施形態１のロウ制御回路１０によれば、ＤＲＡＭなどの半導体記憶装置に対するアクティブコマンドの発行時におけるターゲットアドレスもしくはそのターゲットアドレスでメモリセルのデータに対して影響を受けるビクティムセルのロウアドレスを、ビクティムアドレスとしてラッチし、当該ビクティムアドレスを有するビクティムセルに対して、リフレッシュコマンドの発行時にリフレッシュする。従って、アクセス履歴により情報保持特性の低下したメモリセルのリフレッシュ不良を防止することができる。

実施形態２．
図１７は実施形態２にかかるＤＲＡＭのロウ制御回路１０Ａの一部の構成例を示すブロック図である。図１７の実施形態２にかかるロウ制御回路１０Ａは、図７の実施形態１にかかるロウ制御回路１０に比較して、タイマ回路４１に代えて、Ｎｏｒｍａｌ／Ａｕｔｏｒｅｆ切替信号に基づいて、Ｖｉｃｔｉｍ取込タイミング信号を発生するラッチコントローラ４２を備えたことを特徴としている。

図１７において、ラッチコントローラ４２は、例えば、リフレッシュコマンドの発行直前に実行されたアクティブコマンドの発行時のロウアドレス（アドレスバッファ３２により格納されたロウアドレス）をラッチするようにＶｉｃｔｉｍ取込タイミング信号のタイミングを制御する。ここで、ロウアドレスをラッチするラッチ３９が常にアクティブコマンドとなった時の各ロウアドレス（３２，３４によりラッチ）をラッチし直すだけで、オートリフレッシュ直前にアクティブコマンドとなったアドレスがラッチされることになる。この場合、タイマ回路４１などの余分な回路が不要となる。この動作は例えば図６０において開示されている。

図１７において、ラッチコントローラ４２は、例えば、リフレッシュコマンドの発行直後に実行されたアクティブコマンドの発行時のロウアドレス（３２により格納）をラッチする。ここで、ロウアドレスをラッチするラッチ３９のリセットがＡｕｔｏＲｅｆコマンド完了時であり、ＡＣＴコマンドで一度ラッチしたアドレス（３２，３４によりラッチ）はリセットがかかるまでラッチ３９において保持するようにしておけばＡｕｔｏＲｅｆ直後のアクティブコマンド時ロウアドレスがラッチされることになる。この場合、タイマ回路４１などの余分な回路が不要となる。

図６１は実施形態２にかかるロウ制御回路１０Ａにおいて、リフレッシュコマンドの発行直後のアクティブコマンドに基づいて取り込んだアドレスがビクティムリフレッシュ用アドレスになる場合の動作例を示すタイミングチャートである。図６１から明らかなように、リフレッシュコマンドの発行直後に実行されたアクティブコマンドの発行時のロウアドレス（３２により格納）をラッチすることが開示されている。

図１７において、ラッチコントローラ４２は、リフレッシュコマンドの発行後であって、アクティブコマンドの所定の回数後のアクティブコマンドの発行時のロウアドレスをラッチする。ここで、ラッチコントローラ４２は、タイマ回路４１の代わりに、アクティブコマンドをカウントするアップカウンタであるオートリフレッシュカウンタを含む。当該オートリフレッシュカウンタはＡｕｔｏＲｅｆ信号毎にリフレッシュされる機能を有し、所定のカウント数に達するとラッチトリガ信号を発行するようにしておくことで、オートリフレッシュ後の一定ＡＣＴ回数後のロウアドレスをラッチ３９に取り込むことができる。

図６２は実施形態２にかかるロウ制御回路１０Ａにおいて、リフレッシュコマンドの発行後、所定回数（例えば２回）のアクティブコマンドに基づいて取り込んだアドレスがビクティムリフレッシュ用アドレスになる場合の動作例を示すタイミングチャートである。図６２から明らかなように、リフレッシュコマンドの発行後、例えば２回のアクティブコマンドに基づいて取り込んだアドレスがビクティムリフレッシュ用アドレスとしてラッチされている。

以上のように構成された実施形態２にかかるロウ制御回路１０Ａによれば、タイマ回路４１に代えてラッチコントローラ４２を備えることで、タイマ回路４１などの余分な回路を不要とし、回路構成を簡単化できる。

実施形態３．
図１８は実施形態３にかかるＤＲＡＭのロウ制御回路１０Ｂの一部の構成例を示すブロック図である。図１８の実施形態３にかかるロウ制御回路１０Ｂは、図７の実施形態１にかかるロウ制御回路１０に比較して、タイマ回路４１に代えて、２個のタイマ回路４１Ａ，４１Ｂと、ＯＲ論理演算回路４３とを備えたことを特徴とする。

図１８において、タイマ回路４１Ａ，４１Ｂは互いに異なる周期のタイマ信号を発生してＯＲ論理演算回路４３に出力する。ＯＲ論理演算回路４３は入力される２つのタイマ信号の論理和演算を実行して、その結果の信号をタイマ信号であるＶｉｃｔｉｍ取込タイミング信号としてスイッチ３８に出力する。異なる周期のタイマ回路４１Ａ，４１Ｂを組み合わせることでより、ロウアドレスに対してランダムな取り込みが可能となる。なお、タイマ回路４１Ａ，４１Ｂの個数は３以上であってもよい。

実施形態４．
図１９は実施形態４にかかるＤＲＡＭのロウ制御回路１０Ｃの一部の構成例を示すブロック図である。図１９の実施形態４にかかるロウ制御回路１０Ｃは、図１の実施形態１にかかるロウ制御回路１０に比較して、タイマ回路４１に代えて、タイマ回路４４及びタイマコントローラ４１Ｃ１を備え、タイマコントローラ４１Ｃ１は、Ｎｏｒｍａｌ／Ａｕｔｏｒｅｆ切替信号に基づいて、タイマ信号の周期を、オートリフレッシュの周期よりも長くなるように設定したことを特徴とする。

タイマ回路４４のタイマ周期もしくはタイマ回路４４で決まるアドレス取り込みタイミング周期（以下、アドレス取込周期という）がオートリフレッシュの周期よりも短い場合、どの時点のものをラッチし続けるかにより変わるが取り込み位置に偏りが生じる。このためアドレス取り込み周期はオートリフレッシュの周期、もしくはビクティムセルをリフレッシュする周期よりも長い方が好ましい。

アドレス取り込み周期による取り込みトリガ信号を発生した後のアクティブコマンド時アドレスがラッチ３９でラッチされ、オートリフレッシュ信号が受信されるまでそのアドレスがラッチされる場合、アドレス取り込み周期がリフレッシュ周期より短いとき、オートリフレッシュの直前、（オートリフレッシュ周期−アドレス取り込み周期）の時間においてアクティブコマンド時のアドレスラッチができなくなる。

逆にアドレス取り込み周期による取り込みトリガが出るたびにその後にくるアクティブコマンドのロウアドレスをラッチする方式の場合、アドレス取り込み周期が短いとオートリフレッシュコマンド直前付近に取り込み位置が片寄り、オートリフレッシュ後において、（オートリフレッシュ周期−アドレス取り込み周期）の時間においてアクティブコマンド時のアドレスラッチができなくなる。従って、アドレス取り込み周期はオートリフレッシュ周期よりも長い方が好ましい。

図２８Ａは実施形態４にかかるロウ制御回路１０Ｃにおいて、タイマ信号が出力された後にアクティブコマンドを取り込みラッチし、次のオートリフレッシュまでラッチし続ける場合において、タイマ周期が所定値よりも短い場合の動作例を示すタイミングチャートである。図２８Ａから明らかなように、タイマ周期が所定値よりも短いと、オートリフレッシュコマンド直後付近においてロウアドレスの取り込み位置が集中する。

図２８Ｂは実施形態４にかかるロウ制御回路１０Ｃにおいて、タイマ信号が出力された後にアクティブコマンドを取り込みラッチし、次のオートリフレッシュまでラッチし続ける場合において、タイマ周期が所定値よりも長い場合の動作例を示すタイミングチャートである。図２８Ｂから明らかなように、タイマ周期が所定値よりも長いと、オートリフレッシュコマンド間の種々の位置でロウアドレスの取り込み位置が分散される。

図２９Ａは実施形態４にかかるロウ制御回路１０Ｃにおいて、タイマ信号が出力された後に最初のアクティブコマンドを取り込みラッチする動作を常時続ける場合において、タイマ周期が所定値よりも短い場合の動作例を示すタイミングチャートである。図２９Ａから明らかなように、タイマ周期が所定値よりも短いと、オートリフレッシュコマンド直前付近においてロウアドレスの取り込み位置が集中する。

図２９Ｂは実施形態４にかかるロウ制御回路１０Ｃにおいて、タイマ信号が出力された後に最初のアクティブコマンドを取り込みラッチする動作を常時続ける場合において、タイマ周期が所定値よりも長い場合の動作例を示すタイミングチャートである。図２９から明らかなように、タイマ周期が所定値よりも長いと、オートリフレッシュコマンド間の種々の位置でロウアドレスの取り込み位置が分散される。

図３０は実施形態４にかかるロウ制御回路１０Ｃにおいて、アドレス取込周期がオートリフレッシュ周期よりも短い場合でオートリフレッシュコマンドの後１回目のトリガ信号が有効である場合の動作例を示すタイミングチャートである。また、図３１は実施形態４にかかるロウ制御回路１０Ｃにおいて、アドレス取込周期がオートリフレッシュ周期よりも短い場合でオートリフレッシュコマンドの直前までトリガ信号が有効である場合の動作例を示すタイミングチャートである。図３０及び図３１から明らかなように、アドレス取込周期はオートリフレッシュ周期よりも長い方が好ましいことがわかる。

具体的には、例えば、図１９のロウ制御回路１０Ｃのタイマコントローラ４１Ｃ１は、リフレッシュコントローラ２１からのＮｏｒｍａｌ／ＡｕｔｏＲｅｆ切り替え信号に基づいて、オートリフレッシュになる度にビクティムリフレッシュ用アドレスラッチ３９の保持方法を切り替えることで実現できる。

詳細後述するように、アドレス取込周期がビクティムリフレッシュ周期より短いと、ビクティムリフレッシュアドレスとなるラッチアドレスが確定する方法（例えば、タイマ回路４１のタイマ信号後に発生されたアクティブコマンドでラッチして次のオートリフレッシュまで保持する方法や、タイマ信号が発生される毎にそのあとのアクティブコマンドのアドレスをラッチし直す方法など）により、ビクティムセルのリフレッシュの前や後にラッチできないタイミングが存在することになる。この問題を解消するため、ラッチ確定タイミングをビクティムリフレッシュ信号が発生される毎に、もしくは内部のカウンタ回路等で切り替え、ラッチできない区間が発生しないようにする。すなわち、ビクティムアドレスのラッチ期間は、オートリフレッシュコマンド、もしくは他の制御信号に基づいて変更されることが好ましい。

図６７は実施形態４にかかるロウ制御回路１０Ｃにおいて、オートリフレッシュ毎にラッチしたビクティムアドレスの保持方法を切り替える場合の動作例を示すタイミングチャートである。図６７から明らかなように、タイマコントローラ４１Ｃ１は、リフレッシュコントローラ２１からのＮｏｒｍａｌ／ＡｕｔｏＲｅｆ切り替え信号に基づいて、オートリフレッシュになる度にビクティムリフレッシュ用アドレスラッチ３９の保持方法を切り替える。

以上説明したように、実施形態４によれば、タイマコントローラ４１Ｃ１は、タイマ信号の周期を、オートリフレッシュの周期よりも長くなるように設定したので、オートリフレッシュコマンドの種々の位置でロウアドレスの取り込みを分散させることができる。

また、図１９のロウ制御回路１０Ｃにおいて、タイマコントローラ４１Ｃ１は、例えば、ビクティムアドレスのラッチ期間をオートリフレッシュコマンド、もしくは他の制御信号に基づいて変更してもよい（実施形態４の変形例）。具体的な動作例を図４０Ａ〜図４０Ｃに示す。

図４０Ａは実施形態４の変形例にかかるロウ制御回路１０Ｃにおいて、タイマ信号が出力された後、最初のアクティブコマンドを取り込みラッチした後、次のオートリフレッシュでロウアドレスをラッチし続ける場合の動作例を示すタイミングチャートである。図４０Ａから明らかなように、タイマ周期が所定値よりも短いとき、オートリフレッシュ直後付近にロウアドレスの取り込み位置が集中する。

図４０Ｂは実施形態４の変形例にかかるロウ制御回路１０Ｃにおいて、タイマ信号が出力された後、最初のアクティブコマンドを取り込みラッチする動作を常時続ける場合の動作例を示すタイミングチャートである。図４０Ｂから明らかなように、タイマ周期が所定値よりも短いとき、オートリフレッシュ直前付近にロウアドレスの取り込み位置が集中する。

図４０Ｃは実施形態４の変形例にかかるロウ制御回路１０Ｃにおいて、タイマ信号が出力された後、最初のアクティブコマンドを取り込みラッチし続ける動作期間Ｔ１１と、タイマ信号が出力された後、最初のアクティブコマンドを取り込みラッチする動作を常時続ける動作期間Ｔ１２とを交互に実行するときの動作例を示すタイミングチャートである。図４０Ｃから明らかなように、期間Ｔ１１，Ｔ１２を交互にすることで、ロウアドレスの取りこみ位置を分散させることができる。

従って、実施形態４の変形例によれば、タイマコントローラ４１Ｃ１は、タイマ信号の周期を例えば異なる期間Ｔ１１，Ｔ１２を交互に制御することで、オートリフレッシュコマンドの種々の位置でロウアドレスの取り込みを分散させることができる。

実施形態５．
図２０は実施形態５にかかるＤＲＡＭのロウ制御回路１０Ｄの一部の構成例を示すブロック図である。図２０の実施形態５にかかるロウ制御回路１０Ｄは、図１の実施形態１にかかるロウ制御回路１０に比較して、タイマ回路４１に代えて、タイマ回路４４及びタイマコントローラ４１Ｃ２を備え、タイマコントローラ４１Ｃ２は、ＡｕｔｏＲｅｆ／ＶｉｃｔｉｍＲｅｆ切替信号に基づいて、タイマ信号の周期を、ビクティムセルのリフレッシュの周期よりも長くなるように設定したことを特徴とする。

図３２は実施形態５にかかるロウ制御回路１０Ｄにおいて、アドレス取込周期がビクティムリフレッシュ周期よりも短い場合でビクティムリフレッシュの後１回目のトリガ信号が有効である場合の動作例を示すタイミングチャートである。また、図３３は実施形態５にかかるロウ制御回路１０Ｄにおいて、アドレス取込周期がビクティムリフレッシュ周期よりも短い場合でビクティムリフレッシュの直前までトリガ信号が有効である場合の動作例を示すタイミングチャートである。実施形態５において、複数回のオートリフレッシュ後に１回のビクティムリフレッシュを実行する場合、ビクティムセルのリフレッシュ周期と、アドレス取込周期に着目すると、実施形態４と同様の関係が成り立つ。従って、ビクティムリフレッシュ周期よりアドレス取込周期が長い方が望ましい。

以上説明したように、実施形態５によれば、例えばタイマコントローラ４１Ｃ２により、ＡｕｔｏＲｅｆ／ＶｉｃｔｉｍＲｅｆ切替信号に基づいて、タイマ信号の周期を、ビクティムセルのリフレッシュの周期よりも長くなるように設定することで、オートリフレッシュコマンドの種々の位置でロウアドレスの取り込みを分散させることができる。

実施形態６．
図２１は実施形態６にかかるＤＲＡＭのロウ制御回路１０Ｅの一部の構成例を示すブロック図である。図２１の実施形態６にかかるロウ制御回路１０Ｅは、図７の実施形態１にかかるリフレッシュコントローラ２０に比較して、リフレッシュコントローラ２１に代えて、リフレッシュコントローラ２１Ａ及びテストコントローラ２２を備えたことを特徴とする。ここで、リフレッシュコントローラ２１Ａは、テストコントローラ２２からのＶｉｃｔｉｍｕイネーブル切替信号又はＶｉｃｔｉｍｕ実施頻度切替信号に基づいて、ＡｕｔｏＲｅｆ／ＶｉｃｔｉｍＲｅｆ切替信号の発生を制御する。ここで、テストコントローラ２２は、テストモードにおいて、ビクティムセルに対するリフレッシュを実行することをイネーブルするか否かを指示することを特徴とする。

本実施形態では、例えば、ＡｕｔｏＲｅｆ／ＶｉｃｔｉｍＲｅｆ切替信号を切り替えることによって、ＲＨ耐性に対する効果の確認と、逆にリフレッシュするロウアドレスが増加することによる消費電流の増加等を確認するために有用である。

図３４Ａは実施形態６（実施形態７，８を含む）にかかるロウ制御回路１０Ｅ（１０Ｆ，１０Ｇ）において、ビクティムリフレッシュイネーブル時における動作例を示すタイミングチャートである。図３４Ｂは実施形態６（実施形態７、８を含む）にかかるロウ制御回路１０Ｅ（１０Ｆ，１０Ｇ）において、ビクティムリフレッシュディスエーブル時における動作例を示すタイミングチャートである。

例えば実施形態５にかかるリフレッシュ方法では、図３４Ａに示すように、ビクティムリフレッシュイネーブル時はオートリフレッシュコマンド発行後に、オートリフレッシュすることで、ロウアドレスをリフレッシュ後、ビクティムアドレスのリフレッシュを行う。ビクティムリフレッシュディスエーブルとした場合は、図３４Ｂに示すように、ビクティムアドレスのリフレッシュを実行しない、従来のオートリフレッシュと同等の動作である。このように、ビクティムアドレスのリフレッシュをディスエーブルとすることで、テストモードにおいて、ＲＨ耐性を与える効果及び消費電流の増加等をチップ毎に確認することができる。

図２１において、テストコントローラ２２はリフレッシュコントローラ２１Ａに対して、ＶｉｃｔｉｍＲｅｆイネーブル切替信号を用いて、ビクティムリフレッシュの周期を設定する。ここで、アクティブコマンドでラッチしたビクティムアドレスを有するビクティムセルに対してリフレッシュを実行する動作は、前記オートリフレッシュコマンドの複数回に１回の頻度割合で前記オートリフレッシュコマンドに基づいて実行され、その頻度割合は、テストコントローラ２２からのＶｉｃｔｉｍｕ実施頻度切替信号により設定される。

以上説明したように、実施形態６によれば、テストコントローラ２２はリフレッシュコントローラ２１Ａに対して、ＶｉｃｔｉｍＲｅｆイネーブル切替信号を用いて、ビクティムリフレッシュの周期を設定することができる。また、ビクティムリフレッシュの頻度割合は、テストコントローラ２２からのＶｉｃｔｉｍｕ実施頻度切替信号により設定することができる。

実施形態７．
図２２は実施形態７にかかるＤＲＡＭのロウ制御回路１０Ｆの一部の構成例を示すブロック図である。図２２の実施形態７にかかるロウ制御回路１０Ｆは、図２１の実施形態６にかかるロウ制御回路１０Ｅに比較して、テストコントローラ２２に代えて、テストコントローラ２２と同様の制御信号を発生するモードレジスタ２３を備えたことを特徴とする。

実施形態７によれば、例えば特定のＲＨ耐性を必要とする顧客のみに、ビクティムリフレッシュをイネーブルとなるモードレジスタを公開することで、マスクやヒューズ切断の違いなしにまったく同じ製品を用いて、ユーザ毎に本機能がビクティムリフレッシュ／ディスエーブルとなる２つのモード状態を実現することができる。

また、実施形態７とは逆に、ＲＨ耐性が必要なくかつ消費電流が少ない方が良いユーザに対してはビクティムリフレッシュをイネーブルとするモードレジスタ２３を公開しないことで、消費電流が少ない（ビクティムアドレスをリフレッシュしない）状態で製品を供給することができる。

実施形態８．
図２３は実施形態８にかかるＤＲＡＭのロウ制御回路１０Ｇの一部の構成例を示すブロック図である。図２３の実施形態８にかかるロウ制御回路１０Ｇは、図２１の実施形態６にかかるロウ制御回路１０Ｅに比較して、テストコントローラ２２に代えて、テストコントローラ２２と同様の制御信号を発生するヒューズ回路２４を備えたことを特徴とする。

実施形態８によれば、実施形態７の例で示した場合とは異なり、特定の顧客にビクティムリフレッシュがイネーブルとなるモードレジスタ２３を公開する必要がない代わりに、出荷前の工程内でビクティムリフレッシュがイネーブル／ディスエーブルになるヒューズ回路２４のヒューズを切断するか切断しないかを選択する必要がある。その場合、例えば全出荷品に対してヒューズを切断してもよいし、また実施形態７にかかるモードレジスタ２３の例で示したように、特定のＲＨ耐性を必要とする顧客に出荷する製品に対してのみビクティムリフレッシュがイネーブルとなるヒューズ回路２４のヒューズを切断し、その他顧客に出荷する製品に対してはイネーブルとなるヒューズを切断せずにディスエーブルして出荷してもよい。

実施形態９．
図２４は実施形態９にかかるＤＲＡＭのロウ制御回路１０Ｈの一部の構成例を示すブロック図である。図２４の実施形態９にかかるロウ制御回路１０Ｈは、図２１の実施形態９にかかるロウ制御回路１０Ｅに比較して以下の点が異なる。
（１）テストコントローラ２２に代えて、ＶｉｃｔｉｍＲｅｆのみ実施信号を発生してリフレッシュコントローラ２１Ｄに出力するテストコントローラ２２Ａを備えたこと。
（２）リフレッシュコントローラ２１Ａに代えて、ＶｉｃｔｉｍＲｅｆのみ実施信号に基づいてＡｕｔｏＲｅｆ／ＶｉｃｔｉｍＲｅｆ切替信号を発生するリフレッシュコントローラ２１Ｄを備えたこと。
以下、上記相違点について詳述する。

実施形態９は、実施形態８とは逆に、オートリフレッシュアドレスのリフレッシュを停止し、ビクティムアドレスのリフレッシュのみを実施するテストモードをテストコントローラ２２Ａにより提供する。これは、ビクティムアドレスがリフレッシュされていることを確認するための機能である。この機能は、下記で示すように、ラッチされるビクティムアドレスがオートリフレッシュ間の特定のタイミング、例えば実施形態８で前述されたオートリフレッシュコマンド直前の箇所に偏っていないかを評価する際に有用となる。

図３５は実施形態９にかかるロウ制御回路１０Ｈにおける第１の動作例を示すタイミングチャートである。また、図３６は実施形態９にかかるロウ制御回路１０Ｈにおける第２の動作例を示すタイミングチャートである。

例えば実施形態８において、ビクティムアドレスをラッチするときに、オートリフレッシュコマンド直前のアクティブコマンド時のアドレスからビクティムアドレスを計算してラッチする場合において、オートリフレッシュコマンド直前のアクティブコマンド時のみＲＨアドレス（図３５においてＢ）以外のアドレス（図３５においてＡ及びＣ）を選択するようなパターンで動作させた場合、アドレスＡ及びＣから計算されたビクティムアドレスＡ’及びＣ’がリフレッシュされ、本来リフレッシュしたいビクティムアドレスであるＲＨアドレス（＝Ｂ）から計算されたアドレスＢ’は、一切リフレッシュされない。これは、リフレッシュするビクティムアドレスが特定のタイミングでラッチされたアドレスから計算されたアドレスであるために生じる現象で、このラッチするタイミングが完全にランダムであれば、図３５の比較的長い期間アクティブとなっているアドレスＢから計算されたアドレスＢ’がビクティムアドレスとしてラッチされる確率は低くなく、さらにオートリフレッシュの回数分、例えば８１９２回分、アドレスＢ’のメモリセルをリフレッシュするチャンスがあり、この間アドレスＢ’が一度もリフレッシュされない確率は極めて低い。そのため、リフレッシュされるビクティムアドレスがオートリフレッシュ間のタイミングでランダムとなっていることを評価する方法が重要である。

例えば、図３６に示すように、オートリフレッシュ−オートリフレッシュ間を８等分して、すべての区間Ｔ１〜Ｔ８でアクティブとなったアドレスからビクティムアドレスが計算され、リフレッシュされているかが確認できれば、ラッチされるタイミングがオートリフレッシュ−オートリフレッシュ間の特定のタイミング、例えば期間Ｔ８でアクティブになったアドレスからのみ計算されたビクティムアドレスばかりがリフレッシュされるといったような不具合がないことを確認することができる。

この確認のために、図２４の実施形態９のロウ制御回路１０Ｈを用いる。ここで、ロウ制御回路１０Ｈは、オートリフレッシュコマンドに基づくオートリフレッシュの動作をテストモードで停止し、前記ビクティムアドレスを有するビクティムセルに対するオートリフレッシュコマンドの発行時に前記ビクティムセルに対してリフレッシュすることを特徴としている。

具体的な方法として、例えば図３６に示すように、最初の期間Ｔ１のみにおいてＲＨアドレスであるアドレスＢのみをアクティブとし、それ以外の期間Ｔ２〜Ｔ８では、アドレスＢ以外のアドレス（Ｃ，Ｄ，Ｅ，Ｆ，…）をアクティブとすると、１回のオートリフレッシュ−オートリフレッシュ間の期間中にアドレスＢから計算されたビクティムアドレスであるアドレスＢ’がリフレッシュされるアドレスとしてラッチされる確率は、ビクティムアドレスをラッチするタイミングが完全にランダムであれば、１／８となる。このパターンを例えば８１９２回繰り返し、ラッチドレスＢ’をリフレッシュするチャンスは８１９２回あるため、アドレスＢ’が一回もリフレッシュされない確率は（１／８）^８１９２となり、極めて低い確率となる。

このときに、本実施形態９にかかる機能によって、オートリフレッシュアドレスのリフレッシュを停止した状態で、例えば８５゜Ｃで数秒間以上、メモリセルのデータをすべて物理的データ「１」として、このシーケンスを繰り返すと、ビクティムアドレス以外はリフレッシュされないため不良となる。この場合、期間Ｔ１でアクティブとなっているアドレスＢから計算されたアドレスＢ’が、ビクティムアドレスとしてリフレッシュされるのであれば、アドレスＢ’で示されるロウアドレスはこのテストでパスとなる。逆に、もし期間Ｔ１でアクティブとなったロウアドレスから計算されたビクティムアドレスをリフレッシュできていないなら、アドレスＢ’はフェールとなる。

期間Ｔ２〜Ｔ８についても同様のテストを実施し、アドレスＢ’がパスとなるなら、各期間Ｔ１〜Ｔ８でアクティブとなったロウアドレスから計算されたビクティムアドレスがリフレッシュされていることになり、期間Ｔ１〜Ｔ８のタイミングの特定の箇所でビクティムアドレスがリフレッシュされていないといった不具合がないことを確認することができる。

以上説明したように、実施形態９によれば、ロウ制御回路１０Ｈは、オートリフレッシュコマンドに基づくオートリフレッシュの動作をテストモードで停止し、前記ビクティムアドレスを有するビクティムセルに対するオートリフレッシュコマンドの発行時に前記ビクティムセルに対してリフレッシュする。これにより、テストモードにおいて、期間Ｔ１〜Ｔ８のタイミングの特定の箇所でビクティムアドレスがリフレッシュされていないといった不具合がないことを確認することができる。

実施形態１０．
図２５は実施形態１０にかかるＤＲＡＭのロウ制御回路１０Ｉの一部の構成例を示すブロック図である。図２５の実施形態１０にかかるロウ制御回路１０Ｉは、図７の実施形態１にかかるロウ制御回路１０に比較して以下の点が異なる。
（１）タイマ信号の周期を変更するためのタイマ周期変更信号を発生するヒューズ回路４５を備えた。
（２）タイマ回路４１に代えて、タイマ周期変更信号に基づいて、タイマ信号であるＶｉｃｔｉｍ取込タイミング信号の周期を変更するタイマ回路４１Ｄを備えた。
以下、上記相違点について詳述する。

実施形態１〜９にかかる機能について、例えばオートリフレッシュコマンドを入力するたびに、オートリフレッシュアドレスとビクティムアドレスの両方に対してリフレッシュを実施すれば、もともと本方式を利用しない通常のオートリフレッシュ時の消費電流と比較して、倍近くの電流消費となるという問題点があった。

図３７〜図３９はそれぞれ実施形態１０（１１、１２も含む）にかかるロウ制御回路１０Ｉ（１０Ｊ，１０Ｋも含む）における第１〜第３の動作例を示すタイミングチャートである。ここで、図３７は通常のオートリフレッシュ時の消費電流を示し、図３８はオートリフレッシュ毎にビクティムアドレスのリフレッシュを実施した場合の消費電流を示す。この消費電流を削減するため、図３９に示すように、例えばオートリフレッシュコマンド２回に１回のみビクティムアドレスのリフレッシュを行うようにすれば消費電流を削減することができる。ただし、この場合、ビクティムアドレスをリフレッシュする機会が半分に減少してしまい、ＲＨ耐性が減少する可能性がある。このため、例えばヒューズ回路４５によってオートリフレッシュコマンドの複数回に１回ビクティムアドレスのリフレッシュを実行するかを切り替えることで、以下に示すように有用となる。

実施形態１０によれば、ヒューズ回路４５によりオートリフレッシュコマンドの複数回に１回ビクティムアドレスのリフレッシュを実行するかを切り替える機能を有し、これにより、マスクを変更することなく、ＲＨ耐性と消費電流の設定を、顧客毎に変更することが可能である。

ここで、アドレス取込周期を決めるタイマ信号の周期もしくは演算方法をヒューズ回路４５で切り替えられるようにしておくことで、プロセス変動によりオートリフレッシュ周期と完全に一致しても、ヒューズ回路４５で変更して対応ができる。また、ビクティムアドレスリフレッシュを実施する頻度をヒューズ回路４５等により変更した場合、それに合わせてアドレス取込周期を変更することができる。

実施形態１１．
図２６は実施形態１１にかかるＤＲＡＭのロウ制御回路１０Ｊの一部の構成例を示すブロック図である。図２６の実施形態１１にかかるロウ制御回路１０Ｊは、図２５の実施形態１０にかかるロウ制御回路１０Ｉに比較して以下の点が異なる。
（１）ヒューズ回路４５に代えて、タイマ信号の周期を変更するためのタイマ周期変更信号を発生するモードレジスタ４６を備えた。

実施形態１１によれば、モードレジスタ４６により、オートリフレッシュコマンドの複数回に１回ビクティムアドレスのリフレッシュを実行するかを切り替えられる機能を有し、これにより、マスク又はヒューズによる仕様変更を実施することなく、必要であれば顧客毎に異なった設定のモードレジスタを公開し、それぞれの顧客で最適な設定にすることが可能となる。

ここで、タイマ信号の周期をモードレジスタ４６で変更可能であるので、ユーザによりビクティムアドレスリフレッシュの周期を変更でき、それに合わせて取り込みタイミングも変更できるので取り込み位置の偏りを解消できる。

実施形態１２．
図２７は実施形態１２にかかるＤＲＡＭのロウ制御回路１０Ｋの一部の構成例を示すブロック図である。図２７の実施形態１２にかかるロウ制御回路１０Ｋは、図２５の実施形態１０にかかるロウ制御回路１０Ｉに比較して以下の点が異なる。
（１）ヒューズ回路４５に代えて、タイマ信号の周期を変更するためのタイマ周期変更信号を発生するテストコントローラ４７を備えた。

実施形態１２によれば、テストモード時に動作するテストコントローラ４７により、オートリフレッシュコマンドの複数回に１回、ビクティムアドレスのリフレッシュを実行するかを切り替えられる機能を有し、これにより、チップ毎に設定を変更した場合のＲＨ耐性と消費電流を評価することが可能となる。

ここで、テストモード時に動作するテストコントローラ４７により、タイマ信号の周期を切り替えられるようにしておくことで、テストによる評価でビクティムリフレッシュ周期を変更した場合のアドレス取込周期の偏りをなくすことができ、正確な評価を行うことができる。

実施形態１３．
図４１は実施形態１３にかかるロウ制御回路１０Ｌの一部の構成例を示すブロック図である。図４１の実施形態１３にかかるロウ制御回路１０Ｌは、図７の実施形態１にかかるロウ制御回路１０に比較して以下の点が異なる。
（１）ラッチ３９に代えて、例えば８個（複数個であればよい）のラッチ３９−１〜３９−８を備えたこと。なお、ラッチ３９−１〜３９−８を備えたロウアドレスバッファの符号を２０Ａとする。
（２）リフレッシュコントローラ２１はさらに、ラッチ３９−１〜３９−８にラッチされた複数のデータのうちいずれのデータを選択してセレクタ３７に出力するかを示すラッチデータ選択信号＜７：０＞を発生してラッチ３９−１〜３９−８に出力する。
以下、上記相違点について詳述する。

図４１において、ロウ制御回路１０Ｌのロウアドレスバッファ２０Ａは、複数のビクティムアドレスをラッチするラッチ３９−１〜３９−８を備える。ここで、ロウ制御回路１０Ｌは、ラッチされた複数のビクティムアドレスを用いて、連続的なリフレッシュ時に順次、当該各ビクティムアドレスを有するビクティムセルをリフレッシュする。

図６８は実施形態１３にかかるロウ制御回路１０Ｌにおいて、連続的なリフレッシュ時に順次ビクティムリフレッシュを実行する場合の動作例を示すタイミングチャートである。図６８から明らかなように、ロウ制御回路１０Ｌにおいて、連続的なリフレッシュ時に順次ビクティムリフレッシュを実行することができる。

なお、リフレッシュコマンドは、基本的には均等に発行されるものであるが、一例である１ＧｂのＤＤＲ３−ＳＤＲＡＭにおいては、本来均等にされるべきリフレッシュコマンドをプルインして、８回のリフレッシュコマンドを連続的に発行することが可能である。このとき、リフレッシュ間隔に１つのロウアドレスのみをラッチしている場合には、８回の連続的なリフレッシュ動作に対して１度のビクティムリフレッシュしか実行的な意味を持たないが、本実施形態では、ラッチ３９−１〜３９−８に複数のロウアドレスをラッチしておき、連続的なリフレッシュ動作に対して、複数のラッチされたロウアドレスの中から異なったものをビクティムリフレッシュに与える機能を追加することで、連続的なリフレッシュが実行される際にも、効果的なビクティムリフレッシュを行う手段を実現してもよい。

実施形態１４．
図４２は実施形態１４にかかるロウ制御回路１０Ｍの一部の構成例を示すブロック図である。また、図４３は実施形態１４にかかるロウ制御回路１０Ｍの構成例を示すブロック図である。図４２及び図４３の実施形態１４にかかるロウ制御回路１０Ｍは、図４１の実施形態１３にかかるロウ制御回路１０Ｌに比較して以下の点が異なる。
（１）図１のＤＲＡＭチップ１は複数のバンクに分割されて各バンク毎に制御される。
（２）ラッチ３９−１〜３９−８を備えたロウアドレスバッファ２０Ａに代えて、ラッチ３９Ａ−１〜３９Ａ−８を備えたロウアドレスバッファ２０Ｂを備える。
（３）図４２の例えば３個（複数個であればよい）のバンクアドレスバッファ７０−１〜７０−３（総称して、符号７０を付す）と、バンクアドレスデコーダ７５とを備える。
（４）リフレッシュコントローラ２１からのＡｕｔｏＲｅｆ／ＶｉｃｔｉｍＲｅｆ切替信号はバンク制御信号を含む。
以下、当該相違点について説明する。

図４２において、バンクアドレスバッファ７０は、バンクアドレスパッド７１と、アドレスバッファ７２と、ラッチ７３と、アドレスバッファ７４とを備えて構成される。例えばメモリコントローラ１０１からのバンクアドレスはバンクアドレスパッド７１を介してアドレスバッファ７２に入力されて、アクティブコマンドによるＡＣＴ信号のタイミングで格納された後、ラッチ７３にラッチされる。ラッチされたバンクアドレスはアドレスバッファ７４を介してバンクアドレスＢＡとして図４３のバンクアドレスデコーダ７５に出力される。

図４３において、各バンクアドレスバッファ７０−１〜７０−３からのバンクアドレスＢＡ＜２：０＞はバンクアドレスデコーダ７５に入力され、バンクアドレスデコーダ７５は、リフレッシュコントローラ２１からの、バンク制御信号を含むＡｕｔｏＲｅｆ／ＶｉｃｔｉｍＲｅｆ切替信号に基づいて、入力されるバンクアドレスＢＡ＜２：０＞をバンクアドレスＢＡＮＫ＜７：０＞にデコードしてラッチ３９Ａ−１〜３９−８等に出力する。ラッチラッチ３９Ａ−１〜３９−８にラッチされたアドレスは、当該デコードされたバンクアドレスＢＡＮＫ＜７：０＞により選択されてセレクタ３７に出力される。

以上のように構成された実施形態１４によれば、ロウ制御回路１０Ｍは、複数のビクティムアドレスを、ＤＲＡＭチップ１のバンク毎にラッチすることができる。

また、実施形態１４の変形例では、ロウ制御回路１０Ｍは、通常のリフレッシュに加えて、ビクティムセルに対するリフレッシュを行うことで、通常のリフレッシュ時のリフレッシュ期間に比較してリフレッシュ時間を長くなるように設定する。

図５５は実施形態１４にかかるロウ制御回路１０Ｍにおいて、（８Ｋ＋１）回のリフレッシュの動作例を示すタイミングチャートである。

例えば１ＧｂのＤＤＲ３−ＳＤＲＡＭにおいては、８千回のリフレッシュコマンドが各バンク８千本のワード線をリフレッシュするために、６４ｍｓ内に約８μｓ間隔で発行される。本実施形態では、通常のリフレッシュは元のまま、１本のワード線をリフレッシュし、ビクティムリフレッシュを追加する場合を示す。一例として、図５５に示すように１回のビクティムリフレッシュを追加すると、リフレッシュ時間（ｔ_ＲＥＦ）は６４ｍｓから６４ｍｓ＋８μｓに延びることになる。別の例として、通常のリフレッシュ１回に対して、ビクティムリフレッシュを１回割り込ませた場合には、リフレッシュ時間（ｔ_ＲＥＦ）は１２８ｍｓとなる。従って、ＲＨ不良を確率的に下げるためには、ビクティムリフレッシュの割り込みを増やす必要があるが、それはリフレッシュ時間の増大をもたらす。

このとき、ロウ制御回路１０Ｍにおいて、バンクアドレスバッファ７０−１〜７０−３及びラッチ３９Ａ−１〜３９Ａ−８をバンク毎に持つことで、各バンク毎に異なったビクティムアドレスに対するビクティムリフレッシュを同時に行うことを実現する。

例えば、ラッチ３９Ａ−１〜３９−８をバンク間で共有であり、各バンクに対して同じアドレスのビクティムリフレッシュを、通常のリフレッシュ１回毎に割り込ませた場合には、６４＋６４＝１２８ｍｓにリフレッシュ時間が延長され、ＤＲＡＭチップ１のメモリセル６に対する影響が著しい。しかし、各バンクに対応するラッチ３９−１〜３９−８を備え、各バンクに対して独自のビクティムアドレスに対するビクティムリフレッシュを行った場合には、６４＋６４／８＝７２ｍｓのリフレッシュ時間の増加で、同様のＲＨ対策の効果を得ることが実現できる。

例えばＪＥＤＥＣ（Ｊｏｉｎｔ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｕｎｃｉｌ）によって標準化されている、ＬＰＤＤＲ４−ＳＤＲＡＭにおいては、バンク毎のリフレッシュ（Ｐｅｒ−Ｂａｎｋ Ｒｅｆｒｅｓｈ）が規定されているため、後述する実施形態１５のようなビクティムリフレッシュの実行が難しい。そのため、ＬＰＤＤＲ４−ＳＤＲＡＭにおいては、本実施形態１４が示すように、リフレッシュ時間（ｔ_ＲＥＦ）を伸ばす形でビクティムリフレッシュを追加する構成をとることが考えられ、その場合に、本実施形態１４内で上述したように、リフレッシュ時間の増大を抑えることは非常に有効であると言える。

実施形態１５．
図４４は実施形態１５にかかるロウ制御回路１０Ｎの一部の構成例を示すブロック図である。図４５は実施形態１５にかかるロウ制御回路１０Ｎの構成例を示すブロック図である。図４４及び図４５の実施形態１５にかかるロウ制御回路１０Ｎは、図４２の実施形態１４にかかるロウ制御回路１０Ｍに比較して以下の点が異なる。
（１）バンクアドレスバッファ７０に代えて、バンクアドレスバッファ７０Ａを備える。
（２）バンクアドレスバッファ７０Ａは、バンクアドレスバッファ７０に比較して、タイマ回路４１からのタイマ信号であるＶｉｃｔｉｍ取込タイミング信号に基づいて制御されるスイッチ７６と、ラッチ７３からスイッチ７６を介して入力されるバンクアドレスをラッチするラッチ７７と、アドレスバッファ７２とラッチ７８との間に挿入されるスイッチ７８とをさらに備える。バンクアドレスバッファ７０Ａは、対象アドレスが異なるが、ロウアドレスバッファ２０等と同様に動作する。
（３）リフレッシュコントローラ２１に代えて、リフレッシュコントローラ２１Ｅを備える。なお、リフレッシュコントローラ２１Ｅには、ＲＨ耐性判定回路２５と、温度センサ２６とが接続される。
（４）バンクアドレスバッファ７０Ａ−１〜７０Ａ−３（総称して、符号７０を付す）はバンクアドレスＢＡ＜２：０＞をリフレッシュコントローラ２１Ｅにも出力する。
以下、上記相違点について詳述する。

実施形態１５では、ロウ制御回路１０Ｎは、複数のビクティムアドレスともに、バンクアドレスをラッチする。また、ロウ制御回路１０Ｎは、通常のリフレッシュ時に、ビクティムセルに対するリフレッシュを同一のリフレッシュ周期期間内に実行する。もしくは、ロウ制御回路１０Ｎは、通常のリフレッシュを行うバンクと、ビクティムセルのリフレッシュを行うバンクの活性を、アクティブコマンドの間隔の最小値、もしくはリフレッシュによる１つのロウ活性期間以上の間隔をあけて実行してもよい。さらに、ロウ制御回路１０Ｎは、通常のリフレッシュを行うバンクの活性順序を、ビクティムセルに対するリフレッシュを行うバンクアドレスに応じて変更してもよい。

図５０は実施形態１５（１６，１７も含む）にかかるロウ制御回路１０Ｎ（１０Ｏ，１０Ｐも含む）において、リフレッシュの動作例を示すタイミングチャートである。図５１は実施形態１５（１６，１７も含む）にかかるロウ制御回路１０Ｎ（１０Ｏ，１０Ｐも含む）において、４Ｋ回のリフレッシュの動作例を示すタイミングチャートである。図５２は実施形態１５（１６，１７も含む）にかかるロウ制御回路１０Ｎ（１０Ｏ，１０Ｐも含む）において、４Ｋ回のリフレッシュを用いたビクティムリフレッシュの動作例を示すタイミングチャートである。図５３は実施形態１５（１６，１７も含む）にかかるロウ制御回路１０Ｎ（１０Ｏ，１０Ｐも含む）において、４Ｋ回のリフレッシュを用いたビクティムリフレッシュにおけるアドレス制御の動作例を示すタイミングチャートである。図５４は実施形態１５（１６，１７も含む）にかかるロウ制御回路１０Ｎ（１０Ｏ，１０Ｐも含む）において、格納されるロウアドレス（最後のロウ活性）を示すための動作例を示すタイミングチャートである。なお、図５１において、ＮＯＰ Ｉｎ ＤＲＡＭは、非動作であることを示す。

リフレッシュ動作はＤＲＡＭチップ１内のすべてのワード線８が既定の時間内に規定の間隔で行われなければならい。例として図５０に示すように、１Ｇｂのｘ１６のＤＤＲ３−ＳＤＲＡＭにおいては、６４ｍｓ内に各バンクの８千本のワード線に対してリフレッシュを行う必要がある。基本的に均等にリフレッシュ動作を行うため、約８μｓ毎に１本のワード線に対してリフレッシュコマンドが外部より発行される。

ここで、図５１に示すように、同時に２本のワード線をリフレッシュすると仮定すると、６４ｍｓで４千回のリフレッシュ動作で８千本のすべてのワード線がリフレッシュされることとなる。しかしながら、ＤＲＡＭチップ１に対しては８千回のリフレッシュコマンドが発行されるため、４千回はリフレッシュ動作に必要だが、残り４千回はリフレッシュ動作が不必要である。

図５２に示すように、この不必要な４千回のリフレッシュ動作に、ビクティムセルに対するリフレッシュを行うことで、ＲＨ不良を防ぐことを実現する。このとき、図５２に示すように、通常のリフレッシュアドレスとビクティムアドレスは交互に図４５のセレクタ３７で切り替えられる。ビクティムアドレスはラッチ３９Ａ−１〜３９Ａ８にラッチされた、あるロウアクセスのアドレスから計算（図８のビクティムアドレス計算回路５３参照）される物理的に隣接したアドレスである。

ラッチされるロウアドレスが、例えば図５４に示すように、リフレッシュ前の最後のワード線８の活性であると仮定すれば、悪意あるプログラムによって、リフレッシュ直前以外のロウ活性は特定のワード線８のみを集中して活性し、リフレッシュ直前のみ他のワード線８を活性することで、確率的にＲＨ不良を対策することを不可能にする恐れがある。

本実施形態では、通常のリフレッシュ時に必ず２本のワード線８を４千回活性する例を示したが、２本のワード線８を同時に活性する回数は必ずしも４千回である必要ななく、ビクティムセルのリフレッシュに必要な回数だけに制限することが可能である。さらに、本実施形態では、例としてロウ制御回路１０Ｎ内に置かれる回路は、そのＤＲＡＭチップ１内の他の場所に置いてもよい。

また、リフレッシュコントローラ２１Ｅは、ＲＨ耐性判定回路２５により判定されたＲＨ耐性に応じて、ビクティムセルに対するリフレッシュの頻度を変更してもよい。さらに、温度センサ２６により検出された温度によって通常のリフレッシュ頻度が変更される場合に、ビクティムセルに対するリフレッシュの頻度を変更してもよい。

図５５は実施形態１５にかかるロウ制御回路１０Ｎにおいて、（８Ｋ＋１）回のリフレッシュの動作例を示すタイミングチャートである。また、図５６は実施形態１５にかかるロウ制御回路１０Ｎにおいて、リフレッシュ動作時のバンク制御による電力分散にかかる第１の動作例を示すタイミングチャートである。さらに、図５７は実施形態１５にかかるロウ制御回路１０Ｎにおいて、リフレッシュ動作時のバンク制御による電力分散にかかる第２の動作例を示すタイミングチャートである。図５８は実施形態１５にかかるロウ制御回路１０Ｎにおいて、ビクティムリフレッシュを取り入れたリフレッシュ時のバンク制御にかかる第１の動作例を示すタイミングチャートである。図５９は実施形態１５にかかるロウ制御回路１０Ｎにおいて、ビクティムリフレッシュを取り入れたリフレッシュ時のバンク制御にかかる第２の動作例を示すタイミングチャートである。

ところで、１つのリフレッシュコマンドによって、基本的に（少なくとも例に挙げたＤＤＲ３−ＳＤＲＡＭでは例外なく）リフレッシュ動作は全バンクに対して行われる。しかし、電力消費の集中を防ぐために、リフレッシュ周期（ｔ_ＲＦＣ）の範囲内で、リフレッシュ動作におけるバンク毎の活性タイミングをずらすことが可能である。

例えば一実施例である１ＧｂのＤＤＲ３−ＳＤＡＭでは、リフレッシュ周期（ｔ_ＲＦＣ）は１１０ｎｓである。このとき、４５ｎｓ（所定の最小値ｔ_{ＲＣｍｉｎ}以下であってかつその近傍値である）で１本のワード線をリフレッシュ可能であるとした場合には、例として図５６に示すように電力消費が分散され得る。分散方法は１クロック毎の図５６に特定されず、半クロック毎の図５７など他の方法を取り得る。

図５７にリフレッシュ時のバンク制御にビクティムリフレッシュを取り入れた例を示す。リフレッシュ周期（ｔ_ＲＦＣ）内にビクティムリフレッシュを挿入することにより、リフレッシュ時間の６４ｍｓ、リフレッシュ回数８千回は、元の値を維持することが可能である。また、ビクティムリフレッシュは毎回行うとは限らず、複数回のリフレッシュに１回含むことも可能である。また、ビクティムリフレッシュはリフレッシュ周期（ｔ_ＲＦＣ）内の最初であるとは限らず、リフレッシュ周期（ｔ_ＲＦＣ）内であれば、どのタイミングで実行されてもよい。ただし、ビクティムリフレッシュ活性中のバンクは、同時に通常のリフレッシュを行うことができないため、例として挙げた図５７の場合には、ビクティムリフレッシュはバンク６または７に対してのみ実行可能である。そのため、ビクティムリフレッシュのバンクアドレスに応じて、通常のリフレッシュの実行順序を図５８のように切り替える機能を有することは、本実施形態の実現に非常に有効である。

また、ビクティムリフレッシュの回数はリフレッシュ周期（ｔ_ＲＦＣ）内で完了するのであれば、１度とは限定されない。また、ビクティムリフレッシュ同士あるいはビクティムリフレッシュと通常リフレッシュは、同一のバンクでなければ、タイミングを必ずしもずらす必要はなく、同時でも構わない。

実施形態１６．
図４６は実施形態１６にかかるロウ制御回路１０Ｏの構成例を示すブロック図である。図４６の実施形態１６にかかるロウ制御回路１０Ｏは、図４５の実施形態１５にかかるロウ制御回路１０Ｎに比較して、以下の点が異なる。
（１）タイマ回路４１に代えて、擬似乱数発生回路４８と、ビクティム判定回路４９とを備える。
以下、上記相違点について詳述する。

図４６において、擬似乱数発生回路４８は所定の初期値に基づいて擬似乱数を発生してビクティム判定回路４９に出力する。ビクティム判定回路４９は、アドレスバッファ３５からのロウアドレスＲＡが擬似乱数と一致するか否かを判定し、一致しているときにタイマ信号であるＶｉｃｔｉｍ取込タイミング信号を発生して出力する。

ところで、ＲＨ不良に対する耐性は、半導体製造プロセスのルールあるいはワード線電圧、または個体差によってばらつきを持つ。また、ＲＨ耐性の低いメモリセルを冗長メモリセルで救済することにより、そのＤＲＡＭのＲＨ耐性を改善し得る。一方で、確率的にＲＨ不良を回避するために必要なビクティムリフレッシュの割り込み頻度はそのＤＲＡＭのＲＨ耐性に依存する。さらに、ビクティムリフレッシュの実行は、電力消費の増大あるいはリフレッシュ期間の増加などの副作用を持つため、個別のＤＲＡＭのＲＨ耐性に応じて、ビクティムリフレッシュの実行頻度を調整する機能を有し、上述の副作用の低減を実現し得る。

実施形態１６によれば、ビクティムアドレスを、リフレッシュに対して固定しないタイミングでラッチし、もしくは、ランダムなタイミングでラッチする。具体的には、ロウアドレスＲＡが擬似乱数と一致するか否かを判定し、一致しているときにタイマ信号であるＶｉｃｔｉｍ取込タイミング信号を発生してビクティムアドレスを決定して、ビクティムセルに対するリフレッシュの頻度を変更することで、電力消費の増大あるいはリフレッシュ期間の増加を防止できる。

実施形態１７．
図４７は実施形態１７にかかるロウ制御回路１０Ｐの構成例を示すブロック図である。図４７の実施形態１７にかかるロウ制御回路１０Ｐは、図４５の実施形態１５にかかるロウ制御回路１０Ｎに比較して、以下の点が異なる。
（１）タイマ回路４１に代えて、ビクティム判定回路４９を備える。
以下、上記相違点について詳述する。

図４７において、ビクティム判定回路４９は、アドレスバッファ３５から出力されるロウアドレスＲＡのうち、下位３ビットを計数し、例えば計数値が０又は最大値になったときにビクティムリフレッシュ用アドレスとして判定し、Ｖｉｃｔｉｍ取込タイミング信号を発生する。すなわち、ロウ制御回路１０Ｐは、所定のリフレッシュアドレスより指定されるロウアドレスを前記ビクティムアドレスとしてラッチする。これにより、実施形態１６と同様の作用効果を有する。

実施形態１８．
図４８は実施形態１８にかかるロウ制御回路１０Ｑの構成例を示すブロック図である。図４８の実施形態１８にかかるロウ制御回路１０Ｑは、図４７の実施形態１６にかかるロウ制御回路１０Ｏに比較して、以下の点が異なる。
（１）ラッチ３９Ｂ−１〜３９Ｂ−８にラッチされた複数のアドレスが互いに個別に一致しているか否かを示す個別一致信号＜７：０＞に基づいて、ラッチ３９Ｂ−１〜３９Ｂ−８にラッチされた複数のアドレスが互いに一致している同一のアドレスの数をカウンタにより計数し、その計数値が最大である、最大の同一のアドレスを一致判定アドレスを示す一致判定信号＜７：０＞を発生してラッチ３９Ｂ−１〜３９Ｂ−８に出力する一致アドレス計数判定回路８１を備える。
（２）なお、リフレッシュコントローラ２１は、ＲＨ耐性判定回路２５及び温度センサ２６を備えない。
以下、上記相違点について詳述する。

図４８において、一致アドレス計数判定回路８１は、個別一致信号＜７：０＞に基づいて、ラッチ３９Ｂ−１〜３９Ｂ−８にラッチされた複数のアドレスが互いに一致している同一のアドレスの数をカウンタにより計数し、その計数値が最大である、最大の同一のアドレスを一致判定アドレスを示す一致判定信号＜７：０＞を発生してラッチ３９Ｂ−１〜３９Ｂ−８に出力する。すなわち、一致アドレス計数判定回路８１は、ラッチされる複数のビクティムアドレスのうち、最大の一致数を有する、同一の最大数のビクティムアドレスを、ビクティムセルをリフレッシュすべきビクティムアドレスとすることを特徴としている。

本実施形態では、複数のロウアドレスをラッチし同じアドレスであればそのアドレス数を数えるカウンタを有し、もっとも多数回保存されたアドレスに対するビクティムリフレッシュを行うことで、よりビクティムセルであると疑わしいワード線８に接続されたメモリセル６をリフレッシュすることを実現する。一致アドレス計数判定回路８１は、もっとも多数回保存されたロウアドレスをターゲットアドレスと判定し、そのアドレスに基づいてビクティムアドレスを発生する。これにより、不要なリフレッシュを削除して、電力消費の増大あるいはリフレッシュ期間の増加を防止できる。

実施形態１９．
図４９は実施形態１９にかかるロウ制御回路１０Ｒの構成例を示すブロック図である。図４９の実施形態１９にかかるロウ制御回路１０Ｒは、図８の実施形態１にかかるロウ制御回路１０に比較して、以下の点が異なる。
（１）ロウデコーダ５４に代えて、リフレッシュコントローラ２１からのＮｏｒｍａｌ／Ａｕｔｏｒｅｆ切替信号を、ロウアドレスＲＡ＜１２＞を縮退するための信号として用いて、ビクティムアドレス計算回路５３で計算されたビクティムアドレスを縮退してデコードすることでロウアドレスを発生するロウデコーダ５４Ａを備える。

図４９において、ロウデコーダ５４Ａは、オートリフレッシュ時にロウアドレスＲＡ＜１２＞を縮退し、オートリフレッシュ時に例えば２倍のワード線８が選択されるように制御される（図５１参照）。すなわち、ロウ制御回路１０Ｒは、通常のリフレッシュ時に、前記通常のリフレッシュされるワード線の数に比較して、リフレッシュされるワード線の数を増やすことで、通常のリフレッシュ回数を削減し、かつ当該削減したリフレッシュ回数の時間期間にビクティムセルに対するリフレッシュを割り込ませるように制御する。これにより、不要なリフレッシュを削除して、電力消費の増大あるいはリフレッシュ期間の増加を防止できる。

以上詳述したように、本発明に係る半導体記憶装置によれば、従来技術に比較して大幅な回路の増加を伴うことなく、先行特許と同等のリフレッシュ不良を防止できる。

１ ＤＲＡＭチップ、
２ メモリセルアレイ、
３ ワード線デコード回路、
４ センスアンプ回路、
５ コラム選択線デコード回路、
６ メモリセル、
７ ビット線、
８ ワード線、
９ コラム選択線、
１０，１０Ａ〜１０Ｒ ロウ制御回路、
１１ 内部信号発生回路、
１２ データ処理回路、
１３ データ入出力回路、
１４，１５ 内部データバス、
１６ 外部データ入出力ピン、
２０，２０−１〜２０−１３，２０Ａ，２０Ｂ ロウアドレスバッファ（ＲＯＷ ＡＤＤ ＢＵＦ）
２１，２１Ａ〜２１Ｅ リフレッシュコントローラ（ＲＥＦＣＯＮＴ）、
２２，２２Ａ テストコントローラ（ＴＥＳＴ ＣＯＮＴＲＯＬ）
２３ モードレジスタ（ＭＯＤＥ ＲＥＧＩＳＴＯＲ）
２４ ヒューズ回路（ＦＵＳＥ）、
２５ ＲＨ耐性判定回路、
２６ 温度センサ、
３１ アドレスパッド（ＡＤＤＰＡＤ）
３２，３５ アドレスバッファ（ＡＤＤＢＵＦ）、
３３，３８ スイッチ（ＳＷ）、
３４ ラッチ（Ｌａｔｃｈ）、
３６ オートリフレッシュカウンタ（ＡｕｔｏＲｅｆ ＣＯＮＴＥＲ）
３７ セレクタ（Ｓｅｌｅｃｔｏｒ）
３９，３９−１〜３９−８，３９Ａ−１〜３９Ａ−８，３９Ｂ−１〜３９Ｂ−８ ビクティムアドレス用ラッチ（Ｌａｔａｃｈ ｆｏｒ Ｖｉｃｔｉｍ）
４１，４１Ａ〜４１Ｄ，４１Ｃ１，４１Ｃ２，４４ タイマ回路（Ｔｉｍｅｒ）、
４２ ラッチコントローラ（Ｌａｔｃｈ Ｃｏｎｔｒｏｌ）、
４３ ＯＲ論理演算回路、
４５ ヒューズ回路（ＦＵＳＥ）、
４６ モードレジスタ（Ｍｏｄｅ Ｒｅｇｉｓｔｏｒ）
４７ テストコントローラ（ＴＥＳＴ ＣＯＮＴＲＯＬ）、
４８ 擬似乱数発生回路、
４９ ビクティム判定回路、
５１ ロウ冗長判定回路、
５２ ロウアドレス発生回路（ＲＯＷ ＡＤＤＧＥＮ）、
５３ ビクティムアドレス計算回路（Ｖｉｃｔｉｍ ＡＤＤ Ｃａｌｃｕｌａｔｏｒ）、
５４，５４Ａ ロウデコーダ（ＲＯＷ ＤＥＣＯＲＤＥＲ））、
６１ バッファアンプ、
６２ インバータ、
６３ ＥＸＯＲゲート、
７０，７０−１〜７０−３，７０Ａ バンクアドレスバッファ（ＢＡＮＫ ＡＤＤ ＢＵＦ）、
７１ バンクアドレスパッド（ＢＡＮＫ ＡＤＤＰＡＤ）、
７２，７４ アドレスバッファ（ＡＤＤＢＵＦ）、
７３ ラッチ、
７５ バンクアドレスデコーダ（ＢＡＮＫ ＡＤＤ ＤＥＣＯＤＥＲ）、
７６，７８ スイッチ（ＳＷ）、
８１ 一致アドレス計数判定回路、
１０１ メモリコントローラ、
１０２ プロセッサ。

Claims (39)

1. 半導体記憶装置に対するアクティブコマンドの発行時におけるターゲットアドレスもしくはそのターゲットアドレスでメモリセルのデータに対して影響を受けるビクティムセルのロウアドレスを、所定のロウアドレスラッチ方法によりビクティムアドレスとしてラッチし、当該ビクティムアドレスを有するビクティムセルに対して、リフレッシュコマンドの発行時に所定のリフレッシュ方法でリフレッシュするロウ制御回路を備え、
   前記ロウ制御回路は、前記ロウアドレスラッチ方法において、確率的に、実質的にすべてのターゲットアドレスへのアクセスによる影響を受けて不具合を引き起こす可能性のあるロウアドレスのメモリセルに対して、不良発生前にリフレッシュするために当該ロウアドレスをラッチするタイミングを示すタイミング信号を発生するタイミング信号発生回路を含むことを特徴とする半導体記憶装置。
2. 前記タイミング信号発生回路は、アクティブコマンド及びリフレッシュコマンドに基づいて、すべてのアクティブコマンドのうちの一部を選択したアクティブコマンドのタイミングを示すタイミング信号を発生することを特徴とする請求項１記載の半導体記憶装置。
3. 前記タイミング信号発生回路は、前記ロウアドレスラッチ方法により、リフレッシュコマンドの発行直前に実行されたアクティブコマンドの発行時のロウアドレスをラッチするタイミングを示すタイミング信号を発生することを特徴とする請求項２記載の半導体記憶装置。
4. 前記タイミング信号発生回路は、前記ロウアドレスラッチ方法により、リフレッシュコマンドの発行直後に実行されたアクティブコマンドの発行時のロウアドレスをラッチするタイミングを示すタイミング信号を発生することを特徴とする請求項２記載の半導体記憶装置。
5. 前記ロウ制御回路は前記タイミング信号発生回路を含み、前記タイミング信号発生回路は、前記ロウアドレスラッチ方法により、リフレッシュコマンドの発行後であって、アクティブコマンドの所定の回数後のアクティブコマンドの発行時のロウアドレスをラッチするタイミングを示すタイミング信号を発生することを特徴とする請求項２記載の半導体記憶装置。
6. 前記タイミング信号発生回路はタイマ回路を含み、前記ロウアドレスラッチ方法により、前記タイマ回路から出力されるタイマ信号が示すタイミングにおいて、前記ロウアドレスをビクティムアドレスとしてラッチすることを特徴とする請求項１記載の半導体記憶装置。
7. 前記タイミング信号発生回路は複数の前記タイマ回路と、
   複数の前記タイマ回路からの各タイマ信号の論理和に基づいて前記タイマ信号を発生する演算回路とをさらに備えたことを特徴とする請求項６記載の半導体記憶装置。
8. 前記タイマ信号の周期は、オートリフレッシュの周期よりも長くなるように設定されたことを特徴とする請求項６又は７記載の半導体記憶装置。
9. 前記タイマ信号の周期は、ビクティムセルのリフレッシュの周期よりも長くなるように設定されたことを特徴とする請求項６又は７記載の半導体記憶装置。
10. 前記タイマ信号の周期は、自動的に選択的に変更されることを特徴とする請求項６〜９のうちのいずれか１つに記載の半導体記憶装置。
11. 前記タイミング信号発生回路は、前記タイマ信号の周期を設定するヒューズ回路を備え、
    前記タイマ信号の周期は、前記ヒューズ回路からの信号に基づいて変更されることを特徴とする請求項１０記載の半導体記憶装置。
12. 前記タイミング信号発生回路は、前記タイマ信号の周期を設定するモードレジスタを備え、
    前記タイマ信号の周期は、前記モードレジスタからの信号に基づいて変更されることを特徴とする請求項１０記載の半導体記憶装置。
13. 前記タイミング信号発生回路は、前記タイマ信号の周期を設定するテストコントローラを備え、
    前記タイマ信号の周期は、前記テストコントローラからの信号に基づいて変更されることを特徴とする請求項１０記載の半導体記憶装置。
14. 前記ロウ制御回路は、オートリフレッシュコマンドを計数するオートリフレッシュカウンタをさらに備え、
    前記ロウ制御回路は、前記リフレッシュ方法により、前記オートリフレッシュカウンタからの計数値で指定されたアドレスのリフレッシュの後に、同一のオートリフレッシュコマンドの期間で続けて、アクティブコマンドでラッチしたビクティムアドレスを有するビクティムセルに対してリフレッシュを実行することを特徴とする請求項１〜１３のうちのいずれか１つに記載の半導体記憶装置。
15. 前記アクティブコマンドでラッチしたビクティムアドレスを有するビクティムセルに対してリフレッシュを実行する動作は、すべてのオートリフレッシュコマンドで実行されることを特徴とする請求項１４記載の半導体記憶装置。
16. 前記アクティブコマンドでラッチしたビクティムアドレスを有するビクティムセルに対してリフレッシュを実行する動作は、前記オートリフレッシュコマンドの複数回に１回の割合で前記オートリフレッシュコマンドに基づいて実行されることを特徴とする請求項１４記載の半導体記憶装置。
17. 前記割合を設定するヒューズ回路をさらに備えたことを特徴とする請求項１６記載の半導体記憶装置。
18. 前記割合を設定するモードレジスタをさらに備えたことを特徴とする請求項１６記載の半導体記憶装置。
19. 前記割合を設定するテストコントローラをさらに備えたことを特徴とする請求項１６記載の半導体記憶装置。
20. 前記ロウ制御回路は、テストモードで、前記ビクティムセルに対するリフレッシュを実行することをイネーブルするか否かを指示するテストコントローラをさらに備えたことを特徴とする請求項１〜１６のうちのいずれか１つに記載の半導体記憶装置。
21. 前記ロウ制御回路は、前記ビクティムセルに対するリフレッシュを実行することをイネーブルするか否かを指示するモードレジスタをさらに備えたことを特徴とする請求項１〜１６のうちのいずれか１つに記載の半導体記憶装置。
22. 前記ロウ制御回路は、前記ビクティムセルに対するリフレッシュを実行することをイネーブルするか否かを指示するヒューズ回路をさらに備えたことを特徴とする請求項１〜１６のうちのいずれか１つに記載の半導体記憶装置。
23. 前記ロウ制御回路は、オートリフレッシュコマンドに基づくオートリフレッシュの動作をテストモードで停止し、前記ビクティムアドレスを有するビクティムセルに対するオートリフレッシュコマンドの発行時に前記ビクティムセルに対してリフレッシュすることを特徴とする請求項１〜２２のうちのいずれか１つに記載の半導体記憶装置。
24. 前記ロウ制御回路は、前記ビクティムアドレスとしてロウ冗長判定後のロウアドレスを用いることを特徴とする請求項１〜２３のうちのいずれか１つに記載の半導体記憶装置。
25. 前記ビクティムアドレスのラッチ期間は、オートリフレッシュコマンド、もしくは他の制御信号に基づいて変更されることを特徴とする請求項１〜２４のうちのいずれか１つに記載の半導体記憶装置。
26. 前記ロウ制御回路は、複数の前記ビクティムアドレスをラッチすることを特徴とする請求項１〜２５のうちのいずれか１つに記載の半導体記憶装置。
27. 前記ロウ制御回路は、複数の前記ビクティムアドレスを、前記半導体記憶装置のバンク毎に、ラッチすることを特徴とする請求項２６記載の半導体記憶装置。
28. 前記ロウ制御回路は、前記ラッチされた複数の前記ビクティムアドレスを用いて、連続的なリフレッシュ時に順次、当該各ビクティムアドレスを有するビクティムセルをリフレッシュすることを特徴とする請求項２６又は２７記載の半導体記憶装置。
29. 前記ロウ制御回路は、複数の前記ビクティムアドレスともに、バンクアドレスをラッチすることを特徴とする請求項２６〜２８のうちのいずれか１つに記載の半導体記憶装置。
30. 前記タイミング信号発生回路は擬似乱数を発生する擬似乱数発生回路を含み、
    前記タイミング信号発生回路は、前記擬似乱数に基づくタイミング信号であって、リフレッシュコマンドに対して固定しないタイミングを示すタイミング信号を発生することを特徴とする請求項１記載の半導体記憶装置。
31. 前記ロウ制御回路は、リフレッシュアドレスより指定されるロウアドレスを前記ビクティムアドレスとしてラッチすることを特徴とする請求項３０記載の半導体記憶装置。
32. 前記ロウ制御回路は、前記ラッチされる複数のビクティムアドレスのうち、同一の最大数のビクティムアドレスを、ビクティムセルをリフレッシュすべきビクティムアドレスとする請求項３０記載の半導体記憶装置。
33. 前記ロウ制御回路は、通常のリフレッシュに加えて、前記ビクティムセルに対するリフレッシュを行うことで、前記通常のリフレッシュ時のリフレッシュ期間に比較してリフレッシュ時間を長くなるように設定することを特徴とする請求項１〜３２のうちのいずれか１つに記載の半導体記憶装置。
34. 前記ロウ制御回路は、通常のリフレッシュ時に、前記通常のリフレッシュされるワード線の数に比較して、リフレッシュされるワード線の数を増やすことで、通常のリフレッシュ回数を削減し、かつ当該削減したリフレッシュ回数の時間期間にビクティムセルに対するリフレッシュを割り込ませるように制御することを特徴とする請求項１〜３２のうちのいずれか１つに記載の半導体記憶装置。
35. 前記ロウ制御回路は、通常のリフレッシュ時に、前記ビクティムセルに対するリフレッシュを同一のリフレッシュ周期期間内に実行する請求項１〜３２のうちのいずれか１つに記載の半導体記憶装置。
36. 前記ロウ制御回路は、通常のリフレッシュを行うバンクと、ビクティムセルのリフレッシュを行うバンクの活性を、アクティブコマンドの間隔の最小値、もしくはリフレッシュによる１つのロウ活性期間以上の間隔をあけて実行することを特徴とする請求項３５記載の半導体記憶装置。
37. 前記ロウ制御回路は、通常のリフレッシュを行うバンクの活性順序を、ビクティムセルに対するリフレッシュを行うバンクアドレスに応じて変更することを特徴とする請求項３６記載の半導体記憶装置。
38. 前記ロウ制御回路は、ロウハンマー耐性に応じて、ビクティムセルに対するリフレッシュの頻度を変更することを特徴とする請求項１〜３７のうちのいずれか１つに記載の半導体記憶装置。
39. 前記ロウ制御回路は、温度によって通常のリフレッシュ頻度が変更される場合に、ビクティムセルに対するリフレッシュの頻度を変更することを特徴とする請求項１〜３８のうちのいずれか１つに記載の半導体記憶装置。

Images