CN114974343A - 半导体存储装置 - Google Patents

Abstract

提供一种半导体存储装置，能够抑制耗电增加，同时避免列锤击问题造成的数据破坏。半导体存储装置，包含：控制部10，控制存储器的刷新操作的间隔；若既定期间内对存储器的读取或写入存取要求的频率越高，则控制存储器的刷新操作的间隔变得越短。

Description

半导体存储装置

技术领域

本发明关于半导体存储装置。

背景技术

半导体存储装置中的DRAM(Dynamic Random Access Memory，动态随机存取存储器)，是一种挥发性存储器，借由将电荷蓄积在电容器来存储信息，一旦没有供给电源，存储的信息将会遗失。由于蓄积在电容器的电荷经过一定时间之后就会放电，因此DRAM需要定期充电，这样的存储保持操作称为刷新(Refresh)。

然而，在执行刷新的期间，若对同一列(Row)地址的多次读取及/或写入要求太集中，则有可能会发生列锤击(Row Hammer)问题。所谓的列锤击问题，是在一定时间内对同一列地址的多次存取太集中时，物理上与该列地址相邻的列地址，所对应的数据位元的电荷因为放电而引起数据破坏的问题。

为了解决关于列锤击的问题，举例来说，有人考虑过将存储器的刷新间隔设定成更短。然而，在这种情况下，刷新会变得以很短的间隔频繁执行，因此半导体存储装置的耗电有增加的风险。

本发明的目的在于提供一种半导体存储装置，能够抑制耗电增加，同时避免列锤击问题造成的数据破坏。

发明内容

本发明提供一种半导体存储装置，包含：控制部，控制存储器的刷新操作的间隔；若既定期间内对该存储器的读取或写入存取要求的频率越高，则控制该存储器的刷新操作的间隔变得越短。

依照本发明的半导体存储装置，能够抑制耗电增加，同时避免列锤击问题造成的数据破坏。

附图说明

图1为一方块图，表示关于本发明的第1实施例的半导体存储装置的构成例。

图2表示控制部的构成例。

图3为一时序图，表示第1实施例的半导体存储装置内的各部信号的电压推移。

图4为一方块图，表示关于本发明的第2实施例的半导体存储装置当中的控制部的构成例。

图5为一时序图，表示第2实施例的半导体存储装置内的各部信号的电压推移。

图6为一方块图，表示关于本发明的第3实施例的半导体存储装置当中的控制部的构成例。

图7为一时序图，表示第3实施例的半导体存储装置内的各部信号的电压推移。

图8为一方块图，表示关于本发明的变形例的半导体存储装置当中的控制部的构成例。

图9表示对照表的构成例。

图10～图12为一时序图，表示变形例的半导体存储装置内的各部信号的电压推移。

10:控制部

20:存储器

21:指令解码器

22:列控制部

23:行控制部

24:存储单元阵列

100:振荡器

110:计数器

120:对照表

130:比较器

140:计时产生器

150:定序器

160:刷新地址计数器

161:刷新地址计数器

162:刷新地址计数器

163:刷新地址计数器

164:刷新地址计数器

170:计数器

180:刷新跳过控制部

190:刷新跳过部

ACCESS:信号

ACCFREQ:信号

ACCFREQ(BLOCK):存取频率(信号)

ACCFREQ(BLK0):存取频率

ACCFREQ(BLK1):存取频率

ACCFREQ(BLK2):存取频率

ACCFREQ(BLK3):存取频率

CLEN,SAEN:信号

CMDRD:触发信号

CMDWR:触发信号

CNT:信号

REF:刷新信号

REFSKIP:刷新跳过信号

RFA:信号

RFA(BLOCK):信号

RFA BLK0:信号

RFA BLK1:信号

RFA BLK2:信号

RFA BLK3:信号

RFAINC:信号

SRCNT:信号

SRDIV:信号

SROSC:振荡信号

SRREQ:刷新要求信号

SRREQCNT:信号

SRRST:信号

SRTRG:刷新触发信号

WLOFF:信号

WLON:信号

具体实施方式

以下，针对关于本发明的实施例的半导体存储装置，参照附上的图式详细说明。但是，该实施例为示意的范例，本发明并不以此为限。

图1为一方块图，表示关于本发明的第1实施例的半导体存储装置的构成例。半导体存储装置包含：控制部10以及存储器20。控制部10以及存储器20，可以用专用的硬件设备或是逻辑电路来构成。

在一实施例中，半导体存储装置可以是以内部控制刷新操作的方式构成的pSRAM(pseudo-Static Random Access Memory，虚拟静态随机存取存储器)。在既有的DRAM中，一般具有专用的电路，借由登录干扰字线地址，或是以追加的刷新操作来回复数据等方式解决列锤击问题。然而，与既有的DRAM比较起来，由于pSRAM正朝着小型化的方向前进，因此难有设置此种专用电路的空间。而在pSRAM设置这样的专用电路时，亦会有pSRAM的成本高昂的风险。因此，当本发明应用在pSRAM时，可不需要设置这样的专用电路，抑制耗电增加，同时避免列锤击问题造成的数据破坏。

请参照图1，控制部10控制存储器20的刷新操作的间隔。在一实施例中，若既定期间内对存储器20的读取或写入存取要求的频率越高，则控制部10控制存储器20的刷新操作的间隔变得越短。在另一实施例中，若既定期间内对存储器20的读取或写入存取要求的频率越高，则控制部10也可以控制刷新要求(本实施例中，为后面描述的刷新信号REF)的间隔变得越短，该刷新要求是为了执行存储器20的刷新操作，而每隔一段时间所产生的。借此，若既定期间内对存储器20的读取或写入存取要求的频率越高，则能够以更短的间隔产生刷新要求。因此，能够频繁地执行存储器20的刷新操作，且能够避免列锤击问题造成的数据破坏。另外，针对控制部10的详细构成，将于后面描述。

继续参照图1，存储器20是需要刷新的半导体存储器(例如，DRAM等)。存储器20包含：指令解码器21、列控制部22、行控制部23、以及存储单元阵列24。指令解码器21解读从外部提供的指令信号，并产生指令控制信号。例如，若从外部提供的指令是读取指令时，指令解码器21将读取操作的触发信号CMDRD输出至列控制部22以及行控制部23。另外，若从外部提供的指令是写入指令时，指令解码器21将写入操作的触发信号CMDWR输出至列控制部22以及行控制部23。

列控制部22根据各触发信号CMDRD、CMDWR或后面描述的刷新信号REF等，控制存储单元阵列24内的对应的存储器阵列的使能/不使能。例如，列控制部22将用来使能列字线的信号WLON以及用来不使能列字线信号WLOFF输出至存储单元阵列24，进而选择执行读取、写入或刷新操作的字线。

另外，列控制部22将用来使能感测放大器的信号SAEN，输出至存储单元阵列24以及行控制部23。

另外，列控制部22将表示要求读取或写入存取的信号ACCESS、以及表示对存储单元阵列24的读取或写入存取的频率的信号ACCFREQ，输出至控制部10。此处，对存储单元阵列24的读取或写入存取的频率，举例来说，可以使用设置于列控制部22的计数器(图示省略)，计数触发信号CMDRD、CMDWR而求出。列控制部22也可以每经过一段既定期间，就将表示该既定期间内的读取或写入存取的频率(举例来说，当频率小于第1临界值时为“Low”；当频率大于等于第1临界值且小于第2临界值(第1临界值＜第2临界值)时为“Middle”；当频率大于等于第2临界值时为“High”)的信号ACCFREQ，输出至控制部10。

另外，若从控制部10输入高电平的刷新信号REF，则列控制部22针对从控制部10输出的刷新地址信号RFA当中所示的列地址，执行刷新操作。

行控制部23基于各触发信号CMDRD、CMDWR等，将用来使能行位线的信号CLEN输出至存储单元阵列24。进而选择行位线以执行读取或写入存取等。

另外，针对存储单元阵列24的地址以及数据控制，同样为众所皆知的技术，因此在本实施例省略说明。

本实施例中，是以其中一例说明了指令解码器21、列控制部22、行控制部23、以及存储单元阵列24设置于存储器20内的情况；然而，本发明不限于此，当存储器20存在于半导体存储装置的外部时，各部21～24之中的至少1者，也可以与控制部10共同设置于半导体存储装置内。

参照图2，针对控制部10的构成进行说明。控制部10包含：振荡器100、计数器110、对照表120、比较器130、计时产生器140、定序器150、以及刷新地址计数器160。振荡器100以既定间隔产生刷新操作用的振荡信号SROSC，并输入至计数器110。

计数器110计数从振荡器100输出的振荡信号SROSC的脉冲，并将表示脉冲的计数值的n+1(n为正整数)位元的信号SRCNT<n:0>，输出至比较器130以及计时产生器140。另外，若用来将计数值重设为初始值(例如0)的信号SRRST输入至比较器130，则计数器110将计数值重设为初始值。

每一次当表示既定期间内的读取或写入存取的频率的信号ACCFREQ，从列控制部22输入时，对照表120就将表示信号ACCFREQ对应的振荡信号SROSC的脉冲数，并且为n+1(n为正整数)位元的信号SRDIV<n:0>，输出至比较器130。此处，对照表120也可以根据既定期间内的读取或写入存取的频率高低，而对应不同的脉冲数。另外，对照表120也可以设计成，若既定期间内的读取或写入存取的频率越低，则振荡信号SROSC的脉冲数就变得越多。

另外，本实施例中，当信号ACCFREQ表示低频率(Low)时，对照表120将表示脉冲数为12的信号SRDIV<n:0>输出至比较器130；当信号ACCFREQ表示中频率(Middle)时，对照表120将表示脉冲数为6的信号SRDIV<n:0>输出至比较器130；当信号ACCFREQ表示高频率(High)时，对照表120将表示脉冲数为3的信号SRDIV<n:0>输出至比较器130。

若表示振荡信号SROSC的脉冲数的信号SRCNT<n:0>从计数器110输入时，则比较器130将振荡信号SROSC的脉冲数(例如图3的信号SRCNT<n:0>+1的值)、以及从对照表120输入的信号SRDIV<n:0>进行比较。然后，当振荡信号SROSC的脉冲数与信号SRDIV<n:0>的值一致时，比较器130将信号SRRST输出至计数器110。

当从计数器110输出的信号SRCNT<n:0>的值为0时，计时产生器140将高电平的刷新触发信号SRTRG输出至定序器150。

若从计时产生器140输入高电平的刷新触发信号SRTRG时，定序器150将高电平的刷新信号REF输出至刷新地址计数器160以及列控制部22。另外，举例来说，若表示要求读取或写入存取的信号ACCESS、以及高电平的刷新触发信号SRTRG，几乎在同一个时间点输入时，则定序器150也可以执行各信号ACCESS、SRTRG之间的仲裁(调停)，并调整刷新信号REF的输出时间点。

刷新地址计数器160将表示成为刷新操作的对象的列地址的信号RFA，输出至列控制部22。另外，每一次执行刷新操作(亦即，高电平的刷新信号REF从定序器150输入)时，刷新地址计数器160都会递增成为刷新操作的对象的列地址。举例来说，也可以在刷新信号REF的脉冲下降时，刷新地址计数器160递增列地址。

图3为一时序图，表示本实施例的半导体存储装置内的各部信号的电压推移。在时刻t1，当表示既定期间内的读取或写入存取为低频率(Low)的信号ACCFREQ输入至对照表120时，对照表120将对应的脉冲数(例如此处为12)的信号SRDIV<n:0>，输出至比较器130。另外，由于信号SRCNT<n:0>的值为0，因此计时产生器140将高电平的刷新触发信号SRTRG输出至定序器150。接着，定序器150将高电平的刷新信号REF输出至刷新地址计数器160以及列控制部22。借此，针对信号RFA所示的列地址(图例中为“0”)执行刷新操作。接着，在刷新信号REF的脉冲下降之后的时刻t2，刷新地址计数器160递增信号RFA所示的列地址(图例中，从“0”递增至“1”)。

像这样，当既定期间内的读取或写入存取的频率为低频率(Low)时，由振荡器100产生的振荡信号SROSC的脉冲数每到达12，就产生1个刷新信号REF。

接着，在时刻t3，当表示既定期间内的读取或写入存取为高频率(High)的信号ACCFREQ输入至对照表120时，对照表120将对应的脉冲数(例如此处为3)的信号SRDIV<n:0>，输出至比较器130。另外，计时产生器140将高电平的刷新触发信号SRTRG输出至定序器150。接着，定序器150将高电平的刷新信号REF输出至刷新地址计数器160以及列控制部22。借此，针对信号RFA所示的列地址(图例中为“1”)执行刷新操作。接着，当刷新信号REF的脉冲下降时，刷新地址计数器160递增信号RFA所示的列地址(图例中，从“1”递增至“2”)。

另外，当表示振荡信号SROSC的脉冲数为3个的信号SRCNT<n:0>从计数器110输入时，由于振荡信号SROSC的脉冲数与信号SRDIV<n:0>的值一致，因此比较器130将信号SRRST输出至计数器110。此时，计数器110将振荡信号SROSC的脉冲的计数值重设为初始值。

然后，在时刻t4以及t5，借由高电平的刷新信号REF输出至刷新地址计数器160以及列控制部22，而分别对信号RFA所示的列地址(图例中，分别为“2”以及“3”)执行刷新操作。

像这样，当既定期间内的读取或写入存取的频率为高频率(High)时，由振荡器100产生的振荡信号SROSC的脉冲数每到达3，就产生1个刷新信号REF。

接着，在时刻t6，当表示既定期间内的读取或写入存取为中频率(Middle)的信号ACCFREQ输入至对照表120时，对照表120将对应的脉冲数(例如此处为6)的信号SRDIV<n:0>，输出至比较器130。另外，计时产生器140将高电平的刷新触发信号SRTRG输出至定序器150。接着，定序器150将高电平的刷新信号REF输出至刷新地址计数器160以及列控制部22。借此，针对信号RFA所示的列地址(图例中为“4”)执行刷新操作。接着，当刷新信号REF的脉冲下降时，刷新地址计数器160递增信号RFA所示的列地址(图例中，从“4”递增至“5”)。

另外，当表示振荡信号SROSC的脉冲数为6个的信号SRCNT<n:0>从计数器110输入时，由于振荡信号SROSC的脉冲数与信号SRDIV<n:0>的值一致，因此比较器130将信号SRRST输出至计数器110。此时，计数器110将振荡信号SROSC的脉冲的计数值重设为初始值。

然后，在时刻t7，借由高电平的刷新信号REF输出至刷新地址计数器160以及列控制部22，而对信号RFA所示的列地址(图例中为“5”)执行刷新操作。

像这样，当既定期间内的读取或写入存取的频率为中频率(Middle)时，由振荡器100产生的振荡信号SROSC的脉冲数每到达6，就产生1个刷新信号REF。

另外，本实施例中，以其中一例说明了信号SRCNT<n:0>的值为初始值(例如此处为0)时，执行刷新操作的情况；然而，本发明不限于此。举例来说，也可以在信号SRCNT<n:0>的值为0以外的其他值时执行刷新操作。

如上所述，本实施例中，若既定期间内对存储器的读取或写入存取要求的频率越高，则能够以更短的间隔产生刷新要求(此处为刷新信号REF)。

如上所述，依照本实施例的半导体存储装置，举例来说，在既定期间内频繁地要求读取或写入存取时，能够相应于此频繁地执行存储器20的刷新操作。借此，能够避免列锤击问题造成的数据破坏。另一方面，若既定期间内读取或写入存取要求的频率越低，则能够以比较长的间隔执行存储器20的刷新操作，因此，与刷新操作经常以短间隔执行的情况比较起来，能够减低刷新操作执行的次数。借此，能够抑制半导体存储装置的耗电增加。

以下，针对本发明的第2实施例进行说明。本实施例的半导体存储装置，与第1实施例的不同点在于：若既定期间内对存储器20的读取或写入存取要求的频率越高，则控制部10针对刷新要求，控制所执行的刷新操作的次数增加，该刷新要求是为了执行存储器20的刷新操作，而每隔一段时间所产生的。以下，针对与第1实施例不同的构成进行说明。

图4表示关于第2实施例的控制部10的构成例。本实施例中，控制部10包含：振荡器100、计时产生器140、定序器150、刷新地址计数器160、计数器170、刷新跳过控制部180、以及刷新跳过部190。此处，振荡器100、定序器150以及刷新地址计数器160的构成，与上述的第1实施例相同。

本实施例中，每一次当振荡信号SROSC从振荡器100输入时，计时产生器140也可以将与振荡信号SROSC相同脉冲的刷新要求信号SRREQ，输出至计数器170以及刷新跳过部190。

计数器170计数从计时产生器140输出的刷新要求信号SRREQ的脉冲，并将表示脉冲的计数值的n+1(n为正整数)位元的信号SRREQCNT<n:0>，输出至刷新跳过控制部180。另外，当用来把计数值重设为初始值(例如0)的信号(图示省略)从刷新跳过控制部180输入时，计数器170也可以将计数值重设为初始值。

若初始值的信号SRREQCNT<n:0>从计数器170输入时，刷新跳过控制部180将高电平的刷新跳过信号REFSKIP，输出至刷新跳过部190。另外，每一次当信号SRREQCNT<n:0>所示的刷新要求信号SRREQ的脉冲数，到达从列控制部22输入的信号ACCFREQ所示的存取频率对应的脉冲数时，刷新跳过控制部180也可以把用来将计数值重设为初始值的信号(图示省略)，输出至计数器170。此处，信号ACCFREQ所示的存取频率对应的脉冲数，也可以与上述的对照表120一样，设定为既定期间内的读取或写入存取的频率越低，则脉冲数就变得越多。

当低电平的刷新跳过信号REFSKIP从刷新跳过控制部180输入时，刷新跳过部190把从计时产生器140输出的刷新要求信号SRREQ，转换成低电平的刷新触发信号SRTRG，并输出至定序器150。另外，当高电平的刷新跳过信号REFSKIP从刷新跳过控制部180输入时，刷新跳过部190把从计时产生器140输出的刷新要求信号SRREQ，转换成高电平的刷新触发信号SRTRG，并输出至定序器150。

图5为一时序图，表示本实施例的半导体存储装置内的各部信号的电压推移。在时刻t11，若输入表示既定期间内的读取或写入存取为低频率(Low)的信号ACCFREQ，则当初始值的信号SRREQCNT<n:0>从计数器170输入时，刷新跳过控制部180将高电平的刷新跳过信号REFSKIP，输出至刷新跳过部190。另外，由于高电平的刷新跳过信号REFSKIP从刷新跳过控制部180输入，因此刷新跳过部190把从计时产生器140输出的刷新要求信号SRREQ，转换成高电平的刷新触发信号SRTRG，并输出至定序器150。另外，定序器150将高电平的刷新信号REF输出至刷新地址计数器160以及控制部22。借此，针对信号RFA所示的列地址(图例中为“0”)执行刷新操作。另外，当刷新信号REF的脉冲下降时，刷新地址计数器160递增信号RFA所示的列地址(图例中，从“0”递增至“1”)。

像这样，若既定期间内的读取或写入存取为低频率(Low)时，则每产生既定个数(图例中为12个)的刷新要求信号SRREQ，就产生1个刷新信号REF(亦即，执行1次刷新操作)。

接着，在时刻t12，若输入表示既定期间内的读取或写入存取为高频率(High)的信号ACCFREQ，则当初始值的信号SRREQCNT<n:0>从计数器170输入时，刷新跳过控制部180将高电平的刷新跳过信号REFSKIP，输出至刷新跳过部190。另外，刷新跳过部190把从计时产生器140输出的刷新要求信号SRREQ，转换成高电平的刷新触发信号SRTRG，并输出至定序器150。另外，定序器150将高电平的刷新信号REF输出至刷新地址计数器160以及控制部22。借此，针对信号RFA所示的列地址(图例中为“1”)执行刷新操作。另外，当刷新信号REF的脉冲下降时，刷新地址计数器160递增信号RFA所示的列地址(图例中，从“1”递增至“2”)。

另外，当信号SRREQCNT<n:0>所示的刷新要求信号SRREQ的脉冲数，到达从列控制部22输入的信号ACCFREQ所示的存取频率对应的脉冲数(图例中为3个)时，刷新跳过控制部180把用来将计数值重设为初始值的信号(图示省略)，输出至计数器170。此时，计数器170将刷新要求信号SRREQ的脉冲的计数值，重设为初始值。

然后，在时刻t13以及t14，借由高电平的刷新信号REF输出至刷新地址计数器160以及列控制部22，而分别对信号RFA所示的列地址(图例中，分别为“2”以及“3”)执行刷新操作。

像这样，若既定期间内的读取或写入存取为高频率(High)时，则每产生既定个数(图例中为3个)的刷新要求信号SRREQ，就产生1个刷新信号REF(亦即，执行1次刷新操作)。

接着，在时刻t15，若输入表示既定期间内的读取或写入存取为中频率(Middle)的信号ACCFREQ，则当初始值的信号RREQCNT<n:0>从计数器170输入时，刷新跳过控制部180将高电平的刷新跳过信号REFSKIP，输出至刷新跳过部190。另外，刷新跳过部190把从计时产生器140输出的刷新要求信号SRREQ，转换成高电平的刷新触发信号SRTRG，并输出至定序器150。另外，定序器150将高电平的刷新信号REF输出至刷新地址计数器160以及控制部22。借此，针对信号RFA所示的列地址(图例中为“4”)执行刷新操作。另外，当刷新信号REF的脉冲下降时，刷新地址计数器160递增信号RFA所示的列地址(图例中，从“4”递增至“5”)。

另外，当信号SRREQCNT<n:0>所示的刷新要求信号SRREQ的脉冲数，到达从列控制部22输入的信号ACCFREQ所示的存取频率对应的脉冲数(图例中为6个)时，刷新跳过控制部180把用来将计数值重设为初始值的信号(图示省略)，输出至计数器170。此时，计数器170将刷新要求信号SRREQ的脉冲的计数值，重设为初始值。

然后，在时刻t16，借由高电平的刷新信号REF输出至刷新地址计数器160以及列控制部22，而对信号RFA所示的列地址(图例中为“5”)执行刷新操作。

像这样，若既定期间内的读取或写入存取为中频率(Middle)时，则每产生既定个数(图例中为6个)的刷新要求信号SRREQ，就产生1个刷新信号REF(亦即，执行1次刷新操作)。

另外，本实施例中，以其中一例说明了信号SRCNT<n:0>的值为初始值(例如此处为0)时，执行刷新操作的情况；然而，本发明不限于此。举例来说，也可以在信号SRCNT<n:0>的值为0以外的其他值时执行刷新操作。

如上所述，依照关于本实施例的半导体存储装置，若既定期间内对存储器的读取或写入存取要求的频率越高，则能够针对每隔一段时间所产生的刷新要求信号SRREQ，增加所执行的刷新操作的次数(亦即，增加刷新操作的执行次数)。借此，能够频繁地执行存储器的刷新操作，且能够避免列锤击问题造成的数据破坏。

以下，针对本发明的第3实施例进行说明。本实施例的半导体存储装置，与上述的各实施例的不同点在于：控制部20针对连续的列地址的多个区块的每一个，分别控制刷新操作的间隔。以下，针对与上述的各实施例不同的构成进行说明。

本实施例中，半导体存储装置包含多个(例如此处为4个)区块，每一个区块都分别包含刷新地址计数器，该刷新地址计数器根据刷新要求，指定刷新操作执行的地址。另外，控制部10针对多个区块的每一个区块，控制由该多个区块的每一个区块所对应的刷新地址计数器指定的列地址所对应的刷新操作执行。借此，对多个区块之中的任何区块执行刷新操作时，都能够使用刷新地址计数器，轻易地指定刷新操作执行的列地址。另外，多个区块当中，每一个区块连续的列地址的个数可以相同，也可以不同。

图6表示关于第3实施例的控制部10的构成例。本实施例中，控制部10包含：振荡器100、计时产生器140、定序器150、刷新地址计数器160、刷新地址计数器161、162、163、164，分别设置于多个区块(图例中，为区块0～区块3，一共4个区块)当中的每一个区块、刷新跳过控制部180、以及刷新跳过部190。此处，振荡器100、计时产生器140、定序器150、计数器170、以及刷新跳过部190的构成，与上述的第2实施例相同。

本实施例中，刷新地址计数器160也可以设计成从计时产生器140输入刷新要求信号SRREQ。在这种情况下，刷新地址计数器160也可以计数刷新要求信号SRREQ的脉冲数，使得在既定计数范围(例如0～3)内循环。另外，举例来说，在每一次从第0号开始计数到既定编号(例如第3号)的刷新要求信号SRREQ的脉冲上升边缘时，刷新地址计数器160也可以将用来把成为刷新操作的对象的区块切换到其他区块的信号RFA(BLOCK)，输出至刷新跳过控制部180。另外，刷新地址计数器160在输出信号RFA(BLOCK)的期间，把从定序器150输入的刷新信号REF，输出至各区块的刷新地址计数器161～164之中，由该信号RFA(BLOCK)指定的区块(例如区块0)对应的刷新地址计数器(例如，刷新地址计数器161)。

区块0的刷新地址计数器161将表示成为刷新操作的对象的区块0内的列地址的信号RFA BLK0，输出至列控制部22。另外，每次针对区块0执行刷新操作时，刷新地址计数器161就递增成为刷新操作的对象的区块0内的列地址。区块1的刷新地址计数器162将表示成为刷新操作的对象的区块1内的列地址的信号RFA BLK1，输出至列控制部22。另外，每次针对区块1执行刷新操作时，刷新地址计数器162就递增成为刷新操作的对象的区块1内的列地址。区块2的刷新地址计数器163将表示成为刷新操作的对象的区块2内的列地址的信号RFA BLK2，输出至列控制部22。另外，每次针对区块2执行刷新操作时，刷新地址计数器163就递增成为刷新操作的对象的区块2内的列地址。区块3的刷新地址计数器164将表示成为刷新操作的对象的区块3内的列地址的信号RFA BLK3，输出至列控制部22。另外，每次针对区块3执行刷新操作时，刷新地址计数器164就递增成为刷新操作的对象的区块3内的列地址。

本实施例中，若初始值的信号SRREQCNT<n:0>从计数器170输入时，刷新跳过控制部180将高电平的刷新跳过信号REFSKIP，输出至刷新跳过部190。另外，每一次当信号SRREQCNT<n:0>所示的刷新要求信号SRREQ的脉冲数，到达从刷新地址计数器160输入的信号RFA(BLOCK)所示的区块所对应的存取频率(从列控制部22输入的信号ACCFREQ所示)所对应的脉冲数时，刷新跳过控制部180也可以把用来将计数值重设为初始值的信号(图示省略)，输出至计数器170。此处，信号ACCFREQ也可以针对多个区块0～3，分别表示既定期间内的读取或写入存取要求的频率。

图7为一时序图，表示本实施例的半导体存储装置内的各部信号的电压推移。此处以其中一例说明下列的情况：针对区块0的存取频率(ACCFREQ(BLK0))为低频率(Low)；针对区块3的存取频率(ACCFREQ(BLK3))为低频率(Low)；针对区块1的存取频率(ACCFREQ(BLK1))为中频率(Middle)；针对区块2的存取频率(ACCFREQ(BLK2))为高频率(High)。

另外，此处如图7所示，以其中一例说明下列的情况：若针对区块的存取为低频率(Low)时，则每4个刷新要求信号SRREQ产生1个刷新信号REF；若针对区块的存取为中频率(Middle)时，则每4个刷新要求信号SRREQ产生2个刷新信号REF；若针对区块的存取为高频率(High)时，则每4个刷新要求信号SRREQ产生4个刷新信号REF。

在时刻t21，刷新地址计数器160把用来指定区块0作为刷新操作的对象的信号RFA(BLOCK)，输出至刷新跳过控制部180。刷新跳过控制部180基于从刷新地址计数器160输入的信号RFA(BLOCK)、以及从列控制部22输入的信号ACCFREQ，判别存取为低频率的区块0被指定为刷新操作的对象。

此处，当初始值的信号SRREQCNT<n:0>从计数器170输入时，刷新跳过控制部180也可以将高电平的刷新跳过信号REFSKIP，输出至刷新跳过部190。另外，当初始值以外的值的信号SRREQCNT<n:0>从计数器170输入时，刷新跳过控制部180也可以将低电平的刷新跳过信号REFSKIP，输出至刷新跳过部190。

借此，当初始值的信号SRREQCNT<n:0>输入至刷新跳过控制部180时，针对信号RFABLK0所示的列地址(图例中为“0”)执行刷新操作。另外，当刷新信号REF的脉冲下降时，区块0的刷新地址计数器161递增信号RFA BLK0所示的列地址(图例中，从“0”递增至“1”)。

像这样，针对既定期间内的读取或写入存取为低频率(Low)的区块0，产生1个刷新信号REF(亦即，执行1次刷新操作)。

接着，在时刻t22，当刷新地址计数器160每接收到既定个数的刷新信号REF时(例如此处为4个)，刷新地址计数器160会把计数值加1，并把用来指定区块1作为刷新操作的对象的信号RFA(BLOCK)，输出至刷新跳过控制部180。刷新跳过控制部180基于从刷新地址计数器160输入的信号RFA(BLOCK)、以及从列控制部22输入的信号ACCFREQ，判别存取为中频率的区块1被指定为刷新操作的对象。

此处，初始值的信号SRREQCNT<n:0>从计数器170输入时，刷新跳过控制部180也可以将高电平的刷新跳过REFSKIP，输出至刷新跳过部190。另外，初始值以外的既定值(例如此处为2)的信号SRREQCNT<n:0>从计数器170输入时，刷新跳过控制部180也可以将高电平的刷新跳过REFSKIP，输出至刷新跳过部190。

借此，当初始值的信号SRREQCNT<n:0>输入至刷新跳过控制部180时，针对信号RFABLK1所示的列地址(图例中为“0”)执行刷新操作。此时，当刷新信号REF的脉冲下降时，区块1的刷新地址计数器162递增信号RFA BLK1所示的列地址(图例中，从“0”递增至“1”)。

另外，当初始值以外的既定值(例如此处为2)的信号SRREQCNT<n:0>输入至刷新跳过控制部180时，针对信号RFA BLK1所示的列地址(图例中为“1”)执行刷新操作。当刷新信号REF的脉冲下降时，区块1的刷新地址计数器162递增信号RFA BLK1所示的列地址(图例中，从“1”递增至“2”)。

像这样，针对既定期间内的读取或写入存取为中频率(Middle)的区块1，产生2个刷新信号REF(亦即，执行2次刷新操作)。

接着，在时刻t23，当刷新地址计数器160每接收到既定个数的刷新信号REF时(例如此处为4个)，刷新地址计数器160会把计数值加1，并把用来指定区块2作为刷新操作的对象的信号RFA(BLOCK)，输出至刷新跳过控制部180。刷新跳过控制部180基于从刷新地址计数器160输入的信号RFA(BLOCK)、以及从列控制部22输入的信号ACCFREQ，判别存取为高频率的区块2被指定为刷新操作的对象。

此处，每一次当信号SRREQCNT<n:0>从计数器170输入时，刷新跳过控制部180也可以将高电平的刷新跳过信号REFSKIP输出至刷新跳过部190。

借此，每次当信号SRREQCNT<n:0>输入至刷新跳过控制部180时，就对信号RFABLK2所示的列地址(图例中，为“0”、“1”、“2”、“3”)依序执行刷新操作。此时，区块2的刷新地址计数器163，递增信号RFA BLK2所示的列地址(图例中，递增至“0”～“4”)。

像这样，针对既定期间内的读取或写入存取为高频率(High)的区块2，产生4个刷新信号REF(亦即，执行4次刷新操作)。

接着，在时刻t24，当刷新地址计数器160每接收到既定个数的刷新信号REF时(例如此处为4个)，刷新地址计数器160会把计数值加1，并把用来指定区块3作为刷新操作的对象的信号RFA(BLOCK)，输出至刷新跳过控制部180。刷新跳过控制部180基于从刷新地址计数器160输入的信号RFA(BLOCK)、以及从列控制部22输入的信号ACCFREQ，判别存取为低频率的区块3被指定为刷新操作的对象。

另外，针对区块3的刷新操作的相关处理，与上述的针对区块0的刷新操作的相关处理相同。

接着，在时刻t25，当刷新地址计数器160每接收到既定个数的刷新信号REF时(例如此处为4个)，且当刷新地址计数器160的计数值达到一预定阈值时(例如此处为3)，刷新地址计数器160会将计数值重置为初始值(例如此处为0)，并把用来指定区块0作为刷新操作的对象的信号RFA(BLOCK)，输出至刷新跳过控制部180。在这种情况下，当刷新信号REF输入时，区块0的刷新地址计数器161递增信号RFA BLK0所示的列地址(图例中，从“1”递增至“2”)。

然后，在时刻t26，当刷新地址计数器160每接收到既定个数的刷新信号REF时(例如此处为4个)，刷新地址计数器160会把计数值加1，并把用来指定区块1作为刷新操作的对象的信号RFA(BLOCK)，输出至刷新跳过控制部180。在这种情况下，当刷新信号REF输入时，区块1的刷新地址计数器162递增信号RFA BLK1所示的列地址(图例中，从“2”递增至“4”)。

另外，本实施例中，以其中一例说明了当针对区块的存取为低频率(Low)、且信号SRCNT<n:0>的值为初始值(例如此处为0)时、以及当针对区块的存取为中频率(Middle)、且信号SRCNT<n:0>的值为初始值(例如此处为0)或是既定值(例如此处为2)时，执行刷新操作的情况；然而，本发明不限于此。举例来说，也可以在信号SRCNT<n:0>的值为其他任意的值时执行刷新操作。

如上所述，依照本实施例的半导体存储装置，可以在多个区块0～3之中，控制读取或写入存取要求的频率高的区块，使得刷新操作的间隔变短；并且在多个区块之中，控制读取或写入存取要求的频率低的区块，使得刷新操作的间隔变长。借此，与存储器的整体都以短间隔执行刷新操作的情况比较起来，能够减低刷新操作的执行次数，且能进一步抑制半导体存储装置的耗电增加。

以下，针对上述的第3实施例的变形例进行说明。上述的第3实施例中，以其中一例说明了刷新地址计数器161～164分别设置于多个区块0～3的情况；然而，本发明并不限于此。举例来说，控制部10也可以在不使用刷新地址计数器161～164的情况下，对多个区块的每一个，分别控制刷新操作的间隔。

图8表示关于变形例的半导体存储装置当中的控制部10的构成例。本变形例中，控制部10包含：振荡器100、计数器110、对照表120、比较器130、计时产生器140、定序器150、刷新地址计数器160、刷新跳过控制部180、以及刷新跳过部190。此处，振荡器100、计数器110、对照表120、比较器130、计时产生器140以及定序器150的构成，与上述的第1实施例相同。

本变形例中，刷新地址计数器160与上述的第1实施例一样，将信号RFA输出至列控制部22。另外，本变形例中，刷新地址计数器160也将信号RFA输出至刷新跳过控制部180。另外，当每一次执行刷新操作时、以及当每一次用来递增成为刷新操作的对象的列地址的信号RFAINC从刷新跳过部190输入时，刷新地址计数器160递增成为刷新操作的对象的列地址。另外，本变形例中，举例来说，列地址也可以递增，使得在既定范围(例如0～3)内循环。

另外，每当存储单元阵列24内的列地址完整计数一次时，刷新地址计数器160就递增所有的列地址的绕行次数，并将表示绕行次数的信号CNT输出至刷新跳过部180。此处，举例来说，绕行次数也可以递增，使得在既定范围(例如0～3)内循环。另外，虽然并未在图8当中示意，但是刷新地址计数器160也可以与上述的第2实施例一样，把用来指定区块作为刷新操作的对象的信号RFA(BLOCK)，输出至刷新跳过控制部180。

本变形例中，刷新跳过控制部180基于从刷新地址计数器160输入的信号RFA(BLOCK)所示的区块所对应的存取频率(从列控制部22输入的信号ACCFREQ(BLOCK))、以及从刷新地址计数器160输入的信号RFA以及信号CNT，将表示是否针对信号RFA所示的列地址执行刷新的刷新跳过信号REFSKIP，输出至刷新跳过部190。

此处，举例来说，刷新跳过控制部180也可以使用图9所示的对照表，判别是否针对信号RFA所示的列地址执行刷新。图9中的(a)～图9中的(c)表示对照表的构成例。如图9中的(a)～图9中的(c)所示，对照表也可以针对每个信号RFA的值(图例中为0～3)以及每个信号CNT的值(图例中为0～3)，分别去对应表示刷新操作执行与否(刷新操作跳过)的信息。

图9中的(a)表示针对信号RFA(BLOCK)所示的区块的存取频率为低频率(Low)时的信号CNT的值、以及信号RFA的值之间的关系的一例。图9中的(a)所示的范例中，设定当信号CNT的值为0时，针对第0号的列地址(RFA<1:0>的值为“0”)执行刷新操作；针对第1～3号的列地址(RFA<1:0>的值为“1”～“3”)不执行刷新操作(跳过刷新操作)。另外，设定当信号CNT的值为1时，仅针对第1号的列地址执行刷新操作；当信号CNT的值为2时，仅针对第2号的列地址执行刷新操作；当信号CNT的值为3时，仅针对第3号的列地址执行刷新操作。亦即，针对区块的存取频率为低频率(Low)时，每绕行一次存储单元阵列24内的所有地址时，就对该区块内的地址0～3之中的1个地址执行刷新操作，借由绕行4次，来刷新该区块内所有的地址0～3。

图9中的(b)表示针对信号RFA(BLOCK)所示的区块的存取频率为中频率(Middle)时的信号CNT的值、以及信号RFA的值之间的关系的一例。图9中的(b)所示的范例中，设定当信号CNT的值为0时，针对第0号以及第2号的列地址(RFA<1:0>的值为“0”以及“2”)执行刷新操作；针对第1号以及第3号的列地址(RFA<1:0>的值为“1”以及“3”)不执行刷新操作(跳过刷新操作)。另外，设定当信号CNT的值为1时，仅针对第1号以及第3号的列地址执行刷新操作；当信号CNT的值为2时，仅针对第0号以及第2号的列地址执行刷新操作；当信号CNT的值为3时，仅针对第1号以及第3号的列地址执行刷新操作。亦即，针对区块的存取频率为中频率(Middle)时，每绕行一次存储单元阵列24内的所有地址时，就对该区块内的地址0～3之中的2个地址执行刷新操作，借由绕行2次，来刷新该区块内所有的地址0～3。

图9中的(c)表示针对信号RFA(BLOCK)所示的区块的存取频率为高频率(High)时的信号CNT的值、以及信号RFA的值之间的关系的一例。图9中的(c)所示的范例中，设定当信号CNT的值为0时，针对第0号～第3号的各个列地址(RFA<1:0>的值为“0”～“3”)执行刷新操作。另外，设定当信号CNT的值为1～3时，也都针对第0号～第3号的各个列地址执行刷新操作。亦即，针对区块的存取频率为高频率(High)时，每绕行一次存储单元阵列24内的所有地址时，就对该区块内所有的地址0～3执行刷新操作。

刷新跳过控制部180使用图9中的(a)～图9中的(c)所示的对照表，判别是否针对信号RFA所示的列地址执行刷新操作。然后，当判别为执行刷新操作时，刷新跳过控制部180将高电平的刷新跳过信号REFSKIP，输出至刷新跳过部190；当判别为不执行(跳过)刷新操作时，刷新跳过控制部180将低电平的刷新跳过信号REFSKIP，输出至刷新跳过部190。

本变形例中，当高电平的刷新跳过信号REFSKIP从刷新跳过控制部180输入时，刷新跳过部190把从计时产生器140输出的刷新要求信号SRREQ，转换成高电平的刷新触发信号SRTRG，并输出至定序器150。另外，当低电平的刷新跳过信号REFSKIP从刷新跳过控制部180输入时，刷新跳过部190把从计时产生器140输出的刷新要求信号SRREQ，转换成低电平的刷新触发信号SRTRG并输出至定序器150；并将信号RFAINC输出至刷新地址计数器160。

图10～图12为一时序图，表示本变形例的半导体存储装置内的各部信号的电压推移。另外，此处以其中一例，说明下列情况：针对区块0以及区块3的存取频率(ACCFREQ(BLOCK))为低频率(Low)；针对区块1的存取频率为中频率(Middle)；针对区块2的存取频率(ACCFREQ(BLK2))为高频率(High)。

图10表示针对区块0的各列地址0～3执行刷新操作时的一例。首先，刷新地址计数器160将表示绕行第0次的信号CNT、表示刷新操作的对象为第0号的列地址的信号RFA、以及表示刷新操作的对象为区块0的信号RFA(BLOCK)，输出至刷新跳过控制部180。在这种情况下，刷新跳过控制部180使用从刷新地址计数器160输入的各信号、以及图9中的(a)所示的对照表，判别针对第0号的列地址执行刷新操作。然后，刷新跳过控制部180将高电平的刷新跳过信号REFSKIP，输出至刷新跳过部190。此时，刷新跳过部190把从计时产生器140输出的刷新要求信号SRREQ，转换成高电平的刷新触发信号SRTRG，并输出至定序器150。然后，借由从定序器150输出刷新信号REF，而针对第0号的列地址执行刷新操作。

另外，当刷新信号从定序器150输入时，刷新地址计数器160将表示刷新操作的对象为第1～3号的列地址的信号RFA，输出至刷新跳过控制部180。此处，刷新跳过控制部180使用从刷新地址计数器160输入的各信号、以及图9中的(a)所示的对照表，判别针对第1～3号的列地址不执行刷新操作(跳过刷新操作)。然后，刷新跳过控制部180将低电平的刷新跳过信号REFSKIP，输出至刷新跳过部190。此时，刷新跳过部190把从计时产生器140输出的刷新要求信号SRREQ，转换成低电平的刷新触发信号SRTRG，并输出至定序器150。另外，刷新跳过部190把用来递增成为刷新操作的对象的列地址的信号RFAINC，输出至刷新地址计数器160。然后，借由从定序器150输出低电平的刷新信号REF，而跳过针对第1～3号的列地址的刷新操作。

像这样，如图10中的(a)所示，在第0次的绕行(信号CNT的值为“0”)时，针对区块0(信号RFA(BLOCK)的值为0)的第0号的列地址(RFA“1:0”的值为“0”)执行刷新操作。另外，如图10中的(b)所示，在第1次的绕行(信号CNT的值为“1”)时，针对区块0的第1号的列地址(RFA“1:0”的值为“1”)执行刷新操作。另外，如图10中的(c)所示，在第2次的绕行(信号CNT的值为“2”)时，针对区块0的第2号的列地址(RFA“1:0”的值为“2”)执行刷新操作。然后，如图10中的(d)所示，在第3次的绕行(信号CNT的值为“3”)时，针对区块0的第3号的列地址(RFA“1:0”的值为“3”)执行刷新操作。

因此，针对区块0的存取频率为低频率(Low)时，每绕行一次存储单元阵列24内的所有地址时，就对区块0内的地址0～3之中的1个地址执行刷新操作，借由绕行4次，来刷新区块0内所有的地址0～3。

图11表示针对区块1的各列地址0～3执行刷新操作时的一例。如图11中的(a)所示，在第0次的绕行(信号CNT的值为“0”)时，针对区块1(信号RFA(BLOCK)的值为1)的第0号的列地址(RFA“1:0”的值为“0”)以及第2号的列地址(RFA“1:0”的值为“2”)执行刷新操作。接着，如图11中的(b)所示，在第1次的绕行(信号CNT的值为“1”)时，针对区块1的第1号的列地址(RFA“1:0”的值为“1”)以及第3号的列地址(RFA“1:0”的值为“3”)执行刷新操作。接着，如图11中的(c)所示，在第2次的绕行(信号CNT的值为“2”)时，针对区块1的第0号的列地址以及第2号的列地址执行刷新操作。接着，如图11中的(d)所示，在第3次的绕行(信号CNT的值为“3”)时，针对区块1的第1号的列地址以及第3号的列地址执行刷新操作。

像这样，针对区块1的存取频率为中频率(Middle)时，每绕行一次存储单元阵列24内的所有地址时，就对区块1内的地址0～3之中的2个地址执行刷新操作，借由绕行2次，来刷新区块1内所有的地址0～3。

图12表示针对区块2的各列地址0～3执行刷新操作时的一例。如图12中的(a)所示，在第0次的绕行(信号CNT的值为“0”)时，针对区块2(信号RFA(BLOCK)的值为2)的第0号～第3号的列地址(RFA“1:0”的值为“0”～“3”)分别执行刷新操作。然后，如图12中的(b)～图中的12(d)所示，在第1次～第3次的绕行(信号CNT的值为“1”～“3”)时，也同样针对区块2的第0号～第3号的列地址(RFA“1:0”的值为“0”～“3”)分别执行刷新操作。

像这样，针对区块2的存取频率为高频率(High)时，每绕行一次存储单元阵列24内的所有地址时，就对区块2内所有的地址0～3执行刷新操作。

另外，针对区块3的刷新操作的相关处理，与上述的针对区块0的刷新操作的相关处理相同。

另外，本变形例中，以其中一例说明了每多个区块0～3就设定4个列地址0～3的情况；然而，本发明不限于此。举例来说，也可以每多个区块0～3，设定4个以外的多个列地址。如上所述，依照本变形例的半导体存储装置，具有与第3实施例相同的作用以及效果。

以上说明的各实施例以及变形例，是为了容易理解本发明而记载，而不是为了限定本发明而记载。因此，上述各实施例以及变形例揭露的各元件，意旨在包含本发明技术领域所属的所有设计变更或是均等物。举例来说，上述的第3实施例以及变形例中，以其中一例说明了控制部10对每4个区块控制刷新操作的间隔的情况；然而，本发明不限于此。举例来说，控制部10也可以对每4个以外的多个区块，控制刷新操作的间隔。

另外，上述的各实施例中，以其中一例说明了将存取的频率分类为3个(低频率、中频率、高频率)的情况；然而，本发明不限于此。举例来说，存取的频率也可以分类为2个或4个以上。

Claims (10)

1.一种半导体存储装置，包含：控制部，控制存储器的刷新操作的间隔；若既定期间内对该存储器的读取或写入存取要求的频率越高，则控制该存储器的刷新操作的间隔变得越短。

2.如权利要求1所述的半导体存储装置，其中，若该既定期间内对该存储器的读取或写入存取要求的频率越高，则该控制部控制刷新要求的间隔变得越短，该刷新要求是为了执行该存储器的刷新操作，而每隔一段时间所产生的。

3.如权利要求1所述的半导体存储装置，其中，若该既定期间内对该存储器的读取或写入存取要求的频率越高，则该控制部针对刷新要求，控制所执行的刷新操作的次数增加，该刷新要求是为了执行该存储器的刷新操作，而每隔一段时间所产生的。

4.如权利要求1至3任何一项所述的半导体存储装置，其中，该控制部针对连续的列地址的多个区块的每一个，分别控制刷新操作的间隔。

5.如权利要求4所述的半导体存储装置，其中，该多个区块的每一个，都分别包含刷新地址计数器，该刷新地址计数器根据刷新要求，指定刷新操作执行的列地址；其中，该控制部针对该多个区块的每一个区块，控制由该多个区块的每一个区块所对应的刷新地址计数器指定的列地址所对应的刷新操作执行。

6.如权利要求4所述的半导体存储装置，更包含：刷新地址计数器，根据刷新要求，指定刷新操作执行的列地址；其中，该控制部针对该多个区块的每一个区块，控制该刷新地址计数器指定的列地址所对应的刷新操作执行。

7.如权利要求6所述的半导体存储装置，其中，若该刷新地址计数器指定的列地址，与设定为对应的区块当中的读取或写入存取要求的频率越高则越多的至少1个既定列地址当中的任何一者一致时，该控制部针对该指定的列地址所对应的刷新操作执行。

8.如权利要求7所述的半导体存储装置，其中，每当选择同一个区块作为刷新操作的对象时，该既定列地址都设定为可变更。

9.如权利要求1至3任何一项所述的半导体存储装置，其中，每经过该既定期间，该控制部就根据该既定期间内对该存储器执行的读取或写入存取要求的频率，控制该存储器的刷新操作的间隔。

10.如权利要求1至3任何一项所述的半导体存储装置，其中，对存储器执行的读取或写入存取要求的频率，分类为既定个数。

Images