CN110910928A - 存储器模块 - Google Patents

存储器模块 Download PDF

Info

Publication number
CN110910928A
CN110910928A CN201910857211.XA CN201910857211A CN110910928A CN 110910928 A CN110910928 A CN 110910928A CN 201910857211 A CN201910857211 A CN 201910857211A CN 110910928 A CN110910928 A CN 110910928A
Authority
CN
China
Prior art keywords
address
memory
command
word line
clock driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910857211.XA
Other languages
English (en)
Inventor
孙钟弼
赵佑荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110910928A publication Critical patent/CN110910928A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

公开一种存储器模块。一种存储器模块包括：多个存储器器件，均包括存储器单元阵列；以及寄存器时钟驱动器，连接到存储器器件。寄存器时钟驱动器检测与存储器单元阵列的字线对应的行地址之中的行锤击地址，将从存储器控制器接收的用于刷新存储器单元阵列的多个刷新命令之中的刷新命令转换为行锤击刷新命令，并将行锤击刷新命令和行锤击地址发送到所述多个存储器器件中的每个。

Description

存储器模块
本申请要求于2018年9月17日提交到韩国知识产权局的第10-2018-0111012号韩国专利申请的优先权，所述韩国专利申请的公开通过整体引用包含于此。
技术领域
与本发明构思的示例性实施例一致的设备和方法涉及一种存储器模块，所述存储器模块包括用于检测被频繁访问的地址的寄存器时钟驱动器。
背景技术
在存储器器件之中，动态随机存取存储器(DRAM)装置可通过将电荷存储到存储器单元的电容器来存储数据。由于电容器中的电荷随着时间而泄漏，所以DRAM装置可刷新存储器单元。存储器控制器可随机地访问DRAM装置的地址，具体地讲，可频繁地或密集地访问特定地址。
当特定地址被频繁访问时，可在存储在存储器单元中的数据处发生干扰。为了防止这种干扰，存储器器件可包括检测和管理存储器控制器频繁访问的地址的电路。然而，随着存储器器件的容量和集成度的增加，存储器单元之间的空间可减小，从而导致上述检测和管理频繁访问的地址的电路的相对面积的增加。
发明内容
本发明构思的各种示例性实施例提供一种包括用于检测被频繁访问的地址的寄存器时钟驱动器的存储器模块。
根据一个示例性实施例，提供一种存储器模块，所述存储器模块可包括：多个存储器器件，均包括存储器单元阵列；以及寄存器时钟驱动器，连接到所述多个存储器器件。寄存器时钟驱动器检测与存储器单元阵列的字线对应的行地址之中的行锤击地址，将从存储器控制器接收的用于刷新存储器单元阵列的多个刷新命令之中的刷新命令转换为行锤击刷新命令，并将行锤击刷新命令和行锤击地址发送到所述多个存储器器件中的每个。
根据一个示例性实施例，提供一种存储器模块，所述存储器模块可包括：多个存储器器件；以及寄存器时钟驱动器，被配置为：从存储器控制器接收用于刷新所述多个存储器器件中的每个的存储器单元阵列的多个刷新命令，将所述多个刷新命令之中的刷新命令转换为行锤击刷新命令，并且将行锤击刷新命令和其他刷新命令发送到所述多个存储器器件中的每个。寄存器时钟驱动器还被配置为：至少一次地从存储器控制器接收与存储器单元阵列的字线对应的行锤击地址，锁存行锤击地址，并将行锤击地址连同行锤击刷新命令一起发送到所述多个存储器器件中的每个。
根据一个示例性实施例，提供一种存储器模块，所述存储器模块可包括：多个存储器器件，均包括存储器单元阵列；以及寄存器时钟驱动器，被配置为：从存储器控制器接收用于刷新所述多个存储器器件中的每个的存储器单元阵列的多个刷新命令，将所述多个刷新命令之中的刷新命令转换为行锤击刷新命令，并将行锤击刷新命令和其他刷新命令发送到所述多个存储器器件中的每个。
附图说明
图1示出根据一个实施例的电子装置的框图。
图2示出根据一个实施例的电子装置的框图。
图3示出图2的存储器控制器和寄存器时钟驱动器的操作的示例性时序图。
图4示出图2的地址检测器的示例性框图。
图5示出图2的存储器器件的示例性框图。
图6详细示出图5的存储器单元阵列和行解码器。
图7示出图2的存储器模块的寄存器时钟驱动器和存储器器件的操作的示例性流程图。
图8示出存储器控制器、存储器模块的寄存器时钟驱动器和存储器器件的操作的示例性流程图。
图9示出根据另一实施例的电子装置的框图。
图10示出图2的电子装置或图9的电子装置。
具体实施方式
下面，将详细和清楚地描述本发明构思的各种实施例，以达到本领域普通技术人员容易地实现本发明构思的程度。这些实施例都是示例性的，而不意图限制本发明构思的范围。
图1示出根据一个实施例的电子装置的框图。电子装置100可包括存储器控制器110和存储器模块120。例如，电子装置100可以是各种电子装置(诸如，台式计算机、膝上型计算机、工作站、服务器、移动装置等)中的一种。
存储器控制器110可控制存储器模块120。存储器控制器110可对存储器模块120执行数据输入/输出。存储器控制器110可在主机(未示出)中实现，并且可根据主机中的处理器(未示出)的请求来访问存储器模块120。例如，存储器控制器110可以以直接存储器访问(DMA)方式访问存储器模块120。存储器控制器110可向存储器模块120发送或发出以存储器模块120的规范定义的命令CMD和地址ADD。
存储器模块120可作为包括存储器控制器110的主机的缓冲存储器、工作存储器或主存储器进行操作。存储器模块120可基于由存储器控制器110发送的命令CMD和地址ADD来操作。存储器模块120可存储从存储器控制器110发送的数据，或者可将数据发送到存储器控制器110。存储器模块120可包括寄存器时钟驱动器(RCD)130和存储器器件140。寄存器时钟驱动器的数量和存储器器件的数量不限于图1的示例，并且存储器模块120可包括一个或多个寄存器时钟驱动器和一个或多个存储器器件。
寄存器时钟驱动器130可连接到一个或多个存储器器件140，以驱动一个或多个存储器器件140。寄存器时钟驱动器130可缓冲从存储器控制器110接收的命令CMD和地址ADD，并且可将缓冲的命令CMD和缓冲的地址ADD发送到存储器器件140。寄存器时钟驱动器130可包括将命令CMD发送到存储器器件140的命令缓冲器131和将地址ADD发送到存储器器件140的地址缓冲器132。
寄存器时钟驱动器130可以是用于将存储器控制器110的命令CMD和地址ADD发送到存储器器件140的缓冲器芯片。存储器器件140可通过寄存器时钟驱动器130从存储器控制器110接收命令CMD和地址ADD，并且可不直接从存储器控制器110接收命令CMD和地址ADD。寄存器时钟驱动器130可提高从存储器控制器110发送到存储器器件140的命令CMD和地址ADD的信号完整性(SI)。
存储器器件140可基于从寄存器时钟驱动器130发送的命令CMD和地址ADD，执行由存储器控制器110请求的数据输入/输出。存储器器件140可被称为“存储器芯片”。如上所述，可安装在存储器模块120中的存储器器件的数量可以是一个或多个。例如，彼此相同的第一存储器器件(对应于140)和第二存储器器件(对应于140)中的每个可从寄存器时钟驱动器130接收命令CMD和地址ADD。即，第一存储器器件接收的命令CMD和地址ADD可与第二存储器器件接收的命令CMD和地址ADD相同。
然而，第一存储器器件的第一数据输入/输出路径可不同于第二存储器器件的第二数据输入/输出路径。第一存储器器件可基于命令CMD和地址ADD，通过第一数据输入/输出路径(参照图10)与存储器控制器110执行数据输入/输出。第二存储器器件可基于命令CMD和地址ADD，通过第二数据输入/输出路径(参照图10)与存储器控制器110执行数据输入/输出。
在一个实施例中，存储器器件140可以是动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置、晶闸管随机存取存储器(TRAM)装置、NAND闪存装置、NOR闪存装置、电阻式随机存取存储器(RRAM)装置、铁电随机存取存储器(FRAM)装置、相变随机存取存储器(PRAM)装置、磁随机存取存储器(MRAM)装置等。安装在存储器模块120中的存储器器件140的种类可以是一种或多种。存储器模块120可包括包含存储器器件140和寄存器时钟驱动器130的以下存储器模块中的一个：双列直插式存储器模块(DIMM)、寄存器式DIMM(RDIMM)、低负载DIMM(LRDIMM)和非易失性DIMM(NVDIMM)中的一个。下面，假定存储器器件140是支持双倍数据速率(DDR)接口的DRAM装置。
存储器器件140可包括地址检测器141。地址检测器141可接收行锤击地址(rowhammer address)RH_ADD。行锤击地址RH_ADD可指示存储器器件140的所有地址之中的被存储器控制器110频繁访问或调用的地址。行锤击地址RH_ADD被存储器控制器110访问的次数可相对大于存储器器件140的任何其他地址被存储器控制器110访问的次数。由于存储器器件140是随机存取存储器(RAM)，所以存储器控制器110可仅密集地使用存储器器件140的特定地址(即，行锤击地址RH_ADD)。
然而，存储器控制器110的以上操作可导致针对存储在与对应于行锤击地址RH_ADD的位置邻近的位置处的数据的干扰、传送门效应(pass gate effect，PGE)、耦合等。例如，在存储器控制器110对与行锤击地址RH_ADD对应的字线执行频繁、密集或重复的激活和去激活的情况下(即，在行锤击(row hammering)的情况下)，连接到与行锤击地址RH_ADD对应的字线邻近的字线的存储器单元的数据可能被损坏。
行锤击可导致存储器单元的刷新特性的降低。连接到与行锤击地址RH_ADD对应的字线邻近的字线的存储器单元应当比任何其他存储器单元更频繁地被刷新。因此，存储器器件140可通过使用地址检测器141来检测行锤击地址RH_ADD，并且可管理存储在连接到与对应于行锤击地址RH_ADD的字线邻近的字线的存储器单元中的数据。存储器器件140可对连接到与对应于行锤击地址RH_ADD的字线邻近的字线的存储器单元执行刷新操作。存储器器件140可防止由于行锤击而损坏数据。
参照图1，每个存储器器件140可包括地址检测器141。然而，随着用于存储器器件140的亚微米(sub-micron)技术的发展，存储器单元之间的空间、字线之间的空间和位线之间的空间可减小，因此，存储器单元的刷新特性可由于行锤击而逐渐劣化。地址检测器141的面积与每个存储器器件140的全部面积的比率也可增加。因此，根据一个实施例，地址检测器141可不如图1中所示地位于每个存储器器件140中，而是地址检测器141可如图2中所示位于寄存器时钟驱动器130中。
图2示出根据一个实施例的电子装置的框图。电子装置1000可包括存储器控制器1100和存储器模块1200。存储器模块1200可包括寄存器时钟驱动器1300和存储器器件1400。寄存器时钟驱动器1300可包括命令缓冲器1310、地址缓冲器1320、地址检测器1330和命令转换器1340。根据一个实施例，寄存器时钟驱动器1300和存储器器件1400可被实现为存储器模块1200中的单独芯片。这里，电子装置1000的组件1100、1200、1300、1310、1320和1400的操作可类似于图1的电子装置100的组件110、120、130、131、132和140的操作。
与图1的寄存器时钟驱动器130相比，寄存器时钟驱动器1300还可包括地址检测器1330和命令转换器1340。地址检测器1330的操作可类似于参照图1描述的包括在每个存储器器件140中的地址检测器141的操作。即，由于寄存器时钟驱动器1300包括地址检测器1330，所以每个存储器器件1400可不包括地址检测器。地址检测器1330可通过地址缓冲器1320从存储器控制器1100重复地接收地址ADD。地址检测器1330可直接从存储器控制器1100重复地接收地址ADD。地址检测器1330可重复地从稍后将描述的命令转换器1340接收激活命令ACT。
这里，激活命令ACT可由存储器控制器1100生成，并且存储器器件1400的字线可由激活命令ACT激活。存储器控制器1100可将与以激活为目标的字线对应的地址ADD连同激活命令ACT一起发送到寄存器时钟驱动器1300。连同激活命令ACT一起发送的地址ADD可以是行地址。
地址检测器1330可基于重复接收的激活命令ACT和地址ADD来检测行锤击地址RH_ADD。地址检测器1330可将行锤击地址RH_ADD发送到地址缓冲器1320。与地址ADD从存储器控制器1100到存储器器件1400的发送类似，地址缓冲器1320可将行锤击地址RH_ADD发送到存储器器件1400。地址检测器1330可将行锤击地址RH_ADD直接发送到存储器器件1400。
命令转换器1340可通过命令缓冲器1310从存储器控制器1100重复接收命令CMD。命令转换器1340可直接从存储器控制器1100接收命令CMD。命令转换器1340可对命令CMD进行解码。当由存储器控制器1100生成的命令CMD是激活命令ACT时，命令转换器1340可将激活命令ACT发送到地址检测器1330。命令转换器1340还可包括用于对命令CMD进行解码的命令解码器(未示出)。命令解码器可在寄存器时钟驱动器1300中与命令转换器1340分开地实现。
命令转换器1340可对命令CMD进行解码。当由存储器控制器1100生成的命令CMD是刷新命令REF时，命令转换器1340可将刷新命令REF转换为行锤击刷新命令RH_REF。具体地讲，命令转换器1340可从存储器控制器1100重复地接收刷新命令REF，并且可根据预设的参考比率仅将接收到的刷新命令REF中的一些转换为一个或多个行锤击刷新命令RH_REF。也就是说，命令转换器1340可不将由存储器控制器1100生成的所有刷新命令REF转换为行锤击刷新命令RH_REF。预设的参考比率可指示行锤击刷新命令RH_REF的数量与从存储器控制器1100接收的刷新命令REF的数量的比率，并且可以是固定值或可变值。
命令转换器1340可将行锤击刷新命令RH_REF发送到命令缓冲器1310。与命令CMD从存储器控制器1100到存储器器件1400的发送类似，命令缓冲器1310可将行锤击刷新命令RH_REF发送到存储器器件1400。命令转换器1340可将行锤击刷新命令RH_REF直接发送到存储器器件1400。寄存器时钟驱动器1300可一起发送行锤击刷新命令RH_REF和行锤击地址RH_ADD。
当用于刷新存储器单元的刷新命令REF被接收到时，存储器器件1400可通过对与存储器器件1400中自动生成的地址对应的字线进行激活和去激活(即，自动刷新操作)，来刷新连接到所述字线的存储器单元。由于地址是根据刷新命令REF在存储器器件1400中自动生成的，所以存储器控制器1100可仅生成刷新命令REF，而可不生成将被刷新的存储器单元的地址。
当行锤击地址RH_ADD与行锤击刷新命令RH_REF一起被接收到时，存储器器件1400可通过对与对应于行锤击地址RH_ADD的字线邻近的字线进行激活和去激活，来刷新连接到与对应于行锤击地址RH_ADD的字线邻近的字线的存储器单元。当存储器器件1400接收到刷新命令REF和行锤击刷新命令RH_REF中的任何一个时，存储器器件1400可对存储器单元执行刷新操作。将根据刷新命令REF刷新的存储器单元的位置可与将根据行锤击刷新命令RH_REF刷新的存储器单元的位置相同或不同。
刷新命令REF可由存储器控制器1100生成，使得每个存储器器件1400对存储器单元执行刷新操作，并且刷新命令REF可按照存储器控制器1100与存储器器件1400之间的协议进行定义。行锤击刷新命令RH_REF可不由存储器控制器1100而是由寄存器时钟驱动器1300生成，使得每个存储器器件1400对存储器单元执行刷新操作，并且行锤击刷新命令RH_REF可按照寄存器时钟驱动器1300与存储器器件1400之间的协议进行定义。例如，下面的表1示出刷新命令REF和行锤击刷新命令RH_REF。
[表1]
Figure BDA0002198666950000071
存储器控制器1100可通过设置命令信号ACT_n、RAS_n、CAS_n和WE_n的逻辑状态来生成命令CMD。命令信号ACT_n、RAS_n、CAS_n和WE_n可配置命令CMD。然而，表1的命令信号ACT_n、RAS_n、CAS_n和WE_n是示例性的，并且任何其他命令信号或任何其他地址信号可用于配置刷新命令REF和行锤击刷新命令RH_REF。
存储器控制器1100可通过按照存储器控制器1100与存储器器件1400之间的协议设置命令信号ACT_n、RAS_n、CAS_n和WE_n的逻辑状态，来生成刷新命令REF。参照表1，例如，存储器控制器1100可通过将命令信号ACT_n和WE_n设置为逻辑高并且将命令信号RAS_n和CAS_n设置为逻辑低来生成刷新命令REF。当生成刷新命令REF时，存储器控制器1100可不设置地址信号A[0：X]的逻辑状态。这里，“X”是任何自然数。
与存储器控制器1100类似，寄存器时钟驱动器1300可通过按照寄存器时钟驱动器1300与存储器器件1400之间的协议设置命令信号ACT_n、RAS_n、CAS_n和WE_n的逻辑状态，来生成行锤击刷新命令RH_REF。此外，与存储器控制器1100不同，寄存器时钟驱动器1300可根据行锤击地址RH_ADD设置地址信号A[0：X]的逻辑状态。
图3示出图2的存储器控制器和寄存器时钟驱动器的操作的示例性时序图。将参照图2描述图3。
在图3中，CMD@存储器控制器指示由存储器控制器1100发送的命令，ADD@存储器控制器指示由存储器控制器1100生成的地址。CMD@RCD指示由寄存器时钟驱动器1300发送的命令，ADD@RCD指示由寄存器时钟驱动器1300生成的地址。在各个时间点T1、T2和T3，存储器控制器1100可生成刷新命令REF。寄存器时钟驱动器1300可不经修改地将刷新命令REF发送到存储器器件1400。每个存储器器件1400可基于刷新命令REF对存储器单元执行刷新操作。如上所述，存储器控制器1100可不与刷新命令REF一起生成将被刷新的存储器单元的地址。例如，每个存储器器件1400可根据刷新命令REF自动确定将被刷新的存储器单元的位置。
在时间点T4，存储器控制器1100可生成刷新命令REF。与时间点T1、T2和T3不同，寄存器时钟驱动器1300可不将刷新命令REF直接发送到存储器器件1400。相反，寄存器时钟驱动器1300可将刷新命令REF转换为行锤击刷新命令RH_REF，且可将行锤击地址RH_ADD连同行锤击刷新命令RH_REF一起发送到存储器器件1400。在时间点T4之后，存储器控制器1100和寄存器时钟驱动器1300可重复执行时间点T1至T4的操作。
如上所述，寄存器时钟驱动器1300可根据预设的参考比率，将由存储器控制器1100生成的刷新命令REF中的一些转换为行锤击刷新命令RH_REF。一个示例在图3中被示出为：当第四刷新命令REF被接收到时，寄存器时钟驱动器1300将第四刷新命令REF转换为行锤击刷新命令RH_REF(在这种情况下，参考比率是1/4)。然而，上述值仅是示例性的。此外，在图3中，刷新命令REF的数量、刷新命令REF之间的间隔、行锤击刷新命令RH_REF的数量和行锤击地址RH_ADD的数量仅是示例性的。
在一个实施例中，寄存器时钟驱动器1300的命令转换器1340可对从存储器控制器1100接收刷新命令REF的次数进行计数。命令转换器1340可基于计数的结果将刷新命令REF转换为行锤击刷新命令RH_REF。当从存储器控制器1100接收刷新命令REF的次数达到参考值(例如，4)时，命令转换器1340可将刷新命令REF转换为行锤击刷新命令RH_REF。在一个示例中，根据参考比率(例如，1/4)确定参考值(例如，4)。参考值可以是参考比率的倒数。例如，参考比率和参考值可预先确定，或者可随着存储器器件1400的刷新特性而改变。
在一个实施例中，尽管没有在图3中示出，但是存储器控制器1100还可生成任何其他命令CMD以及刷新命令REF。任何其他命令CMD可在刷新命令REF之间生成。例如，存储器控制器1100可生成刷新命令REF，可生成至少一个不同的命令CMD，并且可再次发出刷新命令REF。
例如，至少一个不同的命令CMD可包括激活命令ACT。存储器控制器1100可生成与将被激活的字线对应的地址ADD以及激活命令ACT。存储器控制器1100可在刷新命令REF之间的任何间隔期间或直到寄存器时钟驱动器1300接收刷新命令REF的次数达到参考值为止生成多个激活命令ACT。在存储器控制器1100基于多个激活命令ACT频繁地或密集地访问或选择特定地址的情况下，地址检测器1330可将特定地址检测为行锤击地址RH_ADD。地址检测器1330可将在刷新命令REF之间的任何间隔期间(例如，从T1到T3的间隔、从T1到T4的间隔、不小于从T1到T4的间隔的间隔、刷新间隔tREFI等)接收到的地址ADD中的一个检测为行锤击地址RH_ADD，或者将直到从存储器控制器1100接收到刷新命令REF的次数达到参考值为止时接收到的地址ADD中的一个检测为行锤击地址RH_ADD。
图4示出图2的地址检测器的示例性框图。地址检测器1330可包括锁存电路1331、脉冲生成器1332和地址管理电路1333。
当激活命令ACT从存储器控制器1100生成时，锁存电路1331可将与激活命令ACT一起生成的地址ADD作为行地址进行锁存。锁存电路1331可从寄存器时钟驱动器1300的命令解码器(未示出)接收指示激活命令ACT被生成的信号。锁存电路1331可包括分别存储地址ADD的位的多个寄存器。
当激活命令ACT从存储器控制器1100生成时，脉冲生成器1332可生成具有任意周期的计数脉冲信号CPS。当预充电命令PRE被生成时，脉冲生成器1332可不生成计数脉冲信号CPS。脉冲生成器1332可包括用于生成计数脉冲信号CPS的各种逻辑门、电路等。
地址管理电路1333可存储访问值，每个访问值指示与每个存储器器件1400的字线对应的地址ADD被访问的次数。地址管理电路1333可管理和存储指示字线与访问值之间的关系的映射表。地址管理电路1333可基于计数脉冲信号CPS，顺序地对由锁存电路1331锁存的地址L_ADD对应的访问值进行计数或者增大。地址管理电路1333可基于访问值来检测或生成行锤击地址RH_ADD。
例如，行锤击地址RH_ADD的访问值可大于存储在地址管理电路1333中的剩余访问值(即，行锤击地址RH_ADD的访问值可以是所有访问值中的最大值)。又例如，当与由锁存电路1331锁存的地址L_ADD对应的访问值达到或超过阈值时，地址管理电路1333可将具有达到或超过阈值的访问值的地址L_ADD检测为行锤击地址RH_ADD。
图5示出图2的存储器器件的示例性框图。存储器器件1400可包括存储器单元阵列1410、命令缓冲器1421、地址缓冲器1422、DQ缓冲器1423、命令解码器1431、地址寄存器1432、邻近行地址计算器1433、刷新行地址生成器1434、行解码器1441、列解码器1442以及写入驱动器和输入/输出感测放大器1450。
存储器单元阵列1410可包括连接到字线WL和位线BL的存储器单元MC。在存储器器件1400是如上假设的DRAM装置的情况下，存储器单元MC可以是包括连接到字线WL和位线BL的晶体管以及连接到晶体管的电容器的DRAM单元。字线WL和位线BL可布置成彼此垂直。
命令缓冲器1421可从寄存器时钟驱动器1300接收命令CMD，并且可将命令CMD发送到命令解码器1431。例如，发送到存储器器件1400的命令CMD可包括激活命令ACT、预充电命令PRE、读取命令RD、写入命令WT、刷新命令REF或行锤击刷新命令RH_REF。地址缓冲器1422可从寄存器时钟驱动器1300接收地址ADD，并且可将地址ADD发送到地址寄存器1432。与图5的图示不同，命令缓冲器1421和地址缓冲器1422可被集成，并且集成的缓冲器可接收命令/地址CA。
DQ缓冲器1423可作为数据输入/输出缓冲器进行操作。DQ缓冲器1423可接收从存储器控制器1100发送的写入数据，并且可将接收的写入数据发送到写入驱动器和输入/输出感测放大器1450。DQ缓冲器1423可接收从存储器单元阵列1410发送的读取数据，并且可将读取数据发送到存储控制器1100。缓冲器1421、1422和1423的数量不限于图5的示例，并且可以是一个或多个。
命令解码器1431可对命令CMD进行解码。命令解码器1431可基于激活命令ACT、预充电命令PRE、刷新命令REF或行锤击刷新命令RH_REF来控制地址寄存器1432和行解码器1441。命令解码器1431可基于刷新命令REF来控制刷新行地址生成器1434。命令解码器1431可基于行锤击刷新命令RH_REF来控制邻近行地址计算器1433。命令解码器1431可基于写入命令WT或读取命令RD来控制地址寄存器1432、列解码器1442以及写入驱动器和输入/输出感测放大器1450。
在一个实施例中，由于地址ADD不与刷新命令REF一起发送，所以命令解码器1431可在接收到刷新命令REF时对地址缓冲器1422进行去激活。相反，由于行锤击地址RH_ADD与行锤击刷新命令RH_REF一起发送，所以命令解码器1431可在接收到行锤击刷新命令RH_REF时激活地址缓冲器1422。命令解码器1431可基于行锤击刷新命令RH_REF与刷新命令REF的参考比率来激活地址缓冲器1422。如上所述，参考比率是寄存器时钟驱动器1300将多个刷新命令REF中的一些转换为行锤击刷新命令RH_REF的比率。命令解码器1431可对接收刷新命令REF的次数进行计数，并且可在行锤击刷新命令RH_REF被接收到之前激活地址缓冲器1422。根据一个实施例，这种对接收刷新命令REF的次数进行计数的功能可不由命令解码器1431执行，在这种情况下，这种计数功能如前所述仅由寄存器时钟驱动器1300的命令转换器1340执行。也就是说，寄存器时钟驱动器1300的命令转换器1340对从存储器控制器1100接收刷新命令REF的次数进行计数，并将关于计数的数量的信息发送到存储器器件1400的命令解码器1431。相同的参考比率或相同的参考值可预先存储在寄存器时钟驱动器1300和存储器器件1400二者中。
地址寄存器1432可存储通过地址缓冲器1422发送的地址ADD。地址寄存器1432可在对激活命令ACT进行解码的命令解码器1431的控制下，将与激活命令ACT一起发送的地址ADD作为普通行地址NOR_RA发送到行解码器1441。地址寄存器1432可在对行锤击刷新命令RH_REF进行解码的命令解码器1431的控制下，将与行锤击刷新命令RH_REF一起发送的行锤击地址RH_ADD发送到邻近行地址计算器1433。地址寄存器1432可在对写入命令WT或读取命令RD进行解码的命令解码器1431的控制下，将与写入命令WT或读取命令RD一起发送的地址ADD作为普通列地址NOR_CA发送到列解码器1442。
邻近行地址计算器1433可在对行锤击刷新命令RH_REF进行解码的命令解码器1431的控制下，确定或计算邻近行地址ADJ_RA。邻近行地址计算器1433可基于行锤击地址RH_ADD来确定邻近行地址ADJ_RA。这里，与行锤击地址RH_ADD对应的字线可邻近于与邻近行地址ADJ_RA对应的字线。此外，即使与行锤击地址RH_ADD对应的字线被修复为任何其他字线，与行锤击地址RH_ADD对应的修复字线也可邻近于与邻近行地址ADJ_RA对应的字线或者修复字线。邻近行地址计算器1433可将邻近行地址ADJ_RA发送到行解码器1441。
刷新行地址生成器1434可在对刷新命令REF进行解码的命令解码器1431的控制下，更新刷新行地址REF_RA。每当刷新命令REF被输入时，刷新行地址生成器1434可增加或减少刷新行地址REF_RA。刷新行地址生成器1434可将刷新行地址REF_RA发送到行解码器1441。
行解码器1441可在对激活命令ACT、刷新命令REF或行锤击刷新命令RH_REF进行解码的命令解码器1431的控制下，激活字线WL中的至少一条。行解码器1441可对正常行地址NOR_RA、刷新行地址REF_RA或邻近行地址ADJ_RA进行解码，并且可激活与正常行地址NOR_RA、刷新行地址REF_RA或邻近行地址ADJ_RA对应的一条或多条字线WL。行解码器1441可基于激活命令ACT和正常行地址NOR_RA来激活与正常行地址NOR_RA对应的字线WL。行解码器1441可基于刷新命令REF和刷新行地址REF_RA，激活与刷新行地址REF_RA对应的至少一条字线WL。行解码器1441可基于行锤击刷新命令RH_REF和邻近行地址ADJ_RA来激活与邻近行地址ADJ_RA对应的至少一条字线WL。
为了更好的理解，一个示例在图5中被示出为正常行地址NOR_RA、刷新行地址REF_RA和邻近行地址ADJ_RA被单独发送到行解码器1441，但是正常行地址NOR_RA、刷新行地址REF_RA和邻近行地址ADJ_RA可通过同一地址发送路径被发送到行解码器1441。行解码器1441可在对预充电命令PRE进行解码的命令解码器1431的控制下，对激活的字线进行去激活或预充电。
列解码器1442可在对写入命令WT或读取命令RD进行解码的命令解码器1431的控制下，激活列选择线CSL中的至少一条。列解码器1442可对正常列地址NOR_CA进行解码，并且可激活与正常列地址NOR_CA对应的列选择线CSL。为了便于说明，一个示例在图5中被示出为列选择线CSL和字线WL彼此平行，但是列选择线CSL可布置成与字线WL垂直。两条或更多条位线BL可连接到一条列选择线CSL。
写入驱动器和输入/输出感测放大器1450可从DQ缓冲器1423接收写入数据，并且可通过输入/输出线IO将写入数据写入由行解码器1441和列解码器1442选择的存储器单元。写入驱动器和输入/输出感测放大器1450可通过输入/输出线IO从选择的存储器单元读取数据，并且可将读取的数据发送到DQ缓冲器1423。
图6详细地示出图5的存储器单元阵列和行解码器。将参照图2和图5一起来描述图6。为了便于描述，在图6中仅示出存储器器件1400的存储器单元阵列1410和行解码器1441，而省略剩余的组件。
行解码器1441可对第一字线WL1至第n字线至WLn进行激活或去激活。参照图6，第三字线WL3可对应于上述的行锤击地址RH_ADD。当存储器控制器1100频繁访问第三字线WL3时，可在存储在连接到与第三字线WL3邻近的第二字线WL2或第四字线WL4的存储器单元中的数据处发生干扰。邻近行地址计算器1433可确定与邻近于第三字线WL3的第二字线WL2对应的邻近行地址ADJ_RA1和与邻近于第三字线WL3的第四字线WL4对应的邻近行地址ADJ_RA2两者。邻近行地址ADJ_RA指示邻近行地址ADJ_RA1和ADJ_RA2二者。邻近行地址计算器1433可将邻近行地址ADJ_RA1和ADJ_RA2发送到行解码器1441。
行解码器1441可基于邻近行地址ADJ_RA1对第二字线WL2进行激活和去激活。接下来，行解码器1441可基于邻近行地址ADJ_RA2对第四字线WL4进行激活和去激活。行解码器1441可在激活第二字线WL2之前首先激活第四字线WL4。当字线被激活时，连接到字线的存储器单元的数据可由连接到存储器单元的位线感测放大器(未示出)放大，因此，存储器单元可被刷新。例如，第二字线WL2和第四字线WL4可不被同时激活。
总之，当存储器控制器1100频繁访问第三字线WL3时，寄存器时钟驱动器1300可检测与第三字线WL3对应的行锤击地址RH_ADD，并且可将行锤击地址RH_ADD和行锤击刷新命令RH_REF发送到存储器器件1400。存储器器件1400可通过基于行锤击地址RH_ADD和行锤击刷新命令RH_REF计算邻近行地址ADJ_RA1和ADJ_RA2，并且通过对与邻近行地址ADJ_RA1和ADJ_RA2对应的第二字线WL2和第四字线WL4进行激活和去激活，来刷新连接到第二字线WL2和第四字线WL4的存储器单元。因此，可防止在第三字线WL3被频繁访问时可能发生的行锤击。
图7示出图2的存储器模块的寄存器时钟驱动器和存储器器件的操作的示例性流程图。将参照图2描述图7。
在操作S105中，寄存器时钟驱动器1300可从存储器控制器1100接收命令CMD和地址ADD。寄存器时钟驱动器1300可锁存连同激活命令ACT一起接收的地址ADD，并且可从地址ADD之中检测频繁被访问的行锤击地址RH_ADD。连同激活命令ACT一起接收的地址ADD可对应于存储器单元阵列1410的字线。例如，当在操作S105中从存储器控制器1100发送的命令CMD是激活命令ACT时，寄存器时钟驱动器1300可对与连同激活命令ACT一起接收的地址ADD对应的访问值进行计数或增大访问值。
在操作S110中，寄存器时钟驱动器1300可将在操作S105中接收的命令CMD和地址ADD发送到存储器器件1400。在操作S115中，存储器器件1400可处理在操作S110中发送的命令CMD。例如，存储器器件1400可基于地址ADD对存储器单元阵列1410执行数据输入/输出。
在操作S120中，寄存器时钟驱动器1300可从存储器控制器1100接收刷新命令REF。寄存器时钟驱动器1300可对接收到刷新命令REF的次数进行计数。存储器控制器1100可在生成刷新命令REF时不生成指示将被刷新的存储器单元的位置的地址ADD。
在操作S125中，寄存器时钟驱动器1300可确定接收到刷新命令REF的次数是否达到参考值。如上所述，参考值可以是根据行锤击刷新命令RH_REF与刷新命令REF的参考比率确定的值。当接收到刷新命令REF的次数未达到参考值时(“否”)，寄存器时钟驱动器1300可执行操作S130，并且可返回到操作S105。
在操作S130中，寄存器时钟驱动器1300可将在操作S120中接收到的刷新命令REF发送到存储器器件1400，而不发送地址。接收到刷新命令REF的存储器器件1400的命令缓冲器1421可处于激活状态，并且存储器器件1400的地址缓冲器1422可处于去激活状态。
在操作S135中，存储器器件1400的刷新行地址生成器1434可基于刷新命令REF生成刷新行地址REF_RA。存储器器件1400可通过对与刷新行地址REF_RA对应的字线进行激活和去激活，来刷新连接到与刷新行地址REF_RA对应的字线的存储器单元。可重复执行操作S120、S125、S130和S135。存储器控制器1100可重复地生成用于刷新存储器器件1400的所有存储器单元的多个刷新命令REF。每当刷新命令REF被接收到时，存储器器件1400的刷新行地址生成器1434可更新刷新行地址REF_RA，并且存储器器件1400可刷新所有的存储器单元。
在操作S125中，当接收到刷新命令REF的次数达到参考值时(“是”)，寄存器时钟驱动器1300可执行操作S140。在操作S140中，寄存器时钟驱动器1300可将在操作S120中接收的刷新命令REF转换为行锤击刷新命令RH_REF。
在操作S145中，寄存器时钟驱动器1300可将行锤击刷新命令RH_REF发送到存储器器件1400。此外，寄存器时钟驱动器1300可将通过重复执行操作S105检测到的行锤击地址RH_ADD连同行锤击刷新命令RH_REF一起发送到存储器器件1400。
在操作S150中，存储器器件1400的邻近行地址计算器1433可基于行锤击地址RH_ADD生成邻近行地址ADJ_RA。如在图6中所示，邻近行地址ADJ_RA的数量可以是一个或多个。
在操作S155中，存储器器件1400可刷新连接到与邻近行地址ADJ_RA对应的字线的存储器单元。
总之，存储器器件1400可基于由存储器控制器1100生成的刷新命令REF来刷新所有的存储器单元。根据一个实施例，寄存器时钟驱动器1300可将刷新命令REF中的一些转换为行锤击刷新命令RH_REF，并且可将行锤击刷新命令RH_REF和行锤击地址RH_ADD发送到存储器器件1400。存储器器件1400可基于行锤击刷新命令RH_REF和行锤击地址RH_ADD，刷新其刷新特性可由于行锤击而劣化的存储器单元。由于寄存器时钟驱动器1300检测行锤击地址RH_ADD，并且每个存储器器件1400不检测行锤击地址RH_ADD，因此各个存储器器件1400的面积可被减小。
图8示出存储器控制器以及存储器模块的寄存器时钟驱动器和存储器器件的操作的示例性流程图。图1至图7描述存储器模块1200中的寄存器时钟驱动器1300和存储器器件1400通过使用存储器控制器1100生成的刷新命令REF来刷新其刷新特性可能由于行锤击而劣化的存储器单元的操作。在图1至图7中，存储器控制器1100可仅生成多个刷新命令REF，并且可不向存储器模块1200发送关于其刷新特性可能由于行锤击而劣化的存储器单元的地址信息。相比之下，图8的存储器控制器1100可通过目标行刷新(TRR)模式直接刷新其刷新特性可能由于行锤击而劣化的存储器单元。
在操作S201中，存储器控制器1100可将用于进入TRR模式的模式寄存器设置(MRS)命令发送到寄存器时钟驱动器1300。在操作S202中，寄存器时钟驱动器1300可将MRS命令发送到存储器器件1400。在操作S203中，存储器器件1400可进入TRR模式。
当在发送MRS命令之后过去时间tMOD时，在操作S211中，存储器控制器1100可将激活命令ACT和目标地址“N”发送到寄存器时钟驱动器1300。这里，目标地址“N”可对应于参照图1至图7描述的行锤击地址RH_ADD，但是可由存储器控制器1100生成。“N”可指示目标地址的值，且可以是自然数。在操作S212中，寄存器时钟驱动器1300可将激活命令ACT和目标地址“N”发送到存储器器件1400。在操作S213中，存储器器件1400的邻近行地址计算器1433可基于目标地址“N”，确定并锁存邻近于与目标地址“N”对应的目标字线的字线的邻近行地址(N-1)和(N+1)。在一个实施例中，在操作S213中，存储器器件1400的邻近行地址计算器1433可基于目标地址“N”，确定并锁存邻近于与目标地址“N”对应的目标字线的字线的邻近行地址(N-1)或(N+1)。
当在发送激活命令ACT之后过去时间tRAS时，在操作S214中，存储器控制器1100可将预充电命令PRE发送到寄存器时钟驱动器1300。在操作S215中，寄存器时钟驱动器1300可将预充电命令PRE发送到存储器器件1400。
当在发送预充电命令PRE之后过去时间tRP时，在操作S221中，存储器控制器1100可将激活命令ACT和目标地址“N”发送到寄存器时钟驱动器1300。在操作S222中，寄存器时钟驱动器1300可将激活命令ACT和目标地址“N”发送到存储器器件1400。在操作S223中，存储器器件1400可激活与邻近行地址(N-1)对应的字线。当在发送激活命令ACT之后经过时间tRAS时，在操作S224中，存储器控制器1100可将预充电命令PRE发送到寄存器时钟驱动器1300。在操作S225中，寄存器时钟驱动器1300可将预充电命令PRE发送到存储器器件1400。在操作S226中，存储器器件1400可对激活的字线进行预充电或去激活。
操作S231至操作S236与操作S221至操作S226类似地被执行。然而，在操作S223中被激活并且在操作S226中被预充电的字线不同于在操作S233中被激活并且在操作S236中被预充电的字线。例如，与操作S223和操作S226相关联的字线可对应于邻近行地址(N-1)，与操作S233和操作S236相关联的字线可对应于邻近行地址(N+1)。此外，与图8的图示不同，可在操作S221至操作S226之前执行操作S231至操作S236。
图9示出根据一个实施例的电子装置的框图。电子装置2000可包括存储器控制器2100和存储器模块2200。存储器控制器2100的操作可与参照图1至图8描述的存储器控制器1100的操作类似。存储器模块2200可包括寄存器时钟驱动器2300和存储器器件2400。
寄存器时钟驱动器2300可包括命令缓冲器2310、地址缓冲器2320、命令转换器2330、地址检测器2340和地址计算器2350。参照图2描述命令缓冲器2310、地址缓冲器2320、命令转换器2330和地址检测器2340。地址计算器2350的操作可与图5的邻近行地址计算器1433的操作类似。地址计算器2350可对行锤击地址RH_ADD执行加法运算或减法运算，并且可确定与上述邻近行地址ADJ_RA对应的邻近地址ADJ_ADD。地址计算器2350可将邻近地址ADJ_ADD发送到地址缓冲器2320。地址缓冲器2320可将邻近地址ADJ_ADD发送到存储器器件2400。寄存器时钟驱动器2300可将邻近地址ADJ_ADD连同行锤击刷新命令RH_REF一起发送到存储器器件2400。
存储器器件2400中的每个可包括存储器单元阵列2410。当然，存储器器件2400还可包括参照图5描述的任何其他组件。存储器单元阵列2410可划分为布置普通字线WL1至WLn的区域和布置冗余字线RWL的区域。冗余字线RWL中的一些可对应于虚设字线DWL并且不可被使用。存储器控制器2100可能无法访问用作虚设字线DWL的冗余字线RWL。例如，虚设字线DWL可插入在冗余字线RWL之间。又例如，冗余字线RWL可插入虚设字线DWL之间。当冗余字线RWL用于修复时，连接到冗余字线RWL的存储器单元可被存储器控制器2100访问，但是不管修复操作是否被执行，连接到虚设字线DWL的存储器单元不可被存储器控制器2100访问。
如图9中所示，与行锤击地址RH_ADD对应的第三字线WL3可被修复为图9中示出的冗余字线RWL。在第三字线WL3被修复之后，不是第三字线WL3而是冗余字线RWL可对应于行锤击地址RH_ADD。例如，存储器器件2400可包括在修复之后存储存储器单元阵列2410的失败行地址的寄存器(未示出)。当行锤击地址RH_ADD与失败行地址匹配时，行解码器(对应于1441)可基于行锤击地址RH_ADD激活冗余字线RWL而不是激活第三字线WL3。
存储器器件2400可响应于行锤击刷新命令RH_REF激活与邻近地址ADJ_ADD对应的第二字线WL2和第四字线WL4。即使与冗余字线RWL邻近的冗余字线没有通过上述刷新操作被激活，如上所述，与冗余字线RWL邻近的冗余字线也可以是虚设字线。由于存储器控制器2100不访问虚设字线，所以可忽略行锤击的影响。
总之，与存储器器件2400的冗余字线RWL邻近的冗余字线可以是虚设字线DWL，并且不可被使用。因此，寄存器时钟驱动器2300可包括对行锤击地址RH_ADD执行加法运算和减法运算的地址计算器2350。由于存储器器件2400的冗余字线RWL中的一些不被使用，所以存储器器件1400的邻近行地址计算器1433可不包括在存储器器件2400中，并且可与地址检测器2340一起包括在寄存器时钟驱动器2300中。存储器器件2400可不包括地址检测器1330和邻近行地址计算器1433两者，因此使存储器器件2400的面积至少小了地址检测器1330的面积。
图10示出图2的电子装置或图9的电子装置。电子装置3000可包括存储器控制器3100和存储器模块3200。存储器模块3200可包括寄存器时钟驱动器3300、存储器器件(MD)3400和数据缓冲器(DB)3500。这里，电子装置3000可以是上述的电子装置1000和2000中的任何一个。存储器控制器3100可以是上述的存储器控制器1100和2100中的任何一个。存储器模块3200可以是上述的存储器模块1200和2200中的任何一个。寄存器时钟驱动器3300可以是上述的寄存器时钟驱动器1300和2300中的任何一个。存储器器件3400可以是上述的存储器器件1400和2400中的任何一个。存储器器件3400的数量不限于图10中所示的示例。
寄存器时钟驱动器3300可从存储器控制器3100接收命令CMD和地址ADD。寄存器时钟驱动器3300可将命令CMD和地址ADD发送到存储器器件3400。例如，存储器模块3200的所有存储器器件3400可共享用于接收命令CMD和地址ADD的路径。又例如，存储器模块3200的第一存储器器件3400(例如，相对于寄存器时钟驱动器3300位于左侧的存储器器件)可共享用于接收命令CMD和地址ADD的第一路径。存储器模块3200的第二存储器器件3400(例如，相对于寄存器时钟驱动器3300位于右侧的存储器器件)可共享用于接收命令CMD和地址ADD的第二路径。存储器模块3200还可包括共享用于接收命令CMD和地址ADD的第三路径的第三存储器器件3400。
存储器器件3400中的每个可通过数据缓冲器3500与存储器控制器3100通信。存储器器件3400中的每个可通过数据缓冲器3500与存储器控制器3100交换数据。存储器器件3400可被存储器控制器3100并行访问。
在一个实施例中，寄存器时钟驱动器3300可通过使用片上系统(SOC)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等来实现。此外，寄存器时钟驱动器3300和存储器器件3400中的每个可通过使用封装件(诸如，堆叠装配(POP)、球栅阵列(BGA)、芯片级封装件(CSPS)、塑料引线芯片载体(PLCC)、塑料双列直插式封装件(PDIP)、华夫包装式裸片、晶片式裸片、板上芯片(COB)、陶瓷双列直插式封装件(CERDIP)、公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装件(SIP)、多芯片封装(MCP)、晶片级构造封装件(WFP)和晶片级处理堆叠封装件(WSP)等)来实现。
根据一个实施例的存储器模块的寄存器时钟驱动器可包括检测存储器控制器频繁访问的行锤击地址的地址检测器。由于寄存器时钟驱动器包括地址检测器，所以存储器模块的存储器器件中的每个可不包括地址检测器。因此，可减小各个存储器器件的面积。
尽管已经参照本发明构思的示例性实施例描述了本发明构思，但是本领域普通技术人员将清楚的是，在不脱离由所附权利要求阐述的本发明构思的精神和范围的情况下，可对其进行各种变化和修改。

Claims (20)

1.一种存储器模块，包括：
多个存储器器件，均包括存储器单元阵列；以及
寄存器时钟驱动器，连接到所述多个存储器器件，
其中，寄存器时钟驱动器被配置为：
锁存从存储器控制器接收的与存储器单元阵列的字线对应的地址之中的第一地址；
将用于刷新存储器单元阵列的第一命令转换为第二命令，第一命令从存储器控制器被接收；以及
将第二命令而非第一命令和将第一地址发送到所述多个存储器器件。
2.根据权利要求1所述的存储器模块，其中，所述多个存储器器件中的每个被配置为：
基于第二命令和与第一字线对应的第一地址，计算与所述字线之中的与第一字线邻近的第二字线对应的第二地址；以及
基于第二命令和第二地址激活第二字线。
3.根据权利要求2所述的存储器模块，其中，寄存器时钟驱动器还被配置为：
在接收到第一命令之后，从存储器控制器接收用于刷新存储器单元阵列的第三命令；以及
将第三命令发送到所述多个存储器器件。
4.根据权利要求3所述的存储器模块，其中，所述多个存储器器件中的每个被配置为：基于第三命令激活所述字线中的至少一条字线。
5.根据权利要求4所述的存储器模块，其中，所述多个存储器器件中的每个包括接收地址的地址缓冲器，
其中，当所述多个存储器器件中的每个接收到第二命令时，地址缓冲器被激活，并且
其中，当所述多个存储器器件中的每个接收到第三命令时，地址缓冲器被去激活。
6.根据权利要求2所述的存储器模块，其中，寄存器时钟驱动器还被配置为：
从存储器控制器接收模式寄存器设置命令、用于访问所述字线之中的与第三地址对应的第三字线的激活命令和第三地址；以及
将激活命令和第三地址发送到所述多个存储器器件，并且
其中，所述多个存储器器件中的每个被配置为：
基于激活命令和第三地址，计算与邻近于第三字线的第四字线对应的第四地址；以及
基于激活命令和第四地址激活第四字线。
7.根据权利要求1所述的存储器模块，其中，所述多个存储器器件中的每个的存储器单元阵列包括：
多个第一冗余存储器单元，连接到多条第一冗余字线；以及
多个第二冗余存储器单元，连接到插入在所述多条第一冗余字线之间并且不被存储器控制器访问的多条第二冗余字线。
8.根据权利要求7所述的存储器模块，其中，寄存器时钟驱动器还被配置为：
基于第二命令和第一地址，生成第二地址；以及
将第二地址发送到所述多个存储器器件，并且
其中，所述多个存储器器件中的每个被配置为：基于第二命令和第二地址，激活所述字线之中的与第二地址对应的字线。
9.一种存储器模块，包括:
多个存储器器件；以及
寄存器时钟驱动器，被配置为：从存储器控制器接收用于刷新所述多个存储器器件中的每个的存储器单元阵列的多个第一命令，将所述多个第一命令中的一个第一命令转换为第二命令，并将所述多个第一命令中的未被转换的剩余第一命令和第二命令发送到所述多个存储器器件，
其中，所述寄存器时钟驱动器还被配置为：至少一次地从存储器控制器接收与存储器单元阵列的第一字线对应的第一行地址，锁存第一行地址，并将第一行地址连同第二命令一起发送到所述多个存储器器件。
10.根据权利要求9所述的存储器模块，其中，寄存器时钟驱动器被配置为：基于参考比率将所述多个第一命令中的所述一个第一命令转换为第二命令。
11.根据权利要求10所述的存储器模块，其中，所述多个存储器器件中的每个包括地址缓冲器，地址缓冲器被配置为接收第一行地址，并且
其中，所述多个存储器器件中的每个被配置为：在从寄存器时钟驱动器接收第二命令之前基于参考比率激活地址缓冲器。
12.根据权利要求9所述的存储器模块，其中，当存储器控制器激活第一字线的次数大于存储器控制器激活存储器单元阵列的第二字线的次数时,所述多个第一命令中的所述一个第一命令被寄存器时钟驱动器转换为第二命令。
13.根据权利要求9所述的存储器模块，其中，所述多个存储器器件共享用于从寄存器时钟驱动器接收所述多个第一命令、第二命令和第一行地址的路径。
14.根据权利要求9所述的存储器模块，其中，所述多个存储器器件中的每个被配置为：
基于从寄存器时钟驱动器接收的第二命令和第一行地址，生成与存储器单元阵列的第二字线对应的第二行地址；以及
基于第二命令和第二行地址激活第二字线。
15.根据权利要求14所述的存储器模块，其中，所述多个存储器器件中的每个包括寄存器，所述寄存器存储用于修复存储器单元阵列的失败行地址，
其中，当第一行地址与失败行地址匹配时，第一字线和第二字线彼此不邻近，并且
其中，存储器控制器不访问存储器单元阵列的与第一字线邻近的第三字线。
16.一种存储器模块，包括：
多个存储器器件，均包括存储器单元阵列；以及
寄存器时钟驱动器，被配置为：从存储器控制器接收多个激活命令，并将所述多个激活命令发送到所述多个存储器器件，
其中，寄存器时钟驱动器被配置为：
对重复接收到与存储器单元阵列的第一字线对应的第一地址的次数进行计数，第一字线被所述多个激活命令中的第一激活命令激活；
基于计数的结果锁存第一地址；
将用于刷新存储器单元阵列的多个第一命令中的一个第一命令转换为第二命令；以及
将第二命令而非所述多个第一命令中的所述一个第一命令和将第一地址发送到所述多个存储器器件。
17.根据权利要求16所述的存储器模块，其中，寄存器时钟驱动器接收到第一地址的次数大于寄存器时钟驱动器重复接收到与存储器单元阵列的第二字线对应的第二地址的次数，第二字线被所述多个激活命令中的第二激活命令激活。
18.根据权利要求16所述的存储器模块，其中，所述多个存储器器件中的每个被配置为：
当所述多个第一命令中的未被转换的剩余的第一命令被接收到时，更新用于刷新存储器单元阵列的刷新行地址；以及
基于剩余的第一命令和刷新行地址，激活存储器单元阵列的与刷新行地址对应的第二字线。
19.根据权利要求18所述的存储器模块，其中，所述多个存储器器件中的每个被配置为：
基于第二命令和第一地址生成存储器单元阵列的第二地址；以及
基于第二命令和第二地址，激活存储器单元阵列的与第二地址对应的第三字线。
20.根据权利要求16所述的存储器模块，其中，所述多个存储器器件中的每个被配置为：通过寄存器时钟驱动器从存储器控制器接收所述多个激活命令，并且
其中，所述多个存储器器件被存储器控制器并行访问。
CN201910857211.XA 2018-09-17 2019-09-11 存储器模块 Pending CN110910928A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0111012 2018-09-17
KR1020180111012A KR102617016B1 (ko) 2018-09-17 2018-09-17 자주 접근되는 어드레스를 검출하는 레지스터 클럭 드라이버를 포함하는 메모리 모듈

Publications (1)

Publication Number Publication Date
CN110910928A true CN110910928A (zh) 2020-03-24

Family

ID=69774318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910857211.XA Pending CN110910928A (zh) 2018-09-17 2019-09-11 存储器模块

Country Status (3)

Country Link
US (1) US11087821B2 (zh)
KR (1) KR102617016B1 (zh)
CN (1) CN110910928A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113378587A (zh) * 2021-05-19 2021-09-10 长鑫存储技术有限公司 地址确定电路及方法、保护电路及方法、设备
CN114974343A (zh) * 2021-02-24 2022-08-30 华邦电子股份有限公司 半导体存储装置
WO2023231223A1 (zh) * 2022-05-30 2023-12-07 长鑫存储技术有限公司 一种刷新地址产生电路

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10943637B2 (en) * 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US10789015B2 (en) * 2019-03-01 2020-09-29 Micron Technology, Inc. Background operations in memory
US11354408B2 (en) * 2019-08-15 2022-06-07 Nxp Usa, Inc. Technique for detecting and thwarting row-hammer attacks
US11681797B2 (en) * 2019-08-28 2023-06-20 Micron Technology, Inc. Row activation prevention using fuses
US10916293B1 (en) * 2020-01-21 2021-02-09 Elite Semiconductor Memory Technology Inc. Target row refresh mechanism capable of effectively determining target row address to effectively mitigate row hammer errors without using counter circuit
FR3111731B1 (fr) * 2020-06-23 2023-01-06 Upmem Procédé et circuit de protection d’un dispositif de mémoire DRAM de l’effet de martelagede rang
US11361811B2 (en) 2020-06-23 2022-06-14 Upmem Method and circuit for protecting a DRAM memory device from the row hammer effect
KR20220036752A (ko) 2020-09-16 2022-03-23 삼성전자주식회사 로우 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이의 동작 방법
KR20220122845A (ko) 2021-02-26 2022-09-05 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법, 그리고 불휘발성 메모리 장치를 포함하는 전자 장치
US11507296B2 (en) * 2021-03-10 2022-11-22 Micron Technology, Inc. Repair operation techniques
KR20230021496A (ko) * 2021-08-05 2023-02-14 삼성전자주식회사 로우 해머 제어 방법 및 메모리 장치
KR20230051835A (ko) * 2021-10-12 2023-04-19 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US11942137B2 (en) * 2021-11-08 2024-03-26 Samsung Electronics Co., Ltd. Memory controller and memory system including the same
KR20230072283A (ko) 2021-11-17 2023-05-24 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20230080776A (ko) * 2021-11-30 2023-06-07 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US20230244793A1 (en) * 2022-01-27 2023-08-03 Micron Technology, Inc. Row access strobe (ras) clobber and row hammer failures using a deterministic protocol

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7043599B1 (en) 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
KR100646271B1 (ko) * 2005-12-08 2006-11-23 주식회사 하이닉스반도체 반도체 메모리 장치
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
US8924680B2 (en) 2007-04-12 2014-12-30 Rambus Inc. Memory controllers, systems, and methods supporting multiple request modes
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9449671B2 (en) 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
KR102124987B1 (ko) * 2013-08-14 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9589606B2 (en) 2014-01-15 2017-03-07 Samsung Electronics Co., Ltd. Handling maximum activation count limit and target row refresh in DDR4 SDRAM
US9412433B2 (en) * 2014-01-22 2016-08-09 Nanya Technology Corp. Counter based design for temperature controlled refresh
US10223311B2 (en) * 2015-03-30 2019-03-05 Samsung Electronics Co., Ltd. Semiconductor memory device for sharing inter-memory command and information, memory system including the same and method of operating the memory system
US9812185B2 (en) 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
US9478316B1 (en) * 2016-01-08 2016-10-25 SK Hynix Inc. Memory device
US9847105B2 (en) 2016-02-01 2017-12-19 Samsung Electric Co., Ltd. Memory package, memory module including the same, and operation method of memory package
KR20170111353A (ko) 2016-03-28 2017-10-12 에스케이하이닉스 주식회사 비휘발성 메모리 모듈의 커맨드 어드레스 스누핑
KR102455027B1 (ko) * 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR20190123875A (ko) * 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114974343A (zh) * 2021-02-24 2022-08-30 华邦电子股份有限公司 半导体存储装置
CN113378587A (zh) * 2021-05-19 2021-09-10 长鑫存储技术有限公司 地址确定电路及方法、保护电路及方法、设备
CN113378587B (zh) * 2021-05-19 2023-07-21 长鑫存储技术有限公司 地址确定电路及方法、保护电路及方法、设备
WO2023231223A1 (zh) * 2022-05-30 2023-12-07 长鑫存储技术有限公司 一种刷新地址产生电路

Also Published As

Publication number Publication date
KR20200032297A (ko) 2020-03-26
US11087821B2 (en) 2021-08-10
KR102617016B1 (ko) 2023-12-27
US20200090729A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
KR102617016B1 (ko) 자주 접근되는 어드레스를 검출하는 레지스터 클럭 드라이버를 포함하는 메모리 모듈
US11133050B2 (en) Memory device, memory system, and method for refreshing memory device
CN107068175B (zh) 易失性存储器设备、其信息提供方法及其刷新控制方法
CN105654983B (zh) 半导体器件及包括半导体器件的存储系统
US10497427B2 (en) Memory device using sense amplifiers as buffer memory with reduced access time and method of cache operation of the same
US20240004754A1 (en) Semiconductor device with user defined operations and associated methods and systems
US20230206980A1 (en) Apparatuses and methods for row hammer counter mat
US11474939B2 (en) Memory device for improving speed of cache read operation and method of operating the same
US20070055818A1 (en) Method and system for using dynamic random access memory as cache memory
CN114582387A (zh) 存储器装置的刷新期间的条件行激活和存取以及相关联方法和系统
CN116246667A (zh) 用于控制行锤击的存储器件及方法
US20230206989A1 (en) Apparatuses and methods for row hammer counter mat
CN111179989A (zh) 存储器设备及其操作方法
CN108281162B (zh) 半导体器件
CN107527649B (zh) 具有提高的延迟的存储器器件及其操作方法
CN115374030A (zh) 具有存储器发起的命令插入的存储器以及相关联系统、装置和方法
US10740188B2 (en) Volatile memory device and method for efficient bulk data movement, backup operation in the volatile memory device
KR102409969B1 (ko) 다른 메모리 셀들을 포함하는 하이브리드 dram 어레이
US20190027198A1 (en) Electronic devices
US9672890B2 (en) Semiconductor memory apparatus
US20240152282A1 (en) Semiconductor memory device and operating method thereof
US11978495B2 (en) Semiconductor devices
US20240127879A1 (en) Memory device and operation method thereof
US20230221871A1 (en) Memory device and operating method thereof
KR20230133157A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination