CN114420181A - 刷新电路和存储器 - Google Patents

刷新电路和存储器 Download PDF

Info

Publication number
CN114420181A
CN114420181A CN202210044510.3A CN202210044510A CN114420181A CN 114420181 A CN114420181 A CN 114420181A CN 202210044510 A CN202210044510 A CN 202210044510A CN 114420181 A CN114420181 A CN 114420181A
Authority
CN
China
Prior art keywords
word line
address
unit
refresh
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210044510.3A
Other languages
English (en)
Other versions
CN114420181B (zh
Inventor
曹先雷
范习安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210044510.3A priority Critical patent/CN114420181B/zh
Priority to PCT/CN2022/079803 priority patent/WO2023133992A1/zh
Publication of CN114420181A publication Critical patent/CN114420181A/zh
Priority to US18/331,923 priority patent/US20230317133A1/en
Application granted granted Critical
Publication of CN114420181B publication Critical patent/CN114420181B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本公开涉及半导体电路设计领域，特别涉及一种刷新电路和存储器，包括：预处理模块，接收字线开启命令和时钟信号，当计数值达到预设值，将当前字线开启命令对应的字线地址作为字线地址信号输出；地址处理模块，统计接收到的所有字线地址信号，将出现次数最多的字线地址信号作为行锤地址输出；第一处理单元，用于生成第一补充刷新地址和第二补充刷新地址；第二处理单元，用于生成常规刷新地址；刷新单元，用于根据获取的地址信号执行刷新操作；控制单元，用于选择输出刷新地址，或用于控制刷新单元选择接收刷新地址；实现对频繁开启字线和长时间开启的字线进行地址统计获取，并对获取的地址的相邻存储区进行数据刷新，以保证存储数据的准确性。

Description

刷新电路和存储器
技术领域
本公开涉及半导体电路设计领域，特别涉及一种刷新电路和存储器。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)通过一个晶体管连接一存储区的结构(1T1C)存储数据，其中晶体管通过字线(word line，WL)控制，WL导通时，存储区内的电荷与位线(bit line，BL)的电荷共享，以将目标存储区中的数据读出，或向目标存储区中写入数据。
然而，字线频繁开启或长时间开启会导致相邻存储区内的电荷丢失，可能导致存储区内存储的数据发生错误。
如何实现对频繁开启的字线和长时间开启的字线相邻存储区进行数据刷新，以保证各存储区内存储数据的准确性，是当前亟待解决的技术问题。
发明内容
本公开实施例提供一种刷新电路，实现对频繁开启字线和长时间开启的字线进行地址统计，并对获取的地址的相邻存储区进行数据刷新，以保证各存储区内存储数据的准确性。
本公开实施例提供了一种刷新电路，包括：预处理模块，用于接收字线开启命令和时钟信号，并对字线开启命令时的时钟信号进行计数，当计数值达到预设值，将当前字线开启命令对应的字线地址作为字线地址信号输出；地址处理模块，连接预处理模块，统计接收到的所有字线地址信号，将出现次数最多的字线地址信号作为行锤地址输出；第一处理单元，连接地址处理模块，用于根据接收到的行锤地址，生成第一补充刷新地址和第二补充刷新地址，其中，第一补充刷新地址和第二补充刷新地址指向的字线，与行锤地址指向的字线相邻；第二处理单元，用于根据刷新命令生成常规刷新地址；刷新单元，连接第一处理单元和第二处理单元，用于根据获取的地址信号执行刷新操作；控制单元，连接第一处理单元和第二处理单元，用于选择输出常规刷新地址、第一补充刷新地址或第二补充刷新地址，或连接刷新单元，用于控制刷新单元选择接收常规刷新地址、第一补充刷新地址或第二补充刷新地址。
通过预处理模块对字线开启命令时的时钟信号进行计数，以增大被长时间开启的字线对应的字线地址作为字线地址信号输出的概率，从而地址处理模块对出现次数最多的字线地址信号进行计数，使得地址处理模块输出的行锤地址兼顾到了字线被多次开启或长时间开启的两种情形，当接收到刷新命令时，控制单元控制常规刷新地址输入到刷新单元，用于对常规刷新地址进行刷新，当刷新单元对常规刷新地址刷新完成后，控制单元控制第一补充刷新地址和第二补充刷新地址输入到刷新单元，刷新单元基于第一补充刷新地址和第二补充刷新地址进行刷新，以防止字线频繁开启或长时间开启会导致相邻存储区内的电荷丢失，避免导致存储区内存储的数据发生错误。
另外，预处理模块，包括：计数单元，用于接收字线开启命令和时钟信号，存储有第一计数值，当同时接收到字线开启命令和时钟信号，控制第一计数值计数加一；比较单元，连接计数单元，当第一计数值等于预设值，生成锁存信号；锁存单元，连接比较单元，用于接收字线开启命令对应的字线地址，并基于锁存信号，将当前字线开启命令对应的字线地址作为字线地址信号输出。
计数单元通过第一计数值获取字线开启命令和时钟信号同时为有效电平的次数，比较单元用于比较第一计数值和预存的预设值，当第一计数值和预设值相等时，输出锁存信号，锁存单元基于锁存信号输出当前字线开启命令对应的字线地址，从而增大被长时间开启的字线对应的字线地址作为字线地址信号输出的概率。
另外，当第一计数值等于预设值，比较单元同时生成锁存信号和重置信号，计数单元基于重置信号，将第一计数值重置至0，以实现预处理模块的多次输出字线地址信号。
另外，预处理模块，还包括：随机数产生器，连接比较单元，用于产生随机数，比较单元用于将随机数产生器产生的随机数作为预设值，通过随机数产生器产生的随机数作为比较单元的预设值，避免人为的干扰，提高数据采集的准确性。
另外，当锁存单元输出字线地址信号，随机数产生器产生新的随机数，以提高数据的随机性，进一步提高数据采集的准确性。
另外，当第一计数值等于预设值，比较单元同时生成锁存信号和重置信号，随机数产生器基于重置信号，产生新的随机数。
另外，随机数产生器产生的随机数的范围为4～15，当随机数产生器产生的随机数小于4，导致采样数据间隔过小，采集到的样本数据过多，增大了后续地址处理模块的负担，需要更多的电路面积和处理时间，当随机数产生器产生的随机数大于15，可能导致采样数据间隔过大，使得数据采集不具有代表性，准确性。
另外，计数单元包括：与门，一输入端用于接收时钟信号，一输入端用于接收字线开启命令，输出端连接计数子单元，当同时接收到时钟信号和字线开启命令，生成控制信号；计数子单元存储有第一计数值，基于控制信号，控制第一计数值计数加一。
另外，时钟信号为刷新电路所属存储器的内部时钟信号，通过存储器的内部时钟信号作为计数子单元的计数信号，简化电路从而节约成本。
另外，计数单元还包括：时钟信号产生单元，连接与门，用于产生时钟信号，通过额外设置时钟信号产生单元，实现自定义计数子单元的计数间隔，从而实现更准确的计数。
另外，控制单元被配置为：当第二处理单元产生常规刷新地址，输出常规刷新地址；当刷新单元完成常规刷新地址的刷新后，输出第一补充刷新地址和第二补充刷新地址。
另外，地址处理模块包括：多个存储单元、多个比较器和多个计数器，其中，每一存储单元用于存储一字线地址信号，且每一存储单元都对应一比较器和一计数器；存储判断模块，用于接收字线地址信号，被配置为：基于已存储字线地址信号的存储单元对应的比较器，依次比较存储单元存储的字线地址信号与当前字线地址信号是否相同，若存在与当前字线地址信号存储相同字线地址信号的存储单元，则指示存储单元所对应的计数器的计数值加一，若不存在与当前字线地址信号存储相同字线地址信号的存储单元，则将当前字线地址信号存入未写入字线地址信号的存储单元中；处理输出模块，被配置为：基于对计数器的数值比较，输出数值最大的计数器对应的存储单元所存储的字线地址信号。
另外，存储判断模块，包括：接收单元，用于接收字线地址信号；判断单元，连接接收单元、多个存储单元和存储单元对应的比较器；若存在与当前字线地址信号存储相同字线地址信号的存储单元，则指示存储单元所对应的计数器的计数值加一，若不存在与当前字线地址信号存储相同字线地址信号的存储单元，则将当前字线地址信号存入未写入字线地址信号的存储单元中。
另外，若存在与当前字线地址信号相同的存储单元，则指示存储单元所对应的计数器的计数值加一，包括：若存在与当前字线地址信号存储相同字线地址信号的存储单元，判断单元产生第一控制信号和第二控制信号；存储当前字线地址信号的存储单元对应的计数器基于第一控制信号计数加一；第二控制信号用于指示，阻止当前字线地址信号存入存储单元。
另外，处理输出模块，包括：对比单元，连接多个存储单元对应的计数器，用于比较多个计数器的数值，并输出数值最大的计数器数据；输出单元，连接对比单元和多个存储单元，用于根据计数器数据输出对应的存储单元所存储的字线地址信号。
本公开实施例还提供一种存储器，采用上述实施例的刷新电路对存储区进行刷新，以实现对频繁开启字线和长时间开启的字线进行地址统计，并对获取的地址的相邻存储区进行数据刷新，以保证各存储区内存储数据的准确性。
附图说明
图1为本公开一实施例提供的刷新电路的结构示意图；
图2为本公开一实施例提供的预处理模块的结构示意图；
图3为本公开一实施例提供的计数单元的结构示意图；
图4为本公开一实施例提供的预处理模块的计数原理图；
图5为本公开一实施例提供的地址处理模块的结构示意图；
图6为本公开一实施例提供的存储判断模块和处理输出模块的结构示意图。
具体实施方式
字线(word line，WL)频繁开启或长时间开启会导致相邻存储区内的电荷丢失，可能导致存储区内存储的数据发生错误。
本公开一实施例提供了一种刷新电路，实现对频繁开启字线和长时间开启的字线进行地址统计，并对获取的地址的相邻存储区进行数据刷新，以保证各存储区内存储数据的准确性。
本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
图1为本实施例提供的刷新电路的结构示意图，图2为本实施例提供的预处理模块的结构示意图，图3为本实施例提供的计数单元的结构示意图，图4为本实施例提供的预处理模块的计数原理图，图5为本实施例提供的地址处理模块的结构示意图，图6为本实施例提供的存储判断模块和处理输出模块的结构示意图，以下结合附图对本实施例提供的刷新电路作进一步详细说明，具体如下：
参考图1，刷新电路，包括：
预处理模块101，用于接收字线开启命令Act和时钟信号Clk，并对字线开启命令Act时的时钟信号Clk进行计数，当计数值达到预设值，将当前字线开启命令对应的字线地址作为字线地址信号输出。
字线开启命令Act用于打开字线WL，具体被打开的字线WL通过字线开启命令Act对应的字线地址Address控制；对字线开启命令Act时的时钟信号Clk进行计数，即当字线开启命令Act和时钟信号Clk同时为有效电平，计数加一；如此设置，能够保证被长时间开启的字线能够统计到更多的计数值，从而增大被长时间开启的字线对应的字线地址Address作为字线地址信号输出的概率。
地址处理模块102，连接预处理模块101，统计接收到的所字线地址信号，将出现次数最多的字线地址信号作为行锤地址输出。
地址处理模块102用于输出多次出现的字线地址信号，即被多次开启的字线地址Address，另外由上文可知，被长时间开启的字线地址Address也有较大概率被输入到地址处理模块102，因此，地址处理模块102输出的行锤地址兼顾到了字线WL被多次开启或长时间开启的两种情形。
第一处理单元113，连接地址处理模块，用于根据接收到的行锤地址，生成第一补充刷新地址和第二补充刷新地址，其中，第一补充刷新地址和第二补充刷新地址指向的字线WL，与行锤地址指向的字线WL相邻。
即第一补充刷新地址＝行锤地址+1，第二补充刷新地址＝行锤地址-1，或者第一补充刷新地址＝行锤地址-1，第二补充刷新地址＝行锤地址+1。
第二处理单元123，用于根据刷新命令生成常规刷新地址。
刷新单元104，连接第一处理单元113和第二处理单元123，用于根据获取的地址信号执行刷新操作。
刷新单元104每次接收的地址信号即常规刷新地址、第一补充刷新地址和第二补充刷新地址中的一者，其中常规刷新地址即刷新命令对应的刷新地址。
控制单元103，连接第一处理单元113和第二处理单元123，用于选择输出常规刷新地址、第一补充刷新地址和第二补充刷新地址，或连接刷新单元104，用于控制刷新单元104选择接收常规刷新地址、第一补充刷新地址或第二补充刷新地址。
具体地，控制单元103被配置为，当第二处理单元123产生常规刷新地址，输出常规刷新地址，当刷新单元104完成常规刷新地址的刷新后，刷出第一补充刷新地址和第二补充刷新地址。
在一个例子中，控制单元103可以通过连接第一处理单元113和第二处理单元123来控制第一处理单元113输出第一补充刷新地址和第二补充刷新地址，或者控制第二处理单元123输出常规刷新地址。
在另一个例子中，控制单元103也可以通过连接刷新单元104来选择接收常规刷新地址、第一补充刷新地址和第二补充刷新地址；当接收到刷新命令时，控制单元103控制常规刷新地址输入到刷新单元104，用于对常规刷新地址进行刷新，当刷新单元104对常规刷新地址刷新完成后，控制单元103控制第一补充刷新地址和第二补充刷新地址输入到刷新单元104，刷新单元104基于第一补充刷新地址和第二补充刷新地址进行刷新，以防止字线WL频繁开启或长时间开启会导致相邻存储区内的电荷丢失，避免导致存储区内存储的数据发生错误。
综上可知，通过预处理模块101对字线开启命令Act时的时钟信号Clk进行计数，以增大被长时间开启的字线对应的字线地址Address作为字线地址信号输出的概率，从而地址处理模块102对出现次数最多的字线地址信号进行计数，使得地址处理模块102输出的行锤地址兼顾到了字线WL被多次开启或长时间开启的两种情形，当接收到刷新命令时，控制单元103控制常规刷新地址输入到刷新单元104，用于对常规刷新地址进行刷新，当刷新单元104对常规刷新地址刷新完成后，控制单元103控制第一补充刷新地址和第二补充刷新地址输入到刷新单元104，刷新单元104基于第一补充刷新地址和第二补充刷新地址进行刷新，以防止字线WL频繁开启或长时间开启会导致相邻存储区内的电荷丢失，避免导致存储区内存储的数据发生错误。
需要说明的是，在一些实施例中，当控制单元103还可以先输出第一补充刷新地址和第二补充刷新地址，再输出常规刷新地址，即存储器基于刷新命令，先完成第一补充刷新地址和第二补充刷新地址的刷新，再进行常规刷新地址的刷新。
在一些实施例中，参考图2，预处理模块101，包括：
计数单元201，用于接收字线开启命令Act和时钟信号Clk，存储有第一计数值，当他同时接收到字线开启命令Act和时钟信号Clk，控制第一计数值加一。
比较单元203，连接计数单元201，当第一计数值等于预设值，生成锁存信号。
锁存单元204，连接比较单元203，用于接收字线开启命令Act对应的字线地址Address，并基于锁存信号，将当前字线开启命令对应的字线地址Address作为字线地址信号输出。
当锁存单元输出字线地址信号，计数单元201重置第一计数值。
计数单元201通过第一计数值获取字线开启命令Act和时钟信号Clk同时为有效电平的次数，比较单元203用于比较第一计数值和预存的预设值，当第一计数值和预设值相等时，输出锁存信号，锁存单元204基于锁存信号输出当前字线开启命令Act对应的字线地址Address，从而增大被长时间开启的字线对应的字线地址Address作为字线地址信号输出的概率。
需要说明的是，在本实施例中，计数单元201采用加法计数，即可认为计数单元201中内嵌有加法计数器，第一计数值的初始值为0，通过加法计数以逐渐接近预设值，以输出字线地址信号；另外，在一些实施例中，计数单元201还可以采用减法计数，即可认为计数单元201中内嵌有减法计数器，第一计数值的初始值大于预设值，通过减法计数以逐渐接近预设值，以输出字线地址信号。
在一些实施例中，当第一计数值等于预设值，比较单元203同时生成锁存信号和重置信号，计数单元201基于重置信号，将第一计数值重置至0，以实现预处理模块的多次输出字线地址信号。
另外，若计数单元201采用减法计数，当第一计数值等于预设值，比较单元203同时生成锁存信号和重置信号，计数单元201基于重置信号，将第一计数值重置至初始值，初始值大于预设值。
在一些实施例中，预处理模块101还包括：随机数产生器202，连接比较单元203，用于产生随机数，比较单元203用于将随机数产生器202产生的随机数作为预设值，通过随机数产生器202产生的随机数作为比较单元203的预设值，避免人为的干扰，提高数据采集的准确性。
在一些实施例中，当锁存单元204输出字线地址信号，随机数产生器产生新的随机数，以提高数据的随机性，进一步提高数据采集的准确性。
具体地，当第一计数值等于预设值，比较单元同时生成锁存信号和重置信号，随机数产生器基于重置信号，产生新的随机数。
需要说明的是，若计数单元201采用减法计数，产生的随机数需要小于第一计数值的初始值。
在一些实施例中，随机数产生器产生的随机数的范围为4～15，具体可以为4、5、6、7、8、9、10、11、12、13或14，当随机数产生器202产生的随机数小于4，导致采样数据间隔过小，采集到的样本数据过多，增大了后续地址处理模块的负担，需要更多的电路面积和处理时间，当随机数产生器产生的随机数大于15，可能导致采样数据间隔过大，使得数据采集不具有代表性，准确性。在一些实施例中，参考图3，计数单元201包括：
与门301，一输入端用于接收时钟信号Clk，一输入端用于接收字线开启命令Act，输出端连接计数子单元302，当同时接收到时钟信号Clk和字线开启命令Act，生成控制信号。
计数子单元302存储有第一计数值，基于控制信号，控制第一计数值计数加一。
具体地，参考图4，对于预处理模块101，当接收到字线开启命令Act时，与门301基于时钟信号Clk生成控制信号，计数子单元302基于控制信号控制第一计数值计数加一，即在字线开启命令Act有效时，预处理模块101根据时钟信号Clk控制第一计数值计数加一，当预设值为“4”时，第一计数值累加到“4”后，预处理模块101输出相应的地址ADD1；预处理模块101输出地址ADD1后重置第一计数值和预设值，重置后的预设值为“9”，当第一计数值累加到“9”后输出相应的地址ADD2；预处理模块101输出地址ADD2后重置第一计数值和预设值，重置后的预设值为“8”，当第一计数值累加到“8”后输出相应的地址ADD2；预处理模块101输出地址ADD2后重置第一计数值和预设值，重置后的预设值为“15”，基于相同原理，预处理模块101持续进行字线地址信号的输出。
在一些实施例中，时钟信号Clk为刷新电路所述存储器的内部时钟信号，通过存储器的内部时钟信号作为计数子单元302的计数信号，简化电路从而节约成本。
在一些实施中，计数单元201还包括：时钟信号产生单元，连接与门301，用于产生时钟信号，通过额外设置时钟信号产生单元，实现自定义计数子单元302的计数间隔，从而实现更准确的计数。
在一个具体地实现中，时钟信号产生单元可以是环形振荡器，产生的时钟信号的周期通过环形振荡器中连接的反相器的数量确定。
在一些实施例中，参考图5，地址处理模块102，包括：多个存储单元401、多个比较器402和多个计数器403，其中，每一存储单元401用于存储一字线地址，且每一存储单元401都对应一比较器402和一计数器403。
图5中以8个存储单元401、8个比较器402、8个计数器403为例进行具体说明，并不构成对本实施例的限定，在其他实施例中，存储单元、比较器和计数器的个数可以根据应用的具体场景进行设定。
其中，存储单元n与比较器n和计数器n对应连接，n为大于等于1小于等于8的自然数；存储单元1中存储有字线地址1，存储单元2中存储有字线地址2，存储单元3中存储有字线地址3，存储单元4中存储有字线地址4，存储单元5以后的存储单元未存储字线地址，即空存储单元。
存储判断模块404，用于接收字线地址信号，被配置为：基于已存储字线地址信号的存储单元401对应的比较器402，依次比较存储单元存储的字线地址信号与被开启的字线地址信号是否相同，若存在与被开启的字线地址信号存储相同字线地址信号的存储单元401，则指示存储相同字线地址信号的存储单元401所对应的计数器403的计数值加一，若不存在与被开启的字线地址信号存储相同字线地址信号的存储单元401，则将被开启的字线地址信号存入未写入字线地址的存储单元401中。
对应于图5，假设存储判断模块404接收字线地址信号，存储有字线地址的存储单元101即存储单元1～存储单元4，存储单元1～存储单元4对应的比较器1～比较器4分别与存储判断模块404进行比较，若比较值相同，则证明当前字线地址信号已被存储到存储单元401中，则比较器402对应连接的计数器403计数加一；若比较值都不相同，则证明当前字线地址信号未被存储到存储单元401中，则将当前字线地址信号存储到新的存储单元中。
存储单元401连接有比较器402，用于比较当前字线地址信号是否存储在存储单元401中，并通过存储单元401存储未存储的字线地址信号，且存储单元401连接有计数器403，用于对多次获取的字线地址信号进行计数。
需要说明的是，在一个例子中，计数器403的初始值均为1，即当存储单元401存储数据后，计数器403表征存储单元401中存储的字线地址被开启1次；在其他实施例中，仅需满足计数器的初始值都相同，具体初始值可以为任意值。
处理输出模块405，被配置为：基于对计数器403的数值比较，输出数值最大的计数器403对应的存储单元401所存储的字线地址信号。
需要说明的是，本实施例中，计数器403采用递增的方式计数，后续通过比较输出最大数值的计数器403对应的存储单元401所存储的字线地址，即被开启次数最多的字线地址。在其他实施例中，计数器也可以采用递减的方式计数，后续通过比较输出最小数值的计数器对应的存储单元所存储的字线地址，即被开启次数最多的字线地址。
在一些实施例中，参考图6，存储判断模块404，包括：接收单元414和判断单元424；接收单元414，用于接收字线地址信号；判断单元424，连接接收单元414、多个存储单元401和与存储单元401对应的比较器402；若存在与当前字线地址信号存储相同字线地址信号的存储单元101，则判断单元424指示存储单元401所对应的计数器403计数加一，若不存在与当前字线地址信号存储相同字线地址信号的存储单元401，则判断单元424将当前字线地址信号存入未写入字线地址信号的存储单元101中。
具体地，在一个例子中，若存在与当前字线地址信号存储相同字线地址信号的存储单元401，则判断单元424指示存储单元401所对应的计数器403计数加一，若不存在与当前字线地址信号存储相同字线地址信号的存储单元401，则判断单元424将当前字线地址信号存入未写入字线地址信号的存储单元401中，包括：
若存在与当前字线地址信号存储相同字线地址信号的存储单元401，判断单元124产生第一控制信号和第二控制信号，存储当前字线地址信号的存储单元401对应的计数器403基于第一控制信号计数加一，第二控制信号用于指示，阻止当前字线地址信号存入存储单元401。
若存储字线地址信号的存储单元401对应的比较器402均未产生第一控制信号和第二控制信号，则表明当前字线地址信号未被存入存储单元401中，则将当前字线地址信号存入存储单元401中。
在一些实施例中，处理输出模块405，包括：对比单元415和输出单元425；对比单元415，连接多个存储单元401对应的计数器403，用于比较多个计数器403的数值，并输出数值最大的计数器数据；输出单元425，连接对比单元415和多个存储单元401，用于根据计数器数据输出对应的存储单元401所存储的字线地址信号。
本实施例通过预处理模块101对字线开启命令Act时的时钟信号Clk进行计数，以增大被长时间开启的字线对应的字线地址Address作为字线地址信号输出的概率，从而地址处理模块102对出现次数最多的字线地址信号进行计数，使得地址处理模块102输出的行锤地址兼顾到了字线WL被多次开启或长时间开启的两种情形，当接收到刷新命令时，控制单元103控制常规刷新地址输入到刷新单元104，用于对常规刷新地址进行刷新，当刷新单元104对常规刷新地址刷新完成后，控制单元103控制第一补充刷新地址和第二补充刷新地址输入到刷新单元104，刷新单元104基于第一补充刷新地址和第二补充刷新地址进行刷新，以防止字线WL频繁开启或长时间开启会导致相邻存储区内的电荷丢失，避免导致存储区内存储的数据发生错误。
本实施例中所涉及到的各单元均为逻辑单元，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本公开的创新部分，本实施例中并没有将与解决本公开所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
需要说明的是，上述实施例所提供的刷新电路中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的刷新电路实施例。
本公开又一实施例提供一种存储器，采用上述实施例提供的刷新电路对存储器内的存储区进行刷新，从而实现对频繁开启字线和长时间开启的字线进行地址统计，并对获取的地址的相邻存储区进行数据刷新，以保证各存储区内存储数据的准确性。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR2内存规格。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR3内存规格。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR4内存规格。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR5内存规格。
本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

Claims (16)

1.一种刷新电路，其特征在于，包括：
预处理模块，用于接收字线开启命令和时钟信号，并对所述字线开启命令时的时钟信号进行计数，当计数值达到预设值，将当前字线开启命令对应的字线地址作为字线地址信号输出；
地址处理模块，连接所述预处理模块，统计接收到的所有所述字线地址信号，将出现次数最多的所述字线地址信号作为行锤地址输出；
第一处理单元，连接所述地址处理模块，用于根据接收到的所述行锤地址，生成第一补充刷新地址和第二补充刷新地址，其中，所述第一补充刷新地址和所述第二补充刷新地址指向的字线，与所述行锤地址指向的字线相邻；
第二处理单元，用于根据刷新命令生成常规刷新地址；
刷新单元，连接所述第一处理单元和所述第二处理单元，用于根据获取的地址信号执行刷新操作；
控制单元，连接所述第一处理单元和所述第二处理单元，用于选择输出所述常规刷新地址、所述第一补充刷新地址或所述第二补充刷新地址，或连接所述刷新单元，用于控制所述刷新单元选择接收所述常规刷新地址、所述第一补充刷新地址或所述第二补充刷新地址。
2.根据权利要求1所述的刷新电路，其特征在于，所述预处理模块，包括：
计数单元，用于接收所述字线开启命令和所述时钟信号，存储有第一计数值，当同时接收到所述字线开启命令和所述时钟信号，控制所述第一计数值计数加一；
比较单元，连接所述计数单元，当所述第一计数值等于所述预设值，生成锁存信号；
锁存单元，连接所述比较单元，用于接收所述字线开启命令对应的字线地址，并基于所述锁存信号，将当前字线开启命令对应的字线地址作为字线地址信号输出；
当所述锁存单元输出所述字线地址信号，所述计数单元重置所述第一计数值。
3.根据权利要求2所述的刷新电路，其特征在于，当所述第一计数值等于所述预设值，所述比较单元同时生成所述锁存信号和重置信号，所述计数单元基于所述重置信号，将所述第一计数值重置至0。
4.根据权利要求2所述的刷新电路，其特征在于，所述预处理模块，还包括：随机数产生器，连接所述比较单元，用于产生随机数，所述比较单元用于将所述随机数产生器产生的随机数作为所述预设值。
5.根据权利要求4所述的刷新电路，其特征在于，当所述锁存单元输出所述字线地址信号，所述随机数产生器产生新的随机数。
6.根据权利要求5所述的刷新电路，其特征在于，当所述第一计数值等于所述预设值，所述比较单元同时生成所述锁存信号和重置信号，所述随机数产生器基于所述重置信号，产生新的随机数。
7.根据权利要求4所述的刷新电路，其特征在于，所述随机数产生器产生的随机数的范围为4～15。
8.根据权利要求2所述的刷新电路，其特征在于，所述计数单元包括：
与门，一输入端用于接收所述时钟信号，一输入端用于接收所述字线开启命令，输出端连接计数子单元，当同时接收到所述时钟信号和所述字线开启命令，生成控制信号；
所述计数子单元存储有所述第一计数值，基于所述控制信号，控制所述第一计数值计数加一。
9.根据权利要求8所述的刷新电路，其特征在于，所述时钟信号为所述刷新电路所属存储器的内部时钟信号。
10.根据权利要求8所述的刷新电路，其特征在于，所述计数单元还包括：时钟信号产生单元，连接所述与门，用于产生所述时钟信号。
11.根据权利要求1所述的刷新电路，其特征在于，所述控制单元被配置为：
当所述第二处理单元产生所述常规刷新地址，输出所述常规刷新地址；
当所述刷新单元完成所述常规刷新地址的刷新后，输出所述第一补充刷新地址和所述第二补充刷新地址。
12.根据权利要求1所述的刷新电路，其特征在于，所述地址处理模块包括：
多个存储单元、多个比较器和多个计数器，其中，每一所述存储单元用于存储一所述字线地址信号，且每一所述存储单元都对应一所述比较器和一所述计数器；
存储判断模块，用于接收所述字线地址信号，被配置为：基于已存储字线地址信号的存储单元对应的所述比较器，依次比较所述存储单元存储的字线地址信号与当前字线地址信号是否相同，若存在与当前字线地址信号存储相同字线地址信号的存储单元，则指示所述存储单元所对应的所述计数器的计数值加一，若不存在与当前字线地址信号存储相同字线地址信号的存储单元，则将当前字线地址信号存入未写入字线地址信号的存储单元中；
处理输出模块，被配置为：基于对所述计数器的数值比较，输出数值最大的所述计数器对应的所述存储单元所存储的所述字线地址信号。
13.根据权利要求12所述的刷新电路，其特征在于，所述存储判断模块，包括：
接收单元，用于接收字线地址信号；
判断单元，连接所述接收单元、多个所述存储单元和所述存储单元对应的所述比较器；
若存在与当前字线地址信号存储相同字线地址信号的存储单元，则指示所述存储单元所对应的所述计数器的计数值加一，若不存在与当前字线地址信号存储相同字线地址信号的存储单元，则将当前字线地址信号存入未写入字线地址信号的存储单元中。
14.根据权利要求13所述的刷新电路，其特征在于，所述若存在与当前字线地址信号存储相同字线地址信号的存储单元，则指示所述存储单元所对应的所述计数器的计数值加一，包括：
若存在与当前字线地址信号存储相同字线地址信号的存储单元，所述判断单元产生第一控制信号和第二控制信号；
存储当前字线地址信号的存储单元对应的计数器基于所述第一控制信号计数加一；
所述第二控制信号用于指示，阻止当前字线地址信号存入存储单元。
15.根据权利要求12所述的刷新电路，其特征在于，所述处理输出模块，包括：
对比单元，连接多个所述存储单元对应的计数器，用于比较多个所述计数器的数值，并输出数值最大的所述计数器数据；
输出单元，连接所述对比单元和多个所述存储单元，用于根据所述计数器数据输出对应的所述存储单元所存储的所述字线地址信号。
16.一种存储器，其特征在于，采用权利要求1～15任一项所述的刷新电路对存储单元进行刷新。
CN202210044510.3A 2022-01-14 2022-01-14 刷新电路和存储器 Active CN114420181B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210044510.3A CN114420181B (zh) 2022-01-14 2022-01-14 刷新电路和存储器
PCT/CN2022/079803 WO2023133992A1 (zh) 2022-01-14 2022-03-08 刷新电路和存储器
US18/331,923 US20230317133A1 (en) 2022-01-14 2023-06-08 Refresh circuit and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210044510.3A CN114420181B (zh) 2022-01-14 2022-01-14 刷新电路和存储器

Publications (2)

Publication Number Publication Date
CN114420181A true CN114420181A (zh) 2022-04-29
CN114420181B CN114420181B (zh) 2023-09-08

Family

ID=81273725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210044510.3A Active CN114420181B (zh) 2022-01-14 2022-01-14 刷新电路和存储器

Country Status (3)

Country Link
US (1) US20230317133A1 (zh)
CN (1) CN114420181B (zh)
WO (1) WO2023133992A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115841831A (zh) * 2023-02-13 2023-03-24 长鑫存储技术有限公司 一种刷新电路及存储器
CN116030859A (zh) * 2023-02-13 2023-04-28 长鑫存储技术有限公司 一种刷新控制电路及存储器
WO2023231295A1 (zh) * 2022-05-30 2023-12-07 长鑫存储技术有限公司 刷新地址产生电路及方法、存储器、电子设备
WO2024045260A1 (zh) * 2022-08-30 2024-03-07 长鑫存储技术有限公司 监测电路、刷新方法及存储器
WO2024045218A1 (zh) * 2022-08-30 2024-03-07 长鑫存储技术有限公司 监测电路、刷新方法及存储器
CN117672290A (zh) * 2024-02-01 2024-03-08 长鑫存储技术(西安)有限公司 存储器结构、刷新方法及存储器
WO2024148706A1 (zh) * 2023-01-09 2024-07-18 长鑫存储技术有限公司 一种刷新电路、方法及存储器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230043618A (ko) * 2021-09-24 2023-03-31 삼성전자주식회사 로우 해머 제어 방법 및 메모리 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180061476A1 (en) * 2016-08-23 2018-03-01 SK Hynix Inc. Refresh control circuit for target refresh operation of semiconductor memory device, and operating method thereof
US20190385667A1 (en) * 2018-06-19 2019-12-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
CN112767983A (zh) * 2021-03-15 2021-05-07 长鑫存储技术有限公司 刷新控制电路及存储器
CN112786087A (zh) * 2021-03-15 2021-05-11 长鑫存储技术有限公司 刷新电路及存储器
CN112997251A (zh) * 2018-12-27 2021-06-18 美光科技公司 具有行锤击地址锁存机构的设备
KR20210103746A (ko) * 2020-02-14 2021-08-24 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
CN113330518A (zh) * 2019-02-06 2021-08-31 美光科技公司 用于管理行存取计数的设备和方法
US11222682B1 (en) * 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102181373B1 (ko) * 2013-12-09 2020-11-23 에스케이하이닉스 주식회사 반도체 장치의 리프레쉬 제어 회로 및 리프레쉬 방법
KR102329673B1 (ko) * 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102425614B1 (ko) * 2018-03-07 2022-07-28 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 리프레쉬 방법
US10490250B1 (en) * 2018-08-14 2019-11-26 Micron Technology, Inc. Apparatuses for refreshing memory of a semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180061476A1 (en) * 2016-08-23 2018-03-01 SK Hynix Inc. Refresh control circuit for target refresh operation of semiconductor memory device, and operating method thereof
US20190385667A1 (en) * 2018-06-19 2019-12-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
CN112997251A (zh) * 2018-12-27 2021-06-18 美光科技公司 具有行锤击地址锁存机构的设备
CN113330518A (zh) * 2019-02-06 2021-08-31 美光科技公司 用于管理行存取计数的设备和方法
KR20210103746A (ko) * 2020-02-14 2021-08-24 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US11222682B1 (en) * 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
CN112767983A (zh) * 2021-03-15 2021-05-07 长鑫存储技术有限公司 刷新控制电路及存储器
CN112786087A (zh) * 2021-03-15 2021-05-11 长鑫存储技术有限公司 刷新电路及存储器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023231295A1 (zh) * 2022-05-30 2023-12-07 长鑫存储技术有限公司 刷新地址产生电路及方法、存储器、电子设备
WO2024045260A1 (zh) * 2022-08-30 2024-03-07 长鑫存储技术有限公司 监测电路、刷新方法及存储器
WO2024045218A1 (zh) * 2022-08-30 2024-03-07 长鑫存储技术有限公司 监测电路、刷新方法及存储器
WO2024148706A1 (zh) * 2023-01-09 2024-07-18 长鑫存储技术有限公司 一种刷新电路、方法及存储器
CN115841831A (zh) * 2023-02-13 2023-03-24 长鑫存储技术有限公司 一种刷新电路及存储器
CN116030859A (zh) * 2023-02-13 2023-04-28 长鑫存储技术有限公司 一种刷新控制电路及存储器
WO2024169087A1 (zh) * 2023-02-13 2024-08-22 长鑫存储技术有限公司 一种刷新电路及存储器
CN117672290A (zh) * 2024-02-01 2024-03-08 长鑫存储技术(西安)有限公司 存储器结构、刷新方法及存储器
CN117672290B (zh) * 2024-02-01 2024-05-17 长鑫存储技术(西安)有限公司 存储器结构、刷新方法及存储器

Also Published As

Publication number Publication date
CN114420181B (zh) 2023-09-08
WO2023133992A1 (zh) 2023-07-20
US20230317133A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
CN114420181B (zh) 刷新电路和存储器
US11062754B2 (en) Apparatus and methods for refreshing memory
CN112106138B (zh) 用于行锤击刷新采样的纯时间自适应采样的设备和方法
US11081160B2 (en) Apparatus and methods for triggering row hammer address sampling
US10490252B2 (en) Apparatus and methods for refreshing memory
US10971206B2 (en) Semiconductor memory device
US8218137B2 (en) Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes
KR20150105054A (ko) 반도체 메모리 장치
US20230162776A1 (en) Memory
CN116978423A (zh) 存储器仿真方法
US20240079041A1 (en) Integrated circuit and memory device including sampling circuit
CN114974343B (zh) 半导体存储装置
CN115910140B (zh) 刷新计数器电路、刷新计数方法及半导体存储
CN118471290A (zh) 地址选择电路、地址选择方法、刷新控制电路和存储系统
CN116153352A (zh) 监测电路、统计方法和存储器
CN116072181A (zh) 地址选择电路、地址选择方法、刷新控制电路和存储系统
CN116721683A (zh) 刷新控制电路、方法及存储设备
CN117116320A (zh) 刷新电路、刷新方法、存储器及存储系统
KR20220082702A (ko) 반도체 메모리 장치를 포함하는 메모리 시스템
CN116153353A (zh) 监测电路、统计方法和存储器
CN117672292A (zh) 监测电路、刷新方法及存储器
CN118351907A (zh) 一种刷新电路、方法及存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant