CN113330518A - 用于管理行存取计数的设备和方法 - Google Patents

用于管理行存取计数的设备和方法 Download PDF

Info

Publication number
CN113330518A
CN113330518A CN202080010250.7A CN202080010250A CN113330518A CN 113330518 A CN113330518 A CN 113330518A CN 202080010250 A CN202080010250 A CN 202080010250A CN 113330518 A CN113330518 A CN 113330518A
Authority
CN
China
Prior art keywords
value
counter
refresh
address
access count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080010250.7A
Other languages
English (en)
Other versions
CN113330518B (zh
Inventor
M·A·肖尔
李继云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113330518A publication Critical patent/CN113330518A/zh
Application granted granted Critical
Publication of CN113330518B publication Critical patent/CN113330518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本公开的实施例是针对用于管理存储器的字线的存取计数的设备和方法。对侵害者字线的重复存取可造成所述存储器的附近受害者字线中的增加的数据降级。给定字线的所述存取计数可存储于沿着所述字线定位的计数器存储器单元中。当存取所述字线时，所述计数器存储器单元可经读出到刷新电路，所述刷新电路可基于存储于所述计数器存储器单元中的所述值确定所述存取计数。如果所述存取计数低于阈值，那么可递增所述存取计数且写回到所述计数器存储器单元。如果所述存取计数高于所述阈值，那么所述刷新电路可用信号表示所述经存取字线是侵害者，且可复位所述存取计数的所述值，然后将所述值写回到所述计数器存储器单元。

Description

用于管理行存取计数的设备和方法
相关申请案的交叉引用
本申请要求2019年2月6日提交的第16/268,818号美国申请案的优先权，所述美国申请案出于任何目的以全文引用的方式并入本文中。
背景技术
信息可作为物理信号存储在存储器的个别存储器单元上(例如，电容性元件上的电荷)。存储器可以是易失性存储器，且物理信号可随时间推移衰减(其可能使存储于存储器单元中的信息降级或毁坏)。可能需要通过例如重写信息将物理信号恢复到初始值来周期性地刷新存储器单元中的信息。
随着存储器组件的大小减小，存储器单元的密度大大增加。重复存取特定存储器单元或存储器单元组(通常称为‘行锤击(row hammer)’)可能导致附近存储器单元中数据降级的速率增加。可能需要识别经重复存取的地址以使得可刷新附近存储器单元。
发明内容
在至少一个方面中，本公开涉及一种设备，其包含存储数据的存储器单元、计数器存储器单元，以及耦合到存储器单元中的每一个和计数器存储器单元中的每一个的字线。所述计数器存储器单元存储对所述字线的存取次数。
存储器单元可耦合到第一数据总线，且计数器存储器单元可耦合到第二数据总线。所述设备还可包含耦合到第二数据总线的计数器电路。计数器电路响应于与字线相关联的存取命令而可读取所述存取次数且写入经更新存取次数。
额外存储器单元可位于字线的一端处。计数器存储器单元和存储器单元可为物理上相同的。所述设备还可以包含经配置以基于存取次数确定字线是否为侵害者字线的刷新地址控制电路。
在至少一个方面中，本公开涉及一种设备包含存储器阵列、存储器接口和刷新地址控制电路。存储器阵列包含多个字线，字线中的每一个包含计数器存储器单元。存储器接口对所述多个字线中的指定一个执行存取操作。刷新地址控制电路可响应于所述存取操作而读取所述多个字线中的所述指定一个的所述计数器存储器单元中的值，基于所述读取值确定所述多个字线中的所述指定一个的存取计数，且将经更新存取计数写入到所述多个字线中的所述指定一个的所述计数器存储器单元。
计数器存储器单元可位于所述多个字线与多个计数器位线的相交点处。刷新地址控制电路可将存取计数的值与阈值进行比较。所述刷新地址控制电路可当所述存取计数的值小于所述阈值时将所述存取计数的经递增值写入到所述多个字线中的所述指定一个的所述计数器存储器单元。所述刷新地址控制电路可当所述存取计数的值大于所述阈值时刷新与所述多个字线中的所述指定一个相关联的受害者字线。刷新地址控制电路可包含可周期性地激活时序信号的振荡器。刷新地址控制电路可响应于时序信号的激活而递增存取计数的值。
在至少一个方面中，本公开涉及一种设备，其包含字线、计数器电路和刷新控制电路。字线包含多个存储器单元，且所述多个存储器单元的一部分是存储存取计数的计数器存储器单元。计数器电路响应于与字线相关联的存取命令而从计数器存储器单元读取存取计数。刷新控制电路基于存取计数与阈值的比较而确定字线是否为侵害者字线，并且还执行与侵害者字线相关联的至少一个受害者字线的目标刷新。
计数器存储器单元可位于字线的一端处。刷新控制电路可包含可存储与侵害者字线相关联的行地址的侵害者地址寄存器。侵害者地址寄存器可响应于存取计数大于阈值而存储当前行地址。
刷新控制电路可包含计数器，其经配置以从计数器存储器单元读取存取计数且将存取计数的经更新值写回到计数器存储器单元。当存取计数的值不超过阈值时，刷新控制电路可递增存取计数的值且将经递增值写回到计数器存储器单元，且当存取计数的值超过阈值时刷新控制电路可复位存取计数的值且将复位值写回到计数器存储器单元。计数器可具有最大值和最小值，且当从计数器存储器单元读取的存取计数处于最大值时，计数器可将存取计数的值设定为最小值且将所述最小值写回到计数器存储器单元。
附图说明
图1是根据本公开的实施例的半导体装置的框图。
图2是根据本公开的实施例的存储器单元阵列的框图。
图3是根据本公开的实施例的刷新地址控制电路的框图。
图4是根据本公开的实施例的刷新地址产生器的框图。
图5是根据本公开的实施例的行解码器的框图。
图6是根据本公开的实施例的描绘管理行存取计数的方法的流程图。
具体实施方式
以下对某些实施例的描述在本质上仅是示范性的，且决不意图限制本公开的范围或其应用或用途。在对本发明的系统和方法的实施例的以下详细描述中，参考形成本文的一部分的附图，以及借助于说明示出的其中可实践所描述的系统和方法的特定实施例。足够详细地描述这些实施例，以使所属领域的技术人员能够实践当前公开的系统和方法，且应理解，可利用其它实施例，且在不脱离本公开的精神和范围的情况下可进行结构和逻辑改变。此外，为清晰起见，某些特征的详细描述在其对于所属领域的技术人员来说将显而易见时将不予以论述，以免使本公开的实施例的描述混淆不清。因此，以下详细描述不应以限制性的意义来理解，且本公开的范围仅由所附权利要求书来限定。
易失性存储器装置中的信息可以存储在存储器单元(例如，作为电容性元件上的电荷)中，且可以随时间推移而衰减。存储器单元可组织成行(字线)和列(位线)，且可逐行存取存储器单元。也可作为自动刷新操作的部分周期性地逐行刷新存储器单元，其中沿着行的信息经恢复以防止由于随时间的衰减带来的数据丢失(例如，存储器单元可经恢复到与存储于所述存储器单元中的逻辑电平相关联的初始电荷值)。对存储器的特定行(例如，侵害者行)的重复存取可能由于例如行之间的电磁耦合而导致相邻行(例如，受害者行)中的衰减速率增加。受害者行可比自动刷新操作的时序更快地衰减。为了防止信息丢失，可能需要识别侵害者行以使得可作为目标刷新操作的部分刷新对应受害者行。
可基于对行的存取次数、对行的存取速率和/或存取行的时间长度中的一个或多个而确定侵害者行。为了防止失去行锤击效果，可能需要跟踪对存储器装置的每一行的存取。
本公开是针对用于管理行存取计数的设备、系统和方法。存储器的每一行可包含若干存储器单元，所述若干存储器单元保持它们所位于的行的存取计数。这些存储器单元可大体上称为计数器存储器单元。在本公开的一些实施例中，计数器存储器单元是存储器行中的存储器单元的附加存储器单元。在本公开的一些实施例中，计数器存储器单元包含于存储器行的存储器单元中。用于给定行的个别计数器存储器单元可存储位，所述位当结合在一起时表示用于所述行的存取计数。当存取行时，计数器存储器单元可经读取到计数器电路。计数器电路可检查计数的值。如果计数的值低于(或等于)阈值，那么可改变(例如，递增)计数的值，且改变的值可经写回到所存取行的计数器存储器单元。如果计数的值高于阈值，那么可提供指示当前存取行是侵害者行的控制信号。随后可复位计数的值，且将复位值写回到计数器存储器单元。基于控制信号，存储器装置可确定与侵害者行(例如，当前存取行)相关联的一或多个受害者行的位置，且对受害者行执行目标刷新(和/或对侵害者行进行列队以用于稍后目标刷新操作)。通过在存取计数相关联的行上存储存取计数，可有可能实现存取跟踪的增加的可靠性和/或速度。
图1是根据本公开的至少一个实施例的半导体装置的框图。半导体装置100可为半导体存储器装置，例如集成在单个半导体芯片上的DRAM装置。
半导体装置100包含存储器阵列118。存储器阵列118展示为包含多个存储器排组。在图1的实施例中，存储器阵列118示出为包含八个存储器排组BANK0到BANK7。在其它实施例的存储器阵列118中可以包含更多或更少排组。每一存储器排组包含多个字线WL(行)、多个位线BL(列)，以及布置于所述多个字线WL和所述多个位线BL的相交点处的多个存储器单元MC。沿着字线的存储器单元MC中的一些可为计数器存储器单元126。计数器存储器单元126可位于计数器位线和字线的相交点处。可存在沿着给定字线的多个计数器存储器单元126，且存储于计数器存储器单元126中的值共同可表示字线的相应存取计数XCount。与计数器存储器单元126相关联的数据总线可耦合到刷新地址控制电路116。与计数器存储器单元126相关联的数据总线可与将其它存储器单元耦合到IO电路122的数据总线分开。
字线WL的选择由行解码器108执行，且位线BL的选择由列解码器110执行。在图1的实施例中，行解码器108包含用于每一存储器排组的相应行解码器，且列解码器110包含用于每一存储器排组的相应列解码器。位线BL耦合到相应感测放大器(SAMP)。来自位线BL的读取数据由感测放大器SAMP放大，且通过互补局部数据线(LIOT/B)、传输门(TG)和互补主数据线(MIOT/B)传输到读取/写入放大器120。相反地，从读取/写入放大器120输出的写入数据通过互补主数据线MIOT/B、传输门TG和互补局部数据线LIOT/B传输到感测放大器SAMP，且写入在耦合到位线BL的存储器单元MC中。信息可大体上以类似方式从计数器存储器单元126读取和写入到所述计数器存储器单元，不同之处在于计数器存储器单元126中的数据是由刷新地址控制电路116读取和写入。
半导体装置100可采用多个外部端子，包含：耦合到命令和地址总线以接收命令和地址的命令和地址(C/A)端子；和用于接收时钟CK和/CK的CS信号时钟端子；用于提供数据的数据端子DQ；以及用于接收供电电位VDD、VSS、VDDQ和VSSQ的供电端子。
为时钟端子供应外部时钟CK和/CK，所述外部时钟被提供到输入电路112。外部时钟可为互补的。输入电路112基于CK和/CK时钟产生内部时钟ICLK。ICLK时钟提供到命令解码器110和内部时钟产生器114。内部时钟产生器114基于ICLK时钟提供各种内部时钟LCLK。LCLK时钟可用于各种内部电路的定时操作。将内部数据时钟LCLK提供到输入/输出电路122，以对包含在输入/输出电路122中的电路的操作进行定时，例如提供到数据接收器以对写入数据的接收进行定时。
C/A端子可供应有存储器地址。经由命令/地址输入电路102将供应给C/A端子的存储器地址传送到地址解码器104。地址解码器104接收地址且将经解码的行地址XADD供应到行解码器108且将经解码的列地址YADD供应到列解码器110。地址解码器104还可供应经解码排组地址BADD，其可指示含有经解码行地址XADD和列地址YADD的存储器阵列118的排组。可为C/A端子供应命令。命令的实例包含用于控制各种操作的时序的时序命令、用于存取存储器的存取命令，例如用于执行读取操作的读取命令和用于执行写入操作的写入命令，以及其它命令和操作。存取命令可与用以指示待存取的存储器单元的一或多个行地址XADD、列地址YADD和排组地址BADD相关联。
命令可以作为内部命令信号经由命令/地址输入电路102提供到命令解码器106。命令解码器106包含用以对内部命令信号进行解码以生成用于执行操作的各个内部信号和命令的电路。例如，命令解码器106可以提供用以选择字线的行命令信号和用以选择位线的列命令信号。
装置100可接收为行激活命令ACT的存取命令。当接收到行激活命令ACT时，及时为排组地址BADD和行地址XADD供应行激活命令ACT。
装置100可接收作为读取命令的存取命令。当接收到读取命令时，为排组地址BADD和列YADD地址及时供应读取命令，从存储器阵列118中的存储器单元读取对应于行地址XADD和列地址YADD的读取数据。通过命令解码器106接收读取命令，所述命令解码器106提供内部命令，使得读取数据从存储器阵列118提供到读取/写入放大器120。读取数据经由输入/输出电路122从数据端子DQ输出到外部。存储于与行地址XADD相关联的行的计数器存储器单元126中的存取计数Xcount经读取到刷新地址控制电路116，且存取计数的经更新值Xcount'经写回到行XADD的计数器存储器单元126。
装置100可接收为写入命令的存取命令。当接收到写入命令且及时向排组地址BADD和列地址YADD供应写入命令时，将供应到数据端子DQ的写入数据写入到存储器阵列118中对应于行地址和列地址的存储器单元。写入命令由命令解码器106接收，所述命令解码器提供内部命令以使得写入数据由输入/输出电路122中的数据接收器接收。写入时钟还可提供到外部时钟端子，以对通过输入/输出电路122的数据接收器对写入数据的接收进行定时。写入数据经由输入/输出电路122供应到读取/写入放大器120，且通过读取/写入放大器120供应到待写入到存储器单元MC中的存储器阵列118。类似于上文描述的读取操作，存储于与行地址XADD相关联的行的计数器存储器单元126中的存取计数Xcount经读取到刷新地址控制电路116，且存取计数的经更新值Xcount'经写回到行XADD的计数器存储器单元126。
装置100还可接收命令，使得其执行自动刷新操作。刷新信号AREF可以是脉冲信号，其在命令解码器106接收到指示自动刷新命令的信号时激活。在一些实施例中，可在外部向存储器装置100发布自动刷新命令。在一些实施例中，自动刷新命令可由装置的组件周期性地生成。在一些实施例中，当外部信号指示自刷新进入命令时，还可激活刷新信号AREF。刷新信号AREF可紧接在命令输入之后激活，且此后可按所要内部定时循环激活。因此，刷新操作可自动继续。自刷新退出命令可使刷新信号AREF的自动激活停止且返回到空闲状态。
将刷新信号AREF供应到刷新地址控制电路116。刷新地址控制电路116将刷新行地址RXADD供应到行解码器108，其可刷新由刷新行地址RXADD指示的字线WL。刷新地址控制电路116可控制刷新操作的定时，且可生成和提供刷新地址RXADD。刷新地址控制电路116可受控制以改变刷新地址RXADD的细节(例如，如何计算出刷新地址、刷新地址的定时)，或可基于内部逻辑进行操作。
刷新地址控制电路116可选择性地输出目标刷新地址(例如，受害者地址)或自动刷新地址作为刷新地址RXADD。自动刷新地址可以是基于自动刷新信号AREF的激活而提供一系列地址。刷新地址控制电路116可以由AREF确定的速率通过一系列自动刷新地址进行循环。在一些实施例中，自动刷新地址的序列可包含存储器排组118中的所有地址。在一些实施例中，可以一频率发出自动刷新信号AREF，使得存储器排组118中的大部分或全部地址在某一周期内刷新，所述周期可基于存储器单元MC中的信息衰变的预期速率。
刷新地址控制电路116还可基于存储器阵列118中附近地址(例如，与侵害者行相关联的侵害者地址)的存取模式来确定目标刷新地址，其是需要刷新的地址(例如，对应于受害者行的受害者地址)。刷新地址控制电路116可监视对存储器排组的不同字线WL的存取。当行解码器108发送存取命令到特定行时，沿着所述行的计数器存储器单元126可使其信息经读取到刷新地址控制电路116作为存取计数Xcount。刷新地址控制电路116可基于存储于所存取行的计数器存储器单元126中的值确定行的存取计数。
刷新地址控制电路116可基于来自计数器存储器单元126的存取计数确定所存取行是否为侵害者行。如果当前行不是侵害者行，那么可改变存取计数的值，并且接着刷新地址控制电路可将存取计数的新值写回到所存取行的计数器存储器单元126。如果刷新地址控制电路116确定所存取行是侵害者，那么刷新地址控制电路116可使用所存取行的行地址XADD以确定一或多个受害者行地址且将其作为刷新地址RXADD来提供，作为目标刷新操作的部分。当确定所存取行为侵害者时，可将与所述行相关联的存取计数Xcount复位(例如，到最小值，例如0)。在一些实施例中，刷新地址控制电路116可对经识别侵害者地址进行列队(例如，在寄存器中)以便目标刷新操作中的后续使用。
可以基于刷新信号AREF的定时向刷新地址RXADD提供定时。刷新地址控制电路116可具有对应于AREF的定时的时隙，且可在每一时隙期间提供一或多个刷新地址RXADD。在一些实施例中，目标刷新地址可以在(例如，“窃取”)时隙中发布，所述时隙否则将被分配给自动刷新地址。在一些实施例中，某些时隙可预留给目标刷新地址，且刷新地址控制电路116可确定是提供目标刷新地址，还是在时隙期间不提供地址，或在时隙期间代替地提供自动刷新地址。
目标刷新地址可基于从地址解码器104接收到的行地址XADD随时间推移而变的存取特性。举例来说，可基于存储于计数存储器单元126中的存取计数Xcount的值而确定存取特性。刷新地址控制电路116可使用不同方法以根据基于存取计数被识别为侵害者地址的行地址XADD来计算目标刷新地址。举例来说，刷新地址控制电路116可确定给定行是否是侵害者地址，且接着计算和提供对应于侵害者地址的受害者地址的地址作为目标刷新地址。在一些实施例中，多于一个受害者地址可对应于给定侵害者地址。在此情况下，刷新地址控制电路可对多个目标刷新地址进行列队，且当确定应提供目标刷新地址时依序提供所述目标刷新地址。刷新地址控制电路116可立即提供目标刷新地址，或可对在稍后时间(例如，在可用于目标刷新的下一时隙中)待提供的目标刷新地址进行列队。
向供电端子供应供电电位VDD和VSS。将供电电位VDD和VSS供应到内部电压产生器电路124。内部电压产生器电路124基于供应到供电端子的供电电位VDD和VSS生成各种内部电位VPP、VOD、VARY、VPERI等。内部电位VPP主要在行解码器108中使用，内部电位VOD和VARY主要在存储器阵列118中包含的感测放大器SAMP中使用，且内部电位VPERI在许多外围电路块中使用。
还向供电端子供应供电电位VDDQ和VSSQ。电源电位VDDQ和VSSQ供应给输入/输出电路122。在本公开的一些实施例中，供应给供电端子的供电电位VDDQ和VSSQ可为与供应给供电端子的供电电位VDD和VSS相同的电位。在本公开的另一实施例中，供应给供电端子的供电电位VDDQ和VSSQ可为与供应给供电端子的供电电位VDD和VSS不同的电位。供应到供电端子的供电电位VDDQ和VSSQ用于输入/输出电路122，使得由输入/输出电路122产生的供电噪声不会传播到其它电路块。
图2是根据本公开的实施例的存储器单元阵列的框图。存储器单元阵列200可表示存储器阵列的示范性部分，例如图1的存储器阵列118。存储器单元阵列200包含多个字线WL(行)和位线BL(列)。行驱动器234耦合到行。例如实例存储器单元230的多个存储器单元MC位于行和列的相交点处。沿着字线WL中的每一个的存储器单元中的某些存储器单元可为计数器存储器单元126。位线BL中的每一个可耦合到相应感测放大器232。
存储器单元MC中的每一个可存储信息。在一些实施例中，信息可经存储作为二进制码，且每一存储器单元MC可存储位，所述位可处于逻辑高或逻辑低电平。实例存储器单元230示出在一些实施例中可用以存储信息位的特定实施方案。可在其它实例中使用其它类型的存储器单元。在实例存储器单元230中，电容性元件将信息位存储作为电荷。第一电荷电平可表示逻辑高电平，而第二电荷电平可表示逻辑低电平。电容性元件的一个节点耦合到参考电压(例如，VSS)。电容性元件的另一节点耦合到开关。在实例存储器单元230中，使用晶体管实施开关。开关的感测节点(例如，晶体管的栅极)耦合到字线。可通过行驱动器234设定沿着字线的电压以使得存储器单元MC中的开关闭合，从而将电容性元件(或其它位存储元件)耦合到相关联位线BL，来存取字线WL。
感测放大器232可将沿着位线BL的信息位的值读取或写入到所存取字线WL处的存储器单元MC。感测放大器可将沿着位线的信号转换为由存储器装置的其它元件‘可读’(例如，通过放大电压)的信号。位线可经由可为列选择晶体管的相应列选择开关耦合到输入/输出电路(例如，图1的输入/输出电路122)。
在一实例读取操作中，当存取字线WL时，存储器单元MC可将其电荷提供到耦合的位线BL上，这可造成沿着位线BL的电压和/或电流的改变。感测放大器232可基于沿着位线BL的所得电压和/或电流确定经存取存储器单元MC的逻辑电平，且可将对应于所述逻辑电平的信号通过列选择晶体管提供到输入/输出电路。
在一实例写入操作中，感测放大器232可从输入/输出电路接收指示待写入到经存取存储器单元的逻辑电平的信号。感测放大器232可以对应于待写入的逻辑电平的电平提供沿着经耦合位线BL(例如，沿着具有作用中列选择晶体管的位线)的电压和/或电流。沿着位线BL的电压和/或电流可将位线与经存取字线的相交点处的电容性元件充电到与写入逻辑电平相关联的电荷电平。以此方式，通过指定存取的行以及从其记录数据(和/或对其写入数据)的位线，可在存储器装置的一或多个操作期间存取特定存储器单元MC。
在实例刷新操作(目标或自动刷新)期间，可读取待刷新的字线WL，并且接着可将从沿着所述字线的存储器单元中的每一个读取的逻辑值写回到同一存储器单元。以此方式可将经刷新存储器单元MC中的电荷电平恢复到与存储于所述存储器单元中的逻辑电平相关联的完整值。
沿着字线中的每一个的某些存储器单元可为计数器存储器单元226。计数器存储器单元226可大体上类似于存储器阵列200的其它存储器单元。在一些实施例中，计数器存储器单元226可在物理上相同于其它存储器单元MC。然而，并非耦合到存储器的输入/输出电路，计数器存储器单元226可耦合到刷新地址控制电路(例如，图1的刷新地址控制电路116)。刷新地址控制电路可读取和/或写入存取计数的值，其可作为二进制数存储于给定字线的计数器存储器单元226中。在一些实施例中，刷新地址控制电路可在计数器存储器单元226局部的区域中，并且因此刷新地址控制电路和计数器存储器单元226的通信可为极快速的。
在一些实施例中，计数器存储器单元226可沿着存储器阵列200的特定位线组织。因此，可存在耦合到计数器存储器单元226的计数器位线(和相关联计数器感测放大器232)。计数器存储器单元226可布置于计数器位线和字线的相交点处。计数器位线可包含计数器选择晶体管(类似于列选择晶体管)，其选择性地允许来自计数器位线的数据被读取到刷新地址控制电路的计数器。在一些实施例中，计数器选择晶体管在作用中的持续时间可不同(例如，计数器选择晶体管可在作用中更久)于列选择晶体管在给定存取操作中处于作用中的时间。计数器位线和计数器感测放大器可通过数据总线耦合到刷新地址控制电路的计数器。在一些实施例中，计数器存储器单元226可沿着存储器阵列200的一端定位。这可减小计数器数据总线的长度。举例来说，如果沿着每一字线存在某个数目n的计数器存储器单元226，那么计数器存储器单元226可为字线的前n个存储器单元或字线的最后n个存储器单元。
为了说明的清楚起见，图2中仅示出少量字线WL和位线BL(和其对应存储器单元MC)。在本公开的存储器阵列中可提供更多字线WL和位线BL。类似地，图2仅示出计数器存储器单元226的单个计数器位线。然而，每一字线WL可具有基于可能需要在计数器存储器单元226中存储的存取计数的预期最大值的数目的计数器存储器单元226。在一些实施例中，沿着每一字线可能存在8到16个计数器存储器单元226。在其它实例中可使用更多或更少的计数器存储器单元226。
图3是根据本公开的实施例的刷新地址控制电路的框图。在一些实施例中，刷新地址控制电路316可用以实施图1的刷新地址控制电路116。展示刷新地址控制电路316的某些内部组件和信号以说明刷新地址控制电路316的操作。示出刷新地址控制电路316、行解码器308和存储器阵列318周围的点线以表示在某些实施例中，点线内的组件中的每一个可对应于存储器的特定排组，且这些组件可针对存储器排组中的每一个进行重复。在一些实施例中，点线内示出的组件可与存储器排组中的每一个相关联。因此，可存在多个刷新地址控制电路316和行解码器308。出于简洁起见，将描述仅用于单个排组的组件。
DRAM接口340可将一或多个信号提供到地址刷新控制电路316和行解码器308，所述行解码器又(连同未图示的列解码器)可对存储器阵列318执行存取操作。刷新地址控制电路316可包含RHR状态控件342、侵害者地址寄存器344、刷新地址产生器350、计数器346和阈值比较器348。计数器346可耦合到存储器阵列318中的计数器存储器单元326。
当存取存储器阵列318的一行时，沿着所述行的计数器存储器单元326的值被读取到计数器346。计数器346可基于从计数器存储器单元326读取的值确定用于所述行的存取计数的值。计数器346可为计数控制电路，其可管理存储于计数器存储器单元326中的计数的值(例如，通过读取计数器存储器单元326中的原始数据作为数字值，将新数字值写入到计数器存储器单元326等)。计数器346可将计数值提供到阈值比较器348，所述阈值比较器可确定计数的值是否超过阈值(例如，所述值是否大于阈值)。如果所述值不超过阈值(例如，如果所述值小于或等于阈值)，那么计数器可递增计数的值且将经递增计数写回到计数器存储器单元326。如果所述值确实超过阈值，那么可确定当前地址XADD为侵害者地址。如果当前地址XADD是侵害者地址，那么可将信号Agg提供到侵害者地址寄存器344，所述侵害者地址寄存器可记录(例如，锁存)行地址XADD的当前值。如果计数的值超过阈值，那么计数器346可通过将计数的初始值(例如，0)写回到计数器存储器单元326来复位计数的值。
RHR状态控制器342可提供信号RHR以指示应当发生目标刷新操作，例如行锤击刷新(例如，对应于经识别侵害者行的受害者行的刷新)。RHR状态控制器342还可提供内部刷新信号IREF，以指示自动刷新操作应发生。响应于RHR的激活，侵害者地址寄存器344可提供侵害者地址HitXADD，且刷新地址产生器350可提供刷新地址RXADD，其可为与HitXADD相关联的一或多个受害者地址。响应于IREF，刷新地址产生器350可提供自动刷新地址作为刷新地址RXADD。行解码器308可响应于刷新地址RXADD和行锤击刷新信号RHR而执行刷新操作。行解码器308可基于刷新地址RXADD和内部刷新信号IREF而执行自动刷新操作。
DRAM接口340可表示向排组的组件提供信号的一或多个组件。在一些实施例中，DRAM接口340可表示耦合到半导体存储器装置(例如，图1的装置100)的存储器控制器。在一些实施例中，DRAM接口340可表示例如图1的命令地址输入电路102、地址解码器104和/或命令解码器106等组件。DRAM接口340可提供行地址XADD、自动刷新信号AREF、激活信号ACT和预充电信号Pre。自动刷新信号AREF可以是周期性信号，其可指示自动刷新操作何时发生。可提供激活信号ACT以激活存储器的给定排组。可提供预充电信号Pre以预充电存储器的给定排组。行地址XADD可为指定存储器阵列318的一或多个特定字线的信号，且可为包含多个位的信号(可串行或并行传输)。
计数器346和阈值比较器348可一起工作以确定用于与当前行地址XADD相关联的行的存取计数是否超过阈值。当存取给定字线时，存储于沿着所述字线的计数器存储器单元326中的每一个中的值经读取到计数器346，所述计数器将计数器存储器单元326的值解译为存取计数XCount。计数器346可通过基于存储于计数器存储器单元326中的位确定存取计数XCount的值来解译存储器单元326。阈值比较器348可将存取计数XCount的值与阈值进行比较。在一些实施例中，阈值的值可为可编程值。如果计数的值超过阈值的值，那么阈值比较器348可提供信号Agg。如果计数的值不超过阈值，那么计数器346递增计数的值，且将经递增值写回到计数器存储器单元326。如果计数的值确实超过阈值，那么计数器346可将存取计数的值复位回到最小值且将复位值写回到计数器存储器单元326。
在一些实施例中，如果所存取行在某一时间周期中保持被激活，那么计数器346还可递增存取计数的值。计数器346可耦合到可周期性地激活时序信号的定时器(例如，振荡器)。在当存取行时递增存取计数的值之后，计数器346可在每当时序信号激活时再次递增存取计数。在一些实施例中，每当时序信号激活时，可再次将存取计数的值与阈值进行比较。在一实例时序中，计数器346可在其保持存取的每100-200ns递增所存取的行。在其它实例中可使用其它时序。在具有定时器的实施例中，刷新地址控制电路316可使用额外逻辑来监视存储器阵列318的激活，防止信息丢失(例如，刷新地址控制电路316可确保在更新存取计数的值之前存在足够时间来递增所述值)。
在一些实施例中，计数器346可直接确定存取计数的值是否超过阈值，且可省略阈值比较器348。举例来说，计数器可具有最大值，且当其在到达最大值之后递增时，计数器346可“滚动”回到最小值。计数器346可响应于滚动而提供信号Agg。另外，由于计数器的值复位到最小值，因此可将计数器的已滚动值写回到计数器存储器单元326以在信号Agg将所存取行标记为侵害者地址之后将所述计数器存储器单元复位。
在一些实施例中，计数器346和阈值比较器348可物理上接近于存储器阵列318，使得计数器总线XCount与进出存储器阵列318的其它总线相比是相对短的。当比较器348或计数器346确定XCount的值超过阈值时，信号Agg可发送到侵害者地址寄存器344(和/或地址刷新控制电路316的其它组件)。在一些实施例中，计数器346和比较器348可比刷新地址控制电路316的其它组件(例如，RHR状态控件342、侵害者地址寄存器344和/或刷新地址产生器350)更接近存储器阵列318。在一些实施例中，计数器346和阈值比较器348可为在存储器阵列318本地的电路，而刷新地址控制电路316的其它组件可为排组层级电路。在一些实施例中，仅信号Agg需要运行到排组层级电路，这可减少XCount总线所需的面积和功率。
侵害者地址寄存器344可存储基于其存取计数已经识别为侵害者地址的一或多个行地址。响应于来自阈值比较器348的命令信号Agg，侵害者地址寄存器344可存储正存取的当前行地址XADD。侵害者地址寄存器344可将所存储的地址作为匹配地址HitXADD提供到刷新地址产生器350，所述刷新地址产生器可计算与匹配地址HitXADD相关联的一或多个受害者地址。在一些实施例中，侵害者地址寄存器344可为存储单个地址的锁存电路。在一些实施例中，侵害者地址寄存器344可为存储多个地址且提供第一存储地址作为匹配地址HitXADD的缓冲器。侵害者地址寄存器344可在与第一地址相关联的受害者行已经刷新之后切换到寄存器中的下一地址。
RHR状态控制器342可接收自动刷新信号AREF且提供行锤击刷新信号RHR。自动刷新信号AREF可周期性地生成且可用于控制刷新操作的定时。存储器装置可以实行一连串自动刷新操作，以便周期性地刷新存储器装置的行。RHR信号可以生成以便指示装置应刷新特定目标行(例如受害者行)而非来自自动刷新地址的序列的地址。RHR状态控制器342可使用内部逻辑提供RHR信号。在一些实施例中，RHR状态控制器342可基于AREF的特定次数的激活(例如，AREF的每4次激活)来提供RHR信号。RHR状态控制器342还可提供内部刷新信号IREF，其可指示自动刷新操作应发生。在一些实施例中，信号RHR及IREF可以生成使得其不会同时起作用(例如两者不同时处于高逻辑电平)。
刷新地址产生器350可接收行锤击刷新信号RHR和匹配地址HitXADD。匹配地址HitXADD可以表示侵害者行。刷新地址产生器350可基于匹配地址HitXADD确定一或多个受害者行的位置且提供所述位置作为刷新地址RXADD。在一些实施例中，受害者行可包含物理上邻近于侵害者行的行(例如，HitXADD+1和HitXADD-1)。在一些实施例中，受害者行还可以包含物理上邻近于侵害者行的物理上邻近行的行(例如，HitXADD+2和HitXADD-2)。受害者行与经识别侵害者行之间的其它关系可用于其它实例中。
刷新地址产生器350可基于行锤击刷新信号RHR和内部自动刷新信号IREF确定刷新地址RXADD的值。在一些实施例中，当信号IREF处于作用中时，刷新地址产生器350可提供自动刷新地址序列中的一个。当信号RHR处于作用中时，刷新地址产生器350可提供例如受害者地址的目标刷新地址作为刷新地址RXADD。
行解码器308可基于接收到的信号和地址对存储器阵列318执行一或多个操作。举例来说，响应于激活信号ACT和行地址XADD(和处于低逻辑电平的IREF和RHR)，行解码器308可以指导对指定行地址XADD进行一或多个访问操作(例如，读取操作)。响应于RHR信号起作用，行解码器308可刷新刷新地址RXADD。在一些实施例中，计数器346可响应于给定行的刷新操作而递增存储于计数器存储器单元326中的存取计数。在一些实施例中，计数器346可不响应于刷新操作而递增存取计数。
图4是根据本公开的实施例的刷新地址产生器的框图。在一些实施例中，刷新地址产生器400可用以实施图3的刷新地址产生器350。刷新地址产生器400可包含图3的RHR状态控制器342作为循环产生器442。刷新地址产生器400从侵害者地址寄存器444(例如，图3的侵害者地址寄存器344)接收匹配地址HitXADD(其在一些实施例中可为经识别侵害者地址)并且还接收自动刷新信号AREF。刷新地址产生器400基于匹配地址HitXADD提供自动刷新地址Pre_RXADD或受害者地址HitXADD2作为刷新地址RXADD。刷新地址产生器400可包含自动刷新地址产生器452(AREF地址产生器)、循环产生器442、地址加扰器454、多路复用器458和“或非”门电路456。
刷新循环产生器442确定自动刷新操作或目标刷新操作是否将发生。在一些实施例中，其中刷新地址产生器400能够产生多种类型的受害者地址(例如，与经识别侵害者行具有不同物理关系的受害者行)，刷新循环产生器442还可确定将发生哪种类型的目标刷新操作。在图4的特定实施例中，刷新地址产生器400可为给定侵害者地址(例如，HitXADD)提供第一组受害者地址和第二组受害者地址。第一组受害者地址可在物理上邻近于侵害者地址(例如，HitXADD+1和HitXADD-1)。第二组受害者地址可在物理上邻近于物理上邻近的行(例如，HitXADD+2和HitXADD-2)。
刷新循环产生器442接收刷新信号AREF且作为响应选择性地提供第一命令信号RHR和/或第二命令信号RHRplusEn。第一命令信号RHR可指示第一行锤击刷新操作(例如，刷新邻近于对应于HitXADD1的行的行)。第二命令信号RHRplusEn可指示第二行锤击刷新操作(例如，刷新非邻近于对应于HitXADD1的行的行)。当第一命令信号和第二命令信号为有源的时可仅指示第二行锤击刷新操作。刷新循环产生器442可基于自动刷新信号AREF的速率周期性地提供第一命令信号和第二命令信号中的一个(或两个)。提供第一命令信号和第二命令信号的速率可彼此不同。
AREF地址产生器452响应于刷新信号AREF产生自动刷新地址Pre_RXADD。作为自动刷新操作的一部分，自动刷新地址Pre_RXADD可以是待刷新的地址序列的一部分。AREF地址产生器452可响应于刷新信号AREF而将当前自动刷新地址Pre_RXADD更新到序列中的下一地址。AREF地址产生器452还被提供来自循环产生器442的第一命令信号RHR。当第一命令信号处于作用中时，可控制AREF地址产生器452以停止更新自动刷新地址Pre_RXADD，即使自动刷新信号AREF处于作用中。如本文中所描述，由于命令信号指示代替自动刷新操作进行行锤击刷新操作，这允许中止自动刷新操作，同时执行行锤击刷新，且当命令信号为无效时恢复。
地址加扰器454基于匹配地址HitXAdd以及刷新循环产生器442指示哪个行锤击刷新操作而计算待刷新的一或多个地址。地址加扰器1296可被提供匹配地址HitXADD1、第一命令信号Rhr和第二命令信号RHRplusEn作为输入。地址加扰器1296可响应于这些输入而提供锤击刷新地址HitXADD2。锤击刷新地址HitXADD2可以是存储器位置(例如，字线)的地址，其可能受到对应于匹配地址HitXADD的存储器位置的重复激活影响。换句话说，匹配地址HitXADD可以是‘侵害者’地址，且锤击刷新地址HitXADD2可以是‘受害者’地址。不同计算可用于生成不同受害者地址作为锤击刷新地址HitXADD2。
地址加扰器454可基于匹配地址HitXADD计算锤击刷新地址HitXADD2。地址加扰器可基于第一命令信号RHR和第二命令信号RHRplusEn的状态采用不同计算。在一个实例中，可在仅RHR处于作用中使用第一计算，且可在RHR和RHRplusEn两者处于作用中时使用第二计算。计算可提供对应于字线的锤击刷新地址HitXADD2，所述字线与对应于匹配地址HitXADD的字线具有已知物理关系(例如，空间关系)。在本公开的一些实施例中，计算可产生单个锤击刷新地址HitXADD2。在本公开的其它实施例中，计算可产生一系列锤击刷新地址HitXADD2。由第一命令信号RHR触发的计算可提供对应于存储器的第一刷新字线的锤击刷新地址HitXADD2，所述第一刷新字线与对应于匹配地址HitXADD的侵害者字线具有第一物理关系，且第二命令信号RHRplusEn可提供对应于第二刷新字线的锤击刷新地址HitXADD2，所述第二刷新字线与匹配地址HitXADD具有第二物理关系。
在一个实施例中，由第一命令信号RHR触发的第一计算致使地址加扰器454输出一对地址，其邻近于匹配地址HitXADD1(例如，HitXADD2＝HitXADD1+/-1)。第二计算可由作用中的第一命令信号RHR和第二命令信号RHRplusEn触发，且可致使地址加扰器454输出一对地址，其邻近于锤击地址HitXADD1的邻近地址(例如，HitXADD2＝HitXADD1+/-2)。在其它实例实施例中，其它计算是可能的。举例来说，第一计算可基于与匹配地址HitXADD1的物理关系，而第二计算可基于与由第一计算提供的地址的物理关系。
多路复用器458接受由AREF地址产生器452提供的自动刷新地址Pre_RXADD和由地址加扰器454提供的锤击刷新地址HitXADD2且将其中的一个输出作为刷新地址RXADD。多路复用器458可基于第一命令信号RHR和第二命令信号RHRplusEn在两个刷新地址之间进行选择。举例来说，“或非”门电路456被提供第一命令信号RHR和第二命令信号RHRplusEn，且将输出提供到多路复用器458以控制提供Pre_RXADD或HitXADD2地址作为刷新地址RXADD的选择。如果第一命令信号Rhr和第二命令信号RHRplusEn中的任一或两个处于作用中(例如，处于高电平)，那么“或非”门电路456输出低逻辑电平。多路复用器458响应于低逻辑电平而输出锤击刷新地址HitXADD2。因此，如果指示行刷新的命令信号中的任一个处于作用中，那么多路复用器458输出锤击刷新地址HitXADD2，且否则输出自动刷新地址Pre_RXADD。
以此方式，刷新地址产生器400选择性地输出刷新行地址RXADD，其可供行解码器(例如，图1的行解码器108)使用以刷新对应于所述地址的给定存储器位置。循环产生器442选择性地激活第一命令信号RHR和第二命令信号RHRplusEn，以致使地址加扰器454基于由侵害者地址寄存器444识别的匹配地址HitXADD来计算锤击刷新地址HitXADD2，且致使刷新地址产生器400将其输出为刷新行地址RXADD。循环产生器442控制何时将锤击刷新地址HitXADD2计算且提供为刷新地址RXADD，且还控制应使用哪些计算来产生受害者地址HitXADD2。
图4的刷新地址产生器400可示出基于经识别侵害者地址提供多种不同类型的受害者地址的刷新地址产生器的特定实施例。举例来说，刷新地址产生器400提供邻近于侵害者地址(例如，+/-1)的刷新地址还有邻近于所述邻近地址(例如，+/-2)的地址。在其它实施例中，刷新地址产生器可提供仅单个类型的受害者地址(例如，仅邻近地址)。此实施例可大体上类似于图4中示出的实施例，但可消除信号RHRplusEn和“或非”门456。
图5是根据本公开的实施例的行解码器的框图。在本公开的一些实施例中，行解码器500可实施图1的行解码器108和/或图3的行解码器308。行解码器500可确定是否激活对应于行地址XADD或刷新地址RXADD的存储器排组(例如，图1的存储器阵列118、图2的200和/或图3的308的排组)的字线。
如图5中所示，行解码器500配备有行激活时序产生器562，其接收内部刷新信号IREF和行锤击刷新信号RHR、激活信号ACT和预充电信号Pre，且提供状态信号RefPD、字线致动信号wdEn、感测放大器致动信号saEn和位线均衡信号BLEQ。在一些实施例中，信号IREF和RHR可以是自动刷新信号AREF。将状态信号RefPD供应到多路复用器560，其选择行地址XADD和刷新地址RXADD中的一个。将由多路复用器560选择的地址XADDi供应到行冗余控制电路564。如果将由地址XADDi指示的字线替换为冗余字线，那么激活命中信号RedMatch，且生成行地址XADDd1，其是替换目标。将地址XADDi和XADDd1供应到多路复用器566；其中，如果未激活命中信号RedMatch，那么选择地址XADDi；且如果激活命中信号RedMatch，那么选择地址XADDd1。将所选地址XADD2供应到X地址解码器568。X地址解码器568基于字线致动信号wdEn、感测放大器致动信号saEn和位线均衡信号BLEQ来控制由地址XADD2、其对应的感测放大器、均衡电路等所指示的字线的操作。
图6是根据本公开的实施例的描绘管理行存取计数的方法的流程图。方法600包含框610，其描述存取存储器的字线。框610可大体上随后是框620，其描述从字线的计数器存储器单元读取值以确定字线的存取计数。框620可大体上随后是框630，其描述将存取计数与阈值进行比较。框630可大体上随后是框640，其描述基于所述比较更新存取计数的值。框640可大体上随后是框650，其描述将存取计数的经更新值写入到所存取字线的计数器存储器单元。虽然相对于某些步骤描述方法600(例如，如框610-650中所描述)，但将了解，可在其它实施例中使用更多或更少的步骤，或步骤可重复和/或以不同次序执行。
框610描述存取存储器的字线。存储器可包含存储器阵列，其中信息存储于多个存储器单元中。存储器单元可布置于字线(行)和位线(列)的相交点处。为了对特定存储器单元执行存取操作(例如读取和/或写入操作)，可存取存储器的字线。在存取操作期间，可对字线施加电压，这可允许沿着位线读出存储器单元中的信息。
框620描述从字线的计数器存储器单元读取值以确定字线的存取计数。每一字线可包含多个存储器单元。沿着每一字线的存储器单元的一部分可为计数器存储器单元。存储于给定字线的计数器存储器单元中的信息可表示所述字线的存取计数。计数器存储器单元可布置于字线与若干计数器位线的相交点处。当存取字线时，计数器存储器单元可沿着计数器位线读出到计数器电路(例如，图3的计数器346)，所述计数器电路可基于从计数器存储器单元读取的值确定存取计数的值。
框630描述将存取计数与阈值进行比较。可将从存储器单元读取的存取计数的值与阈值进行比较以确定当前存取的字线是否为侵害者字线。阈值可为存储器的设定性质，或可为可编程值。在一些实施例中，可能存在将存取计数的值与阈值进行比较的阈值比较器(例如，图3的阈值比较器348)。在一些实施例中，计数器自身可管理所述比较(例如，通过当计数器从最大值滚动回到最小值时发送信号)。可响应于存取计数的值大于阈值的值而产生命令信号。可响应于命令信号而锁存与所存取字线相关联的地址。经锁存地址可用以确定用于目标刷新操作的一或多个受害者行。
框640描述基于所述比较更新存取计数的值。如果存取计数的值处于或低于阈值，那么计数器可递增存取计数的值。如果存取计数的值高于阈值，那么可将存取计数的值复位到最小值(例如，0)。在一些实施例中，计数器可基于‘滚动’通过从最大值递增回到计数器的最小值而复位存取计数的值。在一些实施例中，如果字线保持被存取超过某一时间周期，那么可再次递增存取计数的值。举例来说，计数器可耦合到振荡器，所述振荡器可产生周期性地激活时序信号。每当时序信号激活时计数器可递增存取计数的值(除了当首先存取字线时的初始递增外)。在一些实施例中，存取计数的值可在每当其由于时序信号递增时再次与阈值进行比较。
框650描述将存取计数的经更新值写入到所存取字线的计数器存储器单元。一旦存取计数的值已经更新(例如，递增或复位到最小值)，就将经更新值写回到所存取字线的计数器存储器单元。可在仍从初始存取操作存取字线的同时写回经更新值(例如，如框610中所描述)。
在本公开的一些实施例中，与所存取字线相关联的一或多个受害者字线上的目标刷新可基于将存取计数与阈值进行比较而执行。举例来说，如果存取计数大于阈值，那么所存取字线可被识别为侵害者字线。可响应于所存取字线的存取计数大于阈值而(例如，在图3的侵害者地址寄存器344或图4的444中)锁存与所存取字线相关联的地址。刷新地址控制电路(例如，图1的刷新地址控制电路116或图3的316)可指示应当以基于存储器的自动刷新信号的时序执行目标刷新操作。当执行目标刷新操作时，刷新地址控制电路可计算和与从锁存器检索的侵害者地址相关联的一或多个受害者字线相关联的地址。在一些实施例中，这些受害者行可邻近于所存取字线。随后可刷新受害者字线。以此方式，存储器装置可计数对存储器装置的字线的存取，可基于存取计数将某些字线识别为侵害者字线，且可执行与经识别侵害者字线相关联的受害者字线的目标刷新。
应了解，本文中所描述的实例、实施例或过程中的任一者可与一或多个其它实例、实施例和/或过程组合或分开和/或在根据本发明系统、装置和方法的单独装置或装置部分当中执行。
最后，上文的论述仅旨在说明本发明系统，且不应解释为将所附权利要求书限于任何特定实施例或实施例群组。因此，虽然已参考示范性实施例详细地描述了本发明系统，但还应了解，在不脱离如在所附权利要求书中所阐述的本发明系统的更广和既定精神和范围的情况下，所属领域的技术人员可设计众多修改和替代实施例。因此，说明书和附图应以说明性方式看待，且并不旨在限制所附权利要求书的范围。

Claims (20)

1.一种设备，其包括：
存储器单元，其经配置以存储数据；
计数器存储器单元；以及
字线，其耦合到所述存储器单元中的每一个和所述计数器存储器单元中的每一个，
其中所述计数器存储器单元经配置以存储对所述字线的存取次数。
2.根据权利要求1所述的设备，其中所述存储器单元耦合到第一数据总线，且所述计数器存储器单元耦合到第二数据总线。
3.根据权利要求2所述的设备，其进一步包括耦合到所述第二数据总线的计数器电路，其中所述计数器电路响应于与所述字线相关联的存取命令而经配置以读取所述存取次数且写入经更新存取次数。
4.根据权利要求1所述的设备，其中所述额外存储器单元位于所述字线的一端处。
5.根据权利要求1所述的设备，其中所述计数器存储器单元和所述存储器单元是物理上相同的。
6.根据权利要求1所述的设备，其进一步包括经配置以基于所述存取次数确定所述字线是否为侵害者字线的刷新地址控制电路。
7.一种设备，其包括：
存储器阵列，其包括多个字线，所述字线中的每一个包括计数器存储器单元；
存储器接口，其经配置以对所述多个字线中的指定一个执行存取操作；
刷新地址控制电路，其响应于所述存取操作而经配置以读取所述多个字线中的所述指定一个的所述计数器存储器单元中的值，基于所述读取值确定所述多个字线中的所述指定一个的存取计数，且将经更新存取计数写入到所述多个字线中的所述指定一个的所述计数器存储器单元。
8.根据权利要求7所述的设备，其中所述计数器存储器单元位于所述多个字线与多个计数器位线的相交点处。
9.根据权利要求7所述的设备，其中所述刷新地址控制电路经配置以将所述存取计数的值与阈值进行比较。
10.根据权利要求9所述的设备，其中所述刷新地址控制电路经配置以当所述存取计数的所述值小于所述阈值时将所述存取计数的经递增值写入到所述多个字线中的所述指定一个的所述计数器存储器单元。
11.根据权利要求9所述的设备，其中所述刷新地址控制电路经配置以当所述存取计数的所述值大于所述阈值时将所述存取计数的所述值复位到最小值且将所述最小值写入到所述多个字线中的所述指定一个的所述计数器存储器单元。
12.根据权利要求9所述的设备，其中所述刷新地址控制电路经配置以当所述存取计数的所述值大于所述阈值时刷新与所述多个字线中的所述指定一个相关联的受害者字线。
13.根据权利要求7所述的设备，其中所述刷新地址控制电路包括经配置以周期性地激活时序信号的振荡器，且其中所述刷新地址控制电路经配置以响应于所述时序信号的激活而递增所述存取计数的值。
14.一种设备，其包括：
字线，其包括多个存储器单元，其中所述多个存储器单元的一部分是经配置以存储存取计数的计数器存储器单元；
计数器电路，其经配置以响应于与所述字线相关联的存取命令而从所述计数器存储器单元读取所述存取计数；以及
刷新控制电路，其经配置以基于所述存取计数与阈值的比较而确定所述字线是否为侵害者字线，且进一步经配置以执行与所述侵害者字线相关联的至少一个受害者字线的目标刷新。
15.根据权利要求14所述的设备，其中所述计数器存储器单元位于所述字线的一端处。
16.根据权利要求14所述的设备，其中所述刷新控制电路包括经配置以存储与所述侵害者字线相关联的行地址的侵害者地址寄存器。
17.根据权利要求16所述的设备，其中所述侵害者地址寄存器经配置以响应于所述存取计数大于所述阈值而存储当前行地址。
18.根据权利要求14所述的设备，其中所述刷新控制电路包括计数器，所述计数器经配置以从所述计数器存储器单元读取所述存取计数且将所述存取计数的经更新值写回到所述计数器存储器单元。
19.根据权利要求18所述的设备，其中当所述存取计数的所述值不超过所述阈值时所述刷新控制电路经配置以递增所述存取计数的所述值且将所述经递增值写回到所述计数器存储器单元，且其中当所述存取计数的所述值超过所述阈值时所述刷新控制电路经配置以复位所述存取计数的所述值且将所述复位值写回到所述计数器存储器单元。
20.根据权利要求18所述的设备，其中所述计数器包括最大值和最小值，且其中当从所述计数器存储器单元读取的所述存取计数处于所述最大值时，所述计数器经配置以将所述存取计数的所述值设定为所述最小值且将所述最小值写回到所述计数器存储器单元。
CN202080010250.7A 2019-02-06 2020-02-06 用于管理行存取计数的设备和方法 Active CN113330518B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/268,818 US10770127B2 (en) 2019-02-06 2019-02-06 Apparatuses and methods for managing row access counts
US16/268,818 2019-02-06
PCT/US2020/017019 WO2020163600A1 (en) 2019-02-06 2020-02-06 Apparatuses and methods for managing row access counts

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410489757.5A Division CN118298870A (zh) 2019-02-06 2020-02-06 用于管理行存取计数的设备和方法

Publications (2)

Publication Number Publication Date
CN113330518A true CN113330518A (zh) 2021-08-31
CN113330518B CN113330518B (zh) 2024-04-30

Family

ID=71835772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080010250.7A Active CN113330518B (zh) 2019-02-06 2020-02-06 用于管理行存取计数的设备和方法

Country Status (3)

Country Link
US (2) US10770127B2 (zh)
CN (1) CN113330518B (zh)
WO (1) WO2020163600A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420181A (zh) * 2022-01-14 2022-04-29 长鑫存储技术有限公司 刷新电路和存储器
CN117393015A (zh) * 2023-12-11 2024-01-12 浙江力积存储科技有限公司 一种三维存储器架构及其刷新方法和存储器

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10726903B2 (en) * 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
JP7336217B2 (ja) * 2019-03-12 2023-08-31 キヤノン株式会社 情報処理装置、撮像素子、撮像装置、及び情報処理方法
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US11354408B2 (en) * 2019-08-15 2022-06-07 Nxp Usa, Inc. Technique for detecting and thwarting row-hammer attacks
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11437087B2 (en) * 2019-11-25 2022-09-06 Piecemakers Technology, Inc. Method and apparatus for accumulating and storing respective access counts of word lines in memory module
US11342024B2 (en) 2019-12-31 2022-05-24 Micron Technology, Inc. Tracking operations performed at a memory device
US11276456B2 (en) * 2020-05-29 2022-03-15 Micron Technology, Inc. Systems and methods for capture and replacement of hammered word line address
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11809743B2 (en) * 2020-09-21 2023-11-07 Advanced Micro Devices, Inc. Refresh management list for DRAM
US11762578B2 (en) * 2020-09-29 2023-09-19 International Business Machines Corporation Buffer pool contention optimization
KR20220062843A (ko) * 2020-11-09 2022-05-17 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20220062710A (ko) * 2020-11-09 2022-05-17 에스케이하이닉스 주식회사 로우 해머를 완화시키는 메모리 장치 및 이를 이용하는 반도체 시스템
KR20220068532A (ko) * 2020-11-19 2022-05-26 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
KR20220120771A (ko) * 2021-02-23 2022-08-31 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11579797B2 (en) * 2021-04-29 2023-02-14 Micron Technology, Inc. Memory sub-system refresh
US11955159B2 (en) 2021-07-20 2024-04-09 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system including the same
KR20230021496A (ko) 2021-08-05 2023-02-14 삼성전자주식회사 로우 해머 제어 방법 및 메모리 장치
KR20230022474A (ko) * 2021-08-09 2023-02-16 삼성전자주식회사 메모리 장치 및 시스템
KR20230022710A (ko) * 2021-08-09 2023-02-16 에스케이하이닉스 주식회사 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법, 이를 포함하는 반도체 메모리 시스템
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11978495B2 (en) 2021-09-01 2024-05-07 SK Hynix Inc. Semiconductor devices
KR20230035881A (ko) * 2021-09-06 2023-03-14 에스케이하이닉스 주식회사 스마트 리프레쉬 동작을 수행하기 위한 메모리 장치 및 이를 포함하는 메모리 시스템
KR20230069567A (ko) 2021-11-12 2023-05-19 에스케이하이닉스 주식회사 메모리 장치 및 그의 동작 방법
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
TW202324405A (zh) * 2021-12-09 2023-06-16 南韓商三星電子股份有限公司 半導體記憶體裝置
US20230205872A1 (en) * 2021-12-23 2023-06-29 Advanced Micro Devices, Inc. Method and apparatus to address row hammer attacks at a host processor
US20230206989A1 (en) * 2021-12-29 2023-06-29 Micron Technology, Inc. Apparatuses and methods for row hammer counter mat
KR20230135424A (ko) 2022-03-16 2023-09-25 삼성전자주식회사 메모리 장치 및 그 리프레시 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866684A (zh) * 2009-04-14 2010-10-20 海力士半导体有限公司 半导体存储器装置及其刷新控制方法
US20130304982A1 (en) * 2012-05-14 2013-11-14 Bu Il JUNG Memory device, memory system, and operating methods thereof
CN109074305A (zh) * 2016-03-31 2018-12-21 美光科技公司 半导体装置

Family Cites Families (339)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3633175A (en) 1969-05-15 1972-01-04 Honeywell Inc Defect-tolerant digital memory system
JP3361825B2 (ja) 1990-08-22 2003-01-07 テキサス インスツルメンツ インコーポレイテツド メモリ・アレイ・アーキテクチャ
GB9205727D0 (en) 1992-03-16 1992-04-29 Sarnoff David Res Center Averaging,flash analog to digital converter
US5299159A (en) 1992-06-29 1994-03-29 Texas Instruments Incorporated Serial register stage arranged for connection with a single bitline
JPH0773682A (ja) 1993-06-12 1995-03-17 Hitachi Ltd 半導体記憶装置
US5422850A (en) 1993-07-12 1995-06-06 Texas Instruments Incorporated Semiconductor memory device and defective memory cell repair circuit
US5699297A (en) 1995-05-30 1997-12-16 Kabushiki Kaisha Toshiba Method of rewriting data in a microprocessor additionally provided with a flash memory
US5835436A (en) 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
JPH09161478A (ja) 1995-12-12 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
US5768196A (en) 1996-03-01 1998-06-16 Cypress Semiconductor Corp. Shift-register based row select circuit with redundancy for a FIFO memory
KR100234365B1 (ko) 1997-01-30 1999-12-15 윤종용 반도체 메모리장치의 리프레쉬 방법 및 회로
JP3964491B2 (ja) 1997-03-25 2007-08-22 株式会社ルネサステクノロジ 半導体記憶装置及び半導体記憶装置の欠陥救済方法
US5859801A (en) 1997-03-28 1999-01-12 Siemens Aktiengesellschaft Flexible fuse placement in redundant semiconductor memory
US5883849A (en) 1997-06-30 1999-03-16 Micron Technology, Inc. Method and apparatus for simultaneous memory subarray testing
JP3184129B2 (ja) 1997-09-29 2001-07-09 甲府日本電気株式会社 記憶装置
US5943283A (en) 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
KR100276386B1 (ko) 1997-12-06 2001-01-15 윤종용 반도체메모리장치의리프레시방법및회로
JP3194368B2 (ja) 1997-12-12 2001-07-30 日本電気株式会社 半導体記憶装置及びその駆動方法
US6011734A (en) 1998-03-12 2000-01-04 Motorola, Inc. Fuseless memory repair system and method of operation
US6049505A (en) 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
JPH11339493A (ja) 1998-05-27 1999-12-10 Mitsubishi Electric Corp 同期型半導体記憶装置
US6567340B1 (en) * 1999-09-23 2003-05-20 Netlogic Microsystems, Inc. Memory storage cell based array of counters
US6480931B1 (en) 1999-11-05 2002-11-12 International Business Machines Corporation Content addressable storage apparatus and register mapper architecture
JP3964584B2 (ja) 1999-11-26 2007-08-22 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
TW535161B (en) 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
US6317381B1 (en) 1999-12-07 2001-11-13 Micron Technology, Inc. Method and system for adaptively adjusting control signal timing in a memory device
JP3376998B2 (ja) 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
JP3957469B2 (ja) 2000-04-11 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2002015593A (ja) 2000-06-27 2002-01-18 Toshiba Corp 半導体記憶装置
CA2313954A1 (en) 2000-07-07 2002-01-07 Mosaid Technologies Incorporated High speed dram architecture with uniform latency
US6888776B2 (en) 2000-09-06 2005-05-03 Renesas Technology Corp. Semiconductor memory device
US6373738B1 (en) 2000-11-20 2002-04-16 International Business Machines Corporation Low power CAM match line circuit
JP4216457B2 (ja) 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
EP1564749B8 (en) 2000-12-20 2009-02-18 Fujitsu Microelectronics Limited Multi-port memory based on DRAM core
US6543286B2 (en) 2001-01-26 2003-04-08 Movaz Networks, Inc. High frequency pulse width modulation driver, particularly useful for electrostatically actuated MEMS array
US6392952B1 (en) 2001-05-15 2002-05-21 United Microelectronics Corp. Memory refresh circuit and memory refresh method
JP2003123470A (ja) 2001-10-05 2003-04-25 Mitsubishi Electric Corp 半導体記憶装置
US6570516B1 (en) 2001-11-09 2003-05-27 Texas Instruments Incorporated Multi-output DAC and method using single DAC and multiple s/h circuits
US6704228B2 (en) 2001-12-28 2004-03-09 Samsung Electronics Co., Ltd Semiconductor memory device post-repair circuit and method
US6618314B1 (en) 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US6751143B2 (en) 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
US6741515B2 (en) 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit
JP3821066B2 (ja) * 2002-07-04 2006-09-13 日本電気株式会社 磁気ランダムアクセスメモリ
JP4246971B2 (ja) 2002-07-15 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
KR100480607B1 (ko) 2002-08-02 2005-04-06 삼성전자주식회사 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치
JP2004111643A (ja) 2002-09-18 2004-04-08 Toshiba Corp 半導体記憶装置、及び、その制御方法
JP2004199842A (ja) 2002-12-20 2004-07-15 Nec Micro Systems Ltd 半導体記憶装置及びその制御方法
KR100474551B1 (ko) 2003-02-10 2005-03-10 주식회사 하이닉스반도체 셀프 리프레쉬 장치 및 방법
JP4381013B2 (ja) 2003-03-17 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
KR100497164B1 (ko) 2003-04-30 2005-06-23 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 동작 방법
KR100546347B1 (ko) 2003-07-23 2006-01-26 삼성전자주식회사 온도 검출 회로 및 온도 검출 방법
DE10337855B4 (de) * 2003-08-18 2005-09-29 Infineon Technologies Ag Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers
WO2005017914A1 (ja) 2003-08-18 2005-02-24 Fujitsu Limited 半導体メモリおよび半導体メモリの動作方法
US7027343B2 (en) 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
JP2005116106A (ja) 2003-10-09 2005-04-28 Elpida Memory Inc 半導体記憶装置とその製造方法
KR100518598B1 (ko) 2003-11-03 2005-10-04 삼성전자주식회사 캠 셀 어레이의 결함 여부 테스트가 가능한 캠 및 캠 셀어레이의 결함 여부 테스트 방법
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
JP2005285271A (ja) 2004-03-30 2005-10-13 Nec Electronics Corp 半導体記憶装置
KR100668822B1 (ko) 2004-04-28 2007-01-16 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 제어 장치
US7184350B2 (en) 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
JP4753873B2 (ja) * 2004-06-23 2011-08-24 パトレネラ キャピタル リミテッド， エルエルシー メモリ
US7319602B1 (en) 2004-07-01 2008-01-15 Netlogic Microsystems, Inc Content addressable memory with twisted data lines
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7035152B1 (en) 2004-10-14 2006-04-25 Micron Technology, Inc. System and method for redundancy memory decoding
US7248528B2 (en) 2004-10-21 2007-07-24 Elpida Memory Inc. Refresh control method of a semiconductor memory device and semiconductor memory device
DE102004062150A1 (de) * 2004-12-23 2006-07-13 Braun Gmbh Auswechselbares Zubehörteil für ein Elektrokleingerät und Verfahren zum Bestimmen der Benutzungsdauer des Zubehörteils
US7167401B2 (en) 2005-02-10 2007-01-23 Micron Technology, Inc. Low power chip select (CS) latency option
US7212457B2 (en) 2005-05-18 2007-05-01 Macronix International Co., Ltd. Method and apparatus for implementing high speed memory
JP4609813B2 (ja) 2005-05-18 2011-01-12 エルピーダメモリ株式会社 半導体装置
JP4524645B2 (ja) 2005-06-01 2010-08-18 エルピーダメモリ株式会社 半導体装置
JP2007012173A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体記憶装置
US7694082B2 (en) 2005-07-29 2010-04-06 International Business Machines Corporation Computer program and method for managing resources in a distributed storage system
US7444577B2 (en) 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
US7565479B2 (en) 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
CN101331554A (zh) 2005-11-08 2008-12-24 桑迪士克股份有限公司 具有可重定目标的存储器单元冗余的存储器
US7894282B2 (en) 2005-11-29 2011-02-22 Samsung Electronics Co., Ltd. Dynamic random access memory device and method of determining refresh cycle thereof
JP2007157296A (ja) * 2005-12-08 2007-06-21 Toshiba Corp 半導体記憶装置
KR100776737B1 (ko) 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
JP4912718B2 (ja) 2006-03-30 2012-04-11 富士通セミコンダクター株式会社 ダイナミック型半導体メモリ
US20070247885A1 (en) 2006-04-25 2007-10-25 Renesas Technology Corp. Content addressable memory
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
FR2903219A1 (fr) 2006-07-03 2008-01-04 St Microelectronics Sa Procede de rafraichissement d'un memoire vive dynamique et dispositif de memoire vive dynamique correspondant,en particulier incorpore dans un telephone mobile cellulaire
US7522464B2 (en) 2006-07-26 2009-04-21 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
JP2008033995A (ja) 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd メモリシステム
US7461383B2 (en) 2006-08-21 2008-12-02 International Business Machines Corporation Method and apparatus for efficient performance monitoring of a large number of simultaneous events
US7586771B2 (en) 2006-09-11 2009-09-08 Jinn-Shyan Wang Tree-style and-type match circuit device applied to content addressable memory
JP4353331B2 (ja) 2006-12-05 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置
KR100929155B1 (ko) 2007-01-25 2009-12-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
US7577231B2 (en) 2007-03-16 2009-08-18 International Business Machines Corporation Clock multiplier structure for fixed speed testing of integrated circuits
JP2008262616A (ja) * 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法
JP4911510B2 (ja) 2007-04-16 2012-04-04 エルピーダメモリ株式会社 半導体記憶装置
CN101067972B (zh) 2007-04-23 2012-04-25 北京兆易创新科技有限公司 一种存储器检错纠错编码电路及利用其读写数据的方法
US20080266990A1 (en) 2007-04-30 2008-10-30 Infineon Technologies North America Corp. Flexible redundancy replacement scheme for semiconductor device
US20080288720A1 (en) 2007-05-18 2008-11-20 International Business Machines Corporation Multi-wafer 3d cam cell
US7760530B2 (en) 2007-06-04 2010-07-20 Hewlett-Packard Development Company, L.P. Content addressable memory address resolver
TWI335035B (en) 2007-06-20 2010-12-21 Etron Technology Inc Memory row scheme having memory row redundancy repair function
JP5104864B2 (ja) 2007-07-11 2012-12-19 富士通セミコンダクター株式会社 半導体記憶装置及びシステム
JP4957800B2 (ja) 2007-07-11 2012-06-20 富士通セミコンダクター株式会社 半導体記憶装置及びシステム
JP5405007B2 (ja) 2007-07-20 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US7679979B1 (en) 2008-08-30 2010-03-16 Fronteon Inc High speed SRAM
CN101458658B (zh) 2007-12-13 2011-07-06 中芯国际集成电路制造(上海)有限公司 用于闪存的数据存储方法及装置
JP5449670B2 (ja) 2007-12-25 2014-03-19 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置、および冗長領域のリフレッシュ方法
JP5513730B2 (ja) 2008-02-08 2014-06-04 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
JP2009205724A (ja) 2008-02-27 2009-09-10 Toshiba Corp 半導体記憶装置
JP4489127B2 (ja) 2008-02-29 2010-06-23 株式会社東芝 半導体記憶装置
JP2009252278A (ja) * 2008-04-04 2009-10-29 Toshiba Corp 不揮発性半導体記憶装置及びメモリシステム
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
KR20090124506A (ko) * 2008-05-30 2009-12-03 삼성전자주식회사 피크 전류를 감소시키기 위한 리프레쉬 회로를 가지는반도체 메모리 장치 및 그에 따른 워드라인 액티베이팅방법
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
JP4843655B2 (ja) 2008-09-24 2011-12-21 株式会社東芝 半導体記憶装置
WO2010038630A1 (en) 2008-09-30 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8127184B2 (en) 2008-11-26 2012-02-28 Qualcomm Incorporated System and method including built-in self test (BIST) circuit to test cache memory
JP5599559B2 (ja) 2008-11-27 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びそのリフレッシュ方法
KR101596281B1 (ko) 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
JP2010152962A (ja) 2008-12-24 2010-07-08 Toshiba Corp 半導体記憶装置
JP2010170596A (ja) 2009-01-20 2010-08-05 Elpida Memory Inc 半導体記憶装置
JP5343734B2 (ja) 2009-06-26 2013-11-13 富士通株式会社 半導体記憶装置
JP2011034645A (ja) 2009-08-03 2011-02-17 Elpida Memory Inc 半導体装置
JP4960413B2 (ja) 2009-08-26 2012-06-27 株式会社東芝 半導体記憶装置
US20110055495A1 (en) 2009-08-28 2011-03-03 Qualcomm Incorporated Memory Controller Page Management Devices, Systems, and Methods
KR20110030779A (ko) 2009-09-18 2011-03-24 삼성전자주식회사 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법
JP5349256B2 (ja) 2009-11-06 2013-11-20 株式会社東芝 メモリシステム
US8862973B2 (en) 2009-12-09 2014-10-14 Intel Corporation Method and system for error management in a memory device
JP5538958B2 (ja) 2010-03-05 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2011192343A (ja) 2010-03-12 2011-09-29 Elpida Memory Inc 半導体装置及びそのリフレッシュ制御方法並びにコンピュータシステム
WO2011115648A1 (en) 2010-03-15 2011-09-22 Rambus Inc. Chip selection in a symmetric interconnection topology
US20110286271A1 (en) 2010-05-21 2011-11-24 Mediatek Inc. Memory systems and methods for reading data stored in a memory cell of a memory device
JP2011258259A (ja) 2010-06-07 2011-12-22 Elpida Memory Inc 半導体装置
JP5731179B2 (ja) 2010-06-21 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8031503B1 (en) 2010-06-23 2011-10-04 Netlogic Microsystems, Inc. System for dynamically managing power consumption in a search engine
JP2012022751A (ja) 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
KR101728067B1 (ko) 2010-09-03 2017-04-18 삼성전자 주식회사 반도체 메모리 장치
WO2012074724A1 (en) 2010-12-03 2012-06-07 Rambus Inc. Memory refresh method and devices
US8799566B2 (en) 2010-12-09 2014-08-05 International Business Machines Corporation Memory system with a programmable refresh cycle
JP5684590B2 (ja) 2011-01-28 2015-03-11 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
CN102364991B (zh) 2011-02-01 2012-10-24 杭州士兰微电子股份有限公司 一种原边控制led恒流驱动开关电源控制器及其方法
JP2012174297A (ja) 2011-02-18 2012-09-10 Elpida Memory Inc 半導体装置
JP2013004158A (ja) 2011-06-21 2013-01-07 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法
KR20130003333A (ko) 2011-06-30 2013-01-09 삼성전자주식회사 스페어 안티퓨즈 어레이를 구비한 반도체 메모리 장치 및 그에 따른 안티퓨즈 리페어 방법
KR20130033017A (ko) 2011-09-26 2013-04-03 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 동작 방법
US8891297B2 (en) 2011-11-01 2014-11-18 Micron Technology, Inc. Memory cell sensing
JP5846664B2 (ja) 2011-12-28 2016-01-20 インテル・コーポレーション メモリ回路試験エンジン用の汎用アドレススクランブラ
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
DE112012006172B4 (de) 2012-03-30 2020-12-03 Intel Corporation Generischer Adressen-Scrambler für Speicherschaltungs-Testengine
KR101652874B1 (ko) 2012-03-30 2016-09-09 인텔 코포레이션 메모리 장치를 위한 온 칩 리던던시 수리
KR101975029B1 (ko) 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
KR20140002928A (ko) 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US8938573B2 (en) 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
JP2014038674A (ja) 2012-08-14 2014-02-27 Ps4 Luxco S A R L 半導体装置
US9165679B2 (en) 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
US8988956B2 (en) 2012-09-18 2015-03-24 Mosys, Inc. Programmable memory built in self repair circuit
KR102003894B1 (ko) 2012-09-20 2019-07-25 에스케이하이닉스 주식회사 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
KR102050473B1 (ko) 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
US9030903B2 (en) 2012-09-24 2015-05-12 Intel Corporation Method, apparatus and system for providing a memory refresh
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
KR20140042546A (ko) 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
CN104488031B (zh) 2012-10-22 2018-05-25 慧与发展有限责任合伙企业 响应于数据访问执行存储装置的刷新
CN104685571B (zh) 2012-10-22 2017-09-29 慧与发展有限责任合伙企业 响应于潜在干扰的存在刷新一组存储器单元
KR102048255B1 (ko) 2012-10-25 2019-11-25 삼성전자주식회사 비트 라인 감지 증폭기 및 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
US8773909B2 (en) 2012-11-09 2014-07-08 Sandisk Technologies Inc. CAM NAND with or function and full chip search capability
US8972652B2 (en) 2012-11-19 2015-03-03 Spansion Llc Data refresh in non-volatile memory
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9251885B2 (en) 2012-12-28 2016-02-02 Intel Corporation Throttling support for row-hammer counters
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR102133573B1 (ko) 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
US9224449B2 (en) 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
US9269436B2 (en) 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9064604B2 (en) 2013-03-15 2015-06-23 Taiwan Semiconductor Manufacturing Company Limited Timing logic for memory array
US9449671B2 (en) 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
US9412432B2 (en) 2013-03-15 2016-08-09 Ps4 Luxco S.A.R.L. Semiconductor storage device and system provided with same
US9235300B2 (en) 2013-03-29 2016-01-12 Stmicroelectronics Asia Pacific Pte Ltd Analog accumulator
KR102105894B1 (ko) * 2013-05-30 2020-05-06 삼성전자주식회사 휘발성 메모리 장치 및 그것의 리프레쉬 방법
JP2015008029A (ja) 2013-06-26 2015-01-15 マイクロン テクノロジー， インク． 半導体装置
KR102194791B1 (ko) 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102124987B1 (ko) 2013-08-14 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
EP3039683A1 (en) 2013-08-28 2016-07-06 Hewlett Packard Enterprise Development LP Refresh rate adjust
US9117546B2 (en) 2013-09-19 2015-08-25 Elite Semiconductor Memory Technology Inc. Method for auto-refreshing memory cells in semiconductor memory device and semiconductor memory device using the method
KR20150033950A (ko) 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 어드레스 검출회로, 메모리 및 메모리 시스템
US9934143B2 (en) 2013-09-26 2018-04-03 Intel Corporation Mapping a physical address differently to different memory devices in a group
WO2015047304A1 (en) 2013-09-27 2015-04-02 Hewlett-Packard Development Company, L.P. Refresh row address
JP2015092423A (ja) 2013-11-08 2015-05-14 マイクロン テクノロジー， インク． 半導体装置
JP6142788B2 (ja) 2013-12-04 2017-06-07 富士通株式会社 半導体記憶装置
KR102124973B1 (ko) 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102157772B1 (ko) 2013-12-18 2020-09-18 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9535831B2 (en) 2014-01-10 2017-01-03 Advanced Micro Devices, Inc. Page migration in a 3D stacked hybrid memory
KR102168115B1 (ko) 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US10534686B2 (en) 2014-01-30 2020-01-14 Micron Technology, Inc. Apparatuses and methods for address detection
US9299457B2 (en) 2014-02-23 2016-03-29 Qualcomm Incorporated Kernel masking of DRAM defects
KR20150105054A (ko) 2014-03-07 2015-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
JP5983665B2 (ja) 2014-03-17 2016-09-06 日本電気株式会社 アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法
KR102116920B1 (ko) 2014-03-26 2020-06-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
US9431085B2 (en) 2014-03-28 2016-08-30 Synopsys, Inc. Most activated memory portion handling
JP2015207334A (ja) 2014-04-23 2015-11-19 マイクロン テクノロジー， インク． 半導体装置
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US9684622B2 (en) 2014-06-09 2017-06-20 Micron Technology, Inc. Method and apparatus for controlling access to a common bus by multiple components
US10127964B2 (en) 2014-07-03 2018-11-13 Yale University Circuitry for ferroelectric FET-based dynamic random access memory and non-volatile memory
KR20160011021A (ko) 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
KR20160011483A (ko) 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
US9490002B2 (en) 2014-07-24 2016-11-08 Rambus Inc. Reduced refresh power
KR102204240B1 (ko) 2014-09-11 2021-01-19 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
TWI529695B (zh) 2014-09-15 2016-04-11 友達光電股份有限公司 顯示面板及其中之信號傳送方法
KR20160035444A (ko) 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
KR102194768B1 (ko) 2014-09-24 2020-12-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 메모리 시스템
US9799412B2 (en) 2014-09-30 2017-10-24 Sony Semiconductor Solutions Corporation Memory having a plurality of memory cells and a plurality of word lines
US9431086B2 (en) 2014-10-06 2016-08-30 Winbond Electronics Corp. Memory circuit and refresh method thereof
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR20160056056A (ko) 2014-11-11 2016-05-19 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US10489455B2 (en) 2014-11-18 2019-11-26 Globalfoundries U.S. Inc. Scoped search engine
US9978440B2 (en) 2014-11-25 2018-05-22 Samsung Electronics Co., Ltd. Method of detecting most frequently accessed address of semiconductor memory based on probability information
KR102261587B1 (ko) 2014-12-05 2021-06-04 삼성전자주식회사 로우 코드 영역의 비선형성을 개선할 수 있는 이미지 센서, 이의 작동 방법, 및 이를 포함하는 장치
KR20160069213A (ko) 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160071948A (ko) 2014-12-12 2016-06-22 에스케이하이닉스 주식회사 반도체 장치
US9418723B2 (en) 2014-12-23 2016-08-16 Intel Corporation Techniques to reduce memory cell refreshes for a memory device
KR102250622B1 (ko) 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
US10014060B2 (en) 2015-01-30 2018-07-03 Sandisk Technologies Llc Memory system and method for reducing read disturb errors
KR102285772B1 (ko) 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
WO2016139559A1 (ja) 2015-03-02 2016-09-09 株式会社半導体エネルギー研究所 環境センサ、又は半導体装置
US9666257B2 (en) * 2015-04-24 2017-05-30 Intel Corporation Bitcell state retention
KR20160132243A (ko) 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치
US9685219B2 (en) 2015-05-13 2017-06-20 Samsung Electronics Co., Ltd. Semiconductor memory device for deconcentrating refresh commands and system including the same
US9570142B2 (en) 2015-05-18 2017-02-14 Micron Technology, Inc. Apparatus having dice to perorm refresh operations
US10147500B2 (en) 2015-05-22 2018-12-04 SK Hynix Inc. Hybrid read disturb count management
KR20170024307A (ko) 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US9812185B2 (en) 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
KR102434053B1 (ko) * 2015-11-16 2022-08-19 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR102432701B1 (ko) * 2015-11-18 2022-08-16 에스케이하이닉스 주식회사 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
US9754655B2 (en) 2015-11-24 2017-09-05 Qualcomm Incorporated Controlling a refresh mode of a dynamic random access memory (DRAM) die
US9865328B1 (en) 2015-12-04 2018-01-09 Integrated Device Technology, Inc. Nullifying incorrect sampled data contribution in decision feedback equalizer at restart of forwarded clock in memory system
US10048877B2 (en) 2015-12-21 2018-08-14 Intel Corporation Predictive memory maintenance
KR102399475B1 (ko) 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102352557B1 (ko) 2015-12-29 2022-01-20 에스케이하이닉스 주식회사 반도체 메모리 장치
WO2017125922A1 (en) 2016-01-18 2017-07-27 Sckipio Technologies S.I Ltd Dynamic resource allocation (dra) for communication systems
KR102329673B1 (ko) 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9928895B2 (en) 2016-02-03 2018-03-27 Samsung Electronics Co., Ltd. Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
US10725677B2 (en) 2016-02-19 2020-07-28 Sandisk Technologies Llc Systems and methods for efficient power state transitions
KR102403341B1 (ko) * 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
US9734887B1 (en) 2016-03-21 2017-08-15 International Business Machines Corporation Per-die based memory refresh control based on a master controller
KR102439671B1 (ko) 2016-04-25 2022-09-02 에스케이하이닉스 주식회사 메모리 장치
TWI604455B (zh) * 2016-05-13 2017-11-01 Silicon Motion Inc 資料儲存裝置、記憶體控制器及其資料管理方法與資料區塊管理方法
KR102469065B1 (ko) 2016-06-03 2022-11-23 에스케이하이닉스 주식회사 메모리 장치
JP6640030B2 (ja) 2016-06-06 2020-02-05 ルネサスエレクトロニクス株式会社 メモリマクロおよび半導体集積回路装置
US9697913B1 (en) * 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
KR102468251B1 (ko) * 2016-06-27 2022-11-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
KR102661936B1 (ko) 2016-06-27 2024-04-30 삼성전자주식회사 저장 장치
US9911484B2 (en) 2016-06-29 2018-03-06 Micron Technology, Inc. Oscillator controlled random sampling method and circuit
KR102550685B1 (ko) 2016-07-25 2023-07-04 에스케이하이닉스 주식회사 반도체장치
KR102468728B1 (ko) 2016-08-23 2022-11-21 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
US10354714B2 (en) 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
KR102547713B1 (ko) 2016-09-01 2023-06-26 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102455027B1 (ko) 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR102632534B1 (ko) 2016-09-20 2024-02-05 에스케이하이닉스 주식회사 어드레스 디코더, 액티브 제어 회로 및 이를 포함하는 반도체 메모리
KR102600320B1 (ko) 2016-09-26 2023-11-10 에스케이하이닉스 주식회사 리프레쉬 제어 장치
WO2018063308A1 (en) 2016-09-30 2018-04-05 Intel Corporation Two transistor, one resistor non-volatile gain cell memory and storage element
US20180096719A1 (en) 2016-09-30 2018-04-05 Intel Corporation Staggering initiation of refresh in a group of memory devices
US10381327B2 (en) 2016-10-06 2019-08-13 Sandisk Technologies Llc Non-volatile memory system with wide I/O memory die
US20180102776A1 (en) 2016-10-07 2018-04-12 Altera Corporation Methods and apparatus for managing application-specific power gating on multichip packages
KR20180043520A (ko) 2016-10-20 2018-04-30 에스케이하이닉스 주식회사 리프레쉬 타이밍 생성 회로, 리프레쉬 제어 회로 및 이를 포함하는 반도체 장치
US9799391B1 (en) 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
KR20180064940A (ko) 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
KR20180075761A (ko) 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
US9761297B1 (en) 2016-12-30 2017-09-12 Intel Corporation Hidden refresh control in dynamic random access memory
KR20180085184A (ko) 2017-01-18 2018-07-26 에스케이하이닉스 주식회사 로우 해머링을 개선할 수 있는 메모리 모듈 및 이의 동작 방법
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US9805782B1 (en) 2017-02-02 2017-10-31 Elite Semiconductor Memory Technology Inc. Memory device capable of determining candidate wordline for refresh and control method thereof
KR20180102267A (ko) 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20180114712A (ko) 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
JP6281030B1 (ja) * 2017-08-02 2018-02-14 ゼンテルジャパン株式会社 半導体記憶装置
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
WO2019046125A1 (en) * 2017-08-29 2019-03-07 Micron Technology, Inc. VOLATILE MEMORY DEVICE COMPRISING STACKED MEMORY CELLS
US10176860B1 (en) * 2017-08-29 2019-01-08 Micron Technology, Inc. Refresh in non-volatile memory
JP2019054200A (ja) 2017-09-19 2019-04-04 東芝メモリ株式会社 抵抗変化型メモリ
US10319437B2 (en) 2017-09-20 2019-06-11 Sandisk Technologies Llc Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device
US10170174B1 (en) 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
KR102312178B1 (ko) 2017-10-30 2021-10-14 에스케이하이닉스 주식회사 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
US10566048B2 (en) 2017-11-13 2020-02-18 Western Digital Technologies, Inc. Managing refresh operations for a memory device
KR102341261B1 (ko) * 2017-11-13 2021-12-20 삼성전자주식회사 매스비트 카운터를 포함하는 메모리 장치 및 그의 동작 방법
KR102406868B1 (ko) 2017-11-23 2022-06-10 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
US20190161341A1 (en) 2017-11-28 2019-05-30 Micron Technology, Inc. Systems and methods for temperature sensor access in die stacks
US10497424B2 (en) * 2017-12-06 2019-12-03 Micron Technology, Inc. Systems and methods for plate voltage regulation during memory array access
US10620661B2 (en) 2017-12-17 2020-04-14 Redpine Signals, Inc. Fine-grained clock resolution using low and high frequency clock sources in a low-power system
US11262921B2 (en) 2017-12-21 2022-03-01 Qualcomm Incorporated Partial area self refresh mode
US10431301B2 (en) * 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10410710B2 (en) 2017-12-27 2019-09-10 Micron Technology, Inc. Systems and methods for performing row hammer refresh operations in redundant memory
US10679685B2 (en) * 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US11237972B2 (en) 2017-12-29 2022-02-01 Advanced Micro Devices, Inc. Method and apparatus for controlling cache line storage in cache memory
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US10705900B2 (en) * 2018-02-02 2020-07-07 Western Digital Technologies, Inc. Program verify adaptation for flash memory
KR102410566B1 (ko) 2018-02-05 2022-06-17 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
KR102425614B1 (ko) 2018-03-07 2022-07-28 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 리프레쉬 방법
JP2019169208A (ja) 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体装置
KR20190123875A (ko) 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US10497420B1 (en) * 2018-05-08 2019-12-03 Micron Technology, Inc. Memory with internal refresh rate control
KR102534631B1 (ko) * 2018-05-11 2023-05-19 에스케이하이닉스 주식회사 카운팅 회로 블록을 포함하는 반도체 시스템
KR102410924B1 (ko) 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
WO2019220259A1 (ja) 2018-05-17 2019-11-21 株式会社半導体エネルギー研究所 記憶装置、半導体装置、および電子機器
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
KR102658230B1 (ko) * 2018-06-01 2024-04-17 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US10536069B2 (en) 2018-06-15 2020-01-14 Ford Global Technologies, Llc Virtual resistance gate driver
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
KR102471414B1 (ko) 2018-06-19 2022-11-29 에스케이하이닉스 주식회사 반도체 장치
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
JP2020035504A (ja) 2018-08-30 2020-03-05 キオクシア株式会社 メモリシステム
US10741256B2 (en) * 2018-09-18 2020-08-11 Western Digital Technologies, Inc. Data storage systems and methods for improved recovery after a write abort event
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US10636476B2 (en) 2018-11-01 2020-04-28 Intel Corporation Row hammer mitigation with randomization of target row selection
US10790004B2 (en) * 2018-12-12 2020-09-29 Micron Technology, Inc. Apparatuses and methods for multi-bank and multi-pump refresh operations
US10943637B2 (en) 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US10803926B2 (en) * 2018-12-31 2020-10-13 Micron Technology, Inc. Memory with on-die data transfer
US10762946B2 (en) * 2018-12-31 2020-09-01 Micron Technology, Inc. Memory with partial array refresh
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US10950288B2 (en) 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
US11227649B2 (en) * 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US10937468B2 (en) * 2019-07-03 2021-03-02 Micron Technology, Inc. Memory with configurable die powerup delay
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
KR20210013387A (ko) * 2019-07-24 2021-02-04 삼성전자주식회사 메모리 시스템
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11501808B2 (en) * 2019-09-02 2022-11-15 SK Hynix Inc. Memory controller and operating method thereof
US11315618B2 (en) * 2019-09-04 2022-04-26 Winbond Electronics Corp. Memory storage device and operation method thereof
KR20210063561A (ko) * 2019-11-25 2021-06-02 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US11094370B2 (en) * 2019-12-27 2021-08-17 Intel Corporation Enhanced auto-precharge memory scheduling policy
US11568913B2 (en) * 2020-02-05 2023-01-31 Micron Technology, Inc. Voltage adjustment based on pending refresh operations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866684A (zh) * 2009-04-14 2010-10-20 海力士半导体有限公司 半导体存储器装置及其刷新控制方法
US20130304982A1 (en) * 2012-05-14 2013-11-14 Bu Il JUNG Memory device, memory system, and operating methods thereof
CN109074305A (zh) * 2016-03-31 2018-12-21 美光科技公司 半导体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420181A (zh) * 2022-01-14 2022-04-29 长鑫存储技术有限公司 刷新电路和存储器
CN114420181B (zh) * 2022-01-14 2023-09-08 长鑫存储技术有限公司 刷新电路和存储器
CN117393015A (zh) * 2023-12-11 2024-01-12 浙江力积存储科技有限公司 一种三维存储器架构及其刷新方法和存储器
CN117393015B (zh) * 2023-12-11 2024-03-22 浙江力积存储科技有限公司 一种三维存储器架构及其刷新方法和存储器

Also Published As

Publication number Publication date
US10770127B2 (en) 2020-09-08
US20200251158A1 (en) 2020-08-06
WO2020163600A1 (en) 2020-08-13
US20200349995A1 (en) 2020-11-05
CN113330518B (zh) 2024-04-30
US11257535B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
CN113330518B (zh) 用于管理行存取计数的设备和方法
US11984148B2 (en) Apparatuses and methods for tracking victim rows
US11568918B2 (en) Apparatuses, systems, and methods for analog accumulator for determining row access rate and target row address used for refresh operation
CN112185443B (zh) 用于调整受害者数据的设备和方法
US12002501B2 (en) Apparatuses and methods for distributed targeted refresh operations
US11309012B2 (en) Apparatuses and methods for staggered timing of targeted refresh operations
CN112242160B (zh) 用于跟踪行存取的设备和方法
US11398265B2 (en) Apparatuses and methods for analog row access tracking
CN111128268B (zh) 用于基于存取的刷新时序的设备及方法
US20240062798A1 (en) Apparatuses and methods for controlling steal rates
CN112669889A (zh) 用于动态目标刷新窃取的设备和方法
CN114078508A (zh) 用于刷新模式的设备、系统和方法
CN116189734A (zh) 用于行地址跟踪的主草图和精细草图电路的装置、系统和方法
CN116264090A (zh) 用于1t和2t存储器单元架构的设备和方法
CN118298870A (zh) 用于管理行存取计数的设备和方法
US11996134B2 (en) Apparatuses, systems, and methods for direct refresh management sampling protection
CN118248191A (zh) 用于增加行锤击计数的可靠性的设备及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant