CN112669889A - 用于动态目标刷新窃取的设备和方法 - Google Patents

用于动态目标刷新窃取的设备和方法 Download PDF

Info

Publication number
CN112669889A
CN112669889A CN202011021454.9A CN202011021454A CN112669889A CN 112669889 A CN112669889 A CN 112669889A CN 202011021454 A CN202011021454 A CN 202011021454A CN 112669889 A CN112669889 A CN 112669889A
Authority
CN
China
Prior art keywords
refresh
signal
count
response
skip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011021454.9A
Other languages
English (en)
Inventor
李亮
张煜
何源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112669889A publication Critical patent/CN112669889A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Abstract

本公开的实施例针对用于动态目标刷新窃取的设备、系统和方法。存储器组可接收存取命令，并且接着周期性地进入刷新模式，其中执行自动刷新操作和目标刷新操作。所述存储器组可基于针对所述存储器组的存取命令的计数而接收刷新管理命令。响应于所述刷新管理信号，可对所述存储器组执行紧急目标刷新操作。可对发布所述刷新管理信号的次数进行计数，并且基于所述计数，可以跳过下一周期性目标刷新操作。

Description

用于动态目标刷新窃取的设备和方法
技术领域
本公开大体上涉及半导体装置，且更具体地说，涉及半导体存储器装置。具体地说，本公开涉及易失性存储器，例如动态随机存取存储器(DRAM)。
背景技术
信息可作为物理信号(例如，电容性元件上的电荷)存储在存储器的个别存储器单元上。存储器可以是易失性存储器，且物理信号可随时间推移衰减(这可能使存储于存储器单元中的信息降级或毁坏)。可能需要通过例如重写信息将物理信号恢复到初始值来周期性地刷新存储器单元中的信息。
随着存储器组件的大小减小，存储器单元的密度大大增加。重复存取特定存储器单元或存储器单元组(通常称为‘行锤击(row hammer)’)可能导致附近存储器单元中数据降级的速率增加。作为目标刷新操作的部分，可识别和更新受行锤击效应影响的存储器单元。这些目标刷新操作可取代(例如，窃取)原本用于后台刷新操作的时隙。可能需要平衡后台刷新操作和目标刷新操作的数目。
发明内容
一方面，本申请提供一种设备，包括：存储器组，其配置成接收刷新管理信号；跳过逻辑电路，其配置成响应于所述刷新管理信号而改变计数值，且配置成基于所述计数值而提供跳过信号；以及刷新状态控制电路，其配置成在所述存储器组处于刷新模式中时周期性地提供目标刷新信号，其中所述目标刷新控制电路进一步配置成响应于所述跳过信号而跳过提供下一目标刷新信号。
另一方面，本申请还提供一种设备，包括：存储器装置的组；接口，其配置成向所述组提供存取命令和刷新管理信号；刷新控制电路，其与所述组相关联，其中所述刷新控制电路配置成：当所述组处于刷新模式中时，周期性地指示应该执行第一类型的刷新操作和第二类型的刷新操作；基于所述刷新管理信号，当所述组不处于所述刷新模式中时指示所述第一类型的刷新操作；且基于在所述组不处于所述刷新模式中时指示的所述第一类型的刷新操作的次数，减少下一次所述存储器处于所述刷新模式期间所述第一类型的刷新操作的数目。
另一方面，本申请还提供一种方法，包括：接收针对存储器的组的刷新管理信号；响应于所述刷新管理信号而改变计数，并比较所述计数与阈值；周期性地对所述存储器组执行目标刷新操作；以及基于所述计数与所述阈值的所述比较而跳过所述周期性目标刷新操作中的下一周期性目标刷新操作。
附图说明
图1是根据本公开的实施例的半导体装置的框图。
图2是根据本公开的实施例的刷新控制电路的框图。
图3A到3B是根据本公开的实施例的刷新控制电路的操作的时序图。
图4是根据本公开的实施例的跳过逻辑电路的示意图。
图5是根据本公开的实施例的跳过逻辑电路的信号的时序图。
图6是根据本公开的实施例的动态目标刷新窃取的方法的流程图。
具体实施方式
以下对某些实施例的描述在本质上仅是示范性的，且决不意图限制本公开的范围或其应用或用途。在对本发明的系统和方法的实施例的以下详细描述中，参考形成本文的一部分的附图，以及借助于说明示出的其中可实践所描述的系统和方法的特定实施例。足够详细地描述这些实施例，使所属领域的技术人员能够实践本发明所公开的系统和方法，且应理解，可以利用其它实施例，且在不脱离本公开的精神和范围的情况下可进行结构和逻辑改变。此外，出于清晰性的目的，当所属领域的技术人员清楚某些特征时将不再论述其详细描述，以免混淆本公开的实施例的描述。因此，以下详细描述不应以限制性的意义来理解，并且本公开的范围仅由所附权利要求书限定。
易失性存储器装置中的信息可以存储在存储器单元中(例如，作为电容性元件上的电荷)，并且可随时间推移衰减。存储器单元可以是组织成行(字线)和列(位线)，并且存储器单元可以逐行刷新。为了防止信息因为这种衰减而丢失或损坏，存储器可实行后台刷新进程，例如作为刷新模式的部分的刷新操作。在刷新操作期间，信息可以重写到字线以恢复其初始状态。可在存储器的字线上按顺序执行自动刷新操作，使得随时间推移，存储器中的每一个字线以快于预期的数据降级速率的速率刷新。
重复存取存储器的特定行(例如，侵略者行)可使接近侵略者行的行(例如，受害者行)中的衰减速率增加。这些重复存取可以是对存储器的有意攻击的一部分和/或可能是因为存储器的‘自然’存取模式。受害者行中增加的衰减速率可能需要它们作为目标刷新操作的部分来刷新。作为刷新模式的部分，存储器装置可周期性地执行目标刷新操作。例如，当存储器装置处于刷新模式中时，它可执行包含数个自动刷新操作和数个目标刷新操作的一组刷新操作，并且接着重复这一循环。在一些实施例中，目标刷新操作可‘窃取’原本用于自动刷新操作的时隙。通常，存储器装置可循环于在一段时间内执行存取操作、在一段时间内进入刷新模式、执行存取操作等等之间。
如果存储器开始以极高速率接收存取请求，那么它可指示对存储器的攻击正在发生且可能需要执行目标刷新操作，即使在装置不处于刷新模式中时也如此。基于存取命令的速率(例如，逐组)，可发布目标刷新请求命令(例如，刷新管理信号)，这可使得在存储器不处于刷新模式中时额外的目标刷新操作得以执行(例如，除了周期性目标刷新操作之外)。然而，当刷新模式之间的目标刷新操作的数目增加时，在下一刷新模式内可能不太需要执行目标刷新操作。可能需要管理目标刷新操作，使得当所请求的目标刷新操作的数目增加时，在下一刷新模式期间执行的周期性目标刷新操作更少。
本公开针对用于动态目标刷新窃取的设备、系统和方法。存储器控制器可对发布到存储器的特定组的存取命令的数目进行计数。一旦存取命令的计数符合或超过阈值，控制器就可发送刷新管理信号并减少计数。因此，存储器装置可接收存取命令以及刷新管理命令。响应于刷新管理信号，存储器可执行目标刷新操作，即使存储器原本不在执行刷新操作(例如，当前不处于刷新模式中)也如此。存储器装置可对刷新管理信号发布的次数进行计数，并且可在刷新管理信号的计数增加时减少下一刷新模式期间的周期性目标刷新操作的数目。例如，当刷新管理信号的计数符合或超过阈值时，可以跳过下一周期性目标刷新操作，并且可以减少计数。
图1是根据本公开的实施例的半导体装置的框图。半导体装置100可以是半导体存储器装置，例如集成在单个半导体芯片上的DRAM装置。
半导体装置100包含存储器阵列118。存储器阵列118示出为包含多个存储器组。在图1的实施例中，存储器阵列118示出为包含八个存储器组BANK0到BANK7。其它实施例的存储器阵列118中可以包含更多或更少个组。每一存储器组包含多个字线WL、多个位线BL和/BL及多个存储器单元MC，所述存储器单元MC布置在多个字线WL和多个位线BL和/BL的交叉点处。字线WL的选择由行解码器108执行，且位线BL和/BL的选择由列解码器110执行。在图1的实施例中，行解码器108包含用于每一存储器组的相应行解码器，且列解码器110包含用于每一存储器组的相应列解码器。位线BL和/BL耦合到相应感测放大器(SAMP)。来自位线BL或/BL的读取数据由感测放大器SAMP放大，并通过互补本地数据线(LIOT/B)、转移栅极(TG)和互补主数据线(MIOT/B)转移到读取/写入放大器120。相反地，从读取/写入放大器120输出的写入数据通过互补主数据线MIOT/B、转移栅极TG和互补本地数据线LIOT/B转移到感测放大器SAMP，并写入耦合到位线BL或/BL的存储器单元MC中。
半导体装置100可采用多个外部终端，包含：耦合到命令和地址总线以接收命令和地址的命令和地址(C/A)终端；和用于接收时钟CK和/CK的CS信号时钟终端；用于提供数据的数据终端DQ；以及用于接收电源电势VDD、VSS、VDDQ和VSSQ的电源终端。
时钟终端供应有提供给输入电路112的外部时钟CK和/CK。外部时钟可以是互补的。输入电路112基于CK和/CK时钟产生内部时钟ICLK。ICLK时钟被提供给命令解码器110和内部时钟产生器114。内部时钟产生器114基于ICLK时钟提供各种内部时钟LCLK。LCLK时钟可用于各种内部电路的定时操作。内部数据时钟LCLK被提供给输入/输出电路122以对输入/输出电路122中包含的电路的操作进行定时，例如，提供给数据接收器以对写入数据的接收进行定时。
C/A终端可供应有存储地址。被供应给C/A终端的存储器地址通过命令/地址输入电路102转移到地址解码器104。地址解码器104接收地址，并将经解码行地址XADD供应到行解码器108，将经解码列地址YADD供应到列解码器110。地址解码器104还可供应经解码组地址BADD，其可指示存储器阵列118中含有经解码行地址XADD和列地址YADD的组。C/A终端可供应有命令。命令的实例包含用于控制各种操作的定时的定时命令、用于存取存储器的存取命令，例如用于执行读取操作的读取命令和用于执行写入操作的写入命令，以及其它命令和操作。存取命令可与一或多个行地址XADD、列地址YADD及组地址BADD相关联，以指示要存取的存储器单元。
命令可作为内部命令信号通过命令/地址输入电路102提供到命令解码器106。命令解码器106包含用于对内部命令信号进行解码以产生用于执行操作的各种内部信号和命令的电路。例如，命令解码器106可提供用于选择字线的行命令信号和用于选择位线的列命令信号。
装置100可接收存取命令，所述存取命令是读取命令。当接收到读取命令且组地址、行地址和列地址及时地供应有读取命令时，从存储器阵列118中对应于行地址和列地址的存储器单元读取读取数据。读取命令由命令解码器106接收，所述命令解码器106提供内部命令，使得来自存储器阵列118的读取数据被提供给读取/写入放大器120。读取数据通过输入/输出电路122输出到数据终端DQ之外。
装置100可接收存取命令，所述存取命令是写入命令。当接收到写入命令且组地址、行地址和列地址及时地供应有写入命令时，将供应给数据终端DQ的写入数据写入到存储器阵列118中对应于行地址和列地址的存储器单元。写入命令由命令解码器106接收，所述命令解码器106提供内部命令，使得写入数据由输入/输出电路122中的数据接收器接收。写入时钟还可提供给外部时钟终端，用于对输入/输出电路122的数据接收器接收写入数据进行定时。写入数据通过输入/输出电路122供应到读取/写入放大器120，并由读取/写入放大器120供应到存储器阵列118以写入存储器单元MC中。
装置100还可接收使其实行一或多个刷新操作作为自刷新模式的部分的命令。装置100可以周期性地处于刷新模式。因此，每当存储器装置处于刷新模式中时，可周期性地执行刷新操作。在一些实施例中，刷新模式命令可由外部发布到存储器装置100。在一些实施例中，刷新模式命令可由装置的组件周期性地产生。在一些实施例中，当外部信号指示刷新模式进入命令时，也可激活刷新信号AREF。刷新信号AREF可以是在命令解码器106接收指示进入自刷新模式的信号时激活的脉冲信号。刷新信号AREF可在命令输入之后立即激活，并且之后可以在所要内部定时循环地激活。刷新信号AREF可用于控制在刷新模式期间刷新操作的定时。自刷新退出命令可使刷新信号AREF的自动激活停止，并且可使装置100返回空闲状态和/或恢复其它操作。
刷新信号AREF被供应给刷新控制电路116。刷新控制电路116将刷新行地址RXADD供应到行解码器108，行解码器108可刷新由刷新行地址RXADD指示的一或多个字线WL。在一些实施例中，刷新地址RXADD可表示单个字线。在一些实施例中，刷新地址RXADD可表示多个字线，这些字线可通过行解码器108依序或同时刷新。在一些实施例中，由刷新地址RXADD表示的字线的数目对于不同刷新地址来说可为不同的。刷新控制电路116可控制刷新操作的定时，并且可产生和提供刷新地址RXADD。刷新控制电路116可以受控制以改变刷新地址RXADD的详细信息(例如，刷新地址如何计算、刷新地址的定时、由地址表示的字线的数目)，或者可基于内部逻辑操作。
刷新控制电路116可选择性地输出目标刷新地址(例如，其基于侵略者指定一或多个受害者地址)或自动刷新地址(例如，来自一系列自动刷新地址)作为刷新地址RXADD。基于刷新地址RXADD的类型，行解码器108可执行目标刷新或自动刷新操作。自动刷新地址可来自基于刷新信号AREF的激活而提供的一系列地址。刷新控制电路116可以通过AREF确定的速率循环一系列自动刷新地址。在一些实施例中，自动刷新操作可大体上以某一定时进行，使得一系列自动刷新地址循环，使得预期在给定字线的自动刷新操作之间的时间没有信息降级。换句话说，可执行自动刷新操作，使得每一字线以快于预期的信息衰减速率的速率刷新。
如本文中所使用，信号的激活可以指信号波形中电路作出响应的任何部分。例如，如果电路对上升边沿作出响应，那么从低电平切换到高电平的信号可为激活。激活的一个实例类型是脉冲，其中信号在一段时间内从低电平切换到高电平，并且接着回到低电平。这可触发对上升边沿、下降边沿和/或处于高逻辑电平的信号作出响应的电路。
刷新控制电路116还可确定目标刷新地址，所述目标刷新地址是需要基于存储器阵列118中的附近地址(例如，对应于侵略者行的侵略者地址)的存取模式进行更新(例如，对应于受害者行的受害者地址)的地址。刷新控制电路116可使用装置100的一或多个信号计算目标刷新地址RXADD。例如，刷新地址RXADD可以基于由地址解码器提供的行地址XADD来计算。
在一些实施例中，刷新控制电路116可对地址解码器104沿着行地址总线提供的行地址XADD的当前值进行取样，并基于所取样地址中的一或多个确定目标刷新地址。所取样地址可以存储在刷新控制电路的数据存储单元中。当行地址XADD进行取样时，它可以与存储在数据存储单元中的地址比较。在一些实施例中，侵略者地址可以基于所取样和/或所存储地址而确定。例如，所取样地址和所存储地址之间的比较可用于更新与所存储地址相关联的计数值(例如，存取计数)，并且侵略者地址可以基于计数值计算。接着，可基于侵略者地址使用刷新地址RXADD。
尽管本公开大体上是指确定侵略者和受害者字线和地址，但是应理解，如本文中所使用，侵略者字线不一定需要使相邻字线中的数据降级，且受害者字线不一定需要经受此类降级。刷新控制电路116可使用一些准则来判断地址是不是侵略者地址，这可以捕获潜在的侵略者地址，而不是决定性地确定哪些地址正在导致附近受害者中的数据降级。例如，刷新控制电路116可基于对地址的存取模式来确定潜在的侵略者地址，并且此准则可能会包含不是侵略者的一些地址，并且会遗漏是侵略者的一些地址。类似受害者地址可以基于哪些字线预期由侵略者实现而确定，而不是决定性地确定哪些字线正在经受增加的数据衰减速率。
可基于刷新信号AREF的定时向刷新地址RXADD提供一定时。在刷新模式的周期性刷新操作期间，刷新控制电路116可具有对应于AREF的定时的时隙，并且可在每一时隙期间提供一或多个刷新地址RXADD。在一些实施例中，目标刷新地址可以在原本已指派给自动刷新地址的(例如，“窃取”)时隙中发布。在一些实施例中，特定时隙可以保留用于目标刷新地址，并且刷新控制电路116可确定是提供目标刷新地址，还是在所述时隙期间不提供地址，还是在所述时隙期间实际上提供自动刷新地址。
刷新控制电路116可使用多种方法来确定目标刷新操作的定时。刷新控制电路116在刷新模式期间可具有周期性目标刷新操作，其中刷新控制电路116基于周期性计划执行自动刷新操作和目标刷新操作(例如，通过提供目标刷新地址作为刷新地址RXADD)。例如，在进入刷新模式之后，刷新控制电路116可执行特定数目个自动刷新操作，并且接着执行(例如，窃取)特定数目个目标刷新操作。
刷新控制电路116还可执行所请求目标刷新操作或紧急目标刷新操作，这可基于针对与刷新控制电路116相关联的组的存取模式。装置100可接收为刷新管理命令的命令(例如，可在命令/地址终端C/A处接收请求管理命令)。命令解码器电路106可基于刷新管理命令提供刷新管理信号RFM。在一些实施例中，刷新管理命令可以是信号RFM，它可以直接传递到刷新控制电路116。响应于RFM信号的激活，刷新控制电路116可指示应该执行紧急目标刷新操作。
这些紧急目标刷新操作可在刷新周期之外发生。例如，对组的高存取速率可指示攻击正在发生，且刷新控制电路116可对存取命令进行计数并在计数超过阈值时执行紧急目标刷新操作。当紧急目标刷新操作的数目增加时，刷新控制电路116可减少下一刷新模式期间周期性目标刷新操作的数目。应理解，在周期性和紧急目标刷新操作期间的更新字线的过程可大体上相同，差别一般是在于执行刷新的定时。
电源终端供应有电源电势VDD和VSS。电源电势VDD和VSS被供应给内部电压产生器电路124。内部电压产生器电路124基于被供应给电源终端的电源电势VDD和VSS而产生各种内部电势VPP、VOD、VARY、VPERI等等。内部电势VPP主要用于行解码器108，内部电势VOD和VARY主要用于存储器阵列118中包含的感测放大器SAMP，且内部电势VPERI用于许多外围电路块。
电源终端还供应有电源电势VDDQ和VSSQ。电源电势VDDQ和VSSQ被供应给输入/输出电路122。在本公开的实施例中，被供应给电源终端的电源电势VDDQ和VSSQ可以是与被供应给电源终端的电源电势VDD和VSS相同的电势。在本公开的另一实施例中，被供应给电源终端的电源电势VDDQ和VSSQ可以是与被供应给电源终端的电源电势VDD和VSS不同的电势。被供应给电源终端的电源电势VDDQ和VSSQ用于输入/输出电路122，使得由输入/输出电路122产生的电源噪声不会传播到其它电路块。
图2是根据本公开的实施例的刷新控制电路的框图。在一些实施例中，刷新控制电路216可包含在图1的刷新控制电路116中。示出刷新控制电路216的特定内部组件和信号以说明刷新控制电路216的操作。虚线218示出为表示在某些实施例中，每一个组件(例如，刷新控制电路216和行解码器208)可对应于特定存储器组，且这些组件可以针对每一个存储器组重复。因此，可存在多个刷新控制电路216和行解码器208。出于简洁起见，将只描述单个组的组件。
DRAM接口226可向地址刷新控制电路216和行解码器208提供一或多个信号。刷新控制电路216可包含样本定时电路230、侵略者检测器电路232、行锤击刷新(RHR)状态控制电路236和刷新地址产生器234。DRAM接口226可提供一或多个控制信号，例如刷新信号AREF、激活和预充电信号ACT/Pre及行地址XADD。当与刷新控制电路216相关联的组处于刷新模式中时，刷新控制电路216基于刷新信号AREF向刷新地址RXADD提供定时。刷新控制电路还可基于针对存储器的组的存取模式而提供指示紧急目标刷新的刷新地址RXADD(和其它信号)。
在图2的实例实施例中，侵略者检测器电路232可响应于由样本定时电路230提供的任选的取样信号ArmSample的激活而对当前行地址XADD进行取样。侵略者检测器电路232可耦合到所有沿着行地址总线发送的行地址XADD，但是在存在取样信号ArmSample的激活时只能接收(例如，处理、注意)行地址XADD的当前值。在其它实例实施例中，可能并不使用取样。
接收到的行地址(所取样地址或所有地址)可以存储在侵略者电路232中和/或与先前存储的地址比较。侵略者检测器电路232可基于当前行地址XADD和/或先前存储的行地址而提供匹配地址HitXADD。RHR状态控制电路236可提供信号RHR，指示应该进行行锤击刷新(例如，对应于所识别侵略者行的受害者行的刷新)。RHR状态控制电路236还可提供内部刷新信号IREF，指示应该进行自动刷新。
响应于RHR或IREF的激活，刷新地址产生器234可提供刷新地址RXADD，刷新地址RXADD可以是自动刷新地址，也可以是对应于与匹配地址HitXADD对应的侵略者行的受害者行的一或多个受害者地址。RHR状态控制电路236可响应于刷新信号AREF而提供RHR和IREF的一组激活。行解码器208可响应于刷新地址RXADD和行锤击刷新信号RHR而执行刷新操作。行解码器208可基于刷新地址RXADD和内部刷新信号IREF而执行自动刷新操作。
DRAM接口226可表示向组的组件提供信号的一或多个组件。在一些实施例中，DRAM接口226可表示耦合到半导体存储器装置(例如，图1的装置100)的存储器控制器。在一些实施例中，DRAM接口226可表示组件，例如图1的命令地址输入电路102、地址解码器104和/或命令解码器106。DRAM接口226可提供行地址XADD、刷新信号AREF和存取信号，如激活信号ACT和预充电信号Pre。尽管图2中未展示，但是DRAM接口226还可提供组地址BADD，组地址BADD可指示所存取的行地址XADD位于哪个组。组地址BADD可激活与由组地址BADD指示的组相关联的特定刷新控制电路216。DRAM接口还可通过提供刷新信号AREF的激活来使刷新控制电路处于刷新模式。刷新信号AREF可以是在刷新模式期间提供的周期性信号，它可指示刷新操作的定时。作为存取操作的部分，可大体上提供存取信号ACT和Pre以及行地址XADD。可以提供激活信号ACT以激活存储器的给定组。可以提供预充电信号Pre，以对存储器的给定组进行预充电。行地址XADD可以是包含多个位(其可以依序或并行传输)的信号，并且可对应于所激活存储器组的特定行。
在图2的实例实施例中，刷新控制电路216使用取样来监测沿着行地址总线提供的行地址XADD的一部分。因此，刷新控制电路216可对行地址总线上的行地址XADD的当前值进行取样，而不是对每个行地址都作出响应，并且可基于所取样行地址确定哪些地址是侵略者。刷新控制电路216的取样定时可受提供取样信号ArmSample的样本定时电路230控制。样本定时电路230可提供取样信号ArmSample的激活，并且信号ArmSample的每一激活可指示应该对行地址的当前值进行取样。ArmSample的激活可以是‘脉冲’，其中ArmSample升高到高逻辑电平，并且接着返回到低逻辑电平。信号ArmSample的激活可具有周期性定时、随机定时、半随机定时、伪随机定时或其组合。在一些实施例中，信号ArmSample的定时可部分地基于一或多个其它信号，例如存取信号ACT/Pre。在其它实施例中，可能并不使用取样，并且侵略者检测器电路232可接收沿着行地址总线的行地址XADD的每个值。在此类实施例中，可以省略样本定时电路230和取样信号ArmSample。
侵略者检测器电路232可从DRAM接口226接收行地址XADD并从样本定时电路230接收信号ArmSample。行地址总线上的行地址XADD可在DRAM接口226将存取操作(例如，读取和写入操作)导向存储器单元阵列(例如，图1的存储器单元阵列118)的不同行时改变。每当侵略者检测器电路232接收到信号ArmSample的激活(例如，脉冲)时，侵略者检测器电路232可对XADD的当前值进行取样。
侵略者检测器电路232可基于所取样行地址中的一或多个而确定侵略者地址，并且接着可提供所确定的侵略者地址作为匹配地址HitXADD。侵略者检测器电路232可包含可用于存储所取样行地址的数据存储单元(例如，数个寄存器)。在一些实例实施例中，当侵略者检测器电路232(例如，响应于ArmSample的激活)对行地址XADD的新值进行取样时，它可以比较所取样行地址与存储在数据存储单元中的地址。如果所取样地址和所存储地址中的一个之间存在匹配，那么侵略者检测器电路232可提供匹配信号Match。在一些实例实施例中，匹配地址HitXADD可以是存储在侵略者检测器电路232中的与所取样地址XADD匹配最频繁的一个地址。例如，侵略者检测器电路232可对接收每个地址XADD的次数进行计数，并将接收次数最多的地址提供作为匹配地址HitXADD。
作为刷新模式的部分，存储器装置可实行一系列刷新操作，以便周期性地刷新存储器装置的各行。RHR状态控制电路236可确定给定刷新操作是自动刷新操作还是目标刷新操作。可以产生RHR信号，以便指示装置应该刷新特定目标行(例如，受害者行)，而不是一系列自动刷新地址中的地址。RHR状态控制电路236还可提供内部刷新信号IREF，内部刷新信号IREF可指示应该进行自动刷新操作。在一些实施例中，可以产生信号RHR和IREF，使得它们不是同时在作用中(例如，不是同时均处于高逻辑电平)。在一些实施例中，可以针对每个刷新操作激活IREF，并且可执行自动刷新操作，除非RHR同样在作用中，在此情况下实际上执行目标刷新操作。RHR状态控制电路可响应于刷新信号AREF的一或多个激活而执行一系列自动刷新操作和目标刷新操作。
在一些实施例中，刷新控制电路216可响应于刷新信号AREF的每一激活而执行多个刷新操作。例如，每当接收到刷新信号AREF时，刷新控制电路216可通过提供K个不同刷新地址RXADD来执行K个不同刷新操作。每一刷新操作可被称作‘泵(pump)’。K个不同刷新操作中的每一个可以是自动刷新操作或目标刷新操作。在一些实施例中，响应于刷新信号AREF的激活，在每一组泵中目标和自动刷新操作的数目可以是恒定的。在一些实施例中，它可以发生变化。
刷新地址产生器234可接收行锤击刷新信号RHR和匹配地址HitXADD。匹配地址HitXADD可表示侵略者行。刷新地址产生器234可基于匹配地址HitXADD而确定一或多个受害者行的位置，并在信号RHR指示目标刷新操作时将它们提供为刷新地址RXADD。在一些实施例中，受害者行可包含物理邻近侵略者行的行(例如，HitXADD+1和HitXADD-1)。在一些实施例中，受害者行还可包含物理邻近侵略者行的物理邻近行的行(例如，HitXADD+2和HitXADD-2)。可在其它实例中使用受害者行和所识别侵略者行之间的其它关系。例如，还可刷新+/-3、+/-4和/或其它行。
刷新地址产生器234可基于行锤击刷新信号RHR而确定刷新地址RXADD的值。在一些实施例中，当信号RHR不在作用中时，刷新地址产生器234可提供一系列自动刷新地址中的一个。当信号RHR在作用中时，刷新地址产生器234可提供目标刷新地址作为刷新地址RXADD，例如受害者地址。在一些实施例中，刷新地址产生器234可对信号RHR的激活进行计数，并且相比于更远离侵略者地址的受害者行(例如，HitXADD+/-2)，可以更频繁地提供更接近的受害者行(例如，HitXADD+/-1)。
行解码器208可基于所接收信号和地址对存储器阵列(未展示)执行一或多个操作。例如，响应于激活信号ACT和行地址XADD(且IREF和RHR处于低逻辑电平)，行解码器208可引导对指定行地址XADD的一或多个存取操作(例如，读取操作)。响应于RHR信号在作用中，行解码器208可刷新刷新地址RXADD。
刷新控制电路216接收刷新管理信号RFM，刷新管理信号RFM可基于对与刷新控制电路216相关联的组执行的存取操作而提供给存储器装置(例如，图1的装置100)。响应于信号RFM，RHR状态控制电路236可执行目标刷新操作，即使装置原本不在执行刷新操作也如此。
因此，RHR状态控制电路236可指示作为周期性序列的部分应该执行目标刷新操作，并且还可指示响应于信号RFM的激活应该执行目标刷新操作。作为刷新操作周期性序列的部分执行的目标刷新操作一般可被称作‘周期性目标刷新操作’，以便与响应于信号RFM而执行的目标刷新操作区分，目标刷新操作一般可被称作‘所请求目标刷新操作’或‘紧急目标刷新操作’。应理解，实际执行周期性目标刷新操作和所请求目标刷新操作的方法可大体相同(例如，基于匹配地址HitXADD更新受害者字线)，术语不同意在区分特定目标刷新操作的原因。
存储器控制器可监测提供给存储器的给定组的存取命令。存储器控制器可包含刷新管理(RFM)逻辑电路，所述RFM逻辑电路可包含计数值。存储在RFM逻辑电路中的计数值可以是滚动积累ACT(RAA)计数。控制器可包含用于存储器装置的每个组的单独计数值RAA，并且可分别比较每个计数值RAA与阈值，以确定信号RFM(或刷新管理命令)是否应该提供给与所述计数值RAA相关联的组。RAA计数可与阈值比较，所述阈值是RAA初始管理阈值(RAAIMT)。阈值RAAIMT的值可以是可配置值。
可以基于计数RAA与阈值RAAIMT的比较，将信号RFM提供给存储器装置。例如，在计数RAA响应于ACT的每一激活而增加的实施例中，控制器可确定计数RAA是否大于阈值RAAIMT。在此类实施例中，如果计数RAA大于RAAIMT，那么信号RFM提供给刷新控制电路216。当提供信号RFM时，计数RAA的值可改变。例如，如果计数RAA响应于ACT而增加(例如，递增)，那么响应于提供信号RFM，计数RAA可以减少。在一些实施例中，计数RAA可以减少阈值RAAINT的值。在一些实施例中，计数值RAA可具有最小值(例如，0)，计数值RAA无法减少到最小值以下，即使RAA减少RAAINT的值正常会低于最小值也如此。
RHR状态控制电路236可接收刷新信号AREF和信号RFM，并提供行锤击刷新信号RHR和内部刷新信号IREF。刷新信号AREF可以周期性地产生，并且可用于控制刷新操作的定时。信号RHR和IREF可分别用于控制存储器是执行目标刷新操作还是执行自动刷新操作。例如，响应于信号AREF的每一激活，RHR状态控制电路236可提供内部刷新信号IREF的数个激活。响应于IREF的每一激活(只要信号RHR不在作用中)，可执行自动刷新操作。RHR状态控制电路236可通过在对IREF的激活的特定数目进行计数之后提供信号RHR的数个激活来执行周期性目标刷新操作。换句话说，利用基于AREF的定时，RHR状态控制电路236可指示存储器应该提供第一数目个自动刷新操作，接着提供第二数目个自动刷新操作，接着再次提供第一数目个自动刷新操作等等。例如，RHR状态控制电路236可指示应该执行8个自动刷新操作(例如，通过提供IREF八次)，接着可指示应该执行4个目标刷新操作(例如，通过提供IREF以及RHR四次)，并接着重复所述循环，只要存储器装置处于刷新模式中即可。可在其它实例中使用其它数目个自动刷新和目标刷新操作。因此，存储器的正常操作可包含期间存储器执行某一数目个存取操作(例如，由于外部命令)的时间段以及随后处于正执行一系列自动和目标刷新操作的刷新模式中(例如，在提供AREF时)的时间段。
响应于接收到信号RFM，RHR状态控制电路236可指示应该执行一或多个紧急目标刷新操作。在一些实施例中，在接收到信号RFM之后，RHR状态控制电路236可执行紧急目标刷新操作，即使原本不在执行刷新操作也如此。例如，在接收到信号RFM之后，即使存储器装置当前不处于刷新模式中，刷新控制电路216也可发布信号IREF和RHR，指示应该执行目标刷新操作。在一些实施例中，在存储器执行紧急目标刷新时存取操作可能会‘搁置’，并且存取操作接着可恢复。在一些实施例中，RHR状态控制可指示应该执行多个目标刷新操作(例如，通过多次提供信号RHR和IREF)。例如，响应于信号RFM的每一激活，RHR状态控制电路236可指示应该执行两个紧急目标刷新操作。在其它实例中，响应于RFM的每一激活可执行其它数目个紧急目标刷新操作。
刷新控制电路216可包含跳过逻辑电路239，跳过逻辑电路239可接收信号RFM和REF_IP并基于这两个信号提供信号Skip。信号Skip可用于指示RHR状态控制电路236应该跳过下一周期性目标刷新操作(例如，因为在当前刷新模式之前紧急目标刷新已经执行足够的目标刷新)。在一些实施例中，信号Skip可使RHR状态控制电路236在下一刷新周期(例如，存在刷新模式的下一时间段)中跳过所有周期性目标刷新操作。在一些实施例中，当作为每一刷新周期的部分，存储器周期性地执行多个目标刷新操作时，信号Skip可使RHR状态控制电路236仅跳过周期性目标刷新操作的一部分。例如，由于信号Skip激活，可以仅跳过一个周期性目标刷新操作。在其它实例实施例中，可以跳过其它数目个周期性目标刷新操作。
当RHR状态控制电路236接收信号Skip时，它可跳过(例如，不执行)下一周期性目标刷新操作。在一些实施例中，RHR状态控制电路236可通过不执行任何种类的刷新操作来跳过周期性目标刷新操作。在一些实施例中，RHR状态控制电路236可通过实际上执行自动刷新操作(例如，通过仅提供信号IREF)来跳过周期性目标刷新操作。当跳过周期性目标刷新操作时，RHR状态控制电路236可提供指示周期性目标刷新操作已跳过的信号REF_IP的激活。REF_IP的激活可以是信号的脉冲，其中信号在一段时间内从非作用电平变成作用电平，并且接着返回到非作用电平。
跳过逻辑电路239可基于对紧急目标刷新操作的数目的计数而提供信号Skip。跳过逻辑电路239可对信号RFM的激活的数目进行计数，并比较所述计数与阈值。例如，每当信号RFM激活时，跳过逻辑电路239中的计数值N可以增加(例如，逐一递增)。每当计数值N改变时，它可以与阈值N_th比较。当计数值N符合或超过阈值N_th时，可以提供信号Skip。信号Skip可继续在作用电平下提供，直到RHR状态控制电路236对信号Skip作出响应(例如，通过跳过下一周期性目标刷新操作)为止。响应于RHR状态控制电路236跳过周期性目标刷新操作(例如，当RHR状态控制电路236提供信号REF_IP时)，跳过逻辑电路239可在不同于值N响应于信号RFM而改变的方向的方向上改变计数N。例如，响应于周期性目标刷新操作被跳过(例如，响应于信号REF_IP)，计数值N可以减少。在一些实施例中，计数值N可以减少阈值N_th的值。在一些实施例中，计数值N可以重置为初始值(例如，0)。
阈值N_th的值可基于作为每一周期性目标刷新循环的部分执行的目标刷新操作的数目和响应于信号RFM的每一激活而执行的目标刷新操作的数目。例如，阈值N_th的值可以设置为每周期性目标刷新循环执行的目标刷新操作的数目(I)与响应于信号RFM的每一激活而执行的目标刷新操作的数目(J)的比的倍数。在一个实例实施例中，N_th的值可给定为N_th＝2*I/J。N_th的值可以是可编程的，例如，它可以由存储器的修整熔丝(trim fuse)设置。
在一些实施例中，跳过逻辑239可分别控制不同类型的受害者字线上的目标刷新操作的跳过操作。例如，跳过逻辑239可包含第一阈值N_th1，当计数N高于阈值N_th1时，跳过逻辑电路239可提供使+/-1(例如，邻近)受害者字线上的下一周期性目标刷新操作被跳过的信号。跳过逻辑239还可包含第二阈值N_th2，当计数N高于第二阈值N_th2时，跳过逻辑电路239可提供使+/-2受害者字线上的下一周期性目标刷新操作被跳过的信号。
图3A到3B是根据本公开的实施例的刷新控制电路的操作的时序图。时序图300a和300b示出对刷新管理信号RFM进行计数以便确定何时跳过下一周期性目标刷新操作的刷新控制电路(例如，图1的116和/或图2的216)的操作。图3A到3B示出跳过逻辑电路(例如，图2的239)的操作的不同实施例。具体地说，图3A示出在跳过周期性目标刷新操作之后计数值N减少阈值N_th(在图3A的实例中，它是2)的实施例。例如，每当提供信号REF_IP时，计数值N可以减少N_th。图3B示出在跳过周期性目标刷新操作之后计数值N重置为初始值(在此情况下，0)的实施例。例如，每当提供信号REF_IP时，值N可以重置为0。
图3A和3B均示出存储器组的相同存取模式。时序图300a-b的第一排示出存储器组存取的相对速率。可以沿着x轴表示时间，从初始时间t0开始。标记为‘严重攻击’的时间段(例如，t0到t1和t3到t4)表示期间存储器组正在接收极高速率的存取命令的时段，这可表示它正在经受恶意攻击，例如行锤击攻击。标记为‘轻攻击’的时间段(例如，t1到t2)表示期间存储器组正在接收高速率的存取命令的时段，它可能是恶意攻击的一部分，但是轻攻击期间的存取速率小于在严重攻击期间的速率。标记为‘无攻击’的时间段(例如，t4到t5)指示存储器正在接收正常速率的存取命令。
时序图300a-b的第二排示出由存储器连同刷新管理信号RFM执行的刷新操作以及刷新操作之间的存取。出于清楚起见，图3A到3B的时序图示出简化的周期性刷新模式，其中每一刷新模式包含单个自动刷新操作和用于单个目标刷新操作的机会。应理解，在其它实例实施例中可以使用其它数目个刷新操作。
时序图300a-b的第三排示出跳过逻辑电路(例如，图2的239)中的计数值N。为了突显计数值N在周期性目标刷新操作被跳过时如何改变的表现，仅示出每次存储器执行周期性自动和目标刷新操作时的计数值。每当示出计数值N时，计数值N示出为一对值，即就在执行周期性刷新操作之前的计数N的值和紧跟在周期性刷新操作示出之后的值。示出指向数字以指示周期性目标刷新操作的跳过次数的箭头。
在初始时间t0，计数值(未示出)可以处于就在t0被跳过之后的周期性目标刷新操作后的0。在图3A和3B中示出的两个实施例的情况下，阈值N_th设置为值2。在时间t2之后，存在其中在时间t3之前未示出存储器操作的空隙。开始于t3，类似于初始时间t0，计数值是就在t3被跳过之后的目标刷新操作后的0。
图3A示出其中每当周期性目标刷新操作被跳过时计数值N减少阈值N_th的值的实施例的时序图300a，阈值N_th的值在此实例实施例中是2。在t0之后，两次发布信号RFM，接着存在周期性刷新操作。在所述周期性刷新操作中，跳过目标刷新操作，且计数N减少到0。接着，存在另外四个RFM信号，且计数增加到4。当下一周期性目标刷新操作被跳过时，计数N下降到2。接着，存在另外三个RFM信号，这使得计数N升高到5。在下一周期性目标刷新操作之后(例如，因为N＝5>＝N_th＝2)，计数减少到3。
在图3A的实施例中，周期性目标刷新操作可继续跳过，即使在RFM信号没有发布时也如此。往前跳到时间t4，当无攻击时段开始时，在周期性目标刷新操作被跳过之后，计数值N处于4。不提供信号RFM，因此当下一周期性刷新操作开始时，计数N保持为值4。因为计数N的值仍然符合或超过阈值N_th的值，所以周期性目标刷新操作被跳过。因此，在图3A的实施例中，周期性目标刷新操作仍然可被跳过，即使在存储器的存取速率低到足以信号RFM不被提供时也如此。
图3B示出每当周期性目标刷新操作被跳过时计数值N重置为最小值(例如，0)的实施例。开始于初始时间t0，如在信号RFM的两个激活之后可以看到，计数值N是2。在周期性目标刷新操作被跳过之后，计数值N重置为0。接着，存在信号RFM的四个激活，并且因此计数值是N。在下一周期性目标刷新操作被跳过之后，计数值N再次重置为0。重置N的值可有助于确保仅在刷新操作时段之间提供信号RFM时(例如，当存储器组以高速率接收存取命令时)跳过周期性目标刷新操作。可以看到，相比于图3A的实施例，在图3B的实施例中，在无攻击时段于时间t4开始之后，没有目标刷新操作被跳过。
图4是根据本公开的实施例的跳过逻辑电路的示意图。在一些实施例中，跳过逻辑电路400可包含在图2的跳过逻辑电路239中。实例跳过逻辑电路400可具有图3B的时序图300b中所示的特性，并且可在每当周期性刷新操作被跳过时重置计数值N。
跳过逻辑电路400包含计数器电路444，计数器电路444存储并管理计数N的值。在图4的实施例中，计数器电路444还管理计数N与阈值N_th的比较，阈值N_th是基于来自修整熔丝的信号tmfz(例如，如在存储器装置的熔丝阵列中所设置的)而设置的。在其它实施例中，可使用单独的比较器电路。当计数值N符合或超过阈值N_th时，计数器电路444在作用电平(例如，高逻辑电平)下信号Flag。信号Flag可继续在作用电平下提供，直到计数值N低于阈值N_th为止(例如，直到计数值重置后为止)。
计数器电路444的时钟终端耦合到刷新管理信号RFM。每当接收到信号RFM的激活(例如，RFM的上升边沿)时，计数器电路444可使N的值递增。每当计数值改变时，计数器电路444可比较计数值N与阈值N_th。计数器电路的重置终端耦合到重置信号rst_n。当计数器电路444接收信号rst_n(例如，信号rst_n处于低逻辑电平)的激活时，计数值N可以重置为初始值(例如，0)。在一些实施例中，阈值可通过设置计数值N可以具有的最大值并接着在计数超过最大值(例如，溢出)时将信号Flag设置为作用电平来设置。因此，信号tmfz可用于将N的最大值设置为N_th-1。
重置信号rst_n可基于信号Skip的状态。信号Skip可通过延迟电路442耦合到反相器电路443。因此，在第一时间，信号skip可从低逻辑电平上升到高逻辑电平(例如，当计数值N符合或超过阈值N_th时)。在第一时间之后的第二时间，信号rst_n可从高逻辑电平变成低逻辑电平。这反过来又可使计数值重置，并使信号Flag下降到低逻辑电平。
跳过逻辑电路400包含锁存电路452，锁存电路452可存储并提供跳过信号Skip的值。锁存电路452可用于确保信号Skip保持在作用电平(例如，高逻辑电平)，直到下一周期性目标刷新操作被跳过后为止。如图4的实例的电路中所示，锁存电路452可包含一对交叉耦合的或非门。第一或非门具有耦合到信号Flag的第一输入终端和耦合到信号Skip的第二输入终端。第一或非门具有耦合到第二或非门的第一输入终端的输入终端，第二或非门具有耦合到信号REF_IP的下降边沿检测器的第二输入终端(如本文中所描述)。第二或非门的输出是信号Skip。锁存电路452具有耦合到信号Flag的数据终端。当在作用电平下接收信号Flag时，保存在锁存电路452中的信号Skip设置为作用电平。锁存电路452具有耦合到或非门450(其响应于信号REF_IP的下降边沿而在高逻辑电平下提供信号)的输出的重置终端。当重置终端上的信号在高逻辑电平下接收时，信号Skip变成低逻辑电平。
跳过逻辑电路400接收信号REF_IP，信号REF_IP指示周期性目标刷新操作已被跳过。信号REF_IP通过反相器446、延迟电路448和或非门450耦合到锁存电路452的重置终端，或非门450充当信号REF_IP的下降边沿检测器。或非门450的一个输入终端耦合到信号REF_IP。或非门450的其它输入终端通过反相器电路446和延迟电路448耦合到信号REF_IP。因此，当信号REF_IP从作用电平下降到非作用电平(例如，从高逻辑电平下降到低逻辑电平)时，或非门450可在高逻辑电平下提供信号，这可重置锁存电路452，使得信号Skip在低逻辑电平下提供。
图5是根据本公开的实施例的跳过逻辑电路的信号的时序图。时序图500中所示的信号可示出可供跳过逻辑电路(例如，图4的跳过逻辑电路400)使用的信号的实例，每当周期性目标刷新操作被跳过时，跳过逻辑电路重置计数N。时序图500示出随时间推移的各种信号，其中时间沿着x轴从左到右延伸。每一个信号示出为单独的迹线，其中低逻辑电平示出为y轴上的第一电平，高逻辑电平示出为y轴中高于第一电平的第二电平(除了示出为数值的计数值N之外)。
第一迹线示出刷新管理信号RFM，它由存储器的控制器基于存储器的存取速率而提供。第二迹线示出信号REF_IP，它用于指示周期性目标刷新操作已被跳过。第三迹线示出随时间推移的计数值N。第四迹线示出信号Flag，它可由计数器电路(例如，图4的444)提供。第五迹线示出信号Skip，它可由跳过逻辑电路(例如，图2的239)提供。
在初始时间t0之前，计数N的值是0，信号REF_IP、Flag和Skip全部处于低逻辑电平。在t0，接收到信号RFM的激活。这可指示控制器已对针对组的特定数目个存取命令进行计数。响应于RFM的激活(例如，响应于RFM的上升边沿)，计数值N逐一增加到值1。在第一时间t1，接收到信号RFM的第二激活。这可使值N升高到2，在此实例实施例中，2是阈值N_th。
因为N的值现在等于或大于N_th，所以信号Flag升高到高逻辑电平，这反过来又使信号Skip升高到高逻辑电平。信号skip上升到高逻辑电平可又使计数值N重置为初始值(例如，0)。这可使信号Flag下降到低逻辑电平。信号Skip可被提供给RHR状态控制电路，指示下一周期性目标刷新操作应该跳过。在第二时间t2，提供信号REF_IP，指示存储器装置已执行周期性刷新操作，且周期性目标刷新操作已经跳过。在第三时间t3，响应于信号REF_IP的下降边沿且信号Flag不再处于高逻辑电平，信号Skip降回到低逻辑电平。
图6是根据本公开的实施例的动态目标刷新窃取的方法的流程图。在一些实例实施例中，方法600可由图1的装置100实施。
方法600可包含描述在存储器的组处接收刷新管理信号的框610。刷新管理信号可基于针对存储器的特定组的存取命令。存取命令可以是与(例如)从组的一或多个字线读取数据或将数据写入到组的一或多个字线相关联的存取命令。存取命令可由控制器(例如，图2的接口226)提供。存储器组可包含其中发送和接收存取命令的存取时段以及其中执行一或多个刷新操作的刷新模式时段。存取时段和刷新模式的模式可以重复。
刷新管理信号可基于响应于存取命令的第一计数，并比较第一计数与阈值。控制器可包含第一计数值(例如，RAA)。在一些实施例中，每当存取命令被提供给存储器的特定组时，第一计数值就可以增加(例如，增加一)。第一计数值可以与第一阈值(例如，RAAIMT)比较，并且可确定第一计数RAA是否大于或等于第一阈值RAAIMT。刷新管理信号(例如，RFM)可以在计数大于第一阈值时提供。
框610可后跟着框620，框620描述响应于刷新管理信号而改变计数并比较所述计数与阈值。刷新控制电路可包含管理计数值(例如，N)的跳过逻辑电路(例如，239)。在一些实施例中，响应于每一刷新管理信号(例如，RFM)，计数值N可以增加。计数值可以与阈值(例如，N_th)比较，以确定计数值是否大于或等于第二阈值N_th。
框620可后跟着框630，框630描述周期性地对存储器组执行目标刷新操作。存储器组可处于刷新模式，其中执行周期性刷新操作。接口可通过提供刷新信号(例如，AREF)来使存储器组处于刷新模式。在执行刷新操作时，一些刷新操作可以是自动刷新操作，一些刷新操作可以是目标刷新操作。存储器组可在一段时间内接收存取命令，接着在一段时间内处于刷新模式，然后可以重复此操作。
框630可后跟着框640，框640描述基于第二计数与第二阈值的比较而跳过周期性目标刷新操作中的下一周期性目标刷新操作。在一些实施例中，当第二计数大于或等于第二阈值时，下一周期性目标刷新操作可被跳过。在一些实施例中，在跳过下一周期性目标刷新操作之后，计数值N可以减少。例如，计数值N可以减少阈值N_th。在另一实例中，计数值N可以通过将N的值重置为初始值(例如，0)来减少。
当然，应了解，本文所描述的实例、实施例或过程中的任一个可与一或多个其它实例、实施例和/或过程组合或分开和/或在根据本发明系统、装置和方法的单独装置或装置部分当中执行。
最后，上文的论述仅旨在说明本发明系统，且不应解释为将所附权利要求书限于任何特定实施例或实施例群组。因此，虽然已参看示范性实施例详细描述了本发明系统，但是还应了解，在不脱离如在所附权利要求书中阐述的本发明系统的更广和既定精神和范围的情况下，所属领域的技术人员可设计许多修改和替代性实施例。因此，说明书和附图应以说明性方式看待，且并不旨在限制所附权利要求书的范围。

Claims (20)

1.一种设备，包括：
存储器组，其配置成接收刷新管理信号；
跳过逻辑电路，其配置成响应于所述刷新管理信号而改变计数值，且配置成基于所述计数值而提供跳过信号；以及
刷新状态控制电路，其配置成在所述存储器组处于刷新模式中时周期性地提供目标刷新信号，其中所述目标刷新控制电路进一步配置成响应于所述跳过信号而跳过提供下一目标刷新信号。
2.根据权利要求1所述的设备，其中所述跳过逻辑电路配置成响应于所述刷新管理信号而在第一方向上改变所述计数值，且配置成基于所述下一目标刷新信号被跳过而在与所述第一方向相反的第二方向上改变所述计数值。
3.根据权利要求1所述的设备，其中所述跳过逻辑电路配置成基于所述计数值与阈值的比较而提供所述跳过信号。
4.根据权利要求3所述的设备，其中所述跳过逻辑电路配置成响应于所述刷新管理信号而增加所述计数值，且配置成响应于所述下一目标刷新信号被跳过而使所述计数值减少所述阈值。
5.根据权利要求1所述的设备，其中所述刷新状态控制电路配置成响应于跳过所述下一目标刷新信号而提供命令信号的脉冲。
6.根据权利要求4所述的设备，其中所述跳过逻辑电路配置成响应于接收到所述命令信号的所述脉冲而将所述计数值重置为初始值。
7.根据权利要求4所述的设备，其中所述跳过逻辑电路配置成响应于所述命令信号的所述脉冲的下降边沿而重置所述计数值。
8.根据权利要求1所述的设备，其中基于针对所述存储器组的存取命令的速率而提供所述刷新管理信号。
9.一种设备，包括：
存储器装置的组；
接口，其配置成向所述组提供存取命令和刷新管理信号；
刷新控制电路，其与所述组相关联，其中所述刷新控制电路配置成：
当所述组处于刷新模式中时，周期性地指示应该执行第一类型的刷新操作和第二类型的刷新操作；
基于所述刷新管理信号，当所述组不处于所述刷新模式中时指示所述第一类型的刷新操作；且
基于在所述组不处于所述刷新模式中时指示的所述第一类型的刷新操作的次数，减少下一次所述存储器处于所述刷新模式期间所述第一类型的刷新操作的数目。
10.根据权利要求9所述的设备，其中所述第一类型的刷新操作是目标刷新操作，并且其中所述第二类型的刷新操作是自动刷新操作。
11.根据权利要求10所述的设备，进一步包括侵略者检测器电路，其配置成识别所述存储器组的侵略者字线，其中在所述第一类型的刷新操作期间，刷新与所述侵略者字线相关联的至少一个受害者字线。
12.根据权利要求9所述的设备，进一步包括：
跳过逻辑电路，其配置成基于所述刷新管理信号的激活的计数与阈值的比较而提供跳过信号，
其中所述刷新控制电路配置成响应于所述刷新管理信号的每一激活，当所述存储器组不处于所述刷新模式中时指示所述第一类型的刷新操作，且
其中所述刷新控制电路配置成响应于所述跳过信号而减少所述第一类型的刷新操作的所述数目。
13.根据权利要求12所述的设备，其中所述刷新控制电路配置成在所述刷新模式期间周期性地指示所述第一类型的刷新操作应该执行第一次数，并响应于所述刷新管理信号的每一激活而指示所述第一类型的刷新操作应该执行第二次数。
14.根据权利要求13所述的设备，其中所述阈值是基于所述第一次数和所述第二次数。
15.根据权利要求9所述的设备，其中所述刷新控制电路配置成在下一次所述存储器处于所述刷新模式期间通过跳过对所述第一类型的刷新操作指示的一或多次来减少所述第一类型的刷新操作的所述数目。
16.一种方法，包括：
接收针对存储器的组的刷新管理信号；
响应于所述刷新管理信号而改变计数，并比较所述计数与阈值；
周期性地对所述存储器组执行目标刷新操作；以及
基于所述计数与所述阈值的所述比较而跳过所述周期性目标刷新操作中的下一周期性目标刷新操作。
17.根据权利要求16所述的方法，进一步包括响应于接收到所述刷新管理信号而增加所述计数，并响应于跳过所述周期性目标刷新操作中的所述下一周期性目标刷新操作而减少所述计数。
18.根据权利要求17所述的方法，其中响应于跳过所述周期性目标刷新操作中的所述下一周期性目标刷新操作而减少所述计数包括将所述计数减少所述阈值的值。
19.根据权利要求17所述的方法，其中响应于跳过所述周期性目标刷新操作中的所述下一周期性目标刷新操作而减少所述计数包括将所述计数重置为初始值。
20.根据权利要求16所述的方法，其中周期性地执行所述目标刷新操作是在所述组的刷新模式期间，并且其中所述方法进一步包括当所述组不处于所述刷新模式中时，响应于所述刷新管理信号而执行目标刷新操作。
CN202011021454.9A 2019-10-16 2020-09-25 用于动态目标刷新窃取的设备和方法 Pending CN112669889A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/655,110 2019-10-16
US16/655,110 US11302377B2 (en) 2019-10-16 2019-10-16 Apparatuses and methods for dynamic targeted refresh steals

Publications (1)

Publication Number Publication Date
CN112669889A true CN112669889A (zh) 2021-04-16

Family

ID=75404018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011021454.9A Pending CN112669889A (zh) 2019-10-16 2020-09-25 用于动态目标刷新窃取的设备和方法

Country Status (2)

Country Link
US (2) US11302377B2 (zh)
CN (1) CN112669889A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072177A (zh) * 2023-03-14 2023-05-05 长鑫存储技术有限公司 一种存储器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) * 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11579797B2 (en) 2021-04-29 2023-02-14 Micron Technology, Inc. Memory sub-system refresh
CN115357952B (zh) * 2022-10-18 2023-02-03 合肥奎芯集成电路设计有限公司 针对动态存储器的行锤攻击防御方法和装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999473A (en) * 1997-04-25 1999-12-07 Texas Instruments Incorporated Circuit and method for internal refresh counter
US6490216B1 (en) * 2001-07-20 2002-12-03 United Microelectronics Corp. Selective memory refresh circuit and method
US20050249009A1 (en) * 2004-05-05 2005-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Efficient refresh operation for semiconductor memory devices
US9076548B1 (en) * 2012-11-22 2015-07-07 Samsung Electronics Co., Ltd. Semiconductor memory device including refresh control circuit and method of refreshing the same
CN105378847A (zh) * 2013-07-12 2016-03-02 高通股份有限公司 Dram子阵列级自动刷新存储器控制器优化
US20170062038A1 (en) * 2015-08-24 2017-03-02 Samsung Electronics Co., Ltd. Memory systems that adjust an auto-refresh operation responsive to a self-refresh operation history
US20170110177A1 (en) * 2015-10-20 2017-04-20 Samsung Electronics Co., Ltd. Memory device for refresh and memory system including the same
US9691466B1 (en) * 2016-06-03 2017-06-27 SK Hynix Inc. Memory device including refresh controller
CN109949844A (zh) * 2017-12-20 2019-06-28 三星电子株式会社 存储器系统和操作存储器系统的方法

Family Cites Families (402)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0465050B1 (en) 1990-06-19 1997-09-03 Dell Usa L.P. A digital computer having a system for sequentially refreshing an expandable dynamic RAM memory circuit
US5299159A (en) 1992-06-29 1994-03-29 Texas Instruments Incorporated Serial register stage arranged for connection with a single bitline
US5699297A (en) 1995-05-30 1997-12-16 Kabushiki Kaisha Toshiba Method of rewriting data in a microprocessor additionally provided with a flash memory
US5835436A (en) 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
US5654929A (en) 1995-09-14 1997-08-05 Samsung Electronics Co., Ltd. Refresh strategy for DRAMs
JPH09161478A (ja) 1995-12-12 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
KR0172404B1 (ko) 1995-12-21 1999-03-30 김광호 반도체 메모리장치의 리프레쉬별 내부 승압전원 제어방법
KR100234365B1 (ko) 1997-01-30 1999-12-15 윤종용 반도체 메모리장치의 리프레쉬 방법 및 회로
JP3964491B2 (ja) 1997-03-25 2007-08-22 株式会社ルネサステクノロジ 半導体記憶装置及び半導体記憶装置の欠陥救済方法
US5883849A (en) 1997-06-30 1999-03-16 Micron Technology, Inc. Method and apparatus for simultaneous memory subarray testing
US5943283A (en) 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
KR100276386B1 (ko) 1997-12-06 2001-01-15 윤종용 반도체메모리장치의리프레시방법및회로
JP3194368B2 (ja) 1997-12-12 2001-07-30 日本電気株式会社 半導体記憶装置及びその駆動方法
US5956288A (en) 1997-12-22 1999-09-21 Emc Corporation Modular memory system with shared memory access
JPH11203862A (ja) 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体記憶装置
WO1999046775A2 (en) 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
US6011734A (en) 1998-03-12 2000-01-04 Motorola, Inc. Fuseless memory repair system and method of operation
US6049505A (en) 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
JPH11339493A (ja) 1998-05-27 1999-12-10 Mitsubishi Electric Corp 同期型半導体記憶装置
US6356485B1 (en) 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
US6233033B1 (en) 1999-03-29 2001-05-15 National Semiconductor Corp. Pixel array for LC silicon light valve featuring pixels with overlapping edges
JP4106811B2 (ja) 1999-06-10 2008-06-25 富士通株式会社 半導体記憶装置及び電子装置
US6535980B1 (en) 1999-06-21 2003-03-18 International Business Machines Corporation Keyless encryption of messages using challenge response
US6567340B1 (en) 1999-09-23 2003-05-20 Netlogic Microsystems, Inc. Memory storage cell based array of counters
DE19955601C2 (de) 1999-11-18 2001-11-29 Infineon Technologies Ag Verfahren zur Durchführung von Auto-Refresh-Sequenzen an einem DRAM
JP3964584B2 (ja) 1999-11-26 2007-08-22 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
TW535161B (en) 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
JP3376998B2 (ja) 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
JP3957469B2 (ja) 2000-04-11 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2002015593A (ja) 2000-06-27 2002-01-18 Toshiba Corp 半導体記憶装置
CA2313954A1 (en) 2000-07-07 2002-01-07 Mosaid Technologies Incorporated High speed dram architecture with uniform latency
JP2002074988A (ja) 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体装置および半導体装置のテスト方法
JP4216457B2 (ja) 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
US6306721B1 (en) 2001-03-16 2001-10-23 Chartered Semiconductor Maufacturing Ltd. Method of forming salicided poly to metal capacitor
US6392952B1 (en) 2001-05-15 2002-05-21 United Microelectronics Corp. Memory refresh circuit and memory refresh method
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP4768163B2 (ja) 2001-08-03 2011-09-07 富士通セミコンダクター株式会社 半導体メモリ
GB2380035B (en) 2001-09-19 2003-08-20 3Com Corp DRAM refresh command operation
JP2003123470A (ja) 2001-10-05 2003-04-25 Mitsubishi Electric Corp 半導体記憶装置
US6704228B2 (en) 2001-12-28 2004-03-09 Samsung Electronics Co., Ltd Semiconductor memory device post-repair circuit and method
JP4416372B2 (ja) 2002-02-25 2010-02-17 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
US6618314B1 (en) 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US6751143B2 (en) 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
US6741515B2 (en) 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit
US7043599B1 (en) 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
US7290080B2 (en) 2002-06-27 2007-10-30 Nazomi Communications Inc. Application processors and memory architecture for wireless applications
JP3821066B2 (ja) 2002-07-04 2006-09-13 日本電気株式会社 磁気ランダムアクセスメモリ
JP4246971B2 (ja) 2002-07-15 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
KR100480607B1 (ko) 2002-08-02 2005-04-06 삼성전자주식회사 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치
JP4236901B2 (ja) 2002-10-23 2009-03-11 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその制御方法
JP2004199842A (ja) 2002-12-20 2004-07-15 Nec Micro Systems Ltd 半導体記憶装置及びその制御方法
KR100474551B1 (ko) 2003-02-10 2005-03-10 주식회사 하이닉스반도체 셀프 리프레쉬 장치 및 방법
JP4354917B2 (ja) 2003-02-27 2009-10-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP4381013B2 (ja) 2003-03-17 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
KR100497164B1 (ko) 2003-04-30 2005-06-23 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 동작 방법
JP4139734B2 (ja) 2003-05-16 2008-08-27 セイコーエプソン株式会社 擬似スタティックメモリ装置および電子機器
KR100546347B1 (ko) 2003-07-23 2006-01-26 삼성전자주식회사 온도 검출 회로 및 온도 검출 방법
JP4664208B2 (ja) 2003-08-18 2011-04-06 富士通セミコンダクター株式会社 半導体メモリおよび半導体メモリの動作方法
DE10337855B4 (de) 2003-08-18 2005-09-29 Infineon Technologies Ag Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers
JP2005116106A (ja) 2003-10-09 2005-04-28 Elpida Memory Inc 半導体記憶装置とその製造方法
US20050108460A1 (en) 2003-11-14 2005-05-19 Intel Corporation Partial bank DRAM refresh
KR100621619B1 (ko) 2003-11-14 2006-09-13 삼성전자주식회사 리플레쉬 동작을 수행하는 반도체 메모리 장치
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
US20050213408A1 (en) 2004-03-29 2005-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Ripple refresh circuit and method for sequentially refreshing a semiconductor memory system
JP2005285271A (ja) 2004-03-30 2005-10-13 Nec Electronics Corp 半導体記憶装置
KR100668822B1 (ko) 2004-04-28 2007-01-16 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 제어 장치
KR100653688B1 (ko) 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
US7184350B2 (en) 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
KR100859252B1 (ko) 2004-06-23 2008-09-18 산요덴키가부시키가이샤 메모리
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7164615B2 (en) 2004-07-21 2007-01-16 Samsung Electronics Co., Ltd. Semiconductor memory device performing auto refresh in the self refresh mode
US7035152B1 (en) 2004-10-14 2006-04-25 Micron Technology, Inc. System and method for redundancy memory decoding
US7248528B2 (en) 2004-10-21 2007-07-24 Elpida Memory Inc. Refresh control method of a semiconductor memory device and semiconductor memory device
KR100608370B1 (ko) 2004-11-15 2006-08-08 주식회사 하이닉스반도체 메모리 장치의 리프레쉬 수행 방법
DE102004062150A1 (de) 2004-12-23 2006-07-13 Braun Gmbh Auswechselbares Zubehörteil für ein Elektrokleingerät und Verfahren zum Bestimmen der Benutzungsdauer des Zubehörteils
US7167401B2 (en) 2005-02-10 2007-01-23 Micron Technology, Inc. Low power chip select (CS) latency option
US7254074B2 (en) 2005-03-07 2007-08-07 Micron Technology, Inc. Open digit line array architecture for a memory array
US7170808B2 (en) 2005-03-25 2007-01-30 Infineon Technologies Ag Power saving refresh scheme for DRAMs with segmented word line architecture
JP4309368B2 (ja) 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
US7212457B2 (en) 2005-05-18 2007-05-01 Macronix International Co., Ltd. Method and apparatus for implementing high speed memory
JP4609813B2 (ja) 2005-05-18 2011-01-12 エルピーダメモリ株式会社 半導体装置
KR100682174B1 (ko) 2005-05-18 2007-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 페이지 액세스 회로
US7532532B2 (en) 2005-05-31 2009-05-12 Micron Technology, Inc. System and method for hidden-refresh rate modification
JP4524645B2 (ja) 2005-06-01 2010-08-18 エルピーダメモリ株式会社 半導体装置
KR100670665B1 (ko) 2005-06-30 2007-01-17 주식회사 하이닉스반도체 반도체 메모리 장치의 레이턴시 제어 회로
KR101183684B1 (ko) 2005-07-13 2012-10-18 삼성전자주식회사 디램 메모리 장치 및 부분 어레이 셀프 리프레시 방법
JP2007035151A (ja) 2005-07-26 2007-02-08 Elpida Memory Inc 半導体メモリ装置およびメモリシステムのリフレッシュ制御方法
US7694082B2 (en) 2005-07-29 2010-04-06 International Business Machines Corporation Computer program and method for managing resources in a distributed storage system
US7444577B2 (en) 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
US7565479B2 (en) 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
US7894282B2 (en) 2005-11-29 2011-02-22 Samsung Electronics Co., Ltd. Dynamic random access memory device and method of determining refresh cycle thereof
US20070165042A1 (en) 2005-12-26 2007-07-19 Seitaro Yagi Rendering apparatus which parallel-processes a plurality of pixels, and data transfer method
KR100745074B1 (ko) 2005-12-28 2007-08-01 주식회사 하이닉스반도체 반도체 장치
KR100776737B1 (ko) 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
US7313047B2 (en) 2006-02-23 2007-12-25 Hynix Semiconductor Inc. Dynamic semiconductor memory with improved refresh mechanism
US8000134B2 (en) 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
FR2903219A1 (fr) 2006-07-03 2008-01-04 St Microelectronics Sa Procede de rafraichissement d'un memoire vive dynamique et dispositif de memoire vive dynamique correspondant,en particulier incorpore dans un telephone mobile cellulaire
JP2008033995A (ja) 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd メモリシステム
US7522464B2 (en) 2006-07-26 2009-04-21 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
JP4353331B2 (ja) 2006-12-05 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置
JP2008165847A (ja) 2006-12-26 2008-07-17 Elpida Memory Inc 半導体メモリ装置、半導体装置、メモリシステム及びリフレッシュ制御方法
KR100929155B1 (ko) 2007-01-25 2009-12-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
US7577231B2 (en) 2007-03-16 2009-08-18 International Business Machines Corporation Clock multiplier structure for fixed speed testing of integrated circuits
JP2008262616A (ja) 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法
JP4911510B2 (ja) 2007-04-16 2012-04-04 エルピーダメモリ株式会社 半導体記憶装置
CN101067972B (zh) 2007-04-23 2012-04-25 北京兆易创新科技有限公司 一种存储器检错纠错编码电路及利用其读写数据的方法
US20080270683A1 (en) 2007-04-25 2008-10-30 International Business Machines Corporation Systems and methods for a dram concurrent refresh engine with processor interface
US20080266990A1 (en) 2007-04-30 2008-10-30 Infineon Technologies North America Corp. Flexible redundancy replacement scheme for semiconductor device
US20080306723A1 (en) 2007-06-08 2008-12-11 Luca De Ambroggi Emulated Combination Memory Device
TWI335035B (en) 2007-06-20 2010-12-21 Etron Technology Inc Memory row scheme having memory row redundancy repair function
JP4957800B2 (ja) 2007-07-11 2012-06-20 富士通セミコンダクター株式会社 半導体記憶装置及びシステム
WO2009008079A1 (ja) 2007-07-11 2009-01-15 Fujitsu Microelectronics Limited 半導体記憶装置及びシステム
JP5405007B2 (ja) 2007-07-20 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7813210B2 (en) 2007-08-16 2010-10-12 Unity Semiconductor Corporation Multiple-type memory
KR100899392B1 (ko) 2007-08-20 2009-05-27 주식회사 하이닉스반도체 리프레시 특성 테스트 회로 및 이를 이용한 리프레시 특성테스트 방법
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US8072256B2 (en) 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
US7864588B2 (en) 2007-09-17 2011-01-04 Spansion Israel Ltd. Minimizing read disturb in an array flash cell
US7945825B2 (en) 2007-11-25 2011-05-17 Spansion Isreal, Ltd Recovery while programming non-volatile memory (NVM)
JP5228472B2 (ja) 2007-12-19 2013-07-03 富士通セミコンダクター株式会社 半導体メモリおよびシステム
JP5513730B2 (ja) 2008-02-08 2014-06-04 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
JP2009252278A (ja) 2008-04-04 2009-10-29 Toshiba Corp 不揮発性半導体記憶装置及びメモリシステム
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
KR20090124506A (ko) 2008-05-30 2009-12-03 삼성전자주식회사 피크 전류를 감소시키기 위한 리프레쉬 회로를 가지는반도체 메모리 장치 및 그에 따른 워드라인 액티베이팅방법
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
TW201011777A (en) 2008-09-09 2010-03-16 Amic Technology Corp Refresh method for a non-volatile memory
JP4843655B2 (ja) 2008-09-24 2011-12-21 株式会社東芝 半導体記憶装置
KR101481578B1 (ko) 2008-10-16 2015-01-21 삼성전자주식회사 지연 동기 루프 회로의 동작을 제어하는 반도체 메모리 장치
KR20100054985A (ko) 2008-11-17 2010-05-26 삼성전자주식회사 모드 가변 리프레쉬 동작을 갖는 반도체 메모리 장치
US20100131312A1 (en) 2008-11-21 2010-05-27 Accenture Global Services Gmbh Management and Administration of Employee Eligibility Verification Forms
US8127184B2 (en) 2008-11-26 2012-02-28 Qualcomm Incorporated System and method including built-in self test (BIST) circuit to test cache memory
KR101020284B1 (ko) 2008-12-05 2011-03-07 주식회사 하이닉스반도체 초기화회로 및 이를 이용한 뱅크액티브회로
KR101596281B1 (ko) 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
JP2010152962A (ja) 2008-12-24 2010-07-08 Toshiba Corp 半導体記憶装置
JP2010170596A (ja) 2009-01-20 2010-08-05 Elpida Memory Inc 半導体記憶装置
JP2010170608A (ja) 2009-01-21 2010-08-05 Elpida Memory Inc 半導体記憶装置
WO2010085405A1 (en) 2009-01-22 2010-07-29 Rambus Inc. Maintenance operations in a dram
JP5343734B2 (ja) 2009-06-26 2013-11-13 富士通株式会社 半導体記憶装置
JP2011034645A (ja) 2009-08-03 2011-02-17 Elpida Memory Inc 半導体装置
US20110055495A1 (en) 2009-08-28 2011-03-03 Qualcomm Incorporated Memory Controller Page Management Devices, Systems, and Methods
KR20110030779A (ko) 2009-09-18 2011-03-24 삼성전자주식회사 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법
US8862973B2 (en) 2009-12-09 2014-10-14 Intel Corporation Method and system for error management in a memory device
JP5538958B2 (ja) 2010-03-05 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2011192343A (ja) 2010-03-12 2011-09-29 Elpida Memory Inc 半導体装置及びそのリフレッシュ制御方法並びにコンピュータシステム
WO2011115648A1 (en) 2010-03-15 2011-09-22 Rambus Inc. Chip selection in a symmetric interconnection topology
JP2011258259A (ja) 2010-06-07 2011-12-22 Elpida Memory Inc 半導体装置
JP5731179B2 (ja) 2010-06-21 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
JP2012022751A (ja) 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
KR101728067B1 (ko) 2010-09-03 2017-04-18 삼성전자 주식회사 반도체 메모리 장치
US9286965B2 (en) 2010-12-03 2016-03-15 Rambus Inc. Memory refresh method and devices
US8799566B2 (en) 2010-12-09 2014-08-05 International Business Machines Corporation Memory system with a programmable refresh cycle
WO2012082656A2 (en) 2010-12-13 2012-06-21 Aplus Flash Technology, Inc. Universal timing waveforms sets to improve random access read and write speed of memories
JP5695895B2 (ja) 2010-12-16 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP5684590B2 (ja) 2011-01-28 2015-03-11 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2012174297A (ja) 2011-02-18 2012-09-10 Elpida Memory Inc 半導体装置
US8711647B2 (en) 2011-05-09 2014-04-29 Inphi Corporation DRAM refresh method and system
JP2012252742A (ja) 2011-06-02 2012-12-20 Elpida Memory Inc 半導体装置
JP2013004158A (ja) 2011-06-21 2013-01-07 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法
JP5742508B2 (ja) 2011-06-27 2015-07-01 富士通セミコンダクター株式会社 半導体メモリ、システムおよび半導体メモリの動作方法
KR20130003333A (ko) 2011-06-30 2013-01-09 삼성전자주식회사 스페어 안티퓨즈 어레이를 구비한 반도체 메모리 장치 및 그에 따른 안티퓨즈 리페어 방법
JP2013030001A (ja) 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
US8588022B2 (en) 2011-08-24 2013-11-19 Micron Technology, Inc. Memory refresh methods, memory section control circuits, and apparatuses
KR20130024158A (ko) 2011-08-30 2013-03-08 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체메모리장치의 리프레쉬 방법
KR20130032703A (ko) 2011-09-23 2013-04-02 에스케이하이닉스 주식회사 반도체메모리장치
US20130094791A1 (en) 2011-10-17 2013-04-18 Mark A. Aspenson Building insulation system
US9236143B2 (en) 2011-12-28 2016-01-12 Intel Corporation Generic address scrambler for memory circuit test engine
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
US9087613B2 (en) 2012-02-29 2015-07-21 Samsung Electronics Co., Ltd. Device and method for repairing memory cell and memory system including the device
WO2013147841A1 (en) 2012-03-30 2013-10-03 Intel Corporation Generic address scrambler for memory circuit test engine
US9158619B2 (en) 2012-03-30 2015-10-13 Intel Corporation On chip redundancy repair for memory devices
KR20130117198A (ko) 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
KR101962874B1 (ko) 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
US9257169B2 (en) 2012-05-14 2016-02-09 Samsung Electronics Co., Ltd. Memory device, memory system, and operating methods thereof
KR101975029B1 (ko) 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
KR20140002928A (ko) 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US8811110B2 (en) 2012-06-28 2014-08-19 Intel Corporation Configuration for power reduction in DRAM
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US8938573B2 (en) 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
KR101977665B1 (ko) * 2012-07-12 2019-08-28 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
US8717841B2 (en) 2012-07-20 2014-05-06 Etron Technology, Inc. Method of controlling a refresh operation of PSRAM and related device
TWI498890B (zh) 2012-08-10 2015-09-01 Etron Technology Inc 偽靜態隨機存取記憶體之運作方法及相關記憶裝置
JP2014038674A (ja) 2012-08-14 2014-02-27 Ps4 Luxco S A R L 半導体装置
US8988956B2 (en) 2012-09-18 2015-03-24 Mosys, Inc. Programmable memory built in self repair circuit
US9165679B2 (en) 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
KR102050473B1 (ko) 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
US9030903B2 (en) 2012-09-24 2015-05-12 Intel Corporation Method, apparatus and system for providing a memory refresh
US8949698B2 (en) 2012-09-27 2015-02-03 Intel Corporation Method, apparatus and system for handling data faults
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
KR20140042546A (ko) 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US20150294711A1 (en) 2012-10-22 2015-10-15 Hewlett-Packard Development Company, L.P. Performing refresh of a memory device in response to access of data
KR102048255B1 (ko) 2012-10-25 2019-11-25 삼성전자주식회사 비트 라인 감지 증폭기 및 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
US8972652B2 (en) 2012-11-19 2015-03-03 Spansion Llc Data refresh in non-volatile memory
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
KR20140076735A (ko) 2012-12-13 2014-06-23 삼성전자주식회사 휘발성 메모리 장치 및 메모리 시스템
US10079044B2 (en) 2012-12-20 2018-09-18 Advanced Micro Devices, Inc. Processor with host and slave operating modes stacked with memory
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9355704B2 (en) 2012-12-28 2016-05-31 Mediatek Inc. Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller
US9251885B2 (en) 2012-12-28 2016-02-02 Intel Corporation Throttling support for row-hammer counters
US9076499B2 (en) 2012-12-28 2015-07-07 Intel Corporation Refresh rate performance based on in-system weak bit detection
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR102107470B1 (ko) 2013-02-07 2020-05-07 삼성전자주식회사 메모리 장치 및 메모리 장치의 리프레시 방법
KR102133573B1 (ko) 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
US9224449B2 (en) 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
US9269436B2 (en) 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
KR20150132366A (ko) 2013-03-15 2015-11-25 피에스4 뤽스코 에스.에이.알.엘. 반도체 기억 장치 및 이를 구비한 시스템
US9449671B2 (en) 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
KR102105894B1 (ko) 2013-05-30 2020-05-06 삼성전자주식회사 휘발성 메모리 장치 및 그것의 리프레쉬 방법
CN105339917A (zh) 2013-05-30 2016-02-17 惠普发展公司，有限责任合伙企业 访问存储器中数据的分离的存储器控制器
JP2015008029A (ja) 2013-06-26 2015-01-15 マイクロン テクノロジー， インク． 半導体装置
JP2015032325A (ja) 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
KR102194791B1 (ko) 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR20150019317A (ko) 2013-08-13 2015-02-25 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
KR102124987B1 (ko) 2013-08-14 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US9117546B2 (en) 2013-09-19 2015-08-25 Elite Semiconductor Memory Technology Inc. Method for auto-refreshing memory cells in semiconductor memory device and semiconductor memory device using the method
KR20150033950A (ko) 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 어드레스 검출회로, 메모리 및 메모리 시스템
US9396786B2 (en) 2013-09-25 2016-07-19 SK Hynix Inc. Memory and memory system including the same
US9934143B2 (en) 2013-09-26 2018-04-03 Intel Corporation Mapping a physical address differently to different memory devices in a group
US9117542B2 (en) 2013-09-27 2015-08-25 Intel Corporation Directed per bank refresh command
US9690505B2 (en) 2013-09-27 2017-06-27 Hewlett Packard Enterprise Development Lp Refresh row address
KR102157769B1 (ko) 2013-10-28 2020-09-18 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US20150127389A1 (en) * 2013-11-07 2015-05-07 Wagesecure, Llc System, method, and program product for calculating premiums for employer-based supplemental unemployment insurance
JP2015092423A (ja) 2013-11-08 2015-05-14 マイクロン テクノロジー， インク． 半導体装置
US9911485B2 (en) 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
US10020045B2 (en) 2013-11-26 2018-07-10 Micron Technology, Inc. Partial access mode for dynamic random access memory
KR20150064953A (ko) 2013-12-04 2015-06-12 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102181373B1 (ko) 2013-12-09 2020-11-23 에스케이하이닉스 주식회사 반도체 장치의 리프레쉬 제어 회로 및 리프레쉬 방법
KR102124973B1 (ko) 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102157772B1 (ko) 2013-12-18 2020-09-18 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9535831B2 (en) 2014-01-10 2017-01-03 Advanced Micro Devices, Inc. Page migration in a 3D stacked hybrid memory
KR102168115B1 (ko) 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US10534686B2 (en) 2014-01-30 2020-01-14 Micron Technology, Inc. Apparatuses and methods for address detection
KR20150105054A (ko) 2014-03-07 2015-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102116920B1 (ko) 2014-03-26 2020-06-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
JP2015207334A (ja) 2014-04-23 2015-11-19 マイクロン テクノロジー， インク． 半導体装置
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
WO2015183245A1 (en) 2014-05-27 2015-12-03 Hewlett-Packard Development Company, L.P. Validation of a repair to a selected row of data
US9684622B2 (en) 2014-06-09 2017-06-20 Micron Technology, Inc. Method and apparatus for controlling access to a common bus by multiple components
KR20160000626A (ko) 2014-06-25 2016-01-05 에스케이하이닉스 주식회사 메모리 장치
WO2016004388A1 (en) 2014-07-03 2016-01-07 Yale University Circuitry for ferroelectric fet-based dynamic random access memory and non-volatile memory
KR20160011021A (ko) 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
KR20160011483A (ko) 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
US9490002B2 (en) 2014-07-24 2016-11-08 Rambus Inc. Reduced refresh power
US9905199B2 (en) 2014-09-17 2018-02-27 Mediatek Inc. Processor for use in dynamic refresh rate switching and related electronic device and method
KR20160035444A (ko) 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
US9799412B2 (en) 2014-09-30 2017-10-24 Sony Semiconductor Solutions Corporation Memory having a plurality of memory cells and a plurality of word lines
KR20160045461A (ko) 2014-10-17 2016-04-27 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR20160056056A (ko) 2014-11-11 2016-05-19 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US9978440B2 (en) 2014-11-25 2018-05-22 Samsung Electronics Co., Ltd. Method of detecting most frequently accessed address of semiconductor memory based on probability information
US20160155491A1 (en) 2014-11-27 2016-06-02 Advanced Micro Devices, Inc. Memory persistence management control
KR20160069213A (ko) 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
US9418723B2 (en) * 2014-12-23 2016-08-16 Intel Corporation Techniques to reduce memory cell refreshes for a memory device
KR102250622B1 (ko) 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
KR20160093988A (ko) 2015-01-30 2016-08-09 에스케이하이닉스 주식회사 구동회로 및 구동회로를 이용한 구동방법
KR102285772B1 (ko) 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9728245B2 (en) 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
US9349491B1 (en) 2015-04-17 2016-05-24 Micron Technology, Inc. Repair of memory devices using volatile and non-volatile memory
KR20160132243A (ko) 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치
US9685219B2 (en) 2015-05-13 2017-06-20 Samsung Electronics Co., Ltd. Semiconductor memory device for deconcentrating refresh commands and system including the same
US9570142B2 (en) 2015-05-18 2017-02-14 Micron Technology, Inc. Apparatus having dice to perorm refresh operations
KR20170024307A (ko) 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
EP3160176B1 (en) 2015-10-19 2019-12-11 Vodafone GmbH Using a service of a mobile packet core network without having a sim card
US9812185B2 (en) * 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
KR20170055222A (ko) 2015-11-11 2017-05-19 삼성전자주식회사 리페어 단위 변경 기능을 가지는 메모리 장치 및 메모리 시스템
KR20170057704A (ko) 2015-11-17 2017-05-25 삼성전자주식회사 액세스 동작과 리프레쉬 동작의 충돌을 제어하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102432701B1 (ko) * 2015-11-18 2022-08-16 에스케이하이닉스 주식회사 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
KR20170060205A (ko) 2015-11-23 2017-06-01 에스케이하이닉스 주식회사 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
US9754655B2 (en) 2015-11-24 2017-09-05 Qualcomm Incorporated Controlling a refresh mode of a dynamic random access memory (DRAM) die
US9860088B1 (en) 2015-12-04 2018-01-02 Intergrated Device Technology, Inc. Inferring sampled data in decision feedback equalizer at restart of forwarded clock in memory system
US10048877B2 (en) 2015-12-21 2018-08-14 Intel Corporation Predictive memory maintenance
KR102399475B1 (ko) 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102352557B1 (ko) 2015-12-29 2022-01-20 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102329673B1 (ko) 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9928895B2 (en) 2016-02-03 2018-03-27 Samsung Electronics Co., Ltd. Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
US10725677B2 (en) 2016-02-19 2020-07-28 Sandisk Technologies Llc Systems and methods for efficient power state transitions
US10268405B2 (en) 2016-03-17 2019-04-23 Mediatek, Inc. Dynamic rank switching for low power volatile memory
KR102403341B1 (ko) 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
US9734887B1 (en) 2016-03-21 2017-08-15 International Business Machines Corporation Per-die based memory refresh control based on a master controller
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102441031B1 (ko) 2016-04-01 2022-09-07 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR102439671B1 (ko) 2016-04-25 2022-09-02 에스케이하이닉스 주식회사 메모리 장치
US9576637B1 (en) 2016-05-25 2017-02-21 Advanced Micro Devices, Inc. Fine granularity refresh
KR102433093B1 (ko) 2016-06-01 2022-08-18 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
JP2019527912A (ja) * 2016-06-28 2019-10-03 ハンツマン・アドヴァンスト・マテリアルズ・ライセンシング・（スイッツランド）・ゲーエムベーハー ジェネレーター及びモーターのためのエポキシ樹脂に基づく電気絶縁系
US9911484B2 (en) 2016-06-29 2018-03-06 Micron Technology, Inc. Oscillator controlled random sampling method and circuit
KR102550685B1 (ko) 2016-07-25 2023-07-04 에스케이하이닉스 주식회사 반도체장치
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US10354714B2 (en) 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
KR102468728B1 (ko) * 2016-08-23 2022-11-21 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
KR102455027B1 (ko) 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR20180028783A (ko) 2016-09-09 2018-03-19 삼성전자주식회사 커맨드 컨트롤러를 포함하는 메모리 장치
KR102632534B1 (ko) 2016-09-20 2024-02-05 에스케이하이닉스 주식회사 어드레스 디코더, 액티브 제어 회로 및 이를 포함하는 반도체 메모리
KR102600320B1 (ko) 2016-09-26 2023-11-10 에스케이하이닉스 주식회사 리프레쉬 제어 장치
US20180096719A1 (en) 2016-09-30 2018-04-05 Intel Corporation Staggering initiation of refresh in a group of memory devices
WO2018063308A1 (en) 2016-09-30 2018-04-05 Intel Corporation Two transistor, one resistor non-volatile gain cell memory and storage element
US10381327B2 (en) 2016-10-06 2019-08-13 Sandisk Technologies Llc Non-volatile memory system with wide I/O memory die
US20180102776A1 (en) 2016-10-07 2018-04-12 Altera Corporation Methods and apparatus for managing application-specific power gating on multichip packages
KR20180042488A (ko) * 2016-10-17 2018-04-26 에스케이하이닉스 주식회사 메모리 장치
KR20180043520A (ko) 2016-10-20 2018-04-30 에스케이하이닉스 주식회사 리프레쉬 타이밍 생성 회로, 리프레쉬 제어 회로 및 이를 포함하는 반도체 장치
CN115798538A (zh) 2016-10-31 2023-03-14 英特尔公司 针对存储设备识别和功率管理控制应用片选
KR20180049314A (ko) 2016-10-31 2018-05-11 에스케이하이닉스 주식회사 어드레스 카운팅 회로, 메모리 장치 및 메모리 장치의 동작 방법
US10249351B2 (en) 2016-11-06 2019-04-02 Intel Corporation Memory device with flexible internal data write control circuitry
US20180137005A1 (en) 2016-11-15 2018-05-17 Intel Corporation Increased redundancy in multi-device memory package to improve reliability
US9799391B1 (en) 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
KR20180064940A (ko) 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
KR20180075761A (ko) 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
US9761297B1 (en) 2016-12-30 2017-09-12 Intel Corporation Hidden refresh control in dynamic random access memory
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US9805782B1 (en) 2017-02-02 2017-10-31 Elite Semiconductor Memory Technology Inc. Memory device capable of determining candidate wordline for refresh and control method thereof
KR20180092513A (ko) * 2017-02-09 2018-08-20 에스케이하이닉스 주식회사 반도체장치
US10347333B2 (en) 2017-02-16 2019-07-09 Micron Technology, Inc. Efficient utilization of memory die area
KR102650497B1 (ko) 2017-02-28 2024-03-25 에스케이하이닉스 주식회사 적층형 반도체 장치
KR20180100804A (ko) 2017-03-02 2018-09-12 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
US10020046B1 (en) 2017-03-03 2018-07-10 Micron Technology, Inc. Stack refresh control for memory device
KR20180102267A (ko) 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10198369B2 (en) 2017-03-24 2019-02-05 Advanced Micro Devices, Inc. Dynamic memory remapping to reduce row-buffer conflicts
US10545692B2 (en) 2017-04-04 2020-01-28 Sandisk Technologies Llc Memory maintenance operations during refresh window
KR20180114712A (ko) 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US10192608B2 (en) * 2017-05-23 2019-01-29 Micron Technology, Inc. Apparatuses and methods for detection refresh starvation of a memory
US10141042B1 (en) 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US10818337B2 (en) * 2017-08-02 2020-10-27 Zentel Japan Corporation Semiconductor memory device for preventing occurrence of row hammer issue
US10310757B2 (en) 2017-08-23 2019-06-04 Qualcomm Incorporated Systems and methods for memory power saving via kernel steering to memory balloons
US10504580B2 (en) 2017-08-31 2019-12-10 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
JP2019054200A (ja) 2017-09-19 2019-04-04 東芝メモリ株式会社 抵抗変化型メモリ
US10319437B2 (en) 2017-09-20 2019-06-11 Sandisk Technologies Llc Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device
CN109658961B (zh) 2017-10-12 2021-08-03 华邦电子股份有限公司 易失性存储器存储装置及其刷新方法
US10672449B2 (en) 2017-10-20 2020-06-02 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10303398B2 (en) 2017-10-26 2019-05-28 Advanced Micro Devices, Inc. Swizzling in 3D stacked memory
KR102350957B1 (ko) 2017-10-26 2022-01-14 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 리프레시 제어 방법
US10170174B1 (en) 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
KR102312178B1 (ko) 2017-10-30 2021-10-14 에스케이하이닉스 주식회사 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
KR102341261B1 (ko) 2017-11-13 2021-12-20 삼성전자주식회사 매스비트 카운터를 포함하는 메모리 장치 및 그의 동작 방법
US20190161341A1 (en) 2017-11-28 2019-05-30 Micron Technology, Inc. Systems and methods for temperature sensor access in die stacks
US11004495B2 (en) 2017-12-18 2021-05-11 SK Hynix Inc. Data storage device and operating method thereof
US11262921B2 (en) 2017-12-21 2022-03-01 Qualcomm Incorporated Partial area self refresh mode
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10297307B1 (en) * 2017-12-29 2019-05-21 Micron Technology, Inc. Methods for independent memory bank maintenance and memory devices and systems employing the same
US11237972B2 (en) 2017-12-29 2022-02-01 Advanced Micro Devices, Inc. Method and apparatus for controlling cache line storage in cache memory
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR102425614B1 (ko) 2018-03-07 2022-07-28 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 리프레쉬 방법
JP6622843B2 (ja) 2018-04-19 2019-12-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
KR20190123875A (ko) 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US10497420B1 (en) 2018-05-08 2019-12-03 Micron Technology, Inc. Memory with internal refresh rate control
KR102358563B1 (ko) 2018-05-09 2022-02-04 삼성전자주식회사 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US10555509B2 (en) 2018-05-10 2020-02-11 Edward Senf Nesting crab trap
KR102534631B1 (ko) 2018-05-11 2023-05-19 에스케이하이닉스 주식회사 카운팅 회로 블록을 포함하는 반도체 시스템
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
JP6709825B2 (ja) 2018-06-14 2020-06-17 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． Ｄｒａｍ及びその操作方法
US10536069B2 (en) 2018-06-15 2020-01-14 Ford Global Technologies, Llc Virtual resistance gate driver
US10872652B2 (en) 2018-06-19 2020-12-22 Apple Inc. Method and apparatus for optimizing calibrations of a memory subsystem
KR102471414B1 (ko) 2018-06-19 2022-11-29 에스케이하이닉스 주식회사 반도체 장치
US10510396B1 (en) 2018-06-19 2019-12-17 Apple Inc. Method and apparatus for interrupting memory bank refresh
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
JP2020003838A (ja) 2018-06-25 2020-01-09 キオクシア株式会社 メモリシステム
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
KR102479500B1 (ko) 2018-08-09 2022-12-20 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 그 메모리 장치의 리프레시 방법
US10490250B1 (en) * 2018-08-14 2019-11-26 Micron Technology, Inc. Apparatuses for refreshing memory of a semiconductor device
US10468076B1 (en) * 2018-08-17 2019-11-05 Micron Technology, Inc. Redundancy area refresh rate increase
TWI676180B (zh) 2018-09-04 2019-11-01 華邦電子股份有限公司 記憶體裝置以及虛擬靜態隨機存取記憶體之刷新方法
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
US10923171B2 (en) 2018-10-17 2021-02-16 Micron Technology, Inc. Semiconductor device performing refresh operation in deep sleep mode
US10685696B2 (en) * 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US10636476B2 (en) 2018-11-01 2020-04-28 Intel Corporation Row hammer mitigation with randomization of target row selection
US10504577B1 (en) 2018-11-05 2019-12-10 Micron Technology, Inc. Apparatus with a row hit rate/refresh management mechanism
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
KR20200068942A (ko) 2018-12-06 2020-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US10790004B2 (en) 2018-12-12 2020-09-29 Micron Technology, Inc. Apparatuses and methods for multi-bank and multi-pump refresh operations
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10943637B2 (en) 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US10790005B1 (en) * 2019-04-26 2020-09-29 Micron Technology, Inc. Techniques for reducing row hammer refresh
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US10832792B1 (en) * 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
TWI737140B (zh) * 2020-01-22 2021-08-21 緯創資通股份有限公司 檢測裝置
US20210406170A1 (en) 2020-06-24 2021-12-30 MemRay Corporation Flash-Based Coprocessor
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999473A (en) * 1997-04-25 1999-12-07 Texas Instruments Incorporated Circuit and method for internal refresh counter
US6490216B1 (en) * 2001-07-20 2002-12-03 United Microelectronics Corp. Selective memory refresh circuit and method
US20050249009A1 (en) * 2004-05-05 2005-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Efficient refresh operation for semiconductor memory devices
US9076548B1 (en) * 2012-11-22 2015-07-07 Samsung Electronics Co., Ltd. Semiconductor memory device including refresh control circuit and method of refreshing the same
CN105378847A (zh) * 2013-07-12 2016-03-02 高通股份有限公司 Dram子阵列级自动刷新存储器控制器优化
US20170062038A1 (en) * 2015-08-24 2017-03-02 Samsung Electronics Co., Ltd. Memory systems that adjust an auto-refresh operation responsive to a self-refresh operation history
US20170110177A1 (en) * 2015-10-20 2017-04-20 Samsung Electronics Co., Ltd. Memory device for refresh and memory system including the same
US9691466B1 (en) * 2016-06-03 2017-06-27 SK Hynix Inc. Memory device including refresh controller
CN109949844A (zh) * 2017-12-20 2019-06-28 三星电子株式会社 存储器系统和操作存储器系统的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072177A (zh) * 2023-03-14 2023-05-05 长鑫存储技术有限公司 一种存储器
CN116072177B (zh) * 2023-03-14 2023-06-16 长鑫存储技术有限公司 一种存储器

Also Published As

Publication number Publication date
US11715512B2 (en) 2023-08-01
US20210118491A1 (en) 2021-04-22
US20220189539A1 (en) 2022-06-16
US11302377B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
US11715512B2 (en) Apparatuses and methods for dynamic targeted refresh steals
US11158364B2 (en) Apparatuses and methods for tracking victim rows
CN113330518B (zh) 用于管理行存取计数的设备和方法
US11302374B2 (en) Apparatuses and methods for dynamic refresh allocation
US11532346B2 (en) Apparatuses and methods for access based refresh timing
CN112185443B (zh) 用于调整受害者数据的设备和方法
US10957377B2 (en) Apparatuses and methods for distributed targeted refresh operations
US11200942B2 (en) Apparatuses and methods for lossy row access counting
US20240062798A1 (en) Apparatuses and methods for controlling steal rates
US11749331B2 (en) Refresh modes for performing various refresh operation types
US11482275B2 (en) Apparatuses and methods for dynamically allocated aggressor detection
US11417384B2 (en) Apparatuses and methods for control of refresh operations
CN116189734A (zh) 用于行地址跟踪的主草图和精细草图电路的装置、系统和方法
US11984148B2 (en) Apparatuses and methods for tracking victim rows

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination