CN114078508A - 用于刷新模式的设备、系统和方法 - Google Patents

用于刷新模式的设备、系统和方法 Download PDF

Info

Publication number
CN114078508A
CN114078508A CN202110646275.2A CN202110646275A CN114078508A CN 114078508 A CN114078508 A CN 114078508A CN 202110646275 A CN202110646275 A CN 202110646275A CN 114078508 A CN114078508 A CN 114078508A
Authority
CN
China
Prior art keywords
refresh
address
addresses
mode
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110646275.2A
Other languages
English (en)
Inventor
吴俊�
张煜
潘栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114078508A publication Critical patent/CN114078508A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

本申请涉及用于刷新模式的设备、系统和方法。存储器可能需要执行目标刷新操作以刷新靠近频繁存取的‘侵害者’字线的‘受害者’字线。为了以足够高的速率刷新受害者，可能需要作为同一刷新操作的部分刷新多个受害者。然而，某些字线(例如，所述存储器的同一区段或邻近区段中的字线)无法一起被刷新。所述存储器可具有区段比较器，其可检查存储的侵害者地址且可在不存在能够一起被刷新的两个存储的地址的情况下提供信号。部分地基于所述信号，所述存储器可激活若干不同刷新模式中的一者，其可控制响应于刷新信号而执行的刷新操作类型。

Description

用于刷新模式的设备、系统和方法
技术领域
本公开大体上涉及半导体装置，例如半导体存储器装置。
背景技术
所述半导体存储器装置可包含用于存储信息的数个存储器单元。所存储信息可经编码为二进制数据，且每一存储器单元可存储所述信息的单个位。存储器单元中的信息可能随时间推移而衰减。为了防止信息丢失，存储器可周期性地刷新存储器单元中的信息。
发明内容
根据本公开的实施例，提供一种设备。所述设备包括：存储器阵列，其包括多个区段；侵害者检测器，其经配置以存储一或多个地址；区段比较器，其经配置以在所述侵害者检测器中存储的所述一或多个地址中不存在至少两个地址处于所述多个区段中不同的非邻近区段中的情况下提供处于作用电平的命令信号；以及窃取速率控制电路，其经配置以在控制信号处于未起作用电平的情况下激活第一刷新模式以及在所述控制信号处于所述作用电平的情况下激活第二刷新模式。所述一或多个地址中的每一者与所述多个区段中的一者相关联。
根据本公开的另一实施例，提供一种设备。所述设备包括：存储器阵列，其包括各自与行地址相关联的多个字线；以及刷新控制电路，其经配置以存储多个行地址且确定存储的所述多个行地址中的至少两个行地址是否能够被同时刷新，经配置以在各自基于存储的所述多个行地址中的不同者的第一目标刷新地址和第二目标刷新地址能够被同时刷新的情况下同时提供所述第一目标刷新地址和所述第二目标刷新地址，且经配置以在所述第一目标刷新地址和所述第二目标刷新地址无法被同时刷新的情况下提供所述第一目标刷新地址且接着提供所述第二目标刷新地址。
根据本公开的又一实施例，提供一种方法。所述方法包括：存储多个行地址；在存储的所述多个行地址中不存在至少两个行地址表示能被同时刷新的字线的情况下激活控制信号；基于存储的所述多个行地址中的第一者生成第一刷新地址；基于存储的所述多个行地址中的第二者生成第二刷新地址；以及在所述控制信号未起作用的情况下同时作为目标刷新操作的部分刷新与所述第一刷新地址相关联的第一字线和与所述第二刷新地址相关联的第二字线，且在所述控制信号在作用中的情况下作为相应第一和第二目标刷新操作的部分依序刷新所述第一字线和所述第二字线。存储的所述多个行地址中的每一者与存储器阵列的字线相关联。
附图说明
图1是根据本公开的实施例的半导体装置的框图。
图2是根据本公开的一些实施例的存储器阵列的框图。
图3是根据本公开的一些实施例的刷新控制电路的框图。
图4是根据本公开的一些实施例的刷新控制电路的存储体部分的框图。
图5是根据本公开的一些实施例的存储器的刷新模式的状态图。
图6是根据本公开的一些实施例的不同刷新模式的定时图。
图7是根据本公开的一些实施例的具有刷新管理模式的存储器的状态图。
图8是根据本公开的一些实施例的不同刷新模式的定时图。
图9是根据本公开的一些实施例的方法的流程图。
具体实施方式
以下对某些实施例的描述在本质上仅是示范性的，且决不意图限制本公开的范围或其应用或用途。在对本发明的系统和方法的实施例的以下详细描述中，参考形成本文的一部分的附图，且通过说明其中可实践所描述的系统和方法的具体实施例来展示附图。足够详细地描述这些实施例，以使所属领域的技术人员能够实践当前公开的系统和方法，且应理解，可利用其它实施例，且在不脱离本公开的精神和范围的情况下可进行结构和逻辑改变。此外，为清晰起见，某些特征的详细描述在其对于所属领域的技术人员来说将显而易见时将不予以论述，以免使本公开的实施例的描述混淆不清。因此，以下详细描述不应以限制性的意义来理解，且本公开的范围仅由所附权利要求书来限定。
一种存储器装置可包含具有数个存储器单元的存储器阵列，每一存储器单元位于字线(行)和数字线(列)的相交处。信息可(例如作为电容性元件上的电荷)存储于存储器单元中。所述信息可能随时间推移而衰减。存储器可刷新存储器单元以恢复其中存储的信息的值。举例来说，存储器可进入自刷新模式，其中存储器逐行进行刷新。举例来说，可刷新行的第一群组，然后刷新行的下一群组等。刷新此类序列中的一或多个行可称作自动刷新操作。行的刷新速率可基于信息衰减速率，且存储器可通过自动刷新操作序列来工作，使得信息不会丢失。
某些情况可能增大信息在存储器中衰减的速率。举例来说，如果重复地存取特定行，则附近行中的存储器单元可能以增大的速率衰减。因此，可具重要性的是，识别重复存取的‘侵害者’行以使得可将其附近的‘受害者’行作为目标刷新的部分进行刷新。在自刷新模式期间，存储器可混合执行自动刷新和目标刷新操作以确保以适时方式刷新受害者行，因为在其作为自动刷新操作的部分被刷新之前其中的信息可能以其它方式衰减。然而，这可能引发权衡折衷，因为目标刷新操作可能会消耗原本用于自动刷新操作的时隙。
为了节省时间，存储器可同时刷新多个行。然而，某些地址无法作为同一刷新操作的部分进行刷新。虽然用作自动刷新操作的部分的地址可预测且可经选择以使得多个地址可同时进行刷新，但目标刷新所涉及的地址通常不可预测且可能包含无法一起刷新的地址。举例来说，存储器可识别无法同时刷新的受害者行(例如因为它们处于存储器的相同区段中)。可具重要性的是，动态重新分配存储器执行的刷新类型以顾及存储器的不同情况。
本公开涉及用于刷新模式的设备、系统和方法。存储器可具有不同刷新模式。响应于刷新信号，存储器可基于作用中的刷新模式执行不同数目和类型的刷新操作。举例来说，第一模式可包含一次刷新多于一个受害者地址的目标刷新操作，而第二模式可包含每次仅刷新一个受害者地址的目标刷新操作。存储器可监测存储器的各种指示符以确定要激活哪个刷新模式。举例来说，刷新控制电路可跟踪所识别的侵害者行是否在存储器的同一区段中。如果不在同一区段中，则可使用第一刷新模式。如果在同一区段中且无法同时刷新，则可使用第二刷新模式。
在一些实施例中，存储器可包含额外刷新模式，其可帮助确保自动刷新操作和目标刷新操作均以足够高的速率执行以防止信息衰减。举例来说，存储器可包含基于作用中的刷新模式而改变的计数器。部分地基于计数器，可激活例如其中仅执行自动刷新操作的额外刷新模式。
图1是根据本公开的实施例的半导体装置的框图。半导体装置100可以是半导体存储器装置，例如集成在单个半导体芯片上的DRAM装置。
半导体装置100包含存储器阵列118。存储器阵列118展示为包含多个存储器存储体。在图1的实施例中，存储器阵列118展示为包含八个存储器存储体BANK0到BANK7。在其它实施例的存储器阵列118中可能包含更多或更少的存储体。每一存储器存储体包含多个字线WL、多个位线BL，以及布置在多个字线WL与多个位线BL的相交处的多个存储器单元MC。字线WL的选择由行解码器108执行，且位线BL的选择由列解码器110执行。在图1的实施例中，行解码器108包含用于每一存储器存储体的相应行解码器，且列解码器110包含用于每一存储器存储体的相应列解码器。位线BL耦合到相应感测放大器(SAMP)。来自位线BL的读取数据由感测放大器SAMP放大，且通过互补局部数据线(LIOT/B)、传输门(TG)和互补主数据线(MIOT/B)传输到读取/写入放大器120。反之，写入数据通过互补主数据线MIOT/B、传输门TG和互补局部数据线LIOT/B传输到感测放大器SAMP，且写入耦合到位线BL的存储器单元MC中。
半导体装置100可使用多个外部端子，其包含：耦合到命令和地址总线以接收命令和地址以及CS信号的命令和地址(C/A)端子；接收时钟CK和/CK的时钟端子；提供数据的数据端子DQ；以及接收电源电位VDD、VSS、VDDQ和VSSQ的电源端子。
时钟端子供应有提供到输入电路112的外部时钟CK和/CK。外部时钟可互补。输入电路112基于CK和/CK时钟生成内部时钟ICLK。将ICLK时钟提供到命令解码器106且提供到内部时钟发生器114。内部时钟发生器114基于ICLK时钟提供各种内部时钟LCLK。LCLK时钟可用于各种内部电路的定时操作。将内部数据时钟LCLK提供到输入/输出电路122，以对包含在输入/输出电路122中的电路的操作进行定时，例如提供到数据接收器以对写入数据的接收进行定时。
电源端子供应有电源电位VDD和VSS。将电源电位VDD和VSS供应到内部电压发生器电路124。内部电压发生器电路124基于供应到电源端子的电源电位VDD和VSS生成各种内部电位VPP、VOD、VARY、VPERI等。
电源端子还供应有电源电位VDDQ和VSSQ。将电源电位VDDQ和VSSQ供应到输入/输出电路122。在本公开的实施例中，供应到电源端子的电源电位VDDQ和VSSQ可以是与供应到电源端子的电源电位VDD和VSS相同的电位。在本公开的另一实施例中，供应到电源端子的电源电位VDDQ和VSSQ可以是与供应到电源端子的电源电位VDD和VSS不同的电位。供应到电源端子的电源电位VDDQ和VSSQ用于输入/输出电路122，使得由输入/输出电路122生成的电源噪声不会传播到其它电路块。
C/A端子可供应有存储器地址。通过命令/地址输入电路102将供应给C/A端子的存储器地址传输到地址解码器104。地址解码器104接收地址，且将经解码行地址XADD供应到行解码器108以及将经解码列地址YADD供应到列解码器110。地址解码器104还可供应经解码存储体地址BADD，其可指示含有经解码行地址XADD和列地址YADD的存储器阵列118的存储体。C/A端子可供应有命令。命令的实例包含用于控制各种操作的定时的定时命令、用于存取存储器的存取命令，例如用于执行读取操作的读取命令和用于执行写入操作的写入命令，以及其它命令和操作。存取命令可与用以指示待存取的存储器单元的一或多个行地址XADD、列地址YADD和存储体地址BADD相关联。
命令可作为内部命令信号通过命令/地址输入电路102提供到命令解码器106。命令解码器106包含电路以解码内部命令信号，以生成用于执行操作的各种内部信号和命令。举例来说，命令解码器106可提供用以选择字线的行命令信号和用以选择位线的列命令信号。
装置100可接收作为读取命令的存取命令。当接收到读取命令且及时向存储体地址、行地址和列地址供应所述读取命令时，从存储器阵列118中对应于所述行地址和列地址的存储器单元读取读取数据。读取命令由命令解码器106接收，所述命令解码器提供内部命令以使得来自存储器阵列118的读取数据被提供到RW放大器120，所述RW放大器接着沿着全局数据总线将数据提供到IO电路122。读取数据通过输入/输出电路122从数据端子DQ输出到装置100外部。
装置100可接收作为写入命令的存取命令。当接收到写入命令且及时向存储体地址、行地址和列地址供应所述写入命令时，通过DQ端子将写入数据供应到RW放大器120。写入数据被写入到存储器阵列118对应于所述存储体地址、行地址和列地址的存储器单元。写入命令由命令解码器106接收，所述命令解码器提供内部命令以使得写入数据由输入/输出电路122中的数据接收器接收。还可提供写入时钟到外部时钟端子，以对输入/输出电路122的数据接收器对写入数据的接收进行定时。
装置100还可接收使其执行作为自刷新模式的部分的一或多个刷新操作的命令。在一些实施例中，自刷新模式命令可在外部发布到存储器装置100。在一些实施例中，自刷新模式命令可由装置的组件周期性地生成。在一些实施例中，当外部信号指示自刷新进入命令时，还可激活刷新信号AREF。刷新信号AREF可以是在命令解码器106接收到指示进入自刷新模式的信号时被激活的脉冲信号。刷新信号AREF可紧接在命令输入之后激活，且其后可按期望的内部定时循环激活。刷新信号AREF可用于在自刷新模式期间控制刷新操作的定时。因此，刷新操作可自动继续。自刷新退出命令可使刷新信号AREF的自动激活停止且返回到空闲状态。将刷新信号AREF供应到刷新控制电路116。
响应于刷新信号AREF的每一脉冲，可刷新存储器阵列118的数个字线。刷新控制电路116可生成与刷新信号AREF的每一脉冲相关联的数个内部‘泵涌(pump)’。每一泵涌可伴有一或多个刷新地址RXADD，其可指示哪个(哪些)字线应作为该泵涌的部分被刷新。举例来说，刷新控制电路116可接收刷新信号AREF且可发布两个泵涌。第一泵涌可与第一刷新地址RXADD1相关联，且第二泵涌可与刷新地址RXADD2和RXADD3相关联。在一些实施例中，每一刷新地址可用于指示多于一个字线。继续先前的实例，第一刷新地址RXADD1可使4个字线被刷新，而第二刷新地址RXADD2和第三刷新地址RXADD3可各自使一个字线被刷新。不同泵涌(和刷新地址)可与自动刷新或目标刷新操作相关联。
自动刷新操作可涉及刷新呈序列的字线(例如，WL0、WL1、WL2、...WLn、WL0)。作为自动刷新操作的部分发布的刷新地址可称作自动刷新地址。目标刷新操作可涉及选择特定字线以进行刷新。举例来说，刷新控制电路116可跟踪对存储器阵列118的存取以便识别侵害者行(和/或潜在侵害者行)，且可计算那些侵害者的要作为目标刷新操作的部分进行刷新的受害者的地址。为了简洁起见，术语侵害者地址将用以指代由存储器识别为侵害者的地址，而不论它们是否是实际的或潜在的侵害者。
刷新控制电路116可混合执行自动刷新操作和目标刷新操作。所执行的刷新操作类型可基于刷新地址RXADD的生成方式。因此，第一泵涌可以是自动刷新操作，第二泵涌可以是目标刷新操作等。刷新控制电路116可决定要生成多少泵涌以及在不同刷新操作之间如何分配泵涌。刷新控制电路116可激活一或多个不同刷新模式，其可控管响应于刷新信号AREF的激活而执行的刷新操作数目和类型。本文会更详细地论述可激活的不同类型的刷新模式。刷新控制电路116可包含确定哪个刷新模式在作用中的逻辑(例如，状态机)。在响应于刷新信号AREF的激活而执行刷新操作之后，刷新控制电路116可使用一或多个准则来确定是否应激活相同或不同刷新模式。
在一些刷新模式在作用中时，刷新控制电路116可在执行目标刷新操作时发布两个刷新地址作为每一泵涌的部分。然而，可存在其中因为所述两个刷新地址与无法同时刷新的字线相关联而不可能发生这种情况的情形。举例来说，两个地址可表示彼此相同的(或邻近的)区段中的字线。刷新控制电路116可将侵害者字线存储在侵害者检测器电路中。刷新控制电路116可查看是否存在可同时刷新的至少两个存储的侵害者(例如，因为它们处于不同的非邻近区段中)。如果是，则可激活第一刷新模式，其中基于那些地址的受害者均作为相同的刷新泵涌的部分被刷新。如果否，则可激活第二刷新模式，其中基于那些地址的受害者被依序刷新。
图2是根据本公开的一些实施例的存储器阵列的框图。在一些实施例中，存储器阵列200可包含在图1的存储器阵列118中。存储器阵列200是存储器阵列的简化视图，帮助说明刷新作为相同刷新操作的部分的相同(或邻近)区段中的多个字线的问题。
存储器阵列200包含三个区段，区段0 210、区段1 220和区段2 230。每一区段包含在数字线203和例如字线212、222、224和232的字线的相交处的数个存储器单元。为清楚起见，仅展示有限数目的区段、数字线和字线。其它实例实施例可具有更多(或更少)的区段、数字线和字线。
数字线可耦合到一组感测放大器，其可在不同的邻近区段之间共享。举例来说，感测放大器204由区段0 210和区段1 220两者共享，而感测放大器206由区段1 220和区段2230两者共享。在刷新操作期间，可激活由刷新地址RXADD指示的字线。数字线203可将信息从激活的字线读取到感测放大器。感测放大器可将邻近区段中的未激活数字线203用作参考电压。感测放大器可基于读出的电压与参考电压的比较来确定沿着作用中的数字线读出的值，且可接着将存储器单元的初始值沿着数字线恢复回到与作用中的字线相交处的存储器单元。
可能无法同时刷新处于相同区段中的两个字线，例如字线222和224。与字线222相交的数字线也可与字线224相交。因此，感测放大器204和206无法同时读取和写入数据到字线222和224两者。
还可能无法同时刷新处于不同但邻近的区段中的两个字线，因为共享的感测放大器无法用于同时从两个耦合区段中的数字线读取数据。举例来说，如果刷新地址指示字线222，则可沿着数字线203将信息读出到感测放大器204和感测放大器206。感测放大器204可将区段210中的数字线203用作参考，而感测放大器206可将区段230中的数字线203用作参考。因此，虽然区段220中仅字线222在作用中，但邻近区段210和230的数字线被用于向感测放大器204和206提供参考电压。因此，当字线222被刷新时，可能无法同时刷新字线212或232。应注意，由于字线212和232分别在不相邻的区段210和230中，且不共享感测放大器，因此将有可能同时刷新所述字线。
返回参考图1，刷新控制电路116可包含区段比较器，其查看被识别为侵害者的所存储地址是否在同一区段中(因为要刷新的其受害者也将在与侵害者相同的区段中)。区段比较器还可查看所述地址是否在邻近区段中。行地址的值可用于检查区段相似性/邻近性。举例来说，行地址的一部分(例如，行地址的位的子集)可指示与该行地址相关联的字线处于哪个区段中。如果在侵害者检测器中存储了与不同(非邻近)区段中的字线相关联的多个侵害者地址，则刷新控制电路116可提供多个刷新地址作为目标刷新操作的部分。如果所有侵害者都在相同(或相互邻近)的区段中，则刷新控制电路116可提供一个刷新地址作为每一目标刷新操作的部分。举例来说，侵害者检测器中的地址可全部与邻近于侵害者检测器中的至少一个其它地址的区段中的字线相关联，但只要有至少一对彼此不相邻，则此对的受害者可一起进行刷新。举例来说，如果存储器存储用于字线212、222、224和232的地址，则即使所有那些地址都与至少一个其它邻近区段中的字线相关联，也可同时刷新字线212和232。
图3是根据本公开的一些实施例的刷新控制电路的框图。在一些实施例中，刷新控制电路300可包含在图1的刷新控制电路116中。
刷新控制电路300可具有在存储体之间共享的第一部分310以及个别存储体逻辑320，每个存储体逻辑可与存储器阵列的存储体中的一个(例如，图1的118)相关联。在图3的实例中，可存在32个存储体(例如，Bank0到Bank31)，但在其它实例实施例中可使用更多或更少的存储体。将在图4中更详细地描述存储体逻辑320。
刷新控制电路300可接收刷新信号AREF的激活(例如，脉冲)。基于当前作用中的刷新模式，刷新控制电路300的中心部分310将数个泵涌信号提供给存储体逻辑部分320，所述存储体逻辑部分继而将刷新地址提供给其相应存储体的行解码器。举例来说，中心部分310可提供指示应执行自动刷新操作的信号Rfsh和指示应执行目标刷新操作的信号RHR。在一些实施例中，存储体部分320可共同接收信号Rfsh和RHR。因此，存储体中的每一者可基于中心部分310激活哪种刷新模式来共同执行相同数目的泵涌和相同类型的刷新操作。
中心部分310包含动态窃取速率控制电路312，其确定当前哪个刷新模式在作用中。举例来说，动态窃取速率控制电路312可充当状态机，且可启用若干不同刷新模式中的一者。在图3的实例中，刷新控制电路300具有四个不同模式(例如，模式0到模式3)。将在图5到6中更详细地论述不同刷新模式的细节。哪种刷新模式在作用中可部分地确定提供给存储体部分320的泵涌信号Rfsh和RHR的数目和类型。
动态窃取速率控制电路312提供启用信号以指示装置当前处于哪种刷新模式。举例来说，动态窃取速率控制电路312可具有针对模式中的每一者的启用信号Mode0En、Mode1En、Mode2En和Mode3En。这些信号可以是二进制信号，其在启用该模式时处于高电平(而其它启用信号可处于低电平)。在其它实例实施例中可针对启用信号使用其它方案。举例来说，可使用单个多位启用信号，其对于不同模式具有不同状态(例如，具有四个状态的两位信号，每一模式一个状态)。
动态窃取速率控制电路312可使用各种方法来确定启用哪个刷新模式。举例来说，动态窃取速率控制电路312可包含窃取速率控制计数器314。窃取速率控制计数器314可管理用于跟踪自动刷新操作的不足的窃取速率控制计数(SRCC)值。举例来说，如果存储器进入主要执行自动刷新刷新操作的刷新模式，则窃取速率控制计数器314可增大SRCC值。当存储器进入主要执行目标刷新操作的刷新模式时，窃取速率控制计数器314可减小SRCC值。SRCC值最小(和/或低于阈值)可触发执行更多自动刷新操作的刷新模式的激活。在图5中论述窃取速率控制计数器314的管理的更多细节。窃取速率控制计数器314可将SRCC值存储为二进制数。用于存储SRCC的位数可能部分基于用于确定应以何种频率使用哪些刷新模式的计算。在一些实施例中，SRCC可以是4位的数字。在其它实施例中可使用其它SRCC长度。SRCC值的长度可部分地基于自动刷新和目标刷新操作的期望速率。
动态窃取速率控制电路312还可从刷新控制电路300的存储体部分320接收相同区段信号SameSecRequestBnk。信号SameSecRequestBnk可指示存储体部分320中是否有任一者(以及哪一个)保持检测到的全都在相同区段中(或全都在彼此相互邻近的区段中)的侵害者地址。举例来说，信号SameSecRequestBnk可以是多位信号，其中单个位表示每一存储体。用于给定存储体的位在该存储体部分320保持处于相同(或相互邻近)区段中的侵害者的情况下可处于作用中。在一些实施例中，动态窃取速率控制312可基于SRCC值以及信号SameSecRequestBnk的任何位是否处于高逻辑电平来确定要使用哪种刷新模式。
刷新控制电路300的中心部分310还可包含刷新定时控制电路316。刷新定时控制电路316可基于由刷新模式信号Mode0En到Mode3En指示的刷新模式管理和提供各种内部信号。举例来说，刷新定时控制电路316可接收刷新信号AREF且可生成数个定时信号，其可继而控制一或多个泵涌信号的激活。举例来说，刷新定时控制电路316可提供自动刷新信号Rfsh和目标刷新信号RHR。自动刷新信号Rfsh和目标刷新信号RHR可共同提供到存储体逻辑部分320。当信号Rfsh在作用中(例如，处于高逻辑电平)时，其可指示应执行自动刷新操作。当信号RHR处于作用电平(例如，处于高逻辑电平)时，其可指示应执行目标刷新操作。通过管理信号Rfsh和RHR何时在作用中的定时，刷新定时电路316可响应于每一AREF信号来控制执行多少刷新操作以及执行哪种类型的操作。然后，存储体部分320可向其相应的行解码器发布刷新地址以执行实际的刷新操作。
刷新定时控制电路316的行为可基于模式启用信号Mode0En到Mode3En中的哪一者在作用中(例如，基于哪个刷新模式在作用中)。举例来说，如果第一刷新模式信号Mode0En处于作用电平，则响应于刷新信号AREF的激活，刷新定时控制电路316可提供信号Rfsh(例如，以指示自动刷新操作)且接着提供两次信号RHR(例如，以指示两个目标刷新操作)。在一些实施例中，刷新定时控制电路316还可生成且提供自动刷新地址以及信号Rfsh，且可基于作用中刷新模式启用信号在作用中来确定哪些以及多少字线与自动刷新地址相关联。在一些实施例中，自动刷新地址可由存储体逻辑320生成，且各种额外信号(未展示)可被传递到存储体逻辑320以控制哪些以及多少字线与自动刷新地址相关联。
图4是根据本公开的一些实施例的刷新控制电路的存储体部分的框图。在一些实施例中，存储体部分400可包含在图3的存储体部分320中。存储体部分400可与存储器阵列的单个存储体相关联，且可通过向行解码器430(例如，图1的行解码器108)提供刷新地址来管理刷新操作，所述行解码器可接着刷新由刷新地址RXADD指示的行。
存储体部分400可包含自动刷新地址控制电路420，其可用于管理自动刷新地址。响应于自动刷新信号Rfsh处于作用电平，自动刷新控制电路420可提供自动刷新地址RXADD。举例来说，每一自动刷新地址可指示可同时刷新的某一数目的字线(例如，4个字线)。自动刷新地址RXADD可通过截断行地址的部分(例如，某数目的位)来指示多个字线，使得刷新地址指示多个字线。在提供刷新地址RXADD之后，自动刷新地址控制420可更新刷新地址以便移动到字线序列中的下一组字线。举例来说，自动刷新地址控制电路420可递增刷新地址RXADD的某些位以生成下一刷新地址。在一些实施例中，自动刷新地址控制420可位于刷新控制电路的中心部分(例如，图3的310)中。
存储体部分400可包含各种电路和结构以用于检测侵害者地址且基于那些侵害者的受害者来计算刷新地址。举例来说，存储体部分400可包含侵害者检测器电路。侵害者检测器电路可存储接收到的行地址XADD，且可基于存储的行地址来识别侵害者。举例来说，侵害者检测器可包含存储器结构，例如内容可寻址存储器(CAM)402。CAM 402可具有数个寄存器，其中每一者可保持接收到的存储器地址，例如行地址XADD。可沿着地址总线提供行地址，作为对与该行地址XADD相关联的行的存取操作的部分。接收到的行地址可与已经存储在CAM 402中的其它地址相比。如果不存在匹配，则可将接收到的行地址存储在CAM 402中(在需要的情况下替换旧地址)。如果存在匹配，则可将所述地址识别为侵害者。在一些实施例中，CAM 402中的每一寄存器可与计数器相关联，所述计数器在存在匹配时可递增。计数器的值可用于识别侵害者。
在一些实施例中，CAM 402可沿着行地址总线接收每个地址XADD。在一些实施例中，CAM 402可接收取样信号，且可在所述取样信号在作用中时仅接收地址XADD。在一些实施例中，可通过随机、半随机和/或伪随机定时来激活取样信号。
CAM 402可由窃取输出控制电路410管理。窃取输出控制电路410可确定存储在CAM410中的地址中的哪些应被用于计算受害者地址。所选侵害者可通常称作‘种子’地址。窃取输出控制电路410可包含输出优先级控制电路412，其可选择应该将存储在CAM 402中的地址中的哪些应被用作种子。举例来说，窃取输出控制电路410可选择CAM 402中的两个最早的地址，或最近与沿地址总线的地址匹配的两个地址。
窃取输出控制电路410还可具有区段比较器电路414。区段比较器414可检查CAM402中的地址以确定CAM 402中的地址是否在存储器的相同(或邻近)的区段中。如果存在处于不同的非邻近区段中的至少两个地址(且在CAM 402中存在多个地址)，则区段比较器414可以高逻辑电平为该存储体提供信号SameSecRequest。这可部分用作使存储器进入刷新模式的信号，在所述刷新模式中，仅单个地址作为目标刷新操作的部分被刷新。输出优先级控制412还可考虑来自区段比较器414的结果。举例来说，输出优先级控制412可优先查找在不同的非邻近区段中的两个地址(如果此类地址对可用)。
窃取输出控制电路410可将第一种子和第二种子地址从CAM 402分别提供到第一受害者计算器406和第二受害者计算器407。受害者地址计算器406和407可确定那些种子地址的受害者(或潜在受害者)的地址，然后可刷新这些地址。在一些实施例中，受害者可基于物理上接近由种子地址表示的字线的字线。举例来说，受害者可以是邻近种子地址(例如，R+/-1)的字线。计算出的受害者地址可分别存储在第一锁存器408和第二锁存器409中。第一锁存器408可保持由第一种子地址受害者计算器406提供的第一刷新地址RXADD1，且第二锁存器409可保持由第二种子地址受害者计算器407提供的第二刷新地址RXADD2。
存储的刷新地址可提供到行解码器430，其可同时刷新与第一刷新地址RXADD1和第二刷新地址RXADD2相关联的字线。两个地址总线可将刷新控制电路耦合到行解码器430。行解码器430可具有用于给定存储体的每一区段的不同部分。行解码器430的每一区段部分可接收地址RXADD1和RXADD2，共同作为多路复用器的输入。在行解码器430内生成的控制信号可确定该区段内两个地址RXADD1和RXADD2中的哪一者用于刷新。在一些实施例中，行解码器430的每一区段可具有两个多路复用器，每一接收到的地址一个多路复用器，每个多路复用器在提供所述接收到的地址用于刷新或不提供地址之间进行选择。用于刷新地址RXADD1和RXADD2的解码器可向行解码器430的每一区段提供命令信号。每一区段中的两个多路复用器可响应该区段的命令信号的相反电平，使得每次仅一个多路复用器在作用中(例如，提供地址)。
窃取输出控制电路410可提供第二种子跳过信号Seed2Skip。当信号Seed2Skip处于作用电平时，行解码器可刷新第一刷新地址RXADD1，而不刷新第二刷新地址RXADD2。当仅存在一个检测到的需要刷新其受害者的侵害者时(例如，如果在CAM 402中仅存储一个地址)，窃取输出控制电路410可以作用电平提供信号Seed2Skip。
在实例目标刷新操作中，存储器可处于刷新模式，其中两个地址作为目标刷新操作的部分被同时刷新(例如，因为信号SameSecRequestBank对于每个存储体都未起作用)。窃取输出控制电路410可从CAM 402检索第一种子地址Seed1和第二种子地址Seed2。受害者计算器406和407可基于相应的第一和第二种子来计算第一和第二受害者地址。举例来说，第一刷新地址RXADD1可以是Seed1的R+1受害者，而第二刷新地址RXADD2可以是Seed2的R+1受害者。这两个刷新地址可由行解码器430刷新。受害者计算器406和407可接着基于相应的第一和第二种子地址来提供相应的第三和第四受害者地址。举例来说，第一刷新地址RXADD1现在可以是Seed1的R-1受害者，而第二刷新地址RXADD2现在可以是Seed2的R-1受害者。行解码器430可同时刷新这两个刷新地址。窃取输出控制电路410可接着从CAM 402检索新的种子地址以用于进一步的刷新操作。
在实例目标刷新操作中，存储器可处于其中每泵涌仅刷新一个刷新地址(例如，因为信号SameSecRequestBank中的至少一个在作用中)的刷新模式。窃取控制电路410可从CAM 402检索第一种子地址Seed1。可将第一种子地址Seed1提供给第一受害者地址计算器406，其可计算第一刷新地址RXADD1(例如，可以是Seed1的R+1)且将所述第一刷新地址提供给第一锁存器408。行解码器430可接着刷新第一刷新地址RXADD1。第一受害者地址计算器406可接着基于第一种子地址Seed1计算第二刷新地址。举例来说，刷新地址RXADD1可更新成Seed1的R-1地址。行解码器430可接着刷新此地址。窃取输出控制410可接着从CAM 402检索一或多个新地址，以用作后续目标刷新操作的种子地址。
在一些实施例中，距种子字线更远的字线也可被刷新。举例来说，存储器可刷新邻近R+/-1字线的字线(例如，R+/-2字线)。R+/-2字线可能经历比R+/-1字线慢的衰减速率，且因此可能需要不那么频繁地刷新。为了减轻这种情况，存储器可周期性地刷新R+/-2字线而非R+/-1字线。举例来说，存储体部分400可包含R+/-2窃取速率控制电路404，其可提供信号RHR2en。当信号RHR2en在作用中时，代替计算R+1或R-1受害者地址，第一受害者地址计算器406和第二受害者地址计算器407可改为计算R+2和R-2受害者地址。
R+/-2窃取速率控制电路404可计数目标刷新操作的执行次数(例如，信号RHR的激活数目)，且可基于该计数以作用电平提供信号RHR2en。举例来说，信号RHR2en对于每八个目标刷新操作中的一个可在作用中。
图5是根据本公开的一些实施例的存储器的刷新模式的状态图。在一些实施例中，状态图500可表示可由图1到4的一或多个存储器(或存储器组件)使用的不同刷新模式。举例来说，状态图500可表示状态机的状态，例如图3的动态窃取速率控制电路312。
模式510表示检查窃取速率控制计数器(SRCC)(例如图3的SRCC 314)的值以及相同区段地址信号(例如图3到4的SameSecRequestBnk)的值。基于这些值，状态机可在接收到刷新信号(例如，AREF)时确定执行哪个刷新模式520到550。在执行与所确定的刷新模式相关联的刷新之后，状态机可返回到初始模式510以确定哪个刷新模式用于刷新信号的下一次激活。
初始模式510还可表示存储器系统的初始状态。举例来说，在存储器的上电或重置操作(例如，如由PwrUpRst信号指示)之后，存储器可进入初始模式510且开始监测SRCC值和SameSecRequestBnk信号。在一些实施例中，SRCC的值可响应于PwrUpRst信号而重置到初始值(例如，0)。
如果信号SameSecRequestBnk对于所有存储体均为低(例如，所有存储体刷新部分均包含至少一对处于不同的非邻近区段中的刷新地址)且SRCC处于最大值(或高于阈值)，则存储器可进入第一刷新模式520。第一刷新模式520可涉及执行自动刷新操作，然后执行至少一个目标刷新操作，其中多个目标刷新地址一起被刷新。在执行刷新操作之后，SRCC的值可维持在其当前(例如，最大)值，且存储器可返回到初始状态510。
如果信号SameSecRequestBnk对于所有存储体均为低(例如，所有存储体刷新部分均包含至少一对处于不同的非邻近区段中的刷新地址)且SRCC低于最大值(或低于阈值)，则存储器可进入第二刷新模式530。第二刷新模式530可类似于第一刷新模式520，不同之处在于，在第二刷新模式530中，更多的字线作为自动刷新操作的部分被刷新。在第二模式中响应于刷新信号执行刷新操作之后，可递增SRCC值。
如果信号SameSecRequestBnk具有至少一个位处于高逻辑电平(例如，至少一个存储体不包含处于不同的非邻近区段中的一对已识别的侵害者)且SRCC处于最小值(例如，0)，则存储器可进入第三刷新模式540。在第三刷新模式540中响应于刷新信号AREF，存储器可执行自动刷新操作，但不执行目标刷新操作。在执行刷新操作之后，SRCC值可增加某一值。举例来说，在图5的实施例中，SRCC值可增加7。不同值(以及SRCC的最大值的不同大小)可用于调整每次激活刷新信号AREF都进行刷新的种子地址的平均数目。
如果信号SameSecRequestBnk具有至少一个位处于高逻辑电平(例如，至少一个存储体不包含处于不同的非邻近区段中的一对已识别的侵害者)且SRCC高于最小值(例如，SRCC>0)，则存储器可进入第四刷新模式550。在第四刷新模式550中响应于刷新信号AREF，存储器可执行目标刷新操作但不执行自动刷新操作。在第四刷新模式550中(不同于第一模式520和第二模式530)，每一目标刷新操作可包含刷新单个刷新地址。
图6是根据本公开的一些实施例的不同刷新模式的定时图。定时图620到650展示可在存储器处于不同刷新模式时响应于刷新信号(例如，AREF)的激活来执行的不同刷新操作群组。在一些实施例中，定时图620到650可表示图5的相应刷新模式520到550。应注意，定时图620到650未必共享相同时间的存取，且未必彼此按比例缩放。举例来说，与定时图650表示的刷新操作相比，定时图640表示的刷新操作可能花费更多时间来完成。
定时图620展示处于第一刷新模式(例如，图5的模式520)的刷新操作。响应于刷新信号的激活，可存在3个刷新泵涌。第一泵涌用于自动刷新操作，且4个字线可被刷新。第二泵涌用于目标刷新操作。在第一泵涌期间，可针对第一种子地址Seed1和第二种子地址Seed2刷新R+1受害者。第三泵涌可用于刷新地址Seed1和Seed2的R-1受害者。在一些实施例中，当需要R+/-2刷新时，第二泵涌可用于刷新地址Seed1和Seed2的R+2受害者，且第三泵涌可用于刷新地址Seed1和Seed2的R-2受害者。
定时图630展示处于第二刷新模式(例如，图5的模式530)的刷新操作。定时图630可大体上类似于定时图620，不同之处在于，在定时图630中，在第一自动刷新泵涌期间更多的字线被刷新。具体地说，在定时图630的第一泵涌期间，八个字线作为自动刷新操作的部分被刷新。
定时图640展示处于第三刷新模式(例如，图5的模式540)的刷新操作。定时图640包含两个刷新泵涌。在每一刷新泵涌期间，16个字线作为自动刷新操作的部分被刷新。
定时图650展示作为第四刷新模式(例如，图5的模式550)的部分的刷新操作。定时图650包含四个刷新泵涌。每一泵涌用于刷新单个刷新字线的目标刷新操作。举例来说，第一泵涌可用于刷新第一种子地址Seed1的R+1受害者。第二泵涌可用于刷新第一种子地址Seed1的R-1受害者。第三泵涌可用于刷新第二种子地址Seed2的R+1受害者。第四泵涌可用于刷新第二种子地址Seed2的R-1受害者。在一些实施例中，如果需要R+/-2刷新，则可改为刷新R+2或R-2受害者。
图7是根据本公开的一些实施例的具有刷新管理模式的存储器的状态图。状态图700可大体上类似于图5的状态图500，不同之处在于，在状态图700中，存在两个额外刷新模式以适应存储器的刷新管理(RFM)模式。为了简洁起见，类似于先前相对于图5描述的那些的模式和操作将不再相对于图7再次重复。
一些存储器可包含RFM模式，其中当启用RFM模式时，控制器可监测对存储器的存取操作，且可控制自动刷新操作和目标刷新操作的比率。当启用RFM模式时，存储器可从初始状态710移到RFM启用模式760。当RFM模式保持启用时，存储器可在RFM信号在作用中且从控制器接收到刷新信号AREF的激活时执行刷新作为第五模式770的部分，且在通过信号RFM接收到的刷新信号AREF不在作用中时可执行刷新作为第六模式780的部分。在一些实施例中，控制器可计数对存储器的存取操作且可在计数超过阈值时激活信号RFM。
第五模式770可涉及执行目标刷新操作，每一目标刷新操作刷新单个受害者字线。第六模式780可包含自动刷新和目标刷新操作。
图8是根据本公开的一些实施例的不同刷新模式的定时图。定时图870和880可表示图7的第五刷新模式770和第六刷新模式780。定时图870和880可通常类似于图6的定时图。
定时图870展示包含3个刷新泵涌的第五刷新模式。第一泵涌用于刷新四个字线作为自动刷新操作的部分。第二泵涌用于刷新第一种子地址Seed1的R+1(或R+2)受害者。第三泵涌用于刷新第一种子地址Seed1的R-1(或R-2)受害者。
定时图880展示包含4个刷新泵涌的第六刷新模式。前两个泵涌用于刷新第一种子地址Seed1的R+1和R-1(或R+2和R-2)受害者。第三和第四泵涌用于刷新第二种子地址Seed2的R+1和R-1(或R+2和R-2)受害者。
当然，应了解，本文中所描述的实例、实施例或过程中的任一个可与一或多个其它实例、实施例及/或过程组合或分开和/或在根据本发明系统、装置和方法的单独装置或装置部分当中执行。
图9是根据本公开的一些实施例的方法的流程图。在一些实施例中，方法900可由图1到4的设备或系统中的一或多者执行，且可以图5到8中描述的一或多个方式来操作。
方法900可通常从框910开始，描述了存储各自与存储器阵列的字线相关联的多个行地址。可沿着行地址总线接收行地址，作为对存储器的存取操作的部分。可将行地址存储在侵害者检测器(例如，图4的CAM 402)中。在一些实施例中，沿着总线的地址的仅一部分可被取样和存储。在一些实施例中，沿着总线的所有地址都可被存储。
框910可通常后跟着框920，其描述了在存储的多个行地址中没有至少两个行地址表示可同时刷新的字线的情况下激活控制信号。举例来说，区段比较器可检查所存储的地址以确定所存储的地址中是否存在至少两个地址处于不同的非邻近区段中。在一些实施例中，区段比较器可响应于刷新信号(例如，AREF)来检查侵害者检测器中的地址。
框920可通常后跟着框930，其描述了基于所存储的多个行地址中的第一者来生成第一刷新地址。第一刷新地址可以是与邻近由所存储的多个行地址中的第一者所表示的字线的字线相关联的地址。在一些实施例中，可响应于刷新信号AREF而生成第一刷新地址。在一些实施例中，可响应于目标刷新信号(例如，RHR)来生成第一刷新地址。
框930可通常后跟着框940，其描述了基于所存储的多个行地址中的第二者来生成第二刷新地址。生成第二刷新地址的过程可通常类似于框930中所描述的生成第一刷新地址。在一些实施例中，框930和940中描述的操作可同时执行。
框940可通常后跟着框950，其描述了在控制信号未起作用的情况下同时刷新与第一刷新地址相关联的第一字线和与第二刷新地址相关联的第二字线作为目标刷新操作的部分，以及在控制信号在作用中的情况下依序刷新第一字线和第二字线作为相应的第一和第二目标刷新操作的部分。
两个刷新地址是否一起刷新可基于存储器的哪个刷新模式在作用中。举例来说，方法900可包含基于控制信号激活存储器的刷新模式。
最后，上文的论述仅旨在说明本发明系统，且不应解释为将所附权利要求书限于任何特定实施例或实施例群组。因此，虽然已参考示范性实施例详细地描述了本发明系统，但还应了解，在不脱离如所附权利要求书中所阐述的本发明系统的更广和既定精神和范围的情况下，所属领域的技术人员可设计许多修改和替代性实施例。因此，说明书和附图应以说明性方式看待，且不旨在限制所附权利要求书的范围。

Claims (20)

1.一种设备，其包括：
存储器阵列，其包括多个区段；
侵害者检测器，其经配置以存储一或多个地址，其中所述一或多个地址中的每一者与所述多个区段中的一者相关联；
区段比较器，其经配置以在所述侵害者检测器中存储的所述一或多个地址中不存在至少两个地址处于所述多个区段中不同的非邻近区段中的情况下提供处于作用电平的控制信号；
窃取速率控制电路，其经配置以在控制信号处于未起作用电平的情况下激活第一刷新模式以及在所述控制信号处于所述作用电平的情况下激活第二刷新模式。
2.根据权利要求1所述的设备，
其中，作为在所述第一刷新模式在作用中时的刷新操作的部分，同时刷新基于存储的所述一或多个地址中的一者的第一刷新地址和基于存储的所述一或多个地址中的不同一者的第二刷新地址，以及
其中，作为在所述第二刷新模式在作用中时的刷新操作的部分，依序刷新所述第一刷新地址和所述第二刷新地址。
3.根据权利要求1所述的设备，其中所述多个区段中的邻近区段共享一组感测放大器。
4.根据权利要求1所述的设备，其中在所述第一刷新模式在作用中时的刷新操作包含至少一个目标刷新操作和至少一个自动刷新操作，且其中在所述第二刷新模式在作用中时的刷新操作不包含自动刷新操作。
5.根据权利要求1所述的设备，其中所述窃取速率控制电路包括窃取速率控制计数器，所述窃取速率控制计数器经配置以在所述第二刷新模式在作用中时执行刷新操作时减小窃取控制计数的值且经配置以在所述第一刷新模式在作用中时执行刷新操作时维持所述窃取控制计数的所述值。
6.根据权利要求5所述的设备，其中所述窃取速率控制电路经配置以在所述控制信号处于所述作用电平且所述窃取控制计数的所述值处于最小值的情况下激活第三刷新模式，且其中在所述第三刷新模式在作用中时的刷新操作包含自动刷新操作但不包含目标刷新操作。
7.根据权利要求5所述的设备，其中所述窃取速率控制电路经配置以在所述控制信号处于所述未起作用电平且所述窃取控制计数的所述值低于最大值的情况下激活第四刷新模式，其中在所述第一刷新模式在作用中时的刷新操作包含作为自动刷新操作的部分刷新第一数目的字线，且其中在所述第四刷新模式在作用中时的刷新操作包含作为自动刷新操作的部分刷新不同于所述第一数目的第二数目的字线。
8.根据权利要求1所述的设备，其中响应于所述设备的刷新管理模式被启用，所述窃取速率控制电路经配置以响应于刷新管理信号未起作用而激活第五刷新模式以及响应于所述刷新管理信号在作用中而激活第六刷新模式。
9.一种设备，其包括：
存储器阵列，其包括各自与行地址相关联的多个字线；
刷新控制电路，其经配置以存储多个行地址且确定存储的所述多个行地址中的至少两个行地址是否能够被同时刷新，经配置以在各自基于存储的所述多个行地址中的不同者的第一目标刷新地址和第二目标刷新地址能够被同时刷新的情况下同时提供所述第一目标刷新地址和所述第二目标刷新地址，且经配置以在所述第一目标刷新地址和所述第二目标刷新地址无法被同时刷新的情况下提供所述第一目标刷新地址且接着提供所述第二目标刷新地址。
10.根据权利要求9所述的设备，其中所述刷新控制电路包括窃取输出控制电路，所述窃取输出控制电路经配置以确定存储的所述多个行地址中的每一者与所述存储器阵列的哪个区段相关联，且其中所述确定存储的所述多个行地址中的至少两个行地址是否能够被同时刷新是基于所述行地址与所述区段中的哪些区段相关联。
11.根据权利要求9所述的设备，其中所述刷新控制电路经配置以在仅存在单个存储的行地址的情况下仅提供所述第一目标刷新地址。
12.根据权利要求9所述的设备，其中所述第一目标刷新地址与邻近于存储的所述多个行地址中的第一者所关联的字线的字线相关联，且其中所述第二目标刷新地址与邻近于存储的所述多个行地址中的第二者所关联的字线的字线相关联。
13.根据权利要求12所述的设备，其中所述刷新控制电路包含经配置以提供控制信号的+/-2速率控制电路，且其中响应于所述控制信号处于作用电平，所述第一目标刷新地址与通过字线与存储的所述多个行地址中的所述第一者所关联的所述字线分隔开的字线相关联，且其中所述第二目标刷新地址与邻近于与存储的所述多个行地址中的所述第二者所关联的所述字线相邻的字线相邻的字线相关联。
14.根据权利要求9所述的设备，其进一步包括行解码器，所述行解码器经配置以刷新所述多个字线中与所述第一目标刷新地址和所述第二目标刷新地址相关联的所选者。
15.一种方法，其包括：
存储多个行地址，其中存储的所述多个行地址中的每一者与存储器阵列的字线相关联；
在存储的所述多个行地址中不存在至少两个行地址表示能被同时刷新的字线的情况下激活控制信号；
基于存储的所述多个行地址中的第一者生成第一刷新地址；
基于存储的所述多个行地址中的第二者生成第二刷新地址；以及
在所述控制信号未起作用的情况下作为目标刷新操作的部分同时刷新与所述第一刷新地址相关联的第一字线和与所述第二刷新地址相关联的第二字线，且在所述控制信号在作用中的情况下作为相应第一和第二目标刷新操作的部分依序刷新所述第一字线和所述第二字线。
16.根据权利要求15所述的方法，其进一步包括：
响应于执行所述刷新操作，更新窃取速率计数器的值；以及
基于所述控制信号和所述窃取速率计数器的所述值，激活所述存储器的刷新模式。
17.根据权利要求16所述的方法，其中所述激活所述刷新模式包含：
在命令信号未起作用且所述窃取速率计数器处于最大值的情况下激活第一刷新模式；
在所述命令信号未起作用且所述窃取速率计数器低于所述最大值的情况下激活第二刷新模式；
在所述命令信号在作用中且所述窃取速率计数器处于最小值的情况下激活第三刷新模式；以及
在所述命令信号在作用中且所述窃取速率计数器高于所述最小值的情况下激活第四刷新模式。
18.根据权利要求15所述的方法，其进一步包括：
确定存储的所述多个行地址中的每一者与所述存储器阵列中的哪个区段相关联；以及
在存储的所述多个行地址全都在所述存储器阵列的同一区段或相互邻近区段中的情况下激活所述命令信号。
19.根据权利要求15所述的方法，其中存储的所述多个行地址与所述存储器阵列的存储体相关联。
20.根据权利要求15所述的方法，其进一步包括在存储的所述多个行地址仅包含一个存储的行地址的情况下跳过所述第二刷新操作。
CN202110646275.2A 2020-08-19 2021-06-10 用于刷新模式的设备、系统和方法 Pending CN114078508A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/997,659 US11348631B2 (en) 2020-08-19 2020-08-19 Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US16/997,659 2020-08-19

Publications (1)

Publication Number Publication Date
CN114078508A true CN114078508A (zh) 2022-02-22

Family

ID=80270239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110646275.2A Pending CN114078508A (zh) 2020-08-19 2021-06-10 用于刷新模式的设备、系统和方法

Country Status (2)

Country Link
US (2) US11348631B2 (zh)
CN (1) CN114078508A (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112106138B (zh) 2018-05-24 2024-02-27 美光科技公司 用于行锤击刷新采样的纯时间自适应采样的设备和方法
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US20230205872A1 (en) * 2021-12-23 2023-06-29 Advanced Micro Devices, Inc. Method and apparatus to address row hammer attacks at a host processor
KR20230135424A (ko) * 2022-03-16 2023-09-25 삼성전자주식회사 메모리 장치 및 그 리프레시 방법
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations
US12125514B2 (en) 2022-04-28 2024-10-22 Micron Technology, Inc. Apparatuses and methods for access based refresh operations

Family Cites Families (405)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1008373A (en) 1908-02-10 1911-11-14 William D Ellwanger Running-gear for vehicles.
EP0465050B1 (en) 1990-06-19 1997-09-03 Dell Usa L.P. A digital computer having a system for sequentially refreshing an expandable dynamic RAM memory circuit
US5299159A (en) 1992-06-29 1994-03-29 Texas Instruments Incorporated Serial register stage arranged for connection with a single bitline
US5699297A (en) 1995-05-30 1997-12-16 Kabushiki Kaisha Toshiba Method of rewriting data in a microprocessor additionally provided with a flash memory
US5835436A (en) 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
US5654929A (en) 1995-09-14 1997-08-05 Samsung Electronics Co., Ltd. Refresh strategy for DRAMs
JPH09161478A (ja) 1995-12-12 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
KR0172404B1 (ko) 1995-12-21 1999-03-30 김광호 반도체 메모리장치의 리프레쉬별 내부 승압전원 제어방법
KR100234365B1 (ko) 1997-01-30 1999-12-15 윤종용 반도체 메모리장치의 리프레쉬 방법 및 회로
JP3964491B2 (ja) 1997-03-25 2007-08-22 株式会社ルネサステクノロジ 半導体記憶装置及び半導体記憶装置の欠陥救済方法
US5883849A (en) 1997-06-30 1999-03-16 Micron Technology, Inc. Method and apparatus for simultaneous memory subarray testing
US5943283A (en) 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
KR100276386B1 (ko) 1997-12-06 2001-01-15 윤종용 반도체메모리장치의리프레시방법및회로
JP3194368B2 (ja) 1997-12-12 2001-07-30 日本電気株式会社 半導体記憶装置及びその駆動方法
US5956288A (en) 1997-12-22 1999-09-21 Emc Corporation Modular memory system with shared memory access
JPH11203862A (ja) 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体記憶装置
WO1999046775A2 (en) 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
US6011734A (en) 1998-03-12 2000-01-04 Motorola, Inc. Fuseless memory repair system and method of operation
US6049505A (en) 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
JPH11339493A (ja) 1998-05-27 1999-12-10 Mitsubishi Electric Corp 同期型半導体記憶装置
US6356485B1 (en) 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
JP4106811B2 (ja) 1999-06-10 2008-06-25 富士通株式会社 半導体記憶装置及び電子装置
US6535980B1 (en) 1999-06-21 2003-03-18 International Business Machines Corporation Keyless encryption of messages using challenge response
US6567340B1 (en) 1999-09-23 2003-05-20 Netlogic Microsystems, Inc. Memory storage cell based array of counters
DE19955601C2 (de) 1999-11-18 2001-11-29 Infineon Technologies Ag Verfahren zur Durchführung von Auto-Refresh-Sequenzen an einem DRAM
JP3964584B2 (ja) 1999-11-26 2007-08-22 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
TW535161B (en) 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
JP3376998B2 (ja) 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
JP3957469B2 (ja) 2000-04-11 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2002015593A (ja) 2000-06-27 2002-01-18 Toshiba Corp 半導体記憶装置
CA2313954A1 (en) 2000-07-07 2002-01-07 Mosaid Technologies Incorporated High speed dram architecture with uniform latency
JP2002074988A (ja) 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体装置および半導体装置のテスト方法
JP4216457B2 (ja) 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
EP1359862A1 (en) 2001-01-22 2003-11-12 Dale G. Brown Non-crystalline saliva-soluble coatings for elastomeric monofilament dental tapes
US6306721B1 (en) 2001-03-16 2001-10-23 Chartered Semiconductor Maufacturing Ltd. Method of forming salicided poly to metal capacitor
US6392952B1 (en) 2001-05-15 2002-05-21 United Microelectronics Corp. Memory refresh circuit and memory refresh method
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP4768163B2 (ja) 2001-08-03 2011-09-07 富士通セミコンダクター株式会社 半導体メモリ
GB2380035B (en) 2001-09-19 2003-08-20 3Com Corp DRAM refresh command operation
JP2003123470A (ja) 2001-10-05 2003-04-25 Mitsubishi Electric Corp 半導体記憶装置
US6704228B2 (en) 2001-12-28 2004-03-09 Samsung Electronics Co., Ltd Semiconductor memory device post-repair circuit and method
JP4416372B2 (ja) 2002-02-25 2010-02-17 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
US6618314B1 (en) 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US6751143B2 (en) 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
US6741515B2 (en) 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit
US7043599B1 (en) 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
US7290080B2 (en) 2002-06-27 2007-10-30 Nazomi Communications Inc. Application processors and memory architecture for wireless applications
JP3821066B2 (ja) 2002-07-04 2006-09-13 日本電気株式会社 磁気ランダムアクセスメモリ
JP4246971B2 (ja) 2002-07-15 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
KR100480607B1 (ko) 2002-08-02 2005-04-06 삼성전자주식회사 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치
JP4236901B2 (ja) 2002-10-23 2009-03-11 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその制御方法
JP2004199842A (ja) 2002-12-20 2004-07-15 Nec Micro Systems Ltd 半導体記憶装置及びその制御方法
KR100474551B1 (ko) 2003-02-10 2005-03-10 주식회사 하이닉스반도체 셀프 리프레쉬 장치 및 방법
WO2004077444A1 (ja) 2003-02-27 2004-09-10 Fujitsu Limited 半導体記憶装置及びそのリフレッシュ方法
JP4381013B2 (ja) 2003-03-17 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
KR100497164B1 (ko) 2003-04-30 2005-06-23 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 동작 방법
JP4139734B2 (ja) 2003-05-16 2008-08-27 セイコーエプソン株式会社 擬似スタティックメモリ装置および電子機器
KR100546347B1 (ko) 2003-07-23 2006-01-26 삼성전자주식회사 온도 검출 회로 및 온도 검출 방법
DE10337855B4 (de) 2003-08-18 2005-09-29 Infineon Technologies Ag Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers
CN1771565B (zh) 2003-08-18 2010-05-05 富士通微电子株式会社 半导体存储器以及半导体存储器的操作方法
JP2005116106A (ja) 2003-10-09 2005-04-28 Elpida Memory Inc 半導体記憶装置とその製造方法
KR100621619B1 (ko) 2003-11-14 2006-09-13 삼성전자주식회사 리플레쉬 동작을 수행하는 반도체 메모리 장치
US20050108460A1 (en) 2003-11-14 2005-05-19 Intel Corporation Partial bank DRAM refresh
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
US20050213408A1 (en) 2004-03-29 2005-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Ripple refresh circuit and method for sequentially refreshing a semiconductor memory system
JP2005285271A (ja) 2004-03-30 2005-10-13 Nec Electronics Corp 半導体記憶装置
KR100668822B1 (ko) 2004-04-28 2007-01-16 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 제어 장치
KR100653688B1 (ko) 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
US7184350B2 (en) 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
KR100859252B1 (ko) 2004-06-23 2008-09-18 산요덴키가부시키가이샤 메모리
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7164615B2 (en) 2004-07-21 2007-01-16 Samsung Electronics Co., Ltd. Semiconductor memory device performing auto refresh in the self refresh mode
US7035152B1 (en) 2004-10-14 2006-04-25 Micron Technology, Inc. System and method for redundancy memory decoding
US7248528B2 (en) 2004-10-21 2007-07-24 Elpida Memory Inc. Refresh control method of a semiconductor memory device and semiconductor memory device
KR100608370B1 (ko) 2004-11-15 2006-08-08 주식회사 하이닉스반도체 메모리 장치의 리프레쉬 수행 방법
DE102004062150A1 (de) 2004-12-23 2006-07-13 Braun Gmbh Auswechselbares Zubehörteil für ein Elektrokleingerät und Verfahren zum Bestimmen der Benutzungsdauer des Zubehörteils
US7167401B2 (en) 2005-02-10 2007-01-23 Micron Technology, Inc. Low power chip select (CS) latency option
US7254074B2 (en) 2005-03-07 2007-08-07 Micron Technology, Inc. Open digit line array architecture for a memory array
US7170808B2 (en) 2005-03-25 2007-01-30 Infineon Technologies Ag Power saving refresh scheme for DRAMs with segmented word line architecture
JP4309368B2 (ja) 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
KR100682174B1 (ko) 2005-05-18 2007-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 페이지 액세스 회로
JP4609813B2 (ja) 2005-05-18 2011-01-12 エルピーダメモリ株式会社 半導体装置
US7212457B2 (en) 2005-05-18 2007-05-01 Macronix International Co., Ltd. Method and apparatus for implementing high speed memory
US7532532B2 (en) 2005-05-31 2009-05-12 Micron Technology, Inc. System and method for hidden-refresh rate modification
JP4524645B2 (ja) 2005-06-01 2010-08-18 エルピーダメモリ株式会社 半導体装置
KR100670665B1 (ko) 2005-06-30 2007-01-17 주식회사 하이닉스반도체 반도체 메모리 장치의 레이턴시 제어 회로
KR101183684B1 (ko) 2005-07-13 2012-10-18 삼성전자주식회사 디램 메모리 장치 및 부분 어레이 셀프 리프레시 방법
JP2007035151A (ja) 2005-07-26 2007-02-08 Elpida Memory Inc 半導体メモリ装置およびメモリシステムのリフレッシュ制御方法
US7694082B2 (en) 2005-07-29 2010-04-06 International Business Machines Corporation Computer program and method for managing resources in a distributed storage system
US7444577B2 (en) 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
US7565479B2 (en) 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
KR100725992B1 (ko) 2005-11-04 2007-06-08 삼성전자주식회사 리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법
US7894282B2 (en) 2005-11-29 2011-02-22 Samsung Electronics Co., Ltd. Dynamic random access memory device and method of determining refresh cycle thereof
US20070165042A1 (en) 2005-12-26 2007-07-19 Seitaro Yagi Rendering apparatus which parallel-processes a plurality of pixels, and data transfer method
KR100745074B1 (ko) 2005-12-28 2007-08-01 주식회사 하이닉스반도체 반도체 장치
KR100776737B1 (ko) 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
US7313047B2 (en) 2006-02-23 2007-12-25 Hynix Semiconductor Inc. Dynamic semiconductor memory with improved refresh mechanism
JP2007248553A (ja) 2006-03-14 2007-09-27 Hitachi Displays Ltd 画像表示装置を備える情報端末
US8000134B2 (en) 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
FR2903219A1 (fr) 2006-07-03 2008-01-04 St Microelectronics Sa Procede de rafraichissement d'un memoire vive dynamique et dispositif de memoire vive dynamique correspondant,en particulier incorpore dans un telephone mobile cellulaire
JP2008033995A (ja) 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd メモリシステム
US7522464B2 (en) 2006-07-26 2009-04-21 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
US20080028137A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and Apparatus For Refresh Management of Memory Modules
JP4353331B2 (ja) 2006-12-05 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置
JP2008165847A (ja) 2006-12-26 2008-07-17 Elpida Memory Inc 半導体メモリ装置、半導体装置、メモリシステム及びリフレッシュ制御方法
KR100929155B1 (ko) 2007-01-25 2009-12-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
US7577231B2 (en) 2007-03-16 2009-08-18 International Business Machines Corporation Clock multiplier structure for fixed speed testing of integrated circuits
JP2008262616A (ja) * 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法
JP4911510B2 (ja) 2007-04-16 2012-04-04 エルピーダメモリ株式会社 半導体記憶装置
CN101067972B (zh) 2007-04-23 2012-04-25 北京兆易创新科技有限公司 一种存储器检错纠错编码电路及利用其读写数据的方法
US20080270683A1 (en) 2007-04-25 2008-10-30 International Business Machines Corporation Systems and methods for a dram concurrent refresh engine with processor interface
US20080266990A1 (en) 2007-04-30 2008-10-30 Infineon Technologies North America Corp. Flexible redundancy replacement scheme for semiconductor device
US20080306723A1 (en) 2007-06-08 2008-12-11 Luca De Ambroggi Emulated Combination Memory Device
TWI335035B (en) 2007-06-20 2010-12-21 Etron Technology Inc Memory row scheme having memory row redundancy repair function
JP4957800B2 (ja) 2007-07-11 2012-06-20 富士通セミコンダクター株式会社 半導体記憶装置及びシステム
WO2009008079A1 (ja) 2007-07-11 2009-01-15 Fujitsu Microelectronics Limited 半導体記憶装置及びシステム
JP5405007B2 (ja) 2007-07-20 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7813210B2 (en) 2007-08-16 2010-10-12 Unity Semiconductor Corporation Multiple-type memory
KR100899392B1 (ko) 2007-08-20 2009-05-27 주식회사 하이닉스반도체 리프레시 특성 테스트 회로 및 이를 이용한 리프레시 특성테스트 방법
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US8072256B2 (en) 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
US7864588B2 (en) 2007-09-17 2011-01-04 Spansion Israel Ltd. Minimizing read disturb in an array flash cell
US7945825B2 (en) 2007-11-25 2011-05-17 Spansion Isreal, Ltd Recovery while programming non-volatile memory (NVM)
JP5228472B2 (ja) 2007-12-19 2013-07-03 富士通セミコンダクター株式会社 半導体メモリおよびシステム
JP5513730B2 (ja) 2008-02-08 2014-06-04 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
JP2009252278A (ja) 2008-04-04 2009-10-29 Toshiba Corp 不揮発性半導体記憶装置及びメモリシステム
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
KR20090124506A (ko) 2008-05-30 2009-12-03 삼성전자주식회사 피크 전류를 감소시키기 위한 리프레쉬 회로를 가지는반도체 메모리 장치 및 그에 따른 워드라인 액티베이팅방법
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
TW201011777A (en) 2008-09-09 2010-03-16 Amic Technology Corp Refresh method for a non-volatile memory
JP4843655B2 (ja) 2008-09-24 2011-12-21 株式会社東芝 半導体記憶装置
KR101481578B1 (ko) 2008-10-16 2015-01-21 삼성전자주식회사 지연 동기 루프 회로의 동작을 제어하는 반도체 메모리 장치
KR20100054985A (ko) 2008-11-17 2010-05-26 삼성전자주식회사 모드 가변 리프레쉬 동작을 갖는 반도체 메모리 장치
US8127184B2 (en) 2008-11-26 2012-02-28 Qualcomm Incorporated System and method including built-in self test (BIST) circuit to test cache memory
KR101020284B1 (ko) 2008-12-05 2011-03-07 주식회사 하이닉스반도체 초기화회로 및 이를 이용한 뱅크액티브회로
KR101596281B1 (ko) 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
JP2010152962A (ja) 2008-12-24 2010-07-08 Toshiba Corp 半導体記憶装置
JP2010170596A (ja) 2009-01-20 2010-08-05 Elpida Memory Inc 半導体記憶装置
JP2010170608A (ja) 2009-01-21 2010-08-05 Elpida Memory Inc 半導体記憶装置
WO2010085405A1 (en) 2009-01-22 2010-07-29 Rambus Inc. Maintenance operations in a dram
JP5343734B2 (ja) 2009-06-26 2013-11-13 富士通株式会社 半導体記憶装置
JP2011034645A (ja) 2009-08-03 2011-02-17 Elpida Memory Inc 半導体装置
US20110055495A1 (en) 2009-08-28 2011-03-03 Qualcomm Incorporated Memory Controller Page Management Devices, Systems, and Methods
KR20110030779A (ko) 2009-09-18 2011-03-24 삼성전자주식회사 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법
US8862973B2 (en) 2009-12-09 2014-10-14 Intel Corporation Method and system for error management in a memory device
JP5538958B2 (ja) 2010-03-05 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2011192343A (ja) 2010-03-12 2011-09-29 Elpida Memory Inc 半導体装置及びそのリフレッシュ制御方法並びにコンピュータシステム
US8943224B2 (en) 2010-03-15 2015-01-27 Rambus Inc. Chip selection in a symmetric interconnection topology
JP2011258259A (ja) 2010-06-07 2011-12-22 Elpida Memory Inc 半導体装置
JP5731179B2 (ja) 2010-06-21 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
JP2012022751A (ja) 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
KR101728067B1 (ko) 2010-09-03 2017-04-18 삼성전자 주식회사 반도체 메모리 장치
US9286965B2 (en) 2010-12-03 2016-03-15 Rambus Inc. Memory refresh method and devices
US8799566B2 (en) 2010-12-09 2014-08-05 International Business Machines Corporation Memory system with a programmable refresh cycle
WO2012082656A2 (en) 2010-12-13 2012-06-21 Aplus Flash Technology, Inc. Universal timing waveforms sets to improve random access read and write speed of memories
JP5695895B2 (ja) 2010-12-16 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP5684590B2 (ja) 2011-01-28 2015-03-11 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2012174297A (ja) 2011-02-18 2012-09-10 Elpida Memory Inc 半導体装置
US8711647B2 (en) 2011-05-09 2014-04-29 Inphi Corporation DRAM refresh method and system
JP2012252742A (ja) 2011-06-02 2012-12-20 Elpida Memory Inc 半導体装置
JP2013004158A (ja) 2011-06-21 2013-01-07 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法
JP5742508B2 (ja) 2011-06-27 2015-07-01 富士通セミコンダクター株式会社 半導体メモリ、システムおよび半導体メモリの動作方法
KR20130003333A (ko) 2011-06-30 2013-01-09 삼성전자주식회사 스페어 안티퓨즈 어레이를 구비한 반도체 메모리 장치 및 그에 따른 안티퓨즈 리페어 방법
JP2013030001A (ja) 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
US8588022B2 (en) 2011-08-24 2013-11-19 Micron Technology, Inc. Memory refresh methods, memory section control circuits, and apparatuses
KR20130024158A (ko) 2011-08-30 2013-03-08 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체메모리장치의 리프레쉬 방법
KR20130032703A (ko) 2011-09-23 2013-04-02 에스케이하이닉스 주식회사 반도체메모리장치
DE112011106076B4 (de) 2011-12-28 2020-01-23 Intel Corp. Generischer Adressen-Scrambler für Speicherschaltungs-Testengine
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
US9087613B2 (en) 2012-02-29 2015-07-21 Samsung Electronics Co., Ltd. Device and method for repairing memory cell and memory system including the device
US9190173B2 (en) 2012-03-30 2015-11-17 Intel Corporation Generic data scrambler for memory circuit test engine
US9158619B2 (en) 2012-03-30 2015-10-13 Intel Corporation On chip redundancy repair for memory devices
KR20130117198A (ko) 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
KR101962874B1 (ko) 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
US9257169B2 (en) * 2012-05-14 2016-02-09 Samsung Electronics Co., Ltd. Memory device, memory system, and operating methods thereof
KR101975029B1 (ko) 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
US8811110B2 (en) 2012-06-28 2014-08-19 Intel Corporation Configuration for power reduction in DRAM
KR20140002928A (ko) 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US8938573B2 (en) 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
KR101977665B1 (ko) 2012-07-12 2019-08-28 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
US8717841B2 (en) 2012-07-20 2014-05-06 Etron Technology, Inc. Method of controlling a refresh operation of PSRAM and related device
TWI498890B (zh) 2012-08-10 2015-09-01 Etron Technology Inc 偽靜態隨機存取記憶體之運作方法及相關記憶裝置
JP2014038674A (ja) 2012-08-14 2014-02-27 Ps4 Luxco S A R L 半導体装置
US8988956B2 (en) 2012-09-18 2015-03-24 Mosys, Inc. Programmable memory built in self repair circuit
US9165679B2 (en) 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
KR102050473B1 (ko) 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
US9030903B2 (en) 2012-09-24 2015-05-12 Intel Corporation Method, apparatus and system for providing a memory refresh
US8949698B2 (en) 2012-09-27 2015-02-03 Intel Corporation Method, apparatus and system for handling data faults
KR20140042546A (ko) 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US20150294711A1 (en) 2012-10-22 2015-10-15 Hewlett-Packard Development Company, L.P. Performing refresh of a memory device in response to access of data
KR102048255B1 (ko) 2012-10-25 2019-11-25 삼성전자주식회사 비트 라인 감지 증폭기 및 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
US8972652B2 (en) 2012-11-19 2015-03-03 Spansion Llc Data refresh in non-volatile memory
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
KR20140076735A (ko) 2012-12-13 2014-06-23 삼성전자주식회사 휘발성 메모리 장치 및 메모리 시스템
US10079044B2 (en) 2012-12-20 2018-09-18 Advanced Micro Devices, Inc. Processor with host and slave operating modes stacked with memory
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9076499B2 (en) 2012-12-28 2015-07-07 Intel Corporation Refresh rate performance based on in-system weak bit detection
US9251885B2 (en) 2012-12-28 2016-02-02 Intel Corporation Throttling support for row-hammer counters
US9355704B2 (en) 2012-12-28 2016-05-31 Mediatek Inc. Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR102107470B1 (ko) 2013-02-07 2020-05-07 삼성전자주식회사 메모리 장치 및 메모리 장치의 리프레시 방법
KR102133573B1 (ko) 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
US9224449B2 (en) 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
US9269436B2 (en) 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9449671B2 (en) 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
KR20150132366A (ko) 2013-03-15 2015-11-25 피에스4 뤽스코 에스.에이.알.엘. 반도체 기억 장치 및 이를 구비한 시스템
KR102105894B1 (ko) 2013-05-30 2020-05-06 삼성전자주식회사 휘발성 메모리 장치 및 그것의 리프레쉬 방법
CN105339917A (zh) 2013-05-30 2016-02-17 惠普发展公司，有限责任合伙企业 访问存储器中数据的分离的存储器控制器
JP2015008029A (ja) 2013-06-26 2015-01-15 マイクロン テクノロジー， インク． 半導体装置
US9524771B2 (en) 2013-07-12 2016-12-20 Qualcomm Incorporated DRAM sub-array level autonomic refresh memory controller optimization
JP2015032325A (ja) 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
KR102194791B1 (ko) 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR20150019317A (ko) 2013-08-13 2015-02-25 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
KR102124987B1 (ko) 2013-08-14 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US9117546B2 (en) 2013-09-19 2015-08-25 Elite Semiconductor Memory Technology Inc. Method for auto-refreshing memory cells in semiconductor memory device and semiconductor memory device using the method
KR20150033950A (ko) 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 어드레스 검출회로, 메모리 및 메모리 시스템
US9396786B2 (en) 2013-09-25 2016-07-19 SK Hynix Inc. Memory and memory system including the same
US9934143B2 (en) 2013-09-26 2018-04-03 Intel Corporation Mapping a physical address differently to different memory devices in a group
US9117542B2 (en) 2013-09-27 2015-08-25 Intel Corporation Directed per bank refresh command
WO2015047304A1 (en) 2013-09-27 2015-04-02 Hewlett-Packard Development Company, L.P. Refresh row address
KR102157769B1 (ko) 2013-10-28 2020-09-18 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US20150127389A1 (en) 2013-11-07 2015-05-07 Wagesecure, Llc System, method, and program product for calculating premiums for employer-based supplemental unemployment insurance
JP2015092423A (ja) 2013-11-08 2015-05-14 マイクロン テクノロジー， インク． 半導体装置
US9911485B2 (en) 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
US10020045B2 (en) 2013-11-26 2018-07-10 Micron Technology, Inc. Partial access mode for dynamic random access memory
KR20150064953A (ko) 2013-12-04 2015-06-12 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102181373B1 (ko) 2013-12-09 2020-11-23 에스케이하이닉스 주식회사 반도체 장치의 리프레쉬 제어 회로 및 리프레쉬 방법
KR102124973B1 (ko) 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102157772B1 (ko) 2013-12-18 2020-09-18 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9535831B2 (en) 2014-01-10 2017-01-03 Advanced Micro Devices, Inc. Page migration in a 3D stacked hybrid memory
KR102168115B1 (ko) 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US10534686B2 (en) 2014-01-30 2020-01-14 Micron Technology, Inc. Apparatuses and methods for address detection
KR20150105054A (ko) 2014-03-07 2015-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102116920B1 (ko) 2014-03-26 2020-06-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
JP2015207334A (ja) 2014-04-23 2015-11-19 マイクロン テクノロジー， インク． 半導体装置
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US10699796B2 (en) 2014-05-27 2020-06-30 Hewlett Packard Enterprise Development Lp Validation of a repair to a selected row of data
US9684622B2 (en) 2014-06-09 2017-06-20 Micron Technology, Inc. Method and apparatus for controlling access to a common bus by multiple components
KR20160000626A (ko) 2014-06-25 2016-01-05 에스케이하이닉스 주식회사 메모리 장치
WO2016004388A1 (en) 2014-07-03 2016-01-07 Yale University Circuitry for ferroelectric fet-based dynamic random access memory and non-volatile memory
KR20160011021A (ko) 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
KR20160011483A (ko) 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
US9490002B2 (en) 2014-07-24 2016-11-08 Rambus Inc. Reduced refresh power
US9905199B2 (en) 2014-09-17 2018-02-27 Mediatek Inc. Processor for use in dynamic refresh rate switching and related electronic device and method
KR20160035444A (ko) 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
US9799412B2 (en) 2014-09-30 2017-10-24 Sony Semiconductor Solutions Corporation Memory having a plurality of memory cells and a plurality of word lines
KR20160045461A (ko) 2014-10-17 2016-04-27 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR20160056056A (ko) 2014-11-11 2016-05-19 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US9978440B2 (en) 2014-11-25 2018-05-22 Samsung Electronics Co., Ltd. Method of detecting most frequently accessed address of semiconductor memory based on probability information
US20160155491A1 (en) 2014-11-27 2016-06-02 Advanced Micro Devices, Inc. Memory persistence management control
KR20160069213A (ko) 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
US9418723B2 (en) 2014-12-23 2016-08-16 Intel Corporation Techniques to reduce memory cell refreshes for a memory device
KR102250622B1 (ko) 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
KR20160093988A (ko) 2015-01-30 2016-08-09 에스케이하이닉스 주식회사 구동회로 및 구동회로를 이용한 구동방법
KR102285772B1 (ko) 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9728245B2 (en) 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
US9349491B1 (en) 2015-04-17 2016-05-24 Micron Technology, Inc. Repair of memory devices using volatile and non-volatile memory
KR20160132243A (ko) 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치
US9685219B2 (en) 2015-05-13 2017-06-20 Samsung Electronics Co., Ltd. Semiconductor memory device for deconcentrating refresh commands and system including the same
US9570142B2 (en) 2015-05-18 2017-02-14 Micron Technology, Inc. Apparatus having dice to perorm refresh operations
KR20170024307A (ko) 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
EP3160176B1 (en) 2015-10-19 2019-12-11 Vodafone GmbH Using a service of a mobile packet core network without having a sim card
US9812185B2 (en) 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
KR20170055222A (ko) 2015-11-11 2017-05-19 삼성전자주식회사 리페어 단위 변경 기능을 가지는 메모리 장치 및 메모리 시스템
KR20170057704A (ko) 2015-11-17 2017-05-25 삼성전자주식회사 액세스 동작과 리프레쉬 동작의 충돌을 제어하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102432701B1 (ko) 2015-11-18 2022-08-16 에스케이하이닉스 주식회사 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
KR20170060205A (ko) 2015-11-23 2017-06-01 에스케이하이닉스 주식회사 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
US9754655B2 (en) 2015-11-24 2017-09-05 Qualcomm Incorporated Controlling a refresh mode of a dynamic random access memory (DRAM) die
US9860088B1 (en) 2015-12-04 2018-01-02 Intergrated Device Technology, Inc. Inferring sampled data in decision feedback equalizer at restart of forwarded clock in memory system
US10048877B2 (en) 2015-12-21 2018-08-14 Intel Corporation Predictive memory maintenance
KR102399475B1 (ko) 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102352557B1 (ko) 2015-12-29 2022-01-20 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102329673B1 (ko) 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9928895B2 (en) 2016-02-03 2018-03-27 Samsung Electronics Co., Ltd. Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
US10725677B2 (en) 2016-02-19 2020-07-28 Sandisk Technologies Llc Systems and methods for efficient power state transitions
KR102403341B1 (ko) 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
US10268405B2 (en) 2016-03-17 2019-04-23 Mediatek, Inc. Dynamic rank switching for low power volatile memory
US9734887B1 (en) 2016-03-21 2017-08-15 International Business Machines Corporation Per-die based memory refresh control based on a master controller
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102441031B1 (ko) 2016-04-01 2022-09-07 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR102439671B1 (ko) 2016-04-25 2022-09-02 에스케이하이닉스 주식회사 메모리 장치
US9576637B1 (en) 2016-05-25 2017-02-21 Advanced Micro Devices, Inc. Fine granularity refresh
KR102433093B1 (ko) 2016-06-01 2022-08-18 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치
KR102469065B1 (ko) 2016-06-03 2022-11-23 에스케이하이닉스 주식회사 메모리 장치
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
WO2018001671A1 (en) 2016-06-28 2018-01-04 Huntsman Advanced Materials Licensing (Switzerland) Gmbh Electrical insulation system based on epoxy resins for generators and motors
US9911484B2 (en) 2016-06-29 2018-03-06 Micron Technology, Inc. Oscillator controlled random sampling method and circuit
KR102550685B1 (ko) 2016-07-25 2023-07-04 에스케이하이닉스 주식회사 반도체장치
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
KR102468728B1 (ko) 2016-08-23 2022-11-21 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
US10354714B2 (en) 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
KR102455027B1 (ko) 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR20180028783A (ko) 2016-09-09 2018-03-19 삼성전자주식회사 커맨드 컨트롤러를 포함하는 메모리 장치
KR102632534B1 (ko) 2016-09-20 2024-02-05 에스케이하이닉스 주식회사 어드레스 디코더, 액티브 제어 회로 및 이를 포함하는 반도체 메모리
KR102600320B1 (ko) 2016-09-26 2023-11-10 에스케이하이닉스 주식회사 리프레쉬 제어 장치
US20180096719A1 (en) 2016-09-30 2018-04-05 Intel Corporation Staggering initiation of refresh in a group of memory devices
WO2018063308A1 (en) 2016-09-30 2018-04-05 Intel Corporation Two transistor, one resistor non-volatile gain cell memory and storage element
US10381327B2 (en) 2016-10-06 2019-08-13 Sandisk Technologies Llc Non-volatile memory system with wide I/O memory die
US20180102776A1 (en) 2016-10-07 2018-04-12 Altera Corporation Methods and apparatus for managing application-specific power gating on multichip packages
KR102710360B1 (ko) 2016-10-17 2024-09-30 에스케이하이닉스 주식회사 메모리 장치
KR102710476B1 (ko) 2016-10-20 2024-09-26 에스케이하이닉스 주식회사 리프레쉬 타이밍 생성 회로, 리프레쉬 제어 회로 및 이를 포함하는 반도체 장치
KR20180049314A (ko) 2016-10-31 2018-05-11 에스케이하이닉스 주식회사 어드레스 카운팅 회로, 메모리 장치 및 메모리 장치의 동작 방법
US10839887B2 (en) 2016-10-31 2020-11-17 Intel Corporation Applying chip select for memory device identification and power management control
US10249351B2 (en) 2016-11-06 2019-04-02 Intel Corporation Memory device with flexible internal data write control circuitry
US20180137005A1 (en) 2016-11-15 2018-05-17 Intel Corporation Increased redundancy in multi-device memory package to improve reliability
US9799391B1 (en) 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
KR102699088B1 (ko) 2016-12-06 2024-08-26 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
US10614873B2 (en) 2016-12-26 2020-04-07 SK Hynix Inc. Memory device, memory system including the same, and address counting and comparing operation for refresh operation method thereof
US9761297B1 (en) 2016-12-30 2017-09-12 Intel Corporation Hidden refresh control in dynamic random access memory
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US9805782B1 (en) 2017-02-02 2017-10-31 Elite Semiconductor Memory Technology Inc. Memory device capable of determining candidate wordline for refresh and control method thereof
US11074957B2 (en) 2017-02-09 2021-07-27 SK Hynix Inc. Semiconductor device
US10347333B2 (en) 2017-02-16 2019-07-09 Micron Technology, Inc. Efficient utilization of memory die area
KR102650497B1 (ko) 2017-02-28 2024-03-25 에스케이하이닉스 주식회사 적층형 반도체 장치
KR20180100804A (ko) 2017-03-02 2018-09-12 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
US10020046B1 (en) 2017-03-03 2018-07-10 Micron Technology, Inc. Stack refresh control for memory device
KR20180102267A (ko) 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10198369B2 (en) 2017-03-24 2019-02-05 Advanced Micro Devices, Inc. Dynamic memory remapping to reduce row-buffer conflicts
US10545692B2 (en) 2017-04-04 2020-01-28 Sandisk Technologies Llc Memory maintenance operations during refresh window
KR20180114712A (ko) 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US10141042B1 (en) 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
US10192608B2 (en) 2017-05-23 2019-01-29 Micron Technology, Inc. Apparatuses and methods for detection refresh starvation of a memory
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US10818337B2 (en) 2017-08-02 2020-10-27 Zentel Japan Corporation Semiconductor memory device for preventing occurrence of row hammer issue
US10310757B2 (en) 2017-08-23 2019-06-04 Qualcomm Incorporated Systems and methods for memory power saving via kernel steering to memory balloons
US10504580B2 (en) 2017-08-31 2019-12-10 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
JP2019054200A (ja) 2017-09-19 2019-04-04 東芝メモリ株式会社 抵抗変化型メモリ
US10319437B2 (en) 2017-09-20 2019-06-11 Sandisk Technologies Llc Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device
CN109658961B (zh) 2017-10-12 2021-08-03 华邦电子股份有限公司 易失性存储器存储装置及其刷新方法
US10672449B2 (en) 2017-10-20 2020-06-02 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10303398B2 (en) 2017-10-26 2019-05-28 Advanced Micro Devices, Inc. Swizzling in 3D stacked memory
KR102350957B1 (ko) 2017-10-26 2022-01-14 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 리프레시 제어 방법
US10170174B1 (en) 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
KR102312178B1 (ko) 2017-10-30 2021-10-14 에스케이하이닉스 주식회사 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
KR102341261B1 (ko) 2017-11-13 2021-12-20 삼성전자주식회사 매스비트 카운터를 포함하는 메모리 장치 및 그의 동작 방법
US20190161341A1 (en) 2017-11-28 2019-05-30 Micron Technology, Inc. Systems and methods for temperature sensor access in die stacks
US11004495B2 (en) 2017-12-18 2021-05-11 SK Hynix Inc. Data storage device and operating method thereof
US11262921B2 (en) 2017-12-21 2022-03-01 Qualcomm Incorporated Partial area self refresh mode
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10297307B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Methods for independent memory bank maintenance and memory devices and systems employing the same
US11237972B2 (en) 2017-12-29 2022-02-01 Advanced Micro Devices, Inc. Method and apparatus for controlling cache line storage in cache memory
US10580475B2 (en) * 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR102425614B1 (ko) 2018-03-07 2022-07-28 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 리프레쉬 방법
JP6622843B2 (ja) 2018-04-19 2019-12-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
KR20190123875A (ko) 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US10497420B1 (en) 2018-05-08 2019-12-03 Micron Technology, Inc. Memory with internal refresh rate control
KR102358563B1 (ko) 2018-05-09 2022-02-04 삼성전자주식회사 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102534631B1 (ko) 2018-05-11 2023-05-19 에스케이하이닉스 주식회사 카운팅 회로 블록을 포함하는 반도체 시스템
CN112106138B (zh) 2018-05-24 2024-02-27 美光科技公司 用于行锤击刷新采样的纯时间自适应采样的设备和方法
JP6709825B2 (ja) 2018-06-14 2020-06-17 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． Ｄｒａｍ及びその操作方法
US10536069B2 (en) 2018-06-15 2020-01-14 Ford Global Technologies, Llc Virtual resistance gate driver
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10510396B1 (en) 2018-06-19 2019-12-17 Apple Inc. Method and apparatus for interrupting memory bank refresh
KR102471414B1 (ko) 2018-06-19 2022-11-29 에스케이하이닉스 주식회사 반도체 장치
US10872652B2 (en) 2018-06-19 2020-12-22 Apple Inc. Method and apparatus for optimizing calibrations of a memory subsystem
JP2020003838A (ja) 2018-06-25 2020-01-09 キオクシア株式会社 メモリシステム
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
KR102479500B1 (ko) 2018-08-09 2022-12-20 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 그 메모리 장치의 리프레시 방법
US10490250B1 (en) 2018-08-14 2019-11-26 Micron Technology, Inc. Apparatuses for refreshing memory of a semiconductor device
US10468076B1 (en) 2018-08-17 2019-11-05 Micron Technology, Inc. Redundancy area refresh rate increase
TWI676180B (zh) 2018-09-04 2019-11-01 華邦電子股份有限公司 記憶體裝置以及虛擬靜態隨機存取記憶體之刷新方法
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
US10923171B2 (en) 2018-10-17 2021-02-16 Micron Technology, Inc. Semiconductor device performing refresh operation in deep sleep mode
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US10636476B2 (en) 2018-11-01 2020-04-28 Intel Corporation Row hammer mitigation with randomization of target row selection
US10504577B1 (en) * 2018-11-05 2019-12-10 Micron Technology, Inc. Apparatus with a row hit rate/refresh management mechanism
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US10998033B2 (en) * 2018-12-06 2021-05-04 SK Hynix Inc. Semiconductor memory device and operating method thereof
US10790004B2 (en) 2018-12-12 2020-09-29 Micron Technology, Inc. Apparatuses and methods for multi-bank and multi-pump refresh operations
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10943637B2 (en) 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US10790005B1 (en) 2019-04-26 2020-09-29 Micron Technology, Inc. Techniques for reducing row hammer refresh
US11158364B2 (en) * 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US10943636B1 (en) * 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
TWI737140B (zh) 2020-01-22 2021-08-21 緯創資通股份有限公司 檢測裝置
US20210406170A1 (en) 2020-06-24 2021-12-30 MemRay Corporation Flash-Based Coprocessor
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown

Also Published As

Publication number Publication date
US11348631B2 (en) 2022-05-31
US11749331B2 (en) 2023-09-05
US20220270670A1 (en) 2022-08-25
US20220059158A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
US11749331B2 (en) Refresh modes for performing various refresh operation types
US12002501B2 (en) Apparatuses and methods for distributed targeted refresh operations
US11984148B2 (en) Apparatuses and methods for tracking victim rows
US11699476B2 (en) Apparatuses and methods for monitoring word line accesses
US11257535B2 (en) Apparatuses and methods for managing row access counts
US11417383B2 (en) Apparatuses and methods for dynamic refresh allocation
US11715512B2 (en) Apparatuses and methods for dynamic targeted refresh steals
US11798610B2 (en) Apparatuses and methods for controlling steal rates
US11309010B2 (en) Apparatuses, systems, and methods for memory directed access pause
US20210020262A1 (en) Apparatuses and methods for adjusting victim data
CN112242160A (zh) 用于跟踪行存取的设备和方法
US20230010619A1 (en) Apparatuses and methods for dynamically allocated aggressor detection
US11664063B2 (en) Apparatuses and methods for countering memory attacks
CN116580734A (zh) 用于采样速率调整的设备和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination