CN116580734A - 用于采样速率调整的设备和方法 - Google Patents

用于采样速率调整的设备和方法 Download PDF

Info

Publication number
CN116580734A
CN116580734A CN202310070385.8A CN202310070385A CN116580734A CN 116580734 A CN116580734 A CN 116580734A CN 202310070385 A CN202310070385 A CN 202310070385A CN 116580734 A CN116580734 A CN 116580734A
Authority
CN
China
Prior art keywords
refresh
sampling
rate
signal
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310070385.8A
Other languages
English (en)
Inventor
杜斌
李亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116580734A publication Critical patent/CN116580734A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

公开了用于采样速率调整的设备、系统和方法。存储器可基于采样速率对行地址进行采样以确定侵害者地址。所述存储器包含采样调整电路，所述采样调整电路监测刷新操作的速率并且基于经监测速率调整所述采样速率。所述采样调整电路可基于所述经监测速率提供计算的温度值，并且所述计算的温度可用于设置采样速率。所述刷新速率可基于测量的温度。

Description

用于采样速率调整的设备和方法
技术领域
本公开大体上涉及半导体装置，并且更具体地说，涉及半导体存储器装置。具体地说，本公开涉及易失性存储器，例如动态随机存取存储器(DRAM)。
背景技术
信息可作为物理信号(例如，电容性元件上的电荷)存储在存储器的个别存储器单元上。存储器可以是易失性存储器，并且物理信号可随时间推移衰减(其可能使存储在存储器单元中的信息降级或毁坏)。可能需要通过例如重写信息以将物理信号恢复到初始值来周期性地刷新存储器单元中的信息。
存储器的某些存取模式可能使得附近其它存储器单元中的存储器单元的数据降级的速率增加。为了防止信息丢失，定位这些存储器单元以便刷新它们可能很重要。
发明内容
在一方面，本申请提供一种设备，包括：采样定时电路，其被配置成部分地基于采样速率提供对采样信号的激活；以及采样调整电路，其被配置成监测刷新操作的速率并且基于所述刷新操作的所述速率调整所述采样速率。
在另一方面，本申请提供一种方法，包括：部分地基于采样速率以定时方式对地址进行采样；作为刷新操作的一部分，部分地基于经采样地址刷新字线；监测刷新操作的速率；以及基于所述刷新操作的监测速率调整所述采样速率。
在另一方面，本申请提供一种设备，包括：采样定时电路，其被配置成部分地基于计算的温度值以定时方式提供采样信号；以及采样调整电路，其被配置成响应于在测量窗口期间刷新命令而改变刷新计数值，并且基于所述测量窗口结束时的所述计数值产生所述计算的温度值。
在另一方面，本申请提供一种设备，包括：刷新状态控制电路，其被配置成提供对目标刷新信号的激活；采样定时电路，其被配置成基于计算的温度值以某一速率提供对采样信号的激活；以及移位器电路，其被配置成提供计算的温度值，并且被配置成响应于所述目标刷新信号的所述激活而在第一方向上改变计数值，并且响应于所述采样信号的所述激活而在与所述第一方向相反的第二方向上改变所述计数值，其中所述计算的温度值基于所述计数值。
附图说明
图1是根据本公开的实施例的半导体装置的框图。
图2是根据本公开的实施例的刷新控制电路的框图。
图3是根据本公开的一些实施例的刷新控制电路的框图。
图4是根据本公开的一些实施例的与使用测量窗口的采样调整电路相关的信号的时序图。
图5是根据本公开的一些实施例的刷新控制电路的框图。
图6是根据本公开的一些实施例的与使用动态调整的采样调整电路相关的信号的时序图。
图7是根据本公开的一些实施例的方法的流程图。
具体实施方式
某些实施例的以下描述在本质上仅是示例性的，并且绝不意图限制本公开的范围或其应用或用途。在对本发明的系统和方法的实施例的以下详细描述中，参考形成本文的一部分的附图，并且借助于说明方式示出其中可实践所描述的系统和方法的特定实施例。足够详细地描述这些实施例，以使所属领域的技术人员能够实践本发明所公开的系统和方法，并且应理解，可以利用其它实施例，并且在不脱离本公开的精神和范围的情况下可进行结构和逻辑改变。此外，为了清晰起见，当所属领域的技术人员清楚某些特征时将不再论述其详细描述，以免混淆本公开的实施例的描述。因此，以下详细描述不应以限制性的意义来理解，并且本公开的范围仅由所附权利要求书来限定。
易失性存储器装置中的信息可以存储在存储器单元(例如，作为电容性元件上的电荷)中，并且可能随时间推移而衰减。在存储器阵列的每个存储体中，存储器单元可组织成行(字线)和列(位线)。可在逐行的基础上刷新存储器单元。存储器可以通过按顺序对存储器的字线执行刷新操作来执行刷新循环，使得随时间推移，以快于数据降级的预期速率的速率刷新存储器的字线。
对给定行的重复存取(例如，行锤击)可能会使得沿着邻近行的存储器单元中的数据降级的速率增加。存储器可跟踪存取模式以标识经锤击的‘侵害者’行，使得可刷新‘受害者’行以作为目标刷新操作的一部分。由于监测每个单存取操作可能是不切实际的，因此存储器可对存取操作进行采样以监测侵害者行。将对地址进行采样的速率与执行目标刷新操作的速率匹配可能是重要的。存储器通常可基于存储器的各种设置和属性(例如，存储器的当前温度)使这些速率保持匹配。然而，存储器还可从控制器接收例如刷新管理(RFM)命令之类的命令，所述命令使得存储器执行目标刷新地址。这些命令可能引起采样速率与目标刷新速率之间的不匹配。监测由存储器执行的实际刷新速率并且相应地调整采样速率可能是重要的。
本公开涉及用于采样速率调整的设备、系统和方法。存储器包含产生采样信号的激活的采样电路。响应于采样信号的每次激活而对当前行地址进行采样。采样信号可部分地以随机的方式产生，然而总体速率可基于存储器的各种特性，例如存储器的温度。温度还可能影响刷新操作的速率以及目标刷新操作与CBR刷新操作的比率。然而，所述比率可通过命令进一步调整，所述命令例如来自控制器的RFM命令，其不反映在存储器的设置中。采样速率调整器电路监测执行的刷新操作的实际速率，并且根据测量的实际速率调整采样速率。
在实例实施例中，采样速率调整器电路可在刷新测量时段期间对刷新操作的次数进行计数。将刷新操作的计数次数与基于模式寄存器温度值的预期刷新操作量进行比较。基于刷新操作的计数次数，确定计算的温度值。将计算的温度值提供到采样电路，所述采样电路基于计算的温度值(例如，而不是模式寄存器中的真实测量的温度值)设置采样速率。
在另一实例实施例中，采样速率调整器电路可基于指示目标刷新操作的RHR信号和采样信号而调整计数值。每当接收到RHR信号时，在第一方向上改变计数(例如，增加)。每当接收到采样信号时，在第二方向上改变计数(例如，减少)。如果计数值移出容差范围(例如，越过上限阈值或下限阈值)，则调整采样速率。
图1是根据本公开的实施例的半导体装置的框图。半导体装置100可以是半导体存储器装置，例如集成在单个半导体芯片上的DRAM装置。
半导体装置100包含存储器阵列118。存储器阵列118示出为包含多个存储器存储体。在图1的实施例中，存储器阵列118示出为包含八个存储器存储体BANK0到BANK7。在其它实施例的存储器阵列118中可能包含更多或更少的存储体。例如，一些存储器，例如LPDDR5可包含16个存储体(例如，BANK0到BANK15)。
每个存储器存储体包含多个字线WL、多个位线BL和/BL，以及布置在所述多个字线WL和所述多个位线BL和/BL的相交处的多个存储器单元MC。字线WL的选择由行解码器108执行，并且位线BL和/BL的选择由列解码器110执行。在图1的实施例中，行解码器108包含用于每个存储器存储体的相应行解码器，并且列解码器110包含用于每个存储器存储体的相应列解码器。位线BL和/BL耦合到相应感测放大器(SAMP)。来自位线BL或/BL的读取数据由感测放大器SAMP放大，并且通过互补局部数据线(LIOT/B)、传送门(TG)和互补主数据线(MIOT/B)传送到读取/写入放大器120。相反地从读取/写入放大器120输出的写入数据通过互补主要数据线MIOT/B、传输门TG和互补局部数据线LIOT/B传输到感测放大器SAMP，并且写入在耦合到位线BL或/BL的存储器单元MC中。
半导体装置100可采用多个外部终端，包含：耦合到命令和地址总线以接收命令和地址的命令和地址(C/A)终端；和用以接收时钟CK和/CK的CS信号时钟终端；用以提供数据的数据终端DQ；以及用以接收电源电势VDD、VSS、VDDQ和VSSQ的电源终端。
时钟终端供应有外部时钟CK和/CK，所述外部时钟被提供到输入电路112。外部时钟可以是互补的。输入电路112基于CK和/CK时钟产生内部时钟ICLK。将ICLK时钟提供到命令解码器106并且提供到内部时钟发生器114。内部时钟发生器114基于ICLK时钟提供各种内部时钟LCLK。LCLK时钟可用于各种内部电路的定时操作。将内部数据时钟LCLK提供到输入/输出电路122，以对包含在输入/输出电路122中的电路的操作进行定时，例如提供到数据接收器以对写入数据的接收进行定时。
C/A终端可供应有存储器地址。经由命令/地址输入电路102将供应给C/A终端的存储器地址传送到地址解码器104。地址解码器104接收地址并且将经解码行地址XADD供应到行解码器108并且将经解码列地址YADD供应到列解码器110。地址解码器104还可供应经解码存储体地址BADD，所述经解码存储体地址可指示含有经解码行地址XADD和列地址YADD的存储器阵列118的存储体。C/A终端可供应有命令。命令的实例包含用于控制各种操作的定时的定时命令、用于访问存储器的访问命令，例如用于执行读取操作的读取命令和用于执行写入操作的写入命令，以及其它命令和操作。存取命令可与用以指示待存取的存储器单元的一或多个行地址XADD、列地址YADD和存储体地址BADD相关联。
命令可作为内部命令信号经由命令/地址输入电路102提供到命令解码器106。命令解码器106包含对内部命令信号进行解码以产生各种内部信号的电路和用于执行操作的命令。例如，命令解码器106可提供用以选择字线的行命令信号和用以选择位线的列命令信号。
装置100可接收作为读取命令的存取命令。当接收到读取命令并且及时为存储体地址、行地址和列地址供应读取命令时，从存储器阵列118中对应于行地址和列地址的存储器单元读取读取数据。通过命令解码器106接收读取命令，所述命令解码器提供内部命令，使得读取数据从存储器阵列118提供到读取/写入放大器120。读取数据经由输入/输出电路122从数据端子DQ输出到外侧。
装置100可接收作为写入命令的存取命令。当接收到写入命令并且及时向存储体地址、行地址和列地址供应写入命令时，将供应到数据终端DQ的写入数据写入到存储器阵列118中对应于行地址和列地址的存储器单元。写入命令由命令解码器106接收，所述命令解码器提供内部命令以使得写入数据由输入/输出电路122中的数据接收器接收。还可将写入时钟提供到外部时钟终端，以对通过输入/输出电路122的数据接收器对写入数据的接收进行定时。写入数据经由输入/输出电路122供应到读取/写入放大器120，并且通过读取/写入放大器120供应到待写入到存储器单元MC中的存储器阵列118。
作为刷新模式的一部分，装置100还可接收使其实行一或多个刷新操作的命令。在一些实施例中，刷新模式命令可以从外部发布到存储器装置100。在一些实施例中，刷新模式命令可以通过装置的组件周期性地产生。在一些实施例中，当外部信号指示刷新进入命令时，还可激活刷新信号AREF。刷新信号AREF可用于在刷新模式期间控制刷新操作的定时。信号AREF可以在刷新模式期间以周期性定时产生。因此，刷新操作可自动地继续。刷新模式退出命令(可来自外部控制器和/或可在内部产生)可使得刷新信号AREF的周期性激活停止，并且可使得装置100返回到空闲状态和/或恢复其它操作。
刷新信号AREF被供应到刷新控制电路116。刷新控制电路116将刷新行地址RXADD供应到行解码器108，所述行解码器可刷新由刷新行地址RXADD指示的一或多个字线WL。在一些实施例中，刷新地址RXADD可表示单个字线。在一些实施例中，刷新地址RXADD可表示多个字线，所述多个字线可由行解码器108依序或同时地刷新。例如，与行地址XADD相比，刷新地址RXADD可被截断，并且刷新地址RXADD可能与共享共用地址的未截断部分的每个字线相关联。刷新控制电路116可控制刷新操作的定时，并且可产生和提供刷新地址RXADD。可控制刷新控制电路116以改变刷新地址RXADD的细节(例如，如何计算刷新地址、刷新地址的定时、地址表示的字线的数目)，或可基于内部逻辑进行操作。
刷新控制电路116可选择性地输出基于标识的侵害者字线指定一或多个受害者地址的目标刷新地址或作为刷新地址RXADD的地址序列的一部分的自动刷新地址(例如，RAS之前的CAS或CBR地址)。基于刷新地址RXADD的类型(并且在一些实施例中，指示操作类型的一或多个额外信号)，行解码器108可执行目标刷新或CBR刷新操作。可产生自动刷新地址作为意图刷新存储器阵列118中的所有字线的地址序列的一部分。刷新控制电路116可按AREF确定的速率循环通过刷新地址的序列。自动刷新操作可通常按以下的定时发生：使CBR地址的序列循环，使得预期在给定字线的刷新操作之间的时间内没有信息降级。换句话说，可执行刷新操作以使得以比信息衰减的期望速率更快的速率刷新每个字线。
刷新控制电路116还可基于存储器阵列118中附近地址(例如，对应于侵害者行的侵害者地址)的存取模式来确定目标刷新地址，其是需要刷新的地址(例如，对应于受害者行的受害者地址)。刷新控制电路116可使用装置100的一或多个信号来计算目标刷新地址RXADD。例如，可基于由地址解码器提供并且由刷新控制电路116进行采样的行地址XADD计算刷新地址RXADD。
为了定位和标识侵害者行，刷新控制电路116沿着行地址总线对XADD的当前值进行采样。如更详细描述的，各种技术可用于确定何时对行地址进行取样，这可能包含随机性的元素。所述采样还可基于存储器的各种设置或特性。例如，存储器100包含测量存储器的温度的温度传感器130。温度传感器130更新模式寄存器128中表示存储器100的温度的MR4的值。采样速率可部分地基于MR4的值。例如，刷新控制电路116可以以至少部分地在时间上随机的方式产生采样信号，每个采样间隔产生一次采样信号，但在所述间隔内的随机时间产生。MR4的值可用于设置采样间隔的时长。虽然术语MR4用于指代模式寄存器128中的测量的温度值，但是应理解，温度可位于模式寄存器128的结构内的任何位置，并且不限于第4模式寄存器。
刷新控制电路116可使用内部逻辑来确定何时执行CBR刷新操作以及何时执行目标刷新操作。例如，每当执行某一数目的CBR刷新操作时，执行一组目标刷新操作。除使用内部逻辑之外，存储器装置100还可从控制器接收刷新管理(RFM)命令。RFM命令使得刷新控制电路116执行目标刷新操作，即使原本将不调用刷新操作。
采样电路132监测刷新操作的速率并且调整提供采样信号ArmSample的速率。例如，如果正在执行大量刷新操作，则采样电路132可增大采样速率(例如，减小采样间隔)。如果正在执行很少的刷新操作，则采样调整电路132可减小采样速率。采样电路132可监测所有刷新操作的总速率和/或可监测目标刷新操作的速率。在一些实施例中，采样电路132可向多个刷新控制电路116共同提供采样信号ArmSample，每个刷新控制电路可与一个存储器存储体相关联。图3-6中更详细地描述了实例采样调整电路及其操作。
向电源终端供应电源电势VDD和VSS。将电源电势VDD和VSS供应到内部电压发生器电路124。内部电压发生器电路124基于供应到电源终端的电源电势VDD和VSS产生各种内部电势VPP和其它内部电压。
还向电源终端供应电源电势VDDQ和VSSQ。电源电势VDDQ和VSSQ被供应到输入/输出电路122。在本公开的实施例中，供应到电源终端的电源电势VDDQ和VSSQ可以是与供应到电源终端的电源电势VDD和VSS相同的电势。在本公开的另一实施例中，供应到电源终端的电源电势VDDQ和VSSQ可以是与供应到所述电源终端的电源电势VDD和VSS不同的电势。供应到电源终端的电源电势VDDQ和VSSQ用于输入/输出电路122，使得由输入/输出电路122产生的电源噪声不会传播到其它电路块。
图2是根据本公开的实施例的刷新控制电路的框图。在一些实施例中，刷新控制电路216可包含在图1的刷新控制电路116中。示出刷新控制电路216的某些内部组件和信号以说明刷新控制电路216的操作。刷新控制电路216和行解码器208可对应于存储器的特定存储体，并且可针对存储器的每个存储体重复这些组件中的一或多个。一些组件可由多个存储体层级组件共同共享。例如，对于存储器的每个存储体，可能存在侵害者检测器电路232和刷新地址发生器238，但是采样定时电路230可向每个存储体层级的侵害者检测器电路232共同提供信号ArmSample。
DRAM接口226可向地址刷新控制电路216和行解码器208提供一或多个信号。刷新控制电路216可包含采样定时电路230、侵害者检测器电路232、行锤击刷新(RHR)状态控制电路236和刷新地址发生器238。DRAM接口226可提供一或多个控制信号，例如刷新信号AREF和行地址XADD。刷新控制电路216基于刷新信号AREF向刷新地址RXADD提供定时，其中一些刷新地址基于接收到的行地址XADD。
侵害者检测器电路232(其可以是每存储体电路)响应于激活采样信号ArmSample(可共同提供到不同侵害者检测器电路232)而对当前行地址XADD进行采样。侵害者检测器电路232可耦合到沿着地址总线的行地址XADD，但当存在采样信号ArmSample的激活时仅可接收(例如，处理、注意)行地址XADD和排组地址BADD的当前值或可在ArmSample的每次激活之后接收下一个行地址XADD。经采样地址可存储在侵害者电路232中和/或与先前存储的地址进行比较。侵害者检测器电路232可基于当前经采样行地址XADD和存储体地址BADD和/或先前经采样行地址和存储体地址提供匹配地址HitXADD(例如，经标识侵害者地址)。侵害者地址HitXADD可以是经采样/存储行地址，并且可基于经采样/存储的存储体地址BADD以及经采样存储行地址而被引导到存储体层级电路(例如，本地侵害者存储装置238)。
RHR状态控制电路236可提供信号RHR以指示应发生目标刷新操作(例如，与经标识侵害者行相对应的受害者行的刷新)。RHR状态控制电路236还可提供内部刷新信号IREF，以指示应发生刷新操作。如果IREF是活动的，但RHR不是活动的，则可执行CBR刷新。响应于信号RHR的激活，刷新地址发生器238可提供刷新地址RXADD，所述刷新地址可以是对应于侵害者行的受害者行的一或多个受害者地址，所述侵害者行对应于由侵害者检测器电路232提供的匹配地址HitXADD。侵害者检测器电路232可包含经标识侵害者地址的队列，并且在调用目标刷新操作时提供地址HitXADD。
响应于IREF而非RHR的激活，刷新地址发生器238可提供CBR刷新地址RXADD。可基于地址序列产生CBR刷新地址。例如，计数器可增加先前的CBR刷新地址以产生下一个CBR刷新地址。
RHR状态控制电路236可响应于刷新信号AREF提供RHR和IREF的一组激活，表示对刷新信号AREF的每次激活的刷新泵的数目。行解码器208可响应于刷新地址RXADD和行锤击刷新信号RHR而执行目标刷新操作。行解码器208可基于刷新地址RXADD和内部刷新信号IREF而执行CBR刷新操作。
DRAM接口226可表示向存储体的组件提供信号的一或多个组件。在一些实施例中，DRAM接口226可表示耦合到半导体存储器装置(例如，图1的装置100)的存储器控制器。在一些实施例中，DRAM接口226可表示例如图1的命令地址输入电路102、地址解码器104和/或命令解码器106之类的组件。DRAM接口226可提供行地址XADD、存储体地址BADD、刷新信号AREF，以及例如激活信号ACT和预充电信号PRE的存取信号。刷新信号AREF可以是周期性信号，其可指示CBR刷新操作何时发生。通常可将存取信号ACT和PRE与行地址XADD一起作为存取操作的一部分来提供。可提供激活信号ACT以激活与相关联存储体和行地址相关联的存储器的存储体和行。可提供预充电信号PRE以对由存储体和行地址指定的存储器的存储体和行进行预充电。行地址XADD可以是包含多个位的信号(其可被串行或并行传输)并且可对应于激活的存储器存储体的特定行。
DRAM接口226还可提供表示存储器的温度的模式寄存器信号MR4。例如，可基于来自温度传感器(例如，图1的130)的测量值设置MR4的值。
在图2的实例实施例中，刷新控制电路216使用采样以监测沿着地址总线提供的地址XADD的一部分。因此，并非响应于每个地址，刷新控制电路216可对地址总线上的地址XADD的当前值进采样，并且可基于经采样地址确定哪些地址是侵害者。刷新控制电路216的采样的定时可受提供采样信号ArmSample的采样定时电路230控制。采样定时电路230可提供采样信号ArmSample的激活，并且信号ArmSample的每次激活可指示应对行地址的当前值进行采样。ArmSample的激活可以是‘脉冲’，其中ArmSample升高到高逻辑电平并且接着返回到低逻辑电平。信号ArmSample的激活可以周期性定时方式、随机定时方式、半随机定时方式、伪随机定时方式、基于一或多个信号(例如，ACT/PRE)的定时方式或其组合来提供。
采样定时电路230使用基于时间的逻辑240和基于激活的逻辑241的混合来确定何时应提供信号ArmSample。例如，基于激活的逻辑241可基于信号ACT的激活提供基于激活的采样信号ArmSampleA。例如，基于激活的逻辑241可在ACT的N次激活之后提供信号ArmSampleA，其中每当提供ArmSampleA时，值N可改变(例如，随机改变)。在另一实例中，每当接收到ACT时，可以1/M的几率(其中M是系统设置的，是随机变化的等)随机地提供信号ArmSampleA。
基于时间的逻辑240基于时间(例如，时钟循环的数目、内部振荡器等)提供对基于时间的采样信号ArmSampleT的激活。例如，基于时间的逻辑240可使用采样周期Ts(例如，多个时钟循环)，并且可在每个采样周期内的某个随机点处提供对ArmSampleT的激活。还可使用各种其它方法产生ArmSampleT。基于时间的逻辑240可控制提供信号ArmSampleT的速率。例如，采样周期Ts可以是可变的，并且可增加或减少时长。可基于ArmSampleA和ArmSampleT提供总体采样信号ArmSample。例如，在一些实施例中，可使用“或”逻辑，并且每当ArmSampelA或ArmSampleT处于活动状态时可提供ArmSample。在一些实施例中，可省略ArmSampleA和基于激活的逻辑241，并且可将ArmSampleT用作采样信号ArmSample。
采样调整基于关于正在执行刷新操作的速率的信息而控制提供ArmSample的速率。各种因素可能影响执行刷新操作的速率，以及目标刷新与CBR刷新操作的比例。例如，温度值MR4可部分地确定执行刷新操作的速率(在较高温度下具有较多的刷新操作)并且还增加目标刷新操作的比例(在较高温度下具有较多的目标刷新操作)。然而，比如RFM命令之类的外部因素还可增加目标刷新操作的比例。因此，采样调整电路242可测量刷新操作的速率和/或目标刷新操作的速率，并且使用所述测量值来调整提供ArmSample的速率(例如，而非依赖于MR4进行调整)。
例如，采样速率调整电路242可在测量窗口内对刷新操作的次数进行计数(例如，通过对IREF进行计数)。基于所述计数，采样速率调整电路可计算有效MR4值并且将经计算的MR4值提供到基于时间的逻辑。经计算的MR4值是用于调整采样速率的合成值，并且未必反映温度测量值。例如，如果要对大量刷新操作进行计数，则可产生经计算的MR4值以增加采样速率，即使存储器的温度改变也是如此。图3-4中更详细地论述了使用测量窗口的实例采样速率调整电路。
在另一实例中，采样速率调整电路242可基于目标刷新操作(例如，RHR的激活)并且基于ArmSampleT调整计数值。例如，计数可响应于RHR的激活而在第一方向上改变(例如，增加)，并且可响应于ArmSampleT而在第二方向上改变(例如，减少)。当计数值离开包络线(例如，越过上限阈值或下限阈值)时，重置计数值并且采样速率调整电路242改变提供ArmSampleT的速率。例如，采样速率调整电路242可接收温度值MR4并且基于计数值动态地调整MR4的值并且将经调整的值MR4提供到基于时间的采样逻辑240。图5-6中更详细地论述了使用MR4的动态调整的实例采样速率调整电路。
侵害者检测器电路232可基于经采样的行地址和存储体地址中的一或多个确定侵害者地址，并且接着可提供经确定的侵害者地址作为匹配地址HitXADD。侵害者检测器电路232可包含数据存储单元(例如，若干寄存器)，其可用以存储经采样行地址和存储体地址。当侵害者检测器电路232(例如，响应于ArmSample的激活)对行地址XADD的新的值进行采样时，所述侵害者检测器电路可将经采样行地址和存储体地址与存储在数据存储单元中的行/存储体地址进行比较。在一些实施例中，匹配地址HitXADD可以是存储在侵害者检测器电路232中的地址中的一个地址，所述一个地址最频繁地与经采样地址匹配。
RHR状态控制电路236可接收刷新信号AREF并且提供刷新信号IREF和行锤击刷新信号RHR。刷新信号AREF可周期性地产生并且可用于控制刷新操作的定时。存储器装置可使用CBR地址(例如，CBR刷新)执行例如自动刷新或自刷新操作之类的一系列刷新操作，以便周期性地刷新存储器装置的行。可产生RHR信号，以便指示装置应刷新特定目标行(例如，受害者行)而非来自CBR刷新地址的序列的地址。RHR状态控制电路236还可提供内部刷新信号IREF，所述内部刷新信号可指示应使用CBR地址进行刷新操作。在一些实施例中，可产生信号RHR和IREF，使得它们不同时处于活动状态(例如，两者不同时处于高逻辑电平)。在一些实施例中，可针对每个刷新操作激活IREF，并且除非RHR也处于活动状态，否则可使用CBR地址执行刷新操作，在RHR也处于活动状态的情况下，改为执行目标刷新操作。
在一些实施例中，刷新控制电路216可响应于刷新信号AREF的每次激活来执行多个刷新操作。例如，每当接收到刷新信号AREF时，刷新控制电路216可通过提供N个不同刷新地址RXADD而执行N个不同刷新操作。每个刷新操作都可被称为‘泵’。响应于刷新信号AREF而产生的不同泵可以是CBR刷新操作和目标刷新操作的混合。例如，如果产生4个泵，则可将两个泵用于CBR刷新操作并且可将两个泵用于目标刷新操作。其它实施例中可使用其它模式。在一些实施例中，目标刷新操作和CBR刷新操作的模式可在泵的不同群组之间变化。RHR状态控制电路236可部分地基于温度值MR4调整目标刷新操作和CBR刷新操作的模式。
刷新地址发生器238可接收行锤击刷新信号RHR和匹配地址HitXADD。匹配地址HitXADD可表示侵害者行。目标刷新地址发生器238可基于匹配地址HitXADD确定一或多个受害者行的位置，并且当信号RHR指示目标刷新操作时将所述匹配地址提供为刷新地址RXADD。在一些实施例中，受害者行可包含物理上邻近于侵害者行的行(例如，HitXADD+1和HitXADD-1)。在一些实施例中，受害者行还可包含物理上邻近于侵害者行的物理上邻近行的行(例如，HitXADD+2和HitXADD-2)。受害者行与经标识侵害者行之间的其它关系可用于其它实例中。例如，还可刷新+/-3、+/-4和/或其它行。
行解码器208可基于接收到的信号和地址在存储器阵列(未示出)上执行一或多个操作。例如，响应于激活信号ACT和行地址XADD(以及处于低逻辑电平的IREF和RHR)，行解码器208可指导对指定行地址XADD进行一或多个存取操作(例如，读取操作)。响应于IREF和/或RHR信号处于活动状态，行解码器208可刷新刷新地址RXADD。
刷新地址发生器238可基于信号IREF(例如，当RHR未处于活动状态时)产生CBR刷新地址(或CBR刷新地址)RXADD。刷新地址发生器238可使用逻辑循环通过存储器阵列中的所有字线的地址。例如，刷新地址发生器238可包含计数器，所述计数器每当接收到信号IREF时(当RHR处于非活动状态时)增加RXADD的值。在一些实施例中，CBR刷新地址RXADD可一次与若干字线相关联。例如，CBR刷新地址RXADD可以是截断地址，所述截断地址被缩短一些位数(例如，可移除或可忽略所述位)。
图3是根据本公开的一些实施例的刷新控制电路的框图。刷新控制电路300示出集中于调整采样信号的速率的刷新控制电路的一部分。为了简洁起见，图3的视图中省略了其它组件和信号。在一些实施例中，刷新控制电路300可包含在图1的刷新控制电路116中和/或图2的刷新控制电路216中。
刷新控制电路300包含采样调整电路310(例如，图2的242)，所述采样调整电路对刷新操作的次数进行计数并且提供计算的温度值Cal_MR4。刷新控制电路300还包含采样定时电路320(例如，图2的230)，所述采样定时电路调整提供采样信号ArmSample的速率。采样调整电路300还包含RHR状态控制电路330(例如，图2的236)，所述RHR状态控制电路通过提供目标刷新信号RHR来确定何时应执行目标刷新操作。
采样调整电路310包含振荡器计数器312、窗口控制电路314、刷新计数器316和计算电路318。振荡器计数器312可对可由振荡器电路(未示出)提供的振荡信号OSC的激活的次数进行计数。振荡信号OSC可以是周期信号，例如时钟信号。在一些实施例中，振荡信号OSC可基于一或多个系统时钟。在一些实施例中，振荡信号OSC可独立于系统时钟(例如，自由运行)。每当振荡器计数器312接收振荡器信号OSC的激活(例如，上升沿)时，所述振荡器计数器(例如，通过增加计数值)改变窗口计数值OSC_C。在图3的实例中，计数值OSC_C可以是10位二进制数，然而其它数目的位或表达计数值的其它方式可在其它实例实施例中使用。当振荡器计数器312在活动电平下接收复位信号RST时，将窗口计数值OSC_C复位到初始值(例如，0)。
窗口控制电路314监测窗口计数值OSC_C，并且当计数值OSC_C达到窗口阈值时，在活动电平下提供计算标记Calculate_Flag和复位信号RST。换句话说，每当越过指定时间量(例如，如在OSC的循环中测量的)时，窗口控制电路314提供计算标记和复位信号。窗口控制电路314可具有阈值，并且当计数OSC_C越过阈值时，提供信号Calculate_Flag和RST。在一些实施例中，阈值的值可以是例如熔断设置之类的设置。例如，熔丝设置值tmfzwindowC可用于设置阈值。
刷新计数器316对刷新操作的次数进行计数并且提供刷新计数值。各种信号可用于对刷新操作进行计数。图3中示出实例信号集合，但在其它实例实施例中可使用其它信号。例如，刷新计数器316接收刷新所有存储体REFAB信号、全刷新-每存储体Full_REFPB和自刷新时钟信号SRClk。信号REFAB可以是指示应对所有存储体执行刷新操作(例如，在每个存储体中执行一个刷新操作)的命令(例如，来自图1的命令解码器106)。信号Full_REFPB(或REFPB)可以是指示应完全刷新指定存储体(例如，在单个存储体中进行多个刷新操作)的命令(例如，来自图1的命令解码器106)。信号SRClk可以是类似于图1-2中描述的信号AREF的命令(例如，来自图1的命令解码器106)，并且可使存储器基于其内部逻辑执行CBR刷新操作和/或目标刷新操作。这些信号中的每一个可使刷新计数器316改变刷新计数REF_C。在图3的实例中，计数值REF_C可以是11位二进制数，然而其它数目的位或表达计数值的其它方式可在其它实例实施例中使用。类似于振荡器计数器312，刷新计数器316还可接收复位信号(例如，在测量窗口结束时)并且响应于RST处于活动状态，将计数值REF_C复位到初始值(例如，0)。
不同的信号可使刷新计数器316以不同的方式改变刷新计数值REF_C，因为每个信号可指示不同次数的刷新操作。例如，信号SRClk可使刷新计数器316将刷新计数REF_C增加一。信号REFAB可将刷新计数REF_C增加一。信号Full_REFBP可使得刷新计数REF_C增加的数目为响应于所述命令而执行的刷新操作的次数。例如，计数REF_C可增加40。
计算电路318接收计算标记Calculate_Flag和刷新计数REF_C。当Calculate_Flag处于活动状态时(例如，在测量窗口结束时)，计算电路318使用刷新计数REF_C来确定经计算的MR4值Cal_MR4。经计算的MR4值Cal_MR4可用于控制通过采样定时电路320提供采样信号ArmSample的速率。采样定时电路320可使用经计算的MR4值Cal_MR4代替存储在模式寄存器中的实际MR4值(例如，基于测量的温度)。经计算的MR4值(类似于实际MR4值)可表达刷新操作的速率应改变的比率。例如，可基于各种设置确定基线速率，但Cal_MR4值为2X可能指示基线速率应加倍。
计算电路318可使用分组(binning)来确定待提供的Cal_MR4的值是多少。例如，如果REF_C低于第一阈值，则可提供第一值，如果REF_C在第一阈值与第二阈值之间，则可提供第二值，依此类推。在图3的实例中，示出十二个块组，0.125X、0.25X、0.5X、0.7X、1X、1.7X、2X、2.5X、3.3X、4X、6X和8X，然而，在其它实例实施例中可使用更多或更少个块组和块组的不同值。Cal_MR4的块组的数目和值可与模式寄存器中实际MR4值的块组的数目和类型匹配。
采样定时电路320包含基于ACT的采样逻辑电路322(例如，图2的241)和基于定时的采样逻辑324(例如，图2的240)。基于ACT的采样逻辑322基于例如激活信号和预充电信号ACT/PRE之类的信号提供信号ArmSampleA。基于定时的采样逻辑324基于由采样调整电路310提供的经计算的MR4值Cal_MR4提供信号ArmSampleT。基于ArmSampleT和ArmSampleA提供整体信号ArmSample。
刷新状态控制电路330(例如，图2的236)提供各种内部信号，所述各种内部信号控制是否执行CBR刷新操作或目标刷新操作(例如，通过提供IREF信号和/或RHR信号)。状态控制电路330可使用各种信号来确定何时提供以及提供何种类型的信号，所述各种信号例如熔断设置tmfzRHR、刷新信号REF、刷新管理信号RFM以及来自模式寄存器的MR4值。MR4值可能不同于经计算的MR4值Cal_MR4。
图4是根据本公开的一些实施例的与使用测量窗口的采样调整电路相关的信号的时序图。在一些实施例中，时序图400可反映图3的采样调整电路310的操作。
时序图400示出各种信号，包含振荡器信号OSC、响应于振荡器信号OSC而由振荡器计数器(例如，图3的312)产生的振荡器计数OSC_C、响应于振荡器计数OSC_C而由窗口控制电路(例如，图3的314)产生的计算标记Calculate_Flag、各种刷新命令REF_cmd和响应于那些命令而由刷新计数器(例如，图3的316)产生的刷新计数REF_C，以及经计算的MR4值Cal_MR4(例如，由图3的计算电路318产生)和测量的MR4值。
在初始时间t0时，系统处于第N个测量窗口中。每个测量窗口将振荡器信号OSC持续250个周期，这是tOSC约为4微秒的周期信号。这些值仅用于说明目的，并且在其它实例实施例中可能不同。在t0之后的上升沿的初始时间，计数OSC_C增加到66。在初始时间接收到刷新命令REFab，所述命令将计数REF_C增加到8(例如，因为已经计数了7次先前的刷新操作)。存储器的当前内部温度为80℃，这通常会将采样速率缩放1x，但经计算的MR4值Cal_MR4为0.5X，与测量温度相比，缩短了采样周期并且增加了采样发生的速率。
在初始时间t0与第一时间t1之间，接收到各种刷新命令，这些命令在t1时将刷新计数REF_C增加到250。在t1时，振荡器计数OSC_C达到阈值(例如，249)，并且窗口控制提供对计算标记Calculate_Flag和复位信号(未示出)的激活。响应于复位信号，将计数OSC_C和REF_C复位到初始值0。激活Calculate_Flag会使得计算电路基于刚好在t1之前的REF_C的值产生Cal_MR4的新的值。在此情况下，REF_C值为250使得Cal_MR4被设置为1X，即使内部温度已经改变为-10℃，这通常指示4X的值(出于说明目的，此处使用极端温度变化)。
在第一时间t1与第二时间t2之间，对1000次刷新操作进行计数。在时间t2时，振荡器计数OSC_C再次达到249，并且再次提供Calculate_Flag和复位信号。响应于Calculate_Flag和REF_C值为100，Cal_MR4的值被设置为0.25x，即使测量的MR4值仍指示刷新间隔乘数为4X。
图5是根据本公开的一些实施例的刷新控制电路的框图。刷新控制电路500示出集中于调整采样信号的速率的刷新控制电路的一部分。为了简洁起见，图5的视图中省略了其它组件和信号。在一些实施例中，刷新控制电路500可包含在图1的刷新控制电路116中和/或图2的刷新控制电路216中。具体地说，刷新控制电路500示出使用采样速率的动态调整的实施例。
刷新控制电路500包含窃取(steal)发生器502，其在一些实施例中可以是状态控制电路(例如，图2的236)的组件。窃取发生器确定何时应执行目标刷新操作，并且在应执行目标刷新操作时提供信号RHR。窃取发生器电路502可基于例如RFM命令、AREF信号等刷新命令和温度设置MR4来确定何时提供信号RHR。目标刷新信号RHR由存储体逻辑508接收，所述存储体逻辑可包含刷新地址发生器(例如，图2的238)、行解码器(例如，图2的208)和/或其它组件。刷新控制电路500还包含基于时间的采样发生器504(例如，图2的基于时间的逻辑240)，所述基于时间的采样发生器基于由移位器电路506(例如，图2的采样调整电路242)提供的经计算的MR4值Cal_MR4提供信号ArmSampleT。
移位器电路506接收信号MR4、RHR和ArmSampleT，并且基于那些信号设置Cal_MR4的值。移位器电路506可相对于ArmSampleT的速率确定RHR的速率，并且通过将MR4的值“移位”一或多个步长来产生Cal_MR4。例如，如果MR4的值为0.125X、0.25X、0.5X、0.7X、1X、1.7X、2X、2.5X、3.3X、4X、6X和8X，并且当前值为0.5X，并且移位器电路506确定需要进行更频繁的采样，然后移位器电路506可产生值为0.25X(例如，与0.5X差一个步长)的Cal_MR4，以减小采样间隔并且增加采样速率。如果移位器电路506确定需要进一步调整，则其可继续移位步长直至其确定ArmSampleT和RHR的速率匹配为止。以此方式，可动态地调整ArmSampleT的采样速率(并且因此，调整总体采样信号ArmSampleT的采样速率)。
移位器电路506可基于将ArmSampleT的速率与RHR的速率进行比较来产生Cal_MR4。例如，移位器电路506可包含计数值。每当接收到RHR时，计数值可在第一方向上改变(例如，增加)，并且每当接收到ArmSampleT时，计数值可在第二方向上改变(例如，减少)。移位器电路506可具有计数值的可接受值的窗口(例如，在上限阈值与下限阈值之间)。如果计数值满足或超过上限阈值，则Cal_MR4的值可在某一方向上移为一个步长，并且计数值复位到初始值(例如，阈值之间的值)。如果计数值满足或低于下限阈值，则Cal_MR4的值可在相反方向上移位一个步长并且计数值复位到初始值。测量的温度值MR4可作为Cal_MR4的初始值提供(例如，在电力循环、复位等之后)，并且Cal_MR4的值可从所述点向前移位。
例如，如果MR4的当前值为1X，并且RHR使得计数值增加而ArmSample使得计数值减少，则超过上限阈值的计数值可能会使得Cal_MR4被提供为0.7X(比MR4快一个步长)。如果计数值再次超过上限阈值，则Cal_MR4变为0.5X，依此类推。再次从值1X开始，如果计数值低于下限阈值，则Cal_MR4可被提供为1.7X(例如，慢一个步长)。以此方式，当目标刷新操作多于采样操作时，采样发生的速率可动态地增大，并且当目标刷新操作少于采样操作时，采样发生的速率可动态地减小。
图6是根据本公开的一些实施例的与使用动态调整的采样调整电路相关的信号的时序图。在一些实施例中，时序图600可表示图5的移位器电路506的操作。
时序图600示出目标刷新信号RHR、移位器电路(例如，图5的506)内部的计数值、基于时间的采样信号ArmSampleT以及Cal_MR4所在的块组。
在初始时间t0时，移位器电路中的计数值为5。在此实例实施例中，上限阈值为10，并且下限阈值为0。因此，5可表示计数复位到的初始值，因为它位于两个阈值之间。在初始时间，Cal_MR4的值为1X(例如，可能基于测量的温度值)。
在初始时间t0与第一时间t1之间，接收对信号RHR的激活，其使得计数值在第一方向上通过增加来改变。因此，在接收到第一RHR之后，计数值为6，然后在接收到第二RHR之后，计数值为7，依此类推。当接收到ArmSampleT时，在第二个方向上通过减少来改变计数值。因此，在计数值达到8之后，接收ArmSampleT并且计数值Count返回到7。t0与t1之间的时间表示RHR的速率大于ArmSampleT的速率的时段。
在时间t1时，在接收到八次RHR和三次ArmSampleT之后，计数值达到10。由于上限阈值为十，并且计数现在满足或超过所述阈值，因此将计数值复位到其初始值5。在时间t2时，Cal_MR4的值从其当前值1X快速移位一个步长到值0.7X。时间t1与t2之间可能存在延迟，以表示移位器电路改变Cal_MR4的值所耗费的时间。
在时间t2与t3之间，ArmSampleT的速率大于RHR的速率。因此，在时间t2与t3之间，计数的减少通常可能大于其增加，直到在时间t3时计数达到0为止。由于值0现在满足或低于下限阈值(0)，因此计数值被复位到其初始值(5)，并且在t3之后不久的时间t4时，值Cal_MR4从其当前值0.7X缓慢移动步长到新的值1X。
图7是根据本公开的一些实施例的方法的流程图。在一些实施例中，方法700可由图1-6的设备或系统中的一或多个执行。
方法700包含框710，所述框描述了部分地基于采样速率以定时方式对地址进行采样。地址可以是沿着由地址解码器(例如，图1的104)提供的地址总线的行地址(例如，XADD)。方法700可包含基于激活信号(例如，ACT)的激活产生基于激活的采样信号(例如，ArmSampleA)，以及基于采样周期产生基于定时的采样信号(例如，ArmSampleT)。方法700可包含根据基于激活的采样信号和基于时间的采样信号提供总体采样信号(例如，ArmSample)，并且响应于采样信号对地址进行采样。
方法700包含框720，所述框描述了作为刷新操作的一部分，部分地基于经采样地址刷新字线。例如，所述方法可包含基于经采样地址标识侵害者地址、基于侵害者地址产生刷新地址以及作为目标刷新操作的一部分，基于刷新地址刷新一或多个字线。方法700可包含产生目标刷新信号(例如，RHR)以及响应于目标刷新信号而执行目标刷新操作。方法700可包含测量存储器的温度(例如，以产生MR4值)以及基于测量的温度设置目标刷新操作的速率。
方法700包含框730和框740，所述框730描述了监测刷新操作的速率，所述框740描述了基于刷新操作的经监测速率调整采样速率。例如，方法700可包含产生计算的温度值(例如，Cal_MR4)以及基于计算的温度值调整采样速率。
在一些实施例中，方法700可包含在测量窗口内对刷新操作的次数进行计数以及基于刷新操作的计数次数调整采样速率。例如，方法700可包含响应于第一类型的刷新命令而将计数值改变第一量，以及响应于第二类型的刷新命令而将计数值改变第二量。方法700可包含对振荡信号(例如，OSC)的振荡进行计数，以及在计数(例如，OSC_C)达到阈值时提供计算标记(例如，Calculate_Flag)。响应于计算标记，可基于刷新操作的当前计数产生计算的温度。
在一些实施例中，方法700可包含响应于目标刷新操作而在第一方向上改变计数值(例如，增加)，响应于采样信号而在第二方向上改变计数值(例如，减少)，以及基于计数值调整采样速率。例如，方法700可包含基于计数值满足或越过第一阈值(例如，满足或超过上限阈值)而在某一方向上使当前采样速率改变某一步长(例如，变快某一步长)，以及基于计数值满足或越过第二阈值(例如，满足或低于下限阈值)而在第二方向上使当前采样速率改变某一步长(例如，变慢某一步长)。
当然，应了解，本文所描述的实例、实施例或过程中的任一个可与一或多个其它实例、实施例和/或过程组合或分开和/或在根据本发明系统、装置和方法的单独装置或装置部分当中执行。
最后，上文的论述意图仅说明本发明系统并且不应被理解为将所附权利要求书限制于任何特定实施例或实施例的群组。因此，虽然已参看示例性实施例详细地描述了本发明系统，但是还应了解，在不脱离如在所附权利要求书中所阐述的本发明系统的更广和既定精神和范围的情况下所属领域的技术人员可设计许多修改和替代性实施例。因此，说明书和附图应以说明性方式看待，并且并不旨在限制所附权利要求书的范围。

Claims (22)

1.一种设备，其包括：
采样定时电路，其被配置成部分地基于采样速率提供对采样信号的激活；以及
采样调整电路，其被配置成监测刷新操作的速率并且基于所述刷新操作的所述速率调整所述采样速率。
2.根据权利要求1所述的设备，其中所述采样调整电路被配置成在测量窗口中对刷新操作的次数进行计数，并且基于所述计数产生计算的温度值，并且
其中所述采样调整电路被配置成基于所述计算的温度值设置所述采样速率。
3.根据权利要求1所述的设备，其中所述采样调整电路被配置成响应于目标刷新操作而在第一方向上改变计数值，响应于所述采样信号的所述激活中的每次激活而在第二方向上改变所述计数值，并且基于所述计数值和测量的温度值产生计算的温度值，并且
其中所述采样调整电路被配置成基于所述计算的温度值设置所述采样速率。
4.根据权利要求1所述的设备，其中所述采样调整电路被配置成通过在所述计数值满足或超出阈值时在某一方向上使电流计算的温度值移位某一步长并且复位所述计数值来产生所述计算的温度值，并且被配置成通过在所述计数值满足或低于第二阈值时在相反方向上使所述电流计算的温度值移位某一步长并且复位所述计数值来产生所述计算的温度值。
5.根据权利要求1所述的设备，其进一步包括：
刷新状态控制电路，其被配置成执行所述刷新操作，其中所述刷新操作的所述速率部分地基于测量的温度值，
其中所述采样调整电路被配置成产生计算的温度值，并且
其中所述采样速率基于所述计算的温度值。
6.根据权利要求1所述的设备，其进一步包括侵害者检测器电路，所述侵害者检测器电路被配置成响应于所述采样信号的所述激活中的每次激活而对地址进行采样并且基于采样地址确定侵害者地址。
7.根据权利要求1所述的设备，其中所述采样定时电路包含：
基于激活的采样逻辑，其被配置成基于激活信号提供对基于激活的采样信号的激活；以及
基于时间的采样逻辑，其被配置成基于所述采样速率提供对基于时间的采样信号的激活，其中所述采样信号基于所述基于激活的采样信号和所述基于时间的采样信号。
8.一种方法，其包括：
部分地基于采样速率以定时方式对地址进行采样；
作为刷新操作的一部分，部分地基于经采样地址刷新字线；
监测刷新操作的速率；以及
基于所述刷新操作的监测速率调整所述采样速率。
9.根据权利要求8所述的方法，其进一步包括：
在测量窗口内对所述刷新操作的次数进行计数；以及
基于所述刷新操作的计数次数调整所述采样速率。
10.根据权利要求8所述的方法，其中所述刷新操作包含目标刷新操作，所述方法进一步包括：
响应于采样信号而对所述地址进行采样，其中部分地基于所述采样速率以定时方式产生所述采样信号；
响应于所述目标刷新操作而在第一方向上改变计数值；
响应于所述采样信号而在第二方向上改变所述计数值；以及
基于所述计数值调整所述采样速率。
11.根据权利要求10所述的方法，其进一步包括：
基于所述计数值满足或越过第一阈值二在某一方向上使当前采样速率改变某一步长；以及
基于所述计数值满足或越过第二阈值而在第二方向上使所述当前采样速率改变某一步长。
12.根据权利要求8所述的方法，其进一步包括：
部分地基于测量的温度确定所述刷新操作的速率；
基于所述刷新操作的所述监测速率产生计算的温度；以及
基于所述计算的温度调整所述采样速率。
13.根据权利要求8所述的方法，其进一步包括：
基于所述采样速率产生基于时间的采样信号；
基于激活信号产生基于激活的采样信号；
基于所述基于时间的采样信号以及所述基于激活的采样信号产生采样信号；以及
响应于所述采样信号对所述地址进行采样。
14.一种设备，其包括：
采样定时电路，其被配置成部分地基于计算的温度值以定时方式提供采样信号；以及
采样调整电路，其被配置成响应于在测量窗口期间刷新命令而改变刷新计数值，并且基于所述测量窗口结束时的所述计数值产生所述计算的温度值。
15.根据权利要求14所述的设备，其中所述所采样调整电路被配置成响应于第一类型的刷新命令而将所述刷新计数值改变第一量，并且响应于第二类型的刷新命令而将所述刷新计数值改变第二量。
16.根据权利要求14所述的设备，其中所述采样调整电路包括：
振荡器计数器，其被配置成基于振荡器信号增加窗口计数值；
窗口控制电路，其被配置成在所述窗口计数值满足或超出阈值时提供计算标记；以及
计算电路，其被配置成响应于所述计算标记而基于所述刷新计数值产生所述计算的温度值。
17.根据权利要求14所述的设备，其进一步包括刷新状态控制电路，所述刷新状态控制电路被配置成部分地基于测量的温度值调整刷新操作的速率。
18.一种设备，其包括：
刷新状态控制电路，其被配置成提供对目标刷新信号的激活；
采样定时电路，其被配置成基于计算的温度值以某一速率提供对采样信号的激活；以及
移位器电路，其被配置成提供计算的温度值，并且被配置成响应于所述目标刷新信号的所述激活而在第一方向上改变计数值，并且响应于所述采样信号的所述激活而在与所述第一方向相反的第二方向上改变所述计数值，其中所述计算的温度值基于所述计数值。
19.根据权利要求18所述的设备，其中所述移位器电路被配置成响应于所述目标刷新信号的所述激活中的每次激活而增加所述计数值，并且响应于所述采样信号的所述激活中的每次激活而减少所述计数值，并且其中所述移位器电路被配置成在所述计数值满足或超过第一阈值时改变所述计算的温度值以增加所述采样信号的所述速率，并且被配置成在所述计数值满足或低于第二阈值时改变所述计算的温度值以降低所述采样信号的所述速率。
20.根据权利要求19所述的设备，其中所述移位器电路被配置成在改变所述计算的温度值之后，将所述计数值复位到初始值。
21.根据权利要求18所述的设备，其中所述移位器电路被配置成提供测量的温度值作为初始计算的温度值。
22.根据权利要求21所述的设备，其中所述刷新状态控制电路部分地基于所述测量的温度值确定提供对所述目标刷新信号的目标激活的速率。
CN202310070385.8A 2022-02-10 2023-02-06 用于采样速率调整的设备和方法 Pending CN116580734A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/650,622 US20230253025A1 (en) 2022-02-10 2022-02-10 Apparatuses and methods for sample rate adjustment
US17/650,622 2022-02-10

Publications (1)

Publication Number Publication Date
CN116580734A true CN116580734A (zh) 2023-08-11

Family

ID=87521322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310070385.8A Pending CN116580734A (zh) 2022-02-10 2023-02-06 用于采样速率调整的设备和方法

Country Status (2)

Country Link
US (1) US20230253025A1 (zh)
CN (1) CN116580734A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11049545B2 (en) * 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US11688454B2 (en) * 2020-12-10 2023-06-27 SK Hynix Inc. Semiconductor memory device and memory system including the same

Also Published As

Publication number Publication date
US20230253025A1 (en) 2023-08-10

Similar Documents

Publication Publication Date Title
US11984148B2 (en) Apparatuses and methods for tracking victim rows
US12002501B2 (en) Apparatuses and methods for distributed targeted refresh operations
US11715512B2 (en) Apparatuses and methods for dynamic targeted refresh steals
US11798610B2 (en) Apparatuses and methods for controlling steal rates
US11955158B2 (en) Apparatuses and methods for access based refresh timing
US11424005B2 (en) Apparatuses and methods for adjusting victim data
US11749331B2 (en) Refresh modes for performing various refresh operation types
US11200942B2 (en) Apparatuses and methods for lossy row access counting
US20210057012A1 (en) Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
CN114051640A (zh) 用于监测字线存取的设备及方法
US11417384B2 (en) Apparatuses and methods for control of refresh operations
CN114121077A (zh) 用于提供刷新地址的设备和方法
CN114077816A (zh) 刷新逻辑电路布局
CN116978424A (zh) 用于基于存取的目标刷新操作的设备及方法
CN116580734A (zh) 用于采样速率调整的设备和方法
CN114077421A (zh) 用于基于电压的随机数产生的设备、系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication