CN104685571B - 响应于潜在干扰的存在刷新一组存储器单元 - Google Patents

响应于潜在干扰的存在刷新一组存储器单元 Download PDF

Info

Publication number
CN104685571B
CN104685571B CN201280076140.6A CN201280076140A CN104685571B CN 104685571 B CN104685571 B CN 104685571B CN 201280076140 A CN201280076140 A CN 201280076140A CN 104685571 B CN104685571 B CN 104685571B
Authority
CN
China
Prior art keywords
memory cell
response
access
interference
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280076140.6A
Other languages
English (en)
Other versions
CN104685571A (zh
Inventor
达雷尔·N·埃莫特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Enterprise Development LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Enterprise Development LP filed Critical Hewlett Packard Enterprise Development LP
Publication of CN104685571A publication Critical patent/CN104685571A/zh
Application granted granted Critical
Publication of CN104685571B publication Critical patent/CN104685571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种检测电路被提供用于存储器设备中特定组的存储器单元，其中该检测电路响应于至少一个相邻组的存储器单元中数据的至少一次存取而被更新。该特定组的存储器单元响应于来自该检测电路的指示而被刷新，其中该指示用于指示特定组的存储器单元的潜在干扰的存在。

Description

响应于潜在干扰的存在刷新一组存储器单元
背景技术
存储器设备包括用于存储数据值的存储器单元。示例类型的存储器设备是动态随机存取存储器(DRAM)设备。随着存储器制造技术进步，存储器单元的特征尺寸减小，以增大存储器设备中存储器单元的密度。增大存储器单元的密度提供存储器设备中增加的存储容量。
附图说明
关于下图描述一些实施例：
图1是包括一些实现方式的示例存储器设备的框图；
图2和图3图示根据一些实现方式的在存储器设备中使用的检测电路的不同示例；
图4是根据一些实现方式的示例系统的框图；以及
图5是根据一些实现方式的干扰管理过程的流程图。
具体实施方式
随着存储器设备的存储器单元由于减小特征尺寸而变得更密集，存储器单元会变得对可能损坏在存储器单元中存储的数据的各种噪声源更加灵敏。一种噪声源包括由数据存取操作引起的干扰，其中对一组存储器单元执行的数据存取操作可能引起至少另一组存储器单元的干扰。
在一些示例中，存储器设备可以是动态随机存取存储器(DRAM)设备，其具有由存储电容器和存取晶体管形成的存储器单元，存取晶体管可以被激活或被去激活来控制各个存储电容器的存取。存储电容器存储与相应数据值(例如“0”或“1”)对应的电压。尽管在下面的介绍中参考DRAM设备，但是注意，根据一些实现方式的技术或机制还可以应用于其它类型的存储器设备。
在DRAM设备中，数据存取操作可以激活一组(例如，一排)存储器单元，从该组中提取内容，以及将内容归还至该组存储器单元。激活该组存储器单元和归还该组存储器单元中的内容的过程可以导致对相邻一组单元的干扰。
例如，对一排存储器单元执行的数据存取操作可以干扰相邻一排(或相邻多排)存储器单元。对于特定一排存储器单元而言，对相邻多排存储器单元的重复数据存取操作可能导致对该特定一排存储器单元的重复干扰。这种重复的干扰可能导致在该特定一排的至少一个存储器单元中存储的数据值改变，这造成数据损坏。例如，如果存储器单元存储与“0”或“1”数据值对应的电压，那么由多次重复干扰导致的该存储器单元内的电压改变可能足以造成由该电压表示的数据值从“0”改变为“1”或者从“1”改变为“0”。
图1是具有存储器单元的布置102的存储器设备100的框图。如图所示，存储器单元的布置102被分成多组存储器单元。这些组包括组X和与组X相邻的相邻组X-1和X+1。其它相邻组包括组X-2和X+2，组X-2和X+2各自距离组X一个组。
在一些示例中，一“组”存储器单元包括一排(或一页)存储器单元。在其它示例中，一组可以包括多排存储器单元，或存储器单元的任何其它集合。一般概念是一组存储器单元可能由于对至少一个相邻组的存储器单元执行的数据存取操作而被干扰。“数据存取操作”或“数据的存取”指对存储器单元的数据进行存取的操作，该操作作为读操作和/或写操作的部分。对存储器设备的特定存储器单元执行的数据存取操作不同于一次擦除一块内所有存储器单元中包含的电荷的擦除操作。
图1还示出用于特定组的存储器单元(在图1的示例中其是组X)的检测电路104。注意，类似的检测电路可以与存储器设备100中的其它组关联。
响应于对至少一个相邻组的存储器单元执行的至少一次数据存取，更新检测电路104。例如，在图1中，响应于在组X-2、X-1、X+1和X+2的任一组中执行的数据存取，可以更新检测电路104。“更新”检测电路可以指改变检测电路104的状态。如下面关于图2进一步解释的，更新检测电路104可以涉及推进(advancing)计数器。可替代地，更新检测电路104可以涉及改变被布置为读取一个或多个感应存储器单元(下面关于图3进一步介绍)的感应电路的状态。
当检测电路104已经改变至指示组X中存储器单元的潜在干扰存在的状态时，检测电路104激活干扰指示106。在一些示例中，干扰指示106可以是信号，其具有指示没有组X的干扰的第一状态和指示组X的潜在干扰的不同的第二状态。
干扰指示106被提供给刷新控制器108。刷新控制器108用于刷新存储器设备100的存储器单元。在像DRAM设备这样的存储器设备中，定期地刷新在存储器单元中存储的电压。刷新存储器单元指的是增强该存储器单元中的电压以对抗由该存储器单元的存储电容器的电流泄露导致的潜在数据损坏。如果在存储器单元中存储的电压表示“1”数据值，那么刷新存储器单元导致该电压被增加，使得该电压提供“1”的更可靠表示。另一方面，如果在存储器单元中存储的电压表示“0”数据值，那么刷新存储器单元导致该电压被降低，以提供“0”的更可靠表示。刷新多排存储器单元提高由这些存储器单元表示的数据值的完整性。在其它示例中，“1”数据值可以由低电压表示，而“0”数据值可以由高电压表示。
根据一些实现方式，除了执行定期刷新操作以外(在存储器设备108中的刷新控制器108的控制下或者响应于由外部存储器控制器提供的刷新命令)，刷新控制器108能够对来自检测电路104的干扰指示106做出响应，来执行对应组(在此实例中是组X)中存储器单元的刷新。响应于干扰指示106执行组X中存储器单元的刷新是组X中存储器单元的一种按需刷新形式。这种按需刷新由于检测到组X中存储器单元的可能导致数据损坏的潜在干扰而被执行。
由于存储器设备100的其它组中的每个组与能够提供它们各自的干扰指示的各自检测电路关联，所以刷新控制器108还能够对来自这些其它检测电路的干扰指示做出响应来引起其它组的刷新。刷新通过使用由刷新控制器108输出的刷新控制信号110来控制。刷新控制信号110可以导致特定组的存储器单元被激活，这导致该组中的存储器单元的刷新。
在一些实现方式中，用于各个特定组的存储器单元的检测电路104可以提供在存储器设备100中。在替代实现方式中，检测电路104可以提供在存储器设备100的外部，如在存储器控制器中或在另一设备中。
图2是根据一些实现方式的包括检测电路104的存储器设备100的一些组件的框图。图2的检测电路104包括计数器202和比较器204。图2还示出存取控制器206。存取控制器206接收输入命令，输入命令可以来自位于存储器设备100外部的存储器控制器，其中该输入命令可以是读命令或写命令。该输入命令具有与存储器设备100中要被存取(读或写)的位置对应的地址。
响应于该输入命令，存取控制器206生成用于对指定存储器位置进行存取的存取信号。例如，存取信号可以指定对例如图1的组X-1中的存储器位置中的数据进行存取。如上面介绍的，组X-1中的数据的存取可能对相邻组(如组X)造成干扰。
响应于对组X-1执行的数据存取，存取控制器206可以提供推进信号208来推进检测电路104(其与组X关联)中的计数器202。根据特定实现方式，推进计数器202可以指递增计数器202或递减计数器202。在一些示例中，计数器202可以起始于初始小值(例如，0)并且在收到每个推进信号208时递增。在替代示例中，计数器202被初始化至初始大值，并且在推进信号208的每次激活时递减。
在一些示例中，存取控制器206可以响应于对相邻组的集合中任一组执行的数据存取操作，来激活推进信号208。例如，在该集合包括组X-1和组X+1的示例中，存取控制器206可以响应于对组X-1或组X+1的数据存取操作，来激活推进信号208。作为另一示例，该集合可以包括组X-2、X-1、X+1和X+2，在此情况下，存取控制器206响应于对组X-2、X-1、X+1和X+2中任一组执行的数据存取操作，来激活推进信号208。
尽管图2示出存取控制器206响应于特定组的数据存取而仅激活一个推进信号208，但是注意，存取控制器206可以通过激活多个推进信号来推进与多个相邻组关联的检测电路中的计数器，而对特定组的数据存取做出响应。
计数器202的计数值被提供给比较器204的输入，比较器204将该计数值与预定义的阈值做比较。如果该计数值具有与该预定义的阈值预定的关系(例如，该计数值大于该预定义的阈值或者小于该预定义的阈值)，那么比较器激活干扰指示106。该预定义的阈值可以是静态阈值或动态阈值。动态阈值可以基于至少一个标准变化。例如，动态阈值可以基于存储器设备100的温度或其它特性变化。可替代地，动态阈值可以基于监视错误并调整该动态阈值以减少错误的学习过程而变化。
除了引起干扰指示106的激活以外，计数器202的当前计数值还可以用于指示从组X的上次刷新起由至少一个相邻组中的数据存取操作引起的组X中存储器单元的潜在干扰水平。计数器202的值可以被提供给其它逻辑，无论其它逻辑位于存储器设备100内还是位于外部的存储器控制器内，以允许该逻辑确定特定组的存储器单元的潜在干扰水平。
响应于组X的存取(包括读或写存取或者刷新)，检测电路104的计数器202可以被复位至代表组X的存储器单元的最小干扰状态的初始值。
图3是根据替代实现方式的包括检测电路104的存储器设备100的一些组件的框图。在图3中，检测电路104包括感应电路302，感应电路302用于检测组X中至少一个感应存储器单元(或简称“感应单元”)304的值。组X进一步包括用于存储实际数据的存储器单元306。相比之下，感应单元304用于存储预定义的测试值。
感应单元304被配置为比存储器单元306对由相邻组中的数据存取操作引起的干扰更加灵敏。例如，可以通过与存储器单元306的电容相比减少感应单元304的存储电容器的电容，可以使感应单元304对干扰更加灵敏。
当重复的干扰引起感应单元304中的预定义测试值改变时，该改变通过感应电路302被检测。例如，感应单元304中存储的预定义测试值可以是“1”值。最初，感应电路302检测该“1”值，在此情况下干扰指示106不被激活。然而，如果重复的干扰引起感应单元304改变至“0”值，那么感应电路302检测该改变并且引起干扰指示106的激活。
尽管图3仅示出一个感应单元304，但是注意，组X可以包括多个感应单元304。在这样的实现方式中，预定义的测试值基于由多个感应单元304存储的多个数据位。感应电路302可以用于检测在多个感应单元304中存储的值。
图4是根据一些实现方式的可以包括存储器设备100的示例系统400的框图。系统400可以是计算机、个人数字助理、智能电话、平板、游戏机等。如图4所示，每个存储器设备100具有干扰管理电路402，干扰管理电路402可以包括例如图1的检测电路104和刷新控制器108。
存储器控制器404响应于来自请求设备406的请求来管理存储器设备100的存取。请求设备406可以是处理器或输入/输出(I/O)设备。在其它示例中，可以存在多个请求设备。
在其它实现方式中，干扰管理电路402可以被提供在存储器控制器404或请求设备406中。
在干扰管理电路402被提供在存储器设备402外部的实现方式中，在存在一个以上请求设备406和/或存在一个以上存储器设备102的示例中可以提供干扰管理电路402中检测电路104的多个实例。
图5是根据一些实现方式的存储器设备中的干扰管理过程的流程图。该过程可以由例如图1的检测电路104和刷新控制器108执行。该过程响应于至少一个相邻组的存储器单元中数据的至少一次存取，更新(在502处)特定组的存储器单元(例如，图1中的组X)的检测电路104。更新检测电路104可以包括推进图2的计数器202或者由图3的感应电路302感应至少一个感应单元304中的数据值改变。
接下来，响应于该特定组的存储器单元的潜在干扰的存在，检测电路104激活(在504处)干扰指示106。响应于该干扰指示，刷新控制器108执行(在506处)该特定组的存储器单元的刷新。
在以上描述中，阐述大量细节以提供对本文公开的主题的理解。然而，实现方式可以在没有这些细节中一些细节或全部细节的条件下实践。其它实现方式可以包括上面介绍的细节的改变和变型。希望所附权利要求覆盖上述改变和变型。

Claims (15)

1.一种用于存储器设备的装置，包括：
检测电路，用于所述存储器设备中特定组的存储器单元，所述检测电路响应于至少一个相邻组的存储器单元中数据的至少一次存取而被更新；以及
刷新控制器，用于响应于来自所述检测电路的指示，引起所述特定组的存储器单元的刷新，所述指示用于指示所述特定组的存储器单元的潜在干扰的存在。
2.根据权利要求1所述的装置，其中所述检测电路包括用于所述特定组的存储器单元的计数器，所述计数器响应于所述至少一个相邻组的存储器单元中数据的所述至少一次存取而被推进。
3.根据权利要求2所述的装置，其中所述检测电路响应于所述计数器推进至与阈值具有预定义关系的值而输出所述指示。
4.根据权利要求2所述的装置，其中推进所述计数器包括递增所述计数器和递减所述计数器中的一种。
5.根据权利要求2所述的装置，其中所述计数器随着所述至少一个相邻组的存储器单元中数据的每次对应存取而被推进，其中所述计数器的值能够由逻辑访问以确定所述特定组的存储器单元的干扰水平。
6.根据权利要求2所述的装置，其中所述至少一个相邻组的存储器单元包括多个相邻组的存储器单元，并且其中所述计数器响应于所述多个相邻组中任一组的存取而被推进。
7.根据权利要求1所述的装置，其中所述特定组包括至少一个感应单元，并且所述检测电路包括用于感应所述至少一个感应单元的值的感应电路。
8.根据权利要求7所述的装置，其中所述至少一个感应单元最初存储初始值，并且所述感应电路响应于所述至少一个感应单元由于所述至少一个相邻组中数据的所述至少一次存取所引起的干扰被改变至不同值，而改变所述感应电路的状态并且输出所述指示。
9.根据权利要求7所述的装置，其中所述至少一个感应单元被配置为比所述特定组的存储器单元对潜在干扰更加灵敏。
10.根据权利要求1所述的装置，其中除了响应于来自所述检测电路的所述指示执行的刷新以外，所述刷新控制器进一步执行所述存储器设备中的所述存储器单元的定期刷新。
11.一种存储器设备中的干扰管理方法，包括：
响应于与所述存储器设备中特定组的存储器单元关联的相邻组集合中数据的存取，更新所述特定组的存储器单元的检测电路；
响应于由所述检测电路检测到的所述特定组的存储器单元的潜在干扰的存在，由所述检测电路激活干扰指示；以及
响应于所述干扰指示，执行所述特定组的存储器单元的刷新。
12.根据权利要求11所述的方法，其中更新所述检测电路包括推进计数器，并且激活所述干扰指示是响应于所述计数器推进至预定义的阈值。
13.根据权利要求11所述的方法，其中所述特定组进一步包括存储初始值的至少一个感应单元，所述感应单元的所述初始值能够响应于由所述相邻组集合中数据的存取所引起的干扰而被改变至不同值，
其中更新所述检测电路包括改变被配置为读取所述至少一个感应单元的感应电路的状态，以及
其中激活所述干扰指示是响应于所述感应电路的状态的改变。
14.根据权利要求11所述的方法，其中数据的存取包括数据的读存取或写存取。
15.一种包括存储器设备的系统，包括：
请求设备；
存储器控制器；以及
所述存储器设备，所述存储器控制器响应于来自所述请求设备的请求而管理所述存储器设备的存取，所述存储器设备包括：
检测电路，用于所述存储器设备中特定组的存储器单元，所述检测电路响应于至少一个相邻组的存储器单元中数据的至少一次存取而被更新；以及
刷新控制器，用于响应于来自所述检测电路的指示，引起所述特定组的存储器单元的刷新，所述指示用于指示所述特定组的存储器单元的潜在干扰的存在。
CN201280076140.6A 2012-10-22 2012-10-22 响应于潜在干扰的存在刷新一组存储器单元 Active CN104685571B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/061256 WO2014065774A1 (en) 2012-10-22 2012-10-22 Refreshing a group of memory cells in response to presence of potential disturbance

Publications (2)

Publication Number Publication Date
CN104685571A CN104685571A (zh) 2015-06-03
CN104685571B true CN104685571B (zh) 2017-09-29

Family

ID=50544996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280076140.6A Active CN104685571B (zh) 2012-10-22 2012-10-22 响应于潜在干扰的存在刷新一组存储器单元

Country Status (4)

Country Link
US (1) US9870814B2 (zh)
CN (1) CN104685571B (zh)
TW (1) TWI530947B (zh)
WO (1) WO2014065774A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9202547B2 (en) * 2013-03-15 2015-12-01 Intel Corporation Managing disturbance induced errors
WO2014193376A1 (en) 2013-05-30 2014-12-04 Hewlett-Packard Development Company, L.P. Separate memory controllers to access data in memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR20160042224A (ko) * 2014-10-07 2016-04-19 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN105702293B (zh) * 2016-01-06 2019-09-17 上海芯泽电子科技有限公司 一种用于检验非易失存储单元受干扰的方法及装置
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US9984759B1 (en) * 2017-03-28 2018-05-29 Macronix International Co., Ltd. Detecting data integrity in memory systems
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US10922221B2 (en) 2018-03-28 2021-02-16 Micron Technology, Inc. Memory management
US10719248B2 (en) * 2018-04-20 2020-07-21 Micron Technology, Inc. Apparatuses and methods for counter update operations
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
KR20200084599A (ko) 2019-01-03 2020-07-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11043280B1 (en) * 2020-02-13 2021-06-22 Sandisk Technologies Llc Refresh operations for dedicated groups of blocks of memory cells
US11264110B2 (en) 2020-02-13 2022-03-01 Sandisk Technologies Llc Refresh operations for memory cells based on susceptibility to read errors
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715193A (en) * 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
TW200907965A (en) * 2007-03-28 2009-02-16 Sandisk Corp Flash memory refresh techniques triggered by controlled scrub data reads
CN101424709A (zh) * 2007-10-29 2009-05-06 西门子公司 电压扰动检测方法及装置
CN101640065A (zh) * 2008-07-29 2010-02-03 国际商业机器公司 用于嵌入式dram的刷新控制器及刷新控制方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046952A (en) 1998-12-04 2000-04-04 Advanced Micro Devices, Inc. Method and apparatus for optimizing memory performance with opportunistic refreshing
US6269039B1 (en) 2000-04-04 2001-07-31 International Business Machines Corp. System and method for refreshing memory devices
US6931480B2 (en) 2001-08-30 2005-08-16 Micron Technology, Inc. Method and apparatus for refreshing memory to preserve data integrity
US6490225B1 (en) 2001-12-04 2002-12-03 Motorola, Inc. Memory having a synchronous controller and asynchronous array and method thereof
US7301838B2 (en) 2004-12-13 2007-11-27 Innovative Silicon S.A. Sense amplifier circuitry and architecture to write data into and/or read from memory cells
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US20080016272A1 (en) * 2006-07-03 2008-01-17 Stmicroelectronics Sa Method of refreshing dynamic random access memory, in particular in standby mode and in active operating mode, and corresponding dynamic random access memory device, for example incorporated into a cellular mobile telephone
US7573773B2 (en) * 2007-03-28 2009-08-11 Sandisk Corporation Flash memory with data refresh triggered by controlled scrub data reads
US20090190409A1 (en) * 2008-01-28 2009-07-30 Rok Dittrich Integrated Circuit, Cell Arrangement, Method for Operating an Integrated Circuit and for Operating a Cell Arrangement, Memory Module
US8291157B2 (en) 2010-06-24 2012-10-16 International Business Machines Corporation Concurrent refresh in cache memory
US8773800B2 (en) 2010-10-08 2014-07-08 Quantum Corporation Adaptive disturbance compensation with multi-rate synchronized sampling
US8422303B2 (en) * 2010-12-22 2013-04-16 HGST Netherlands B.V. Early degradation detection in flash memory using test cells
KR20120081352A (ko) * 2011-01-11 2012-07-19 에스케이하이닉스 주식회사 리프레시 제어 회로, 이를 이용한 메모리 장치 및 그 리프레시 제어 방법
US8693252B2 (en) * 2011-07-12 2014-04-08 Samsung Electronics Co., Ltd. Method and system for adjusting read voltage in flash memory device
US8811074B2 (en) * 2012-04-03 2014-08-19 Seagate Technology Llc Parametric tracking to manage read disturbed data
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715193A (en) * 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
TW200907965A (en) * 2007-03-28 2009-02-16 Sandisk Corp Flash memory refresh techniques triggered by controlled scrub data reads
CN101424709A (zh) * 2007-10-29 2009-05-06 西门子公司 电压扰动检测方法及装置
CN101640065A (zh) * 2008-07-29 2010-02-03 国际商业机器公司 用于嵌入式dram的刷新控制器及刷新控制方法

Also Published As

Publication number Publication date
TW201417100A (zh) 2014-05-01
US9870814B2 (en) 2018-01-16
CN104685571A (zh) 2015-06-03
WO2014065774A1 (en) 2014-05-01
TWI530947B (zh) 2016-04-21
US20150213877A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
CN104685571B (zh) 响应于潜在干扰的存在刷新一组存储器单元
Liu et al. An experimental study of data retention behavior in modern DRAM devices: Implications for retention time profiling mechanisms
CN104733034B (zh) 存储器和包括存储器的存储系统
CN106469029B (zh) 数据分层存储处理方法、装置和存储设备
CN104733035B (zh) 存储器和包括存储器的存储系统
CN104252878B (zh) 存储器和包括存储器的存储系统
CN105679359A (zh) 半导体存储器件
CN108242248A (zh) 存储器件、包括存储器件的存储系统及其操作方法
CN111383681A (zh) 具有部分阵列刷新的存储器
CN108154895A (zh) 执行锤击刷新操作和关联操作的存储器设备和存储器系统
CN107346290A (zh) 使用并行化日志列表重放分区逻辑到物理数据地址转换表
CN104733032B (zh) 地址检测电路和包括其的存储器件
CN105474323B (zh) 刷新存储器单元的电压值的存储器控制器和方法
CN106158004A (zh) 存储器件及包括存储器件的存储系统
CN108182034A (zh) 存储系统及其操作方法
TW201037706A (en) Dynamic random access memory (DRAM) refresh
CN106816180A (zh) 存储器件及其操作方法
CN106856098A (zh) 一种用于DRAM或eDRAM刷新的装置及其方法
CN107068191A (zh) 非易失性存储器装置和非易失性存储器装置的编程方法
CN106710625A (zh) 突发模式读可控sram
CN102306503A (zh) 一种假容量存储器的检测方法及系统
CN112767983A (zh) 刷新控制电路及存储器
CN108733318A (zh) 一种tlc nand flash固态硬盘的写入方法
CN109219850A (zh) 存储器中的延迟回写
US9058896B2 (en) DRAM refresh

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161012

Address after: American Texas

Applicant after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Address before: American Texas

Applicant before: Hewlett-Packard Development Company, Limited Liability Partnership

GR01 Patent grant
GR01 Patent grant