CN107068191A - 非易失性存储器装置和非易失性存储器装置的编程方法 - Google Patents

非易失性存储器装置和非易失性存储器装置的编程方法 Download PDF

Info

Publication number
CN107068191A
CN107068191A CN201710032688.5A CN201710032688A CN107068191A CN 107068191 A CN107068191 A CN 107068191A CN 201710032688 A CN201710032688 A CN 201710032688A CN 107068191 A CN107068191 A CN 107068191A
Authority
CN
China
Prior art keywords
program cycles
program
fail bits
trend
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710032688.5A
Other languages
English (en)
Other versions
CN107068191B (zh
Inventor
崔昌玟
李奉镕
金东赞
安洙珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107068191A publication Critical patent/CN107068191A/zh
Application granted granted Critical
Publication of CN107068191B publication Critical patent/CN107068191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种编程非易失性存储器的方法，包括：对在所选的字线中的存储器单元执行至少两个编程循环，基于执行至少两个编程循环中的每一个的结果生成失败位趋势，基于所生成的失败位趋势预测包括要对存储器单元最后执行的N编程循环的多个编程循环，和基于预测多个编程循环的结果改变当执行N编程循环时提供给存储器单元的N编程电压的电平。

Description

非易失性存储器装置和非易失性存储器装置的编程方法
相关申请的交叉引用
本申请要求于2016年1月15日在韩国知识产权局提交的韩国专利申请No.10-2016-0005322在35 U.S.C.§119下的优先权的权益，将其公开通过引用完全并入于此。
技术领域
本公开涉及存储器装置。更具体地，本公开涉及非易失性存储器装置和编程非易失性存储器装置的方法。
背景技术
存储器装置用于存储数据且被分类为易失性存储器装置和非易失性存储器装置。作为非易失性存储器装置的示例的闪存存储器装置可以用于移动电话、数码相机、个人数字助理(PDA)、便携式计算机装置、固定计算机装置等中。此外，当通过使用递增阶梯脉冲编程(incremental step pulse programming，ISPP)方法对于存储器器装置的存储器单元执行编程操作时，可能由于编程电压而导致在相邻存储器单元之间的干扰。因此，已经积极地进行研究以解决该干扰。
发明内容
本公开描述了当执行编程操作时具有改进的可靠性的非易失性存储器装置，和编程该非易失性存储器装置的方法。
根据本公开的一方面，编程非易失性存储器的方法包括对在所选的字线中的存储器单元执行至少两个编程循环。该方法包括基于执行至少两个编程循环中的每一个的结果生成失败位趋势。该方法还包括基于生成的失败位趋势来预测包括要对存储器单元最后执行的N编程循环的多个编程循环。该方法进一步包括基于预测编程循环的结果，改变当执行N编程循环时提供给存储器单元的N编程电压的电平。
根据本公开的另一方面，非易失性存储器装置包括包含目标用于编程循环执行的多个存储器单元的存储器单元阵列，和配置为对存储器单元执行多个编程循环控制逻辑。控制逻辑包括失败位趋势发生器，其配置为基于执行对存储器单元执行的至少两个编程循环的结果来生成失败位趋势。该控制逻辑还包括编程循环预测单元，其配置为基于失败位趋势预测要对存储器单元执行的编程循环。该控制逻辑进一步包括编程电压电平控制器，其配置为基于预测编程循环的结果，改变当对存储器单元执行最后编程循环时提供的编程电压的电平。
附图说明
从以下结合附图的详细说明将更清楚地理解本公开的实施例，在附图中：
图1是根据实施例的存储器系统的示意性框图；
图2是图1的存储器系统中包括的存储器装置的示例的框图；
图3是根据实施例的存储器块的示例的电路图；
图4是根据实施例的存储器块的另一示例的电路图；
图5是图4的电路图中示出的存储器块的透视图；
图6a到图6c是根据存储器单元中存储的数据位数目的阈值电压分布的示意图；
图7是用于详细地解释编程循环的图；
图8a和图8b是用于解释为什么必须改变最后编程循环的编程电压的电平的原因的图；
图9是根据实施例的存储器装置中包括的编程控制器的具体框图；
图10a到图10c是根据实施例的由失败位趋势发生器生成失败位趋势的方法的图；
图11和图12是根据实施例的预测编程循环和改变最后编程循环的编程电压电平的方法的图；
图13a是用于解释为什么必须设置用于生成失败位趋势的定时的原因的曲线图；
图13b到图13e是根据实施例的失败位趋势发生器的失败位趋势生成定时的图；
图14是根据实施例的控制编程电压电平的方法的框图；
图15a和图15b是根据实施例的示出了电压电平改变的表；
图15c是根据实施例的改变最后编程循环的编程电压电平的操作的图；
图16是根据实施例的改变最后编程循环的编程电压电平的方法的流程图；
图17是根据另一实施例的预测要执行的编程循环的方法的流程图；
图18是根据另一实施例的改变最后编程循环的编程电压电平的方法的流程图；
图19是根据实施例的存储卡系统的框图；和
图20是根据实施例的计算系统的框图。
具体实施方式
因为本公开允许各种改变和许多实施例，将在附图中图示和在所写的说明中具体描述特定的实施例。但是，这不意在将本公开的教导限于特定的实践模式，且要认识到不脱离本公开的精神和技术范围的所有改变、等效和替代包括在在这里描述的概念中。在图中，在图中的相同的附图标记表示相同的元件。
图1是根据实施例的存储器系统10的示意性框图。
如图1所示，存储器系统10可以包括存储器装置100和存储器控制器200。存储器装置100可以包括存储器单元阵列110和编程控制器160。
存储器单元阵列110可以包括存储器单元。例如，存储器单元可以是闪存存储器单元。在下文中，存储器单元是NAND闪存存储器单元。但是，存储器单元阵列110不限于此。存储器单元可以是NOR闪存存储器单元，且在其他实施例中，存储器单元可以是电阻存储器单元，并且可以用于比如电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)或者磁性随机存取存储器(MRAM)。
在这里描述的存储器单元阵列、存储器单元和存储器是可以存储数据和可执行指令的有形存储介质，且在其中存储指令的时间期间是非瞬时的。如在此使用的，术语“非瞬时”要被解释为不是状态的永久特性，而是将持续一段时间的状态特性。术语“非瞬时”特别否认短暂特性，比如特定的载波或者信号或者仅在任何时间在任何位置短暂存在的其他形式的特性。在这里描述的存储器单元阵列、存储器单元或者存储器是制造物和/或机器部件。在这里描述的存储器单元阵列、存储器单元和存储器是计算机可读介质，可由计算机从其读取数据和可执行指令。
存储器单元阵列110可以是3维(3D)存储器单元阵列。3D存储器单元阵列110可以是存储器单元布置在至少一个物理级中的单片存储器单元阵列。存储器单元可以具有在硅衬底上布置的有源区域和关于存储器单元的操作且在硅衬底上或者硅衬底中形成的电路。术语“单片”指示阵列的每级的层直接设置在阵列的每个下级的层上。3D存储器单元阵列110包括以至少一个存储器单元位于另一存储器单元之上的方式垂直地布置的NAND串。至少一个存储器单元可以包括电荷阱层。但是，存储器单元阵列110不限于此，且在另一实施例中，存储器单元阵列110可以是2D存储器单元阵列。
在本实施例中，存储器单元阵列110中包括的每个存储器单元可以是其中存储2位或更多数据的多级单元(MLC)。例如，存储器单元可以是其中存储2位数据的多级单元。作为另一示例，存储器单元可以是其中存储3位数据的三级单元(TLC)。但是，存储器单元不限于此。在另一实施例中，存储器单元阵列110中包括的某些存储器单元可以是其中存储1位数据的单级单元(SLC)，且另外的存储器单元可以是多级单元。
编程控制器160可以设置编程存储器单元阵列110中的存储器单元的次序且可以控制数据位的数目或者电压电平。编程控制器160可以控制当以设置的次序编程存储器单元时在存储器单元中存储的数据位的数目。编程控制器160可以控制比如应用于存储器单元的编程电压或者验证电压之类的电压的电平。编程控制器160可以总体地控制对存储器单元阵列110中包括的存储器单元的编程循环的执行。编程循环可以包括编程操作和验证操作。在实施例中，编程控制器160可以基于分别执行对存储器单元执行的至少两个编程循环的结果来生成失败位趋势。在实施例中，失败位对应于具有低阈值电压电平的存储器单元，比如当执行验证操作时低于验证电压电平的阈值电压电平。当通过使用递增阶梯脉冲编程(ISPP)方法对存储器单元顺序地执行编程循环时，具有低阈值电压电平的这种存储器单元的数目的改变趋势可以被称为失败位趋势。失败位趋势指示当对每个编程循环执行验证操作时具有低于验证电压电平的阈值电压电平的这种存储器单元的数目的改变趋势。但是，编程控制器160可以不仅生成失败位趋势，而且还可以生成通过位趋势。通过位趋势指示当对每个编程循环执行验证操作时具有高于验证电压电平的阈值电压电平的存储器单元的数目的改变趋势。编程控制器160可以基于生成的通过位趋势来控制最后编程循环的编程电压电平。因为通过位趋势的生成就本公开的精神而言与失败位趋势的生成相同，所以将在下文中描述失败位趋势。
编程控制器160可以基于失败位趋势执行预测要对存储器单元执行的编程循环的操作。在实施例中，编程控制器160可以基于失败位趋势预测包括要对存储器单元执行的最后编程循环的编程循环。以下将要描述最后编程循环的预测。此外，编程控制器160可以基于预测结果控制当执行最后编程循环时提供给存储器单元的编程电压的电平的改变。例如，编程控制器160可以通过控制存储器装置100中包括的电压发生器，相对于最后编程循环的电压控制阶梯脉冲电压的电平。以下将要描述由编程控制器160改变的最后编程循环的电压电平的程度。但是，以上描述仅是示例性实施例。编程控制器160可以预测要对存储器单元执行的最后编程循环以及某些编程循环且因此可以改变所预测的编程循环的编程电压的电平。
编程控制器160可以根据失败位趋势预测要对存储器单元执行的编程循环。编程控制器160可以通过基于预测结果改变当执行最后编程循环时的编程电压的电平来改进存储器装置100的可靠性。
存储器控制器200可以控制存储器装置100以响应于由主机HOST发送的读/写请求，读取存储器装置100中存储的数据或者写入数据到存储器装置100。详细地，存储器控制器200可以通过向存储器装置100提供地址ADDR、命令CMD和控制信号CTRL，来控制对存储器装置100执行的编程(或者写入)操作、读取操作和擦除操作。存储器控制器200可以发送用于编程操作的数据DATA到存储器装置100。存储器控制器200可以向存储器装置100提供具有与存储器装置100的编程单元对应的大小的数据DATA、其中存储数据DATA的地址ADDR和指示写入请求的命令CMD。例如，在存储器装置100中，当一个编程单元对应于三页的大小时，存储器控制器200可以将具有3页的大小的数据DATA与其中存储数据DATA的地址ADDR一起发送到存储器装置100。
虽然未示出，但是存储器控制器200可以包括RAM、处理单元、主机接口和存储器接口。RAM可以用作处理单元的操作存储器，且处理单元可以控制存储器控制器200的操作。主机接口可以包括用于在主机HOST和存储器控制器200之间交换数据的协议。例如，存储器控制器200可以配置为经由各种接口协议中的至少一个与外部(即，主机HOST)通信，该接口协议比如通用串行总线(USB)、多媒体卡(MMC)、外围组件互连快运(PCI-E)、先进技术附加(ATA)、串行-ATA、并行-ATA、小型计算机系统接口(SCSI)、增强小型设备接口(ESDI)和集成驱动电子电路(IDE)。
图2是图1的存储器系统10中包括的存储器装置100的示例的框图。
如图2所示，存储器装置100可以包括存储器单元阵列110、行解码器120、输入/输出电路130、电压发生器140和控制逻辑150。
存储器单元阵列110包括存储器单元且可以连接到字线WL、串选择线SSL、地选择线GSL和位线BL。详细地，存储器单元阵列110可以经由字线WL或者选择线，即，串选择线SSL和地选择线GSL，连接到行解码器120，并经由位线BL连接到输入/输出电路130。
存储器单元阵列110可以包括存储器块BLK1到BLKi。存储器块BLK1到BLKi可以包括包含单级单元的单级单元块、包含多级单元的多级单元块和包含TLC的三级单元块中的至少一个。存储器单元阵列110中包括的存储器块BLK1到BLKi中的某些可以是单级单元块，且其他的可以是多级单元块或者三级单元块。
在实施例中，存储器块BLK1到BLKi中的每一个可以具有3D结构(或者垂直结构)。具体来说，存储器块BLK1到BLKi中的每一个可以包括相对于衬底垂直地延伸的存储器串。但是，存储器块不限于此，且存储器块BLK1到BLKi中的每一个可以具有2D结构。
当擦除电压施加到存储器单元阵列110时，存储器单元处于擦除状态。当编程电压施加到存储器单元阵列110时，存储器单元处于编程状态。在该情况下，每个存储器单元可以处于擦除状态E和根据阈值电压Vth分类的至少一个编程状态。
在实施例中，当存储器单元是单级单元时，存储器单元可以处于擦除状态和编程状态。在另一实施例中，当存储器单元是多级单元时，存储器单元可以处于擦除状态和至少三个编程状态。以下将要描述存储器单元的状态。
行解码器120可以响应于行地址X-ADDR选择某些字线WL。行解码器120将字线电压施加到字线WL。在编程操作期间，行解码器120可以将编程电压和验证电压施加到所选的字线WL，并将编程禁止电压施加到未选择的字线WL。在读取操作期间，行解码器120可以将读取电压施加到所选的字线WL并将读取禁止电压施加到未选择的字线WL。此外，行解码器120可以响应于行地址X-ADDR选择某些串选择线SSL或者某些地选择线GSL。
输入/输出电路130从外部(例如，存储器控制器200)接收数据并将所接收的数据存储到存储器单元阵列110。此外，输入/输出电路130可以从存储器单元阵列110读取数据并将所读取的数据输出到外部或者控制逻辑150。输入/输出电路130可以包括与位线BL对应的页缓冲器(未示出)。页缓冲器可以经由位线BL连接到存储器单元阵列110，且可以响应于从控制逻辑150接收到的列地址Y-ADDR选择某些位线BL。在编程操作期间，页缓冲器可以用作写入驱动器，且可以编程意在存储在存储器单元阵列110中的数据DATA。
电压发生器140可以响应于电压控制信号CTRL_vol，生成用于对于存储器单元阵列110执行编程、读取和擦除操作的各种电压。详细地，电压发生器140可以生成字线电压，例如，编程电压(或者写入电压)、读取电压、通过电压(或者字线未选择的电压)、或者验证电压。电压发生器140可以生成位线电压，例如，位线强制电压或者禁止电压。此外，电压发生器140可以进一步基于电压控制信号CTRL_vol生成串选择线电压和地选择线电压。
控制逻辑150可以基于从图1的存储器控制器200接收到的命令CMD、地址ADDR和控制信号CTRL，写入数据到存储器单元阵列110，或者输出用于从存储器单元阵列110读取数据的各种控制信号。因此，控制逻辑150可以总体地控制存储器装置100内执行的各种操作。
从控制逻辑150输出的控制信号可以提供给电压发生器140、行解码器120和输入/输出电路130。详细地，控制逻辑150可以将电压控制信号CTRL_vol提供到电压发生器140，将行地址X-ADDR提供到行解码器120，并将列地址Y-ADDR提供到输入/输出电路130。但是，控制逻辑150不限于此，且控制逻辑150可以进一步提供其他控制信号到电压发生器140、行解码器120和输入/输出电路130。
在本实施例中，编程控制器160可以通过对存储器单元阵列110的存储器单元执行编程循环并使用执行每个编程循环的结果来生成失败位趋势。在实施例中，控制逻辑150可以根据每个编程循环的验证操作的结果从输入/输出电路130接收数据，其中，该数据包括在每个编程循环中。控制逻辑150可以包括失败位计数器，且对于每个编程循环，可以通过经过使用根据验证操作的数据对失败位的数目计数，来检测具有低于验证电平的阈值电压的存储器单元的数目。
编程控制器160可以通过使用失败位趋势执行预测要对存储器单元执行的编程循环的操作。也就是，编程控制器160可以基于已经执行的至少两个编程循环的结果来执行失败位趋势，且可以基于失败位趋势预测要在之后执行的编程循环。在实施例中，编程控制器160可以通过预测要对存储器单元最后执行的最后编程循环，来标识在最后编程循环之前执行的编程循环。当基于预测结果执行最后编程循环时，编程控制器160可以改变编程电压的电平。在实施例中，编程控制器160可以基于验证在最后编程循环之前执行的任何一个编程循环的结果，改变当执行最后编程循环时的编程电压的电平。编程控制器160可以控制电压发生器140以改变当执行最后编程循环时的编程电压的电平。编程控制器160可以以使得相对于执行最后编程循环时的编程电压改变阶梯电压的电平的方式控制电压发生器140。此外，编程控制器160可以设置与编程循环对应的编程电压和验证电压，且可以改变当执行最后编程循环时的编程电压的电平。此外，编程控制器160可以改变与各种编程循环对应的编程电压的电平。
如上所述，编程控制器160可以通过预测要对存储器单元执行的编程循环和仅改变当执行最后编程循环时的编程电压的电平，来尽可能稳定地保持编程循环的一般执行。编程控制器160还可以通过仅改变可能大大地影响可靠性的编程电压来保证存储器装置100的可靠性。
此外，控制逻辑150可能控制对存储器装置100执行的总体操作，且可以基于从(图1的)存储器控制器200接收到的命令执行由编程控制器160执行的操作。控制逻辑150中包括的编程控制器160可以具体表现为硬件部件或者固件。
图3是根据实施例的存储器块的示例的电路图。
如图3所示，存储器块BLKa可以是具有水平结构的NAND闪存存储器。存储器块BLKa例如可以包括串联连接到存储器单元MC的d个串STR，其中d是等于或者大于2的整数。串STR每个可以包括分别连接到串联连接的存储器单元MC的两端的串选择晶体管SST和地选择晶体管GST。串STR的数目、字线WL的数目和位线BL的数目可以根据实施例改变。
包括具有图3所示的结构的存储器块BLKa的NAND闪存存储器装置可以以存储器块为单位执行擦除操作和以与字线WL1到WL8中的每一个对应的页PAGE为单位执行编程操作。例如，当存储器单元MC是单级单元时，字线WL1到WL8中的每一个可以对应于一个页PAGE。作为另一示例，当存储器单元MC是多级单元或者TLC时，字线WL1到WL8中的每一个可以对应于多个页PAGE。
图4是根据实施例的存储器块的另一示例的电路图。
如图4所示，存储器块BLKb可以是具有垂直结构的NAND闪存存储器。存储器块BLKb可以包括NAND串NS11到NS33，字线WL1到WL8，位线BL1到BL3，地选择线GSL1到GSL3，串选择线SSL1到SSL3和公共源极线CSL。NAND串的数目、字线的数目、位线的数目、地选择线的数目和串选择线的数目可以根据实施例改变。
在第一位线BL1和公共源极线CSL之间提供NAND串NS11、NS21和NS31。在第二位线BL2和公共源极线CSL之间提供NAND串NS12、NS22和NS32。在第三位线BL3和公共源极线CSL之间提供NAND串NS13、NS23和NS33。NAND串NS11到NS33中的每一个(例如，NAND串NS11)可以包括彼此串联连接的串选择晶体管SST、存储器单元MC1到MC8和地选择晶体管GST。在下文中，为了方便起见，NAND串将被称为串。
共同连接到一个位线的串形成一个列。例如，共同连接到第一位线BL1的串NS11、NS21和NS31可以对应于第一列。共同连接到第二位线BL2的串NS12、NS22和NS32可以对应于第二列。共同连接到第三位线BL3的串NS13、NS23和NS33可以对应于第三列。
连接到一个串选择线的串形成一个行。例如，连接到第一串选择线SSL1的串NS11、NS12和NS13可以对应于第一行。连接到第二串选择线SSL2的串NS21、NS22和NS23可以对应于第二行。连接到第三串选择线SSL3的串NS31、NS32和NS33可以对应于第三行。
串选择晶体管SST连接到第一到第三串选择线SSL1到SSL3。存储器单元连接到它们相应的字线WL1到WL8。地选择晶体管GST连接到地选择线GSL1到GSL3。串选择晶体管SST连接到其对应的位线BL，且地选择晶体管GST连接到公共源极线CSL。
共同连接具有一致高度的字线(例如，第一字线WL1)，且第一到第三串选择线SSL1到SSL3彼此分开。例如，当编程连接到第一字线WL1并包括在串NS11、NS12和NS13中的存储器单元时，可以选择第一字线WL1和第一串选择线SSL1。在实施例中，如图4所示，地选择线GSL1到GSL3可以彼此分开。在另一实施例中，地选择线GSL1到GSL3可以彼此连接。
图5是图4的电路图中示出的存储器块BLKb的透视图。
如图5所示，存储器块BLKb从衬底SUB垂直地形成。衬底SUB可以是第一导电类型(例如，p型)且可以包括公共源极线CSL，该公共源极线CSL在衬底SUB上以第一方向(例如，x方向)延伸并掺杂有第二导电类型杂质(例如，n型)。公共源极线CSL可以用作源极区域，其中，将电流提供给垂直类型的存储器单元。
在两个相邻公共源极线CSL之间的衬底SUB的区域上，以第二方向(例如，y方向)延伸的绝缘层IL顺序地提供在第三方向(例如，z方向)上且在第三方向上彼此分开某个距离。例如，绝缘层IL可以包括比如二氧化硅的绝缘材料。
在两个相邻公共源极线CSL之间的衬底SUB的区域中，可以形成在第一方向上顺序地布置并在第三方向上穿过绝缘层IL的沟道孔。该沟道孔可以以在垂直方向上延伸的杯形(或者底部被堵住的圆柱体形)形成。替代地，沟道孔可以是如图5所示的柱形。在下文中，沟道孔将被称为柱。柱P可以穿过绝缘层IL且因此可以接触衬底SUB。详细地，每个柱P的表面层S可以包括第一类型的硅材料且可以用作沟道区域。每个柱P的内层I可以包括空气间隙或者比如二氧化硅的绝缘材料。
在两个相邻公共源极线CSL之间衬底SUB的区域上，在绝缘层IL、柱P和衬底SUB的暴露表面上设置电荷存储层CS。例如，电荷存储层CS可以具有氧化物-氮化物-氧化物(ONO)结构。此外，在两个相邻公共源极线公共源极线CSL之间衬底SUB的区域上，可以在电荷存储层CS的暴露表面上设置栅极电极GE。
在柱P上设置漏极或者漏极触点(未示出)。例如，漏极或者漏极触点DR可以包括掺杂有第二导电类型的杂质的硅材料。在漏极或者漏极触点DR上，可以提供在第二方向(例如，y方向)上延伸并在第一方向上彼此分开某个距离的位线BL。
图6a到图6c是根据存储器单元中存储的数据位数目的阈值电压分布的示意图。
如图6a所示，当在一个存储器单元中存储2位数据(或者4级数据/2页数据)时，存储器装置的存储器单元每个可以具有包括在四个阈值电压分布E、P1、P2和P3中的任何一个中的阈值电压。具有阈值电压分布E的存储器单元可以定义为处于擦除状态。具有阈值电压分布P1到P3的存储器单元可以定义为处于第一到第三编程状态。电压VP1到VP3指示用于确定存储器单元是否分别编程到阈值电压分布P1到P3的验证电压。在4级数据(或者2页数据)被编程到所选的字线中的存储器单元之后，所选的字线中的存储器单元的阈值电压可以如图6a所示地分布。
如图6b所示，当在一个存储器单元中存储3位数据(或者8级数据/3页数据)时，存储器单元每个可以具有包括在八个阈值电压分布E和P1到P7中的任何一个中的阈值电压。阈值电压分布E包括擦除的存储器单元的阈值电压，且其他阈值电压分布P1到P7可以包括编程的存储器单元的阈值电压。电压VP1到VP7指示用于确定存储器单元是否分别编程到阈值电压分布P1到P7的验证电压。在8级数据(或者3页数据)被编程到所选的字线中的存储器单元之后，所选的字线中的存储器单元的阈值电压可以如图6b所示地分布。
如图6c所示，当在一个存储器单元中存储4位数据(或者16级数据/4页数据)时，存储器单元每个可以具有包括在16个阈值电压分布E和P1到P15中的任何一个中的阈值电压。阈值电压分布E可以包括擦除的存储器单元的阈值电压。其他阈值电压分布P1到P15可以包括编程的存储器单元的阈值电压。电压VP1到VP15指示用于确定存储器单元是否分别编程到阈值电压分布P1到P15的验证电压。在16级数据(或者4页数据)被编程到所选的字线中的存储器单元之后，所选的字线中的存储器单元的阈值电压可以如图6c所示地分布。
如图6a到图6c所示，本公开的实施例可以应用于多级单元或者单级单元。此外，对存储器单元最后执行的最后编程循环可以是对应于每个图中的最后阈值分布的编程循环。
图7是用于详细地解释编程循环的图。
如图7所示，在编程方法中，编程电压具有某些编程脉冲V1到V9并施加到比如存储器单元的存储装置的控制栅极。编程脉冲V1到V9的大小与各个连续脉冲一起增加某些阶梯大小△V1到△V8。在编程脉冲V1到V9之间分段执行验证操作。也就是，可以同时编程存储装置(所选的字线中的存储器单元)。这种存储装置的编程电平(或者阈值电压)在连续的编程脉冲V1到V9之间读取，从而确定编程电平是否大于存储装置要以其编程的验证电压的电平。
在包括多级单元的存储器阵列的情况下，可以关于存储装置的每个编程状态执行验证操作，以便确定存储装置是否已经达到关于存储装置的数据的验证电平。例如，可以以四个编程状态存储数据的多级单元可以关于三个比较指针(或者验证电压VP1到VP3)执行验证操作。类似地，可以以八个编程状态存储数据的多级单元可以关于七个比较指针(或者验证电压VP1到VP7)执行验证操作。可以以16个编程状态存储数据的多级单元关于16个比较指针(或者验证电压VP1到VP15)执行验证操作。
存储器装置可以通过执行编程循环PL1到PL7将数据编程到存储器单元。如上所述，根据实施例的存储器装置可以对存储器单元执行第一到第四编程循环PL1到PL4(G1)，且可以基于执行第一到第四编程循环PL1到PL4(G1)的结果，预测对存储器单元的第五到第九编程循环PL5到PL9的执行(G2)。也就是，为了完成参考图6a到6c描述的最后编程状态P3、P7或者P15，存储器装置可以基于执行第一到第四编程循环PL1到PL4(G1)中的至少两个的结果，预测需要执行第五到第九编程循环PL5到PL9(G2)。但是，存储器装置不限于此。
存储器装置可以基于验证预测为要在执行第九编程循环PL9之前执行的第五到第八编程循环PL5到PL8中任何一个的结果，改变第九编程循环PL9的编程电压V9的电平。但是，编程循环不限于上述的编程循环，且编程循环的数目可以根据存储器单元中存储的数据中的位数而改变。
图8a和图8b是用于解释为什么必须改变最后编程循环的编程电压的电平的原因的图。
如图8a所示，选择来执行编程循环的字线WL5可以包括第一到第三存储器单元MC1到MC3。在下文中，假定第一到第三存储器单元MC1到MC3可以是其中存储2位数据的多级单元，且可以具有与图6a所示的阈值电压分布E和P1到P3对应的阈值电压分布。第一存储器单元MC1可以处于擦除状态E，且第二存储器单元MC2可以具有第一阈值电压分布P1。第三存储器单元MC3可以具有第二阈值电压分布P2。在该情况下，如图7所示，可以以使得第一存储器单元MC1具有第三阈值电压分布P3的方式在字线WL5上执行第一到第九编程循环PL1到PL9。也就是，可以在第一存储器单元MC1上执行第九编程循环PL9，且第九编程电压V9可以施加到第一存储器单元MC1。但是，第九编程电压V9可能干扰与第一存储器单元MC1相邻的第二存储器单元MC2、第三存储器单元MC3等。
如图8b所示，存储器单元的阈值电压分布E、P1到P3当中的一些阈值电压分布E、P1和P2可以由于作为第九编程循环PL9的最后编程循环的第九编程电压V9而以向右方向移动。也就是，由于从它们的原始位置向右移动的阈值电压分布E'、P1'和P2'，存储器装置的可靠性可能恶化。因此，随着作为第九编程循环PL9的最后编程循环的第九编程电压V9的电平低，干扰可以减小。但是，当第九编程电压V9不必要地减小时，编程循环的数目增加以使得编程时间可能增加或者由施加的低编程电压引起的可靠性问题可能发生。因此，根据本公开的实施例的存储器装置可以基于执行在执行第九编程循环PL9之前执行的编程循环的结果，确定是否减小第九编程电压V9的电平。结果，存储器装置可以执行能够改进可靠性的编程循环。
图9是根据实施例的存储器装置中包括的编程控制器200a的具体框图。图10a到图10c是根据实施例的由失败位趋势发生器220a生成失败位趋势的方法的图。
如图9所示，编程控制器200a可以包括失败位计数器210a、失败位趋势发生器220a、编程循环预测单元230a和编程电压电平控制器240a。失败位计数器210a可以通过从输入/输出电路接收验证结果数据VRD而对失败位的数目计数，该验证结果数据VRD通过执行验证至少两个编程循环的操作而获得。失败位计数器210a可以将计数结果CR提供到失败位趋势发生器220a。失败位趋势发生器220a可以对于每个编程循环生成基于计数结果CR指示失败位的数目的改变量的失败位趋势。如上所述，编程控制器200a和失败位趋势发生器220a不限于此，且失败位趋势发生器220a可以通过使用通过位计数器生成通过位趋势。
图10a到图10c示出了形成图6a所示的第三阈值电压分布P3的处理。首先，当对存储器单元执行L编程循环L循环时，具有低于或者等于/低于第三验证电压VP3的阈值电压的存储器单元A可以由失败位计数器210a计数为失败位。具有等于或者高于/高于第三验证电压VP3的阈值电压的存储器单元B可以由失败位计数器210a计数为通过位。
当对存储器单元执行L+1编程循环L+1循环时，具有低于或者等于/低于第三验证电压VP3的阈值电压的存储器单元C可以由失败位计数器210a计数为失败位。此外，当对存储器单元执行L+2编程循环L+2循环时，具有低于或者等于/低于第三验证电压VP3的阈值电压的存储器单元E可以由失败位计数器210a计数为失败位。如在示例性实施例中，失败位计数器210a可以向失败位趋势发生器220a提供包括如上计数的失败位的数目的计数结果CR。
如图9和图10a到图10c所示，在通过使用ISPP方法执行L到L+2编程循环L循环到L+2循环时，失败位的数目可以以某个变化减小。失败位趋势发生器220a可以生成该某个变化作为失败位趋势。例如，失败位趋势发生器220a可以计算作为执行L编程循环L循环结果生成的失败位的数目和作为执行L+1编程循环L+1循环的结果生成的失败位的数目之间的差。失败位趋势发生器220a可以基于所计算的差生成失败位趋势。此外，失败位趋势发生器220a可以计算作为执行L编程循环L循环的结果生成的失败位的数目和作为执行L+1编程循环L+1循环的结果生成的失败位的数目之间的差的平均。失败位趋势发生器220a也可以计算作为执行L+1编程循环L+1循环的结果生成的失败位的数目和作为执行L+2编程循环L+2循环的结果生成的失败位的数目之间的差。失败位趋势发生器220a可以基于所计算的平均生成失败位趋势。但是，失败位趋势发生器220a不限于此。
失败位趋势发生器220a可以将失败位趋势TR提供到编程循环预测单元230a。编程循环预测单元230a可以基于失败位趋势TR预测要对存储器单元执行的编程循环。例如，编程循环预测单元230a可以基于失败位趋势TR中示出的每个编程循环的失败位数目的变化，预测包括最后编程循环的编程循环。将在之后提供其详细说明。
编程循环预测单元230a可以向编程电压电平控制器240a提供包括关于要对存储器单元执行的编程循环的预测的信息的预测结果PR。编程电压电平控制器240a可以基于预测结果PR控制最后编程循环的编程电压的电平的改变。在实施例中，编程电压电平控制器240a可以将电压控制信号CTRL_vol提供到(图2的)电压发生器140，从而改变最后编程循环的编程电压的电平。将在之后描述最后编程循环的编程电压的电平的改变度。
图11和图12是根据实施例的预测编程循环和改变最后编程循环的编程电压电平的方法的图。
如图9和图11所示，失败位计数器210a可以通过基于验证结果数据VRD对失败位的数目计数来生成计数结果CR，该验证结果数据VRD通过执行编程循环L、L+1和L+2中的至少两个而获得。失败位趋势发生器220a可以基于计数结果CR，生成每个编程循环的失败位的数目变化作为失败位趋势TR。如图11所示，失败位趋势发生器220a可以生成值“100”作为失败位趋势TR。该值“100”可以被称为失败位数目的梯度。
编程循环预测单元230a可以基于该失败位趋势TR预测要在之后执行的编程循环N-3到N。在实施例中，编程循环预测单元230a可以基于失败位趋势TR，预测与预测为低于基准失败位RFB的数目的失败位FB的数目对应的编程循环作为最后编程循环。基准失败位RFB的数目可以对应于可以由存储器装置中包括的误差校正码(ECC)逻辑恢复的大量位计数的值。因此，编程循环预测单元230a可以将N编程循环N预测为最后编程循环。编程电压电平控制器240a可以基于通过预测N编程循环N为最后编程循环而获得的预测结果PR，控制N编程循环N的编程电压的电平的改变。
参考图9和图12，编程电压电平控制器240a可以基于作为执行改变基准编程循环M的结果由失败位计数器210a计数的失败位的数目，确定是否改变N编程循环N的编程电压的电平。在实施例中，改变基准编程循环M可以对应于所预测的编程循环中的任何一个。此外，编程电压电平控制器240a可以选择所预测的编程循环中的任何一个作为改变基准编程循环M。上也就是，编程电压电平控制器240a可以基于作为执行M编程循环的结果计数的失败位的数目是否包括在与M编程循环对应的基准范围RR中，来确定是否改变N编程循环N的编程电压的电平。编程电压电平控制器240a可以通过使用基准失败位RFB的数目和失败位趋势TR来生成基准范围RR。但是，控制逻辑150和编程电压电平控制器240a不限于此。基准范围RR可以由控制逻辑150中包括的另一模块生成或者可以从外部设置。
在实施例中，编程电压电平控制器240a可以通过以下计算生成基准范围RR。
可以通过计算基准位RFB的数目和失败位趋势之和乘以最后编程循环N和改变基准编程循环M-1之间的差来生成基准范围RR。替代地，可以通过计算基准位RFB的数目和失败位趋势之和乘以最后编程循环N和改变基准编程循环M之间的差来生成基准范围RR。
如图12所示，改变基准编程循环是正好在最后编程循环N之前(顺序上紧接在之前)执行的N-1编程循环N-1，且因此生成的基准范围RR可以是“100或者200”。编程电压电平控制器240a可以当作为执行N-1编程循环N-1的结果生成的失败位的数目包括在基准范围RR中时确定改变N编程循环N的编程电压的电平。编程电压电平控制器240a可以基于作为执行N-1编程循环N-1的结果而生成的失败位的数目，可变地改变N编程循环N的编程电压的电平。在实施例中，当作为执行N-1编程循环N-1的结果生成的失败位的数目低时，N编程循环N的编程电压的电平可以改变为低于先前设置的电平。此外，当作为执行N-1编程循环N-1的结果生成的失败位的数目等于某个值时，可以不改变N编程循环N的编程电压的电平。
例如，当在第一情况C1中时，当作为执行N-1编程循环N-1的结果生成的失败位的数目是“180”时，在第一情况编程电压Vpgm_c1执行N编程循环N。当在第二情况C2中时，当作为执行N-1编程循环N-1的结果生成的失败位的数目是“150”时，在第二情况编程电压Vpgm_c2执行N编程循环N。当在第三情况C3中时，当作为执行N-1编程循环N-1的结果生成的失败位的数目是“120”时，在第三情况编程电压Vpgm_c3执行N编程循环N。第一情况编程电压Vpgm_c1、第二情况编程电压Vpgm_c2和第三情况编程电压Vpgm_c3的电平可以以所述的次序减小。
在另一实施例中，电压电平改变值可以对应于作为执行改变基准编程循环M的结果生成的失败位的数目。可以基于基准范围RR设置电压电平改变表。通过参考电压电平改变表，编程电压电平控制器240a可以基于与作为执行改变基准编程循环M的结果生成的失败位的数目对应的电压电平改变值，控制N编程循环N的编程电压的电平的改变。将在以下提供其详细说明。
图13a是用于解释为什么必须设置用于生成失败位趋势的定时的原因的曲线图。图13b到图13e是根据实施例的失败位趋势发生器的失败位趋势生成定时的图。
如图13a所示，失败位趋势趋势1可以对应于包括第一到第四编程循环1到4的第一编程循环组Loop_G1。失败位趋势趋势2可以对应于包括D到D+3编程循环D到D+3的D编程循环组Loop_GD。失败位趋势趋势3可以对应于包括M到N编程循环M到N的编程循环目标组Loop_GT。失败位趋势趋势1、失败位趋势趋势2和失败位趋势趋势3可以具有不同的值。因此，为了适当地预测作为最后编程循环的N编程循环N，需要使用编程循环目标组Loop_GT中包括的M到N编程循环中的至少两个生成的失败位趋势趋势3。
如图13b所示，编程控制器200b可以包括失败位趋势发生器220b和定时控制器260b。在实施例中，定时控制器260b可以以如下方式控制失败位趋势发生器220b的失败位趋势生成定时，即，使得失败位趋势发生器220b生成预测包括图13a的N编程循环N的编程循环所需的失败位趋势，即，失败位趋势趋势3。在实施例中，定时控制器260b可以基于其中对存储器单元执行编程循环的执行状态和对存储器单元执行的编程循环的数目中的至少一个，确定失败位趋势生成定时。
定时控制器260b可以包括基于编程循环数目的控制器262b，基于完成编程状态的控制器264b，基于初始通过位检测的控制器266b和基于失败位的控制器268b。定时控制器260b可以基于对存储器单元执行编程循环的执行状态，通过使用基于完成编程状态的控制器264b、基于初始通过位检测的控制器266b和基于失败位的控制器268b，确定失败位趋势生成定时。定时控制器260b可以通过使用基于编程循环数目的控制器262b，基于对存储器单元执行的编程循环的数目，来确定失败位趋势生成定时。为了方便起见，定时控制器260b包括基于编程循环数目的控制器262b、基于完成编程状态的控制器264b、基于初始通过位检测的控制器266b和基于失败位的控制器268b，但是定时控制器260b可以包括基于编程循环数目的控制器262b、基于完成编程状态的控制器264b、基于初始通过位检测的控制器266b和基于失败位的控制器268b中的至少一个。
基于编程循环数目的控制器262b可以基于编程循环的预设数目，生成失败位趋势发生器220b的失败位趋势生成定时。例如，预设编程循环电路可以设置为在基于编程循环数目的控制器262b中具有值“M-1”。基于编程循环数目的控制器262b可以以使得在基于设置值执行M-1编程循环之后失败位趋势发生器220b生成失败位趋势的方式控制。失败位趋势发生器220b可以基于执行包括执行的M编程循环的编程循环中的至少两个的结果，来生成失败位趋势。
基于完成编程状态的控制器264b可以基于对存储器单元执行编程之后完成的编程的状态，控制失败位趋势发生器220b的失败位趋势生成定时。参考图6a，存储器单元的阈值电压分布可以分别对应于擦除状态E、第一编程状态P1、第二编程状态P2和第三编程状态P3。例如，基于完成编程状态的控制器264b可以控制失败位趋势发生器220b以在完成“第二编程状态P2”之后生成失败位趋势。如图13c所示，基于完成编程状态的控制器264b可以控制失败位趋势发生器220b，以作为执行M-1编程循环的结果在存储器单元的阈值电压分布大于第二验证电压VP2之后生成失败位趋势。因此，失败位趋势发生器220b可以基于执行包括执行的M编程循环的编程循环中的至少两个的结果，来生成失败位趋势。
为了生成最后编程状态，基于初始通过位检测的控制器266b可以基于当对存储器单元执行编程循环时从其检测到初始通过位的编程循环，控制失败位趋势发生器220b的失败位趋势生成定时。参考图6a，第三编程状态P3可以对应于最后编程状态。例如，基于初始通过位检测的控制器266b可以以如下方式控制，即，使得当对存储器单元执行编程循环以生成与最后编程状态对应的“第三编程状态”时检测到初始通过位时，失败位趋势发生器220b生成失败位趋势。如图13d所示，基于初始通过位检测的控制器266b可以控制失败位趋势发生器220b，以在作为执行M-1循环以生成第三编程状态的结果检测到第一通过位之后生成失败位趋势。
结果，失败位趋势发生器220b可以基于执行包括执行的M编程循环的编程循环中的至少两个的结果，来生成失败位趋势。
基于失败位的控制器268b可以基于作为执行编程循环以生成最后编程状态之前的编程状态的结果所生成的失败位的数目是否小于基准定时失败位的数目，控制失败位趋势发生器220b的失败位生成定时。在实施例中，基于失败位的控制器268b可以基于失败位的数目是否低于基准定时失败位的数目，来控制失败位趋势发生器220b的失败位趋势生成定时。失败位是作为执行编程循环的结果生成的那些位，所述执行编程循环用于对存储器单元生成正好在最后编程状态之前(顺序上紧接在之前)的编程状态。参考图6a，正好在最后编程状态之前(顺序上紧接在之前)的编程状态可以对应于第二编程状态P2。例如，作为对存储器单元执行编程循环以生成"第二编程状态P2"的结果，当所生成的失败位的数目小于基准定时失败位的数目时，基于失败位的控制器268b可以控制失败位趋势发生器220b以生成失败位趋势。如图13e所示，作为执行M-1循环以生成第二编程状态P2的结果，当所生成的失败位的数目X小于基准定时失败位的数目Xref时，基于失败位的控制器268b可以控制失败位趋势发生器220b以生成失败位趋势。因此，失败位趋势发生器220b可以基于执行包括执行的M编程循环的编程循环中的至少两个的结果，来生成失败位趋势。
在另一实施例中，定时控制器260b可以向失败位趋势发生器220b提供定时控制信号TCS以如上所述地控制失败位趋势生成定时。在实施例中，定时控制信号TCS可以对应于失败位趋势发生器220b的激活/去激活控制信号。
如上所述，通过控制失败位趋势发生器220b的失败位趋势生成定时，可以精确地预测包括要执行的最后编程循环的编程循环。
图14是根据实施例的控制编程电压电平的方法的框图。
如图14所示，编程控制器300可以包括失败位计数器310、编程电压电平控制器340和编程调度器350。根据实施例，如上所述，编程电压电平控制器340可以通过使用与改变基准编程循环对应的失败位的数目来控制编程电压的电平的改变。编程调度器350可以向编程电压电平控制器340提供关于当前正在执行或者结束执行的编程循环的信息LN。在实施例中，编程电压电平控制器340可以通过参考信息LN来标识是否执行改变基准编程循环。当执行改变基准编程循环时，编程电压电平控制器340可以将用于与改变基准编程循环对应的失败位的数目的请求Req发送到失败位计数器310。失败位计数器310可以响应于请求Req，并可以向编程电压电平控制器340提供包括与改变基准编程循环对应的失败位的数目的计数结果CR_m。但是，编程控制器300不限于此，且可以以各种方式执行以上操作。
编程电压电平控制器340可以包括电压电平改变表存储单元345。电压电平改变表存储单元345可以存储示出基于与改变基准编程循环对应的基准范围设置的电压电平改变的表。
图15a和图15b是根据实施例的示出了电压电平改变的表。图15c是根据实施例的改变最后编程循环的编程电压电平的操作的图。
如图15a所示，电压电平改变表PVLT_Table可以包括与指示失败位的数目的某个范围的失败位范围对应的第一到第k范围R1到Rk以及分别与第一到第k范围R1到Rk对应的第一到第k电压改变电平L1到Lk。在实施例中，图14的编程电压电平控制器340可以参考电压电平改变表PVLT_Table，并基于与包括作为执行改变基准编程循环的结果生成的失败位的数目的范围对应的电压改变电平，来控制最后编程循环的编程电压的电平的改变。
如图15b所示，可以基于与改变基准编程循环对应的基准范围设置指示电压电平改变表PVLT_Table中的失败位的数目的某个范围的失败位范围。也就是，可以基于基准范围的比率设置失败位范围。例如，电压电平改变表PVLT_Table可以示出第一范围R1、第二范围R2和第三范围R3。第一范围R1可以包括是基准范围的至少60％的失败位的数目。第二范围R2可以包括等于或者大于基准范围的40％但是小于基准范围的60％的失败位的数目。第三范围R3可以小于基准范围的40％。
参考图15b和图15c，当基于改变基准编程循环生成的失败位的数目属于第一范围R1时，电压改变电平成为0V，且可以控制编程电压的电平的改变。在增加了阶梯电压(ΔV)的编程电压(V+ΔV)执行最后编程操作，该阶梯电压(ΔV)在正好在最后编程循环(即，N编程循环N)之前(顺序上紧接在之前)执行的编程循环(即，N-1编程循环N-1循环)的编程电压V的电平上设置。
当由于改变基准编程循环而生成的失败位的数目属于第二范围R2时，电压改变电平成为-0.1V，且可以控制编程电压的电平的改变。在从增加了阶梯电压(ΔV)的电压减小0.1V的编程电压(V+ΔV-0.1)执行最后编程操作，该阶梯电压(ΔV)在正好在最后编程循环(即，N编程循环N)之前(顺序上紧接在之前)执行的编程循环(即，N-1编程循环N-1循环)的编程电压V的电平上设置。
当由于改变基准编程循环而生成的失败位的数目属于第三范围R3时，电压改变电平成为-0.2V，且可以控制编程电压的电平的改变。在从增加了阶梯电压(ΔV)的电压减小0.2V的编程电压(V+ΔV-0.2)执行最后编程操作，该阶梯电压(ΔV)设置在正好在最后编程循环(即，N编程循环N)之前(顺序上紧接在之前)执行的编程循环(即，N-1编程循环N-1循环)的编程电压V的电平上设置。
但是，电压改变电平不限于此。电压电平改变表PVLT_Table可以以各种方式设置，且对应于各个范围的电压改变电平的范围和值可以改变。
图16是根据实施例的改变最后编程循环的编程电压电平的方法的流程图。
如图16所示，在操作S100中，对所选的字线中的存储器单元执行至少两个编程循环。在操作S120，基于执行至少两个编程循环中的每一个的结果生成失败位趋势。在操作S140，通过使用该失败位趋势，预测包括作为要对存储器单元执行的最后编程循环的N编程循环的编程循环。在操作S160，基于预测结果，改变在执行N编程循环时提供给存储器单元的N编程电压的电平。
图17是根据另一实施例的预测要执行的编程循环的方法的流程图。
如图17所示，通过使用失败位趋势，在操作S200检测预测为低于失败位的标准数目的失败位的数目N。在操作S220，与失败位的数目N对应的编程循环被预测为作为要对存储器单元执行的最后编程循环的N编程循环。
图18是根据另一实施例的改变最后编程循环的编程电压电平的方法的流程图。
当在对存储器单元执行作为最后编程循环的N编程循环之前执行作为改变标准编程循环的M编程循环时，在操作S300生成失败位的数目M。在操作S310，使用失败位的标准数目和失败位趋势生成与M编程循环对应的M标准范围。在操作S320，执行操作以确定失败位的数目M是否包括在M标准范围中。当在操作S320中失败位的数目M包括在M标准范围中时(“是”)，可以使用失败位的数目M改变N编程电压的电平。在实施例中，N编程电压的电平可以设置为与通过使用失败位的数目M设置的电压电平相同或者低于通过使用失败位的数目M设置的电压电平。当失败位的数目M不包括在M标准范围中时，在操作S340中不改变N编程电压的电平。但是，当失败位的数目M对应于未包括在M标准范围中的失败位的大数目时，N编程电压的电平可以设置为高于设置的电平。因此，必须执行编程循环的次数可以减小。
图19是根据实施例的存储卡系统2000的框图。
参考图19，存储卡系统2000可以包括主机2100和存储卡2200。主机2100可以包括主机控制器2110和主机连接器2120。存储卡2200可以包括卡连接器2210、卡控制器2220和存储器2230。
主机2100可以写入数据到存储卡2200或者可以读取存储卡2200中存储的数据。主机控制器2110可以将命令CMD、由包括在主机2100中的时钟发生器(未示出)生成的时钟信号CLK和数据DATA经由主机连接器2120发送到存储卡2200。
卡控制器2220可以响应于经由卡连接器2210接收的命令，与由卡控制器2220中包括的时钟发生器(未示出)生成的时钟信号同步地在存储器2230中存储数据。存储器2230可以存储从主机2100发送的数据。存储器2230可以包括参考图2描述的图2的存储器装置100，且可以根据参考图1到图18描述的编程方法在存储器单元阵列110中存储从卡控制器2220接收到的数据DATA。因此，可以改进存储器单元阵列110中存储的数据DATA的可靠性。
存储卡2200可以具体表现为紧凑闪存卡(CFC)、微驱动、智能媒体卡(SMC)、多媒体卡(MMC)、安全数字卡(SDC)、存储棒、USB闪存存储器驱动器等。
图20是根据实施例的计算系统3000的框图。
参考图20，计算系统3000可以包括存储器系统3100、处理器3200、随机存取存储器(RAM)3300、输入/输出(I/O)装置3400和电源3500。虽然图20中未示出，计算系统3000可以进一步包括可以与视频卡、声卡、存储器卡、通用串行总线(USB)装置等通信或者可以与其它电子装置通信的端口。计算系统3000可以具体表现为个人计算机或者便携式电子装置，比如膝上型计算机、移动电话、PDA或者相机。
处理器3200可以执行某些计算或者任务。根据实施例，处理器3200可以是微处理器或者中央处理单元(CPU)。处理器3200可以经由比如地址总线、控制总线和数据总线的总线3600与RAM 3300、I/O装置3400和存储器系统3100通信。根据实施例，处理器3200可以连接到比如外围组件互连(PCI)总线之类的扩展总线。
存储器系统3100可以经由总线3600与处理器3200、RAM 3300和I/O装置3400通信。存储器系统3100可以存储所接收的数据或者可以根据来自处理器3200的请求，将存储的数据提供到处理器3200、RAM 3300或者I/O装置3400。存储器系统3100可以包括参考图2描述的存储器装置100，且根据参考图1到图18描述的实施例，存储器3110可以根据程序在存储器单元阵列中存储从存储器控制器3120接收到的数据DATA。因此，可以改进所存储的数据DATA的可靠性。
RAM 3300可以存储操作计算系统3000所需的数据。例如，RAM 3300可以具体表现为动态RAM(DRAM)、移动DRAM、静态RAM(SRAM)、PRAM、铁电随机存取存储器(FRAM)、RRAM和/或MRAM。
I/O装置3400可以包括比如键盘、小键盘和鼠标的输入装置以及比如打印机和显示器的输出装置。电源3500可以提供操作计算系统3000所需的操作电压。
虽然已经参考其实施例特别示出和描述了在这里描述的概念，将理解可以在其中做出形式和细节的各种改变而不脱离以下权利要求的精神和保护范围。

Claims (20)

1.一种编程非易失性存储器的方法，所述方法包括：
对在所选的字线中的存储器单元执行至少两个编程循环；
基于执行至少两个编程循环中的每一个的结果生成失败位趋势；
基于所生成的失败位趋势，预测用于取得目标阈值电压分布的、包括要对存储器单元最后执行的N编程循环的多个编程循环；和
基于预测多个编程循环的结果，改变当执行N编程循环时提供给存储器单元的N编程电压的电平。
2.如权利要求1所述的方法，其中，所述失败位趋势的生成包括通过使用通过执行至少两个编程循环中的每一个而生成的失败位的数目而生成失败位趋势。
3.如权利要求2所述的方法，其中，所述失败位趋势对应于通过执行至少两个编程循环中的每一个而生成的失败位的数目的改变量。
4.如权利要求1所述的方法，其中，所述多个编程循环的预测包括：
基于所述失败位趋势预测低于基准失败位的数目的失败位的数目N；和
预测与所预测的失败位的数目N对应的编程循环作为N编程循环。
5.如权利要求1所述的方法，其中，所述N编程电压的电平的改变包括当对存储器单元执行作为改变基准编程循环的M编程循环时，生成失败位的数目M，和
基于所述失败位的数目M改变N编程电压的电平。
6.如权利要求5所述的方法，其中，所述M编程循环包括从预测的多个编程循环中选择的编程循环。
7.如权利要求5所述的方法，其中，所述M编程循环包括顺序上紧接在执行N编程循环时之前执行的N-1编程循环。
8.如权利要求5所述的方法，其中，所述N编程电压的电平的改变进一步包括基于基准失败位的数目和失败位趋势生成与M编程循环对应的M基准范围，和
基于所述失败位的数目M是否包括在M基准范围内而改变所述N编程电压的电平。
9.如权利要求8所述的方法，其中，当所述失败位的数目M包括在M基准范围内时，所述N编程电压的电平与失败位的数目M的减小成比例地减小。
10.如权利要求8所述的方法，其中，所述N编程电压的电平的改变包括通过参考基于M基准范围设置的电压电平改变表，并使用与失败位的数目M对应的电压电平改变值，来改变N编程电压的电平。
11.如权利要求1所述的方法，进一步包括：
基于其中对存储器单元执行多个编程循环的执行状态和对存储器单元执行的多个编程循环的数目中的至少一个，确定失败位趋势生成定时。
12.一种非易失性存储装置，包括：
存储器单元阵列，包括目标用于编程循环执行的多个存储器单元；和
控制器，配置为对多个存储器单元执行多个编程循环；
其中，所述控制器包括：
失败位趋势发生器，配置为基于执行对多个存储器单元执行的多个编程循环中的至少两个的结果生成失败位趋势；
编程循环预测单元，配置为基于所述失败位趋势，预测用于取得目标阈值电压分布的、要对多个存储器单元执行的多个编程循环；和
编程电压电平控制器，配置为基于预测多个编程循环的结果，改变当对多个存储器单元执行最后编程循环时提供的编程电压的电平。
13.如权利要求12所述的非易失性存储装置，其中，所述失败位趋势发生器进一步配置为生成与通过执行多个编程循环中的每一个而生成的失败位的数目的改变量对应的失败位趋势。
14.如权利要求13所述的非易失性存储装置，其中，所述编程循环预测单元进一步配置为基于所述失败位趋势，将与预测为低于基准失败位的数目的失败位的数目对应的编程循环预测为最后编程循环。
15.如权利要求12所述的非易失性存储装置，其中，所述编程电压电平控制器进一步配置为从预测的多个编程循环当中选择改变基准编程循环，并基于通过对多个存储器单元执行改变基准编程循环而生成的失败位的数目改变编程电压的电平。
16.一种编程非易失性存储器的方法，所述方法包括：
对在所选的字线中的存储器单元执行至少两个编程循环和标识具有低于阈值的电压电平的存储器单元；
基于执行至少两个编程循环中的每一个的结果，生成标识被标识有低于阈值的电压电平的存储器单元的数目的趋势的失败位趋势；
基于所生成的失败位趋势，预测用于取得目标阈值电压分布的、包括要对存储器单元最后执行的N编程循环的编程循环的数目；和
基于预测多个编程循环的结果，改变当执行N编程循环时提供给存储器单元的N编程电压的电平。
17.如权利要求16所述的方法，其中，所述失败位趋势是使用标识有低于阈值的电压电平的存储器单元中失败位的数目而生成的。
18.如权利要求17所述的方法，其中，所述失败位趋势对应于通过执行至少两个编程循环中的每一个而生成的失败位的数目的改变量。
19.如权利要求16所述的方法，进一步包括：
基于其中对存储器单元执行多个编程循环的执行状态和对存储器单元执行的多个编程循环的数目中的至少一个，确定失败位趋势生成定时。
20.如权利要求16所述的方法，
其中，所述存储器单元在存储器单元阵列中且目标用于编程循环执行，和
其中，对多个存储器单元的多个编程循环由配置为生成所述失败位趋势的控制器执行。
CN201710032688.5A 2016-01-15 2017-01-16 非易失性存储器装置和非易失性存储器装置的编程方法 Active CN107068191B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160005322A KR102449196B1 (ko) 2016-01-15 2016-01-15 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
KR10-2016-0005322 2016-01-15

Publications (2)

Publication Number Publication Date
CN107068191A true CN107068191A (zh) 2017-08-18
CN107068191B CN107068191B (zh) 2022-07-15

Family

ID=59422772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710032688.5A Active CN107068191B (zh) 2016-01-15 2017-01-16 非易失性存储器装置和非易失性存储器装置的编程方法

Country Status (3)

Country Link
US (1) US11217318B2 (zh)
KR (1) KR102449196B1 (zh)
CN (1) CN107068191B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634526A (zh) * 2018-06-25 2019-12-31 西安格易安创集成电路有限公司 一种非易失存储器处理方法及装置
CN110942795A (zh) * 2018-09-21 2020-03-31 爱思开海力士有限公司 存储器系统、其操作方法以及非易失性存储器装置
CN112825260A (zh) * 2019-11-21 2021-05-21 爱思开海力士有限公司 存储器装置及其操作方法
CN112885394A (zh) * 2019-11-29 2021-06-01 爱思开海力士有限公司 存储器装置和操作该存储器装置的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102341261B1 (ko) 2017-11-13 2021-12-20 삼성전자주식회사 매스비트 카운터를 포함하는 메모리 장치 및 그의 동작 방법
KR20210105728A (ko) 2020-02-19 2021-08-27 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
KR20210125297A (ko) 2020-04-08 2021-10-18 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
CN114186524A (zh) * 2020-08-28 2022-03-15 长鑫存储技术有限公司 晶圆探测数据的处理方法和计算机可读存储介质
KR20220059039A (ko) * 2020-11-02 2022-05-10 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US11568937B2 (en) * 2021-03-29 2023-01-31 Micron Technology, Inc. Memory device programming techinique using fewer latches

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040170061A1 (en) * 2002-12-05 2004-09-02 Stmicroelectronics S.R.L. Method and device for programming an electrically programmable non-volatile semiconductor memory
US20080062770A1 (en) * 2006-09-12 2008-03-13 Loc Tu Non-Volatile Memory With Linear Estimation of Initial Programming Voltage
US20100027342A1 (en) * 2008-08-01 2010-02-04 Samsung Electronics Co., Ltd. Memory device and memory data determination method
CN101711414A (zh) * 2007-04-10 2010-05-19 桑迪士克公司 非易失性存储器和用于预测编程的方法
KR20100088913A (ko) * 2009-02-02 2010-08-11 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 동작 방법
US8000135B1 (en) * 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8345477B1 (en) * 2009-07-29 2013-01-01 Marvell International Ltd. Non-volatile memory devices having uniform error distributions among pages
US20140025866A1 (en) * 2012-07-23 2014-01-23 Samsung Electronics Co., Ltd. Nonvolatile memory device and operating method
CN103680637A (zh) * 2012-09-04 2014-03-26 三星电子株式会社 具有异常字线检测器的闪存系统及其异常字线检测方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2870538B1 (fr) 2004-05-19 2006-07-14 Servier Lab Nouveaux derives de pyrrolidines et de thiazolidines, leur procede de preparation et les compositions pharmaceutiques qui les contiennent
US7355892B2 (en) * 2006-06-30 2008-04-08 Sandisk Corporation Partial page fail bit detection in flash memory devices
KR100909961B1 (ko) 2006-10-10 2009-07-29 삼성전자주식회사 프로그램 전압 발생 회로 및 방법, 그리고 이를 이용한불휘발성 메모리 장치
KR20080061937A (ko) 2006-12-28 2008-07-03 주식회사 하이닉스반도체 모니터링 셀을 구비하는 플래시 메모리소자, 그 프로그램및 소거 방법
KR101321472B1 (ko) 2007-07-23 2013-10-25 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 프로그램 방법
US7633804B2 (en) * 2008-03-20 2009-12-15 Micron Technology, Inc. Adjusting programming or erase voltage pulses in response to the number of programming or erase failures
KR100953045B1 (ko) * 2008-05-23 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
KR101464255B1 (ko) 2008-06-23 2014-11-25 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 시스템
KR20100012605A (ko) * 2008-07-29 2010-02-08 삼성전자주식회사 Ｅｃｃ를 이용하여 프로그램하는 불휘발성 메모리 장치 및그 프로그램 방법
US8374036B2 (en) 2008-11-14 2013-02-12 Hynix Semiconductor Inc. Method of operating nonvolatile memory device
KR101099982B1 (ko) 2008-11-14 2011-12-28 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
KR20100056860A (ko) 2008-11-20 2010-05-28 주식회사 하이닉스반도체 비휘발성 메모리 소자의 프로그램 방법
KR20110001101A (ko) 2009-06-29 2011-01-06 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그것의 동작 방법
KR101676816B1 (ko) 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US8374063B2 (en) 2011-02-17 2013-02-12 Tdk Corporation Heat-assisted magnetic write head, head gimbals assembly, head arm assembly, and magnetic disk device
JP5583185B2 (ja) 2012-10-12 2014-09-03 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040170061A1 (en) * 2002-12-05 2004-09-02 Stmicroelectronics S.R.L. Method and device for programming an electrically programmable non-volatile semiconductor memory
US20080062770A1 (en) * 2006-09-12 2008-03-13 Loc Tu Non-Volatile Memory With Linear Estimation of Initial Programming Voltage
CN101711414A (zh) * 2007-04-10 2010-05-19 桑迪士克公司 非易失性存储器和用于预测编程的方法
US20100027342A1 (en) * 2008-08-01 2010-02-04 Samsung Electronics Co., Ltd. Memory device and memory data determination method
US8000135B1 (en) * 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
KR20100088913A (ko) * 2009-02-02 2010-08-11 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 동작 방법
US8345477B1 (en) * 2009-07-29 2013-01-01 Marvell International Ltd. Non-volatile memory devices having uniform error distributions among pages
US20140025866A1 (en) * 2012-07-23 2014-01-23 Samsung Electronics Co., Ltd. Nonvolatile memory device and operating method
CN103680637A (zh) * 2012-09-04 2014-03-26 三星电子株式会社 具有异常字线检测器的闪存系统及其异常字线检测方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634526A (zh) * 2018-06-25 2019-12-31 西安格易安创集成电路有限公司 一种非易失存储器处理方法及装置
CN110942795A (zh) * 2018-09-21 2020-03-31 爱思开海力士有限公司 存储器系统、其操作方法以及非易失性存储器装置
CN110942795B (zh) * 2018-09-21 2023-09-22 爱思开海力士有限公司 存储器系统、其操作方法以及非易失性存储器装置
CN112825260A (zh) * 2019-11-21 2021-05-21 爱思开海力士有限公司 存储器装置及其操作方法
CN112885394A (zh) * 2019-11-29 2021-06-01 爱思开海力士有限公司 存储器装置和操作该存储器装置的方法
CN112885394B (zh) * 2019-11-29 2023-12-29 爱思开海力士有限公司 存储器装置和操作该存储器装置的方法

Also Published As

Publication number Publication date
KR102449196B1 (ko) 2022-09-29
CN107068191B (zh) 2022-07-15
US20210335431A1 (en) 2021-10-28
KR20170085776A (ko) 2017-07-25
US11217318B2 (en) 2022-01-04

Similar Documents

Publication Publication Date Title
CN107068191A (zh) 非易失性存储器装置和非易失性存储器装置的编程方法
CN111630599B (zh) 在第一编程遍次中省略验证测试的用于存储器设备的多遍编程过程
CN108364667B (zh) 非易失性存储器器件及其编程方法
CN102270501B (zh) 利用编程定序器的闪存器件和系统，以及编程方法
US9361991B1 (en) Efficient scanning of nonvolatile memory blocks
CN103765392B (zh) 存储器装置的损耗均衡
CN103219040B (zh) 非易失性存储器件和存储器系统及其编程方法和控制方法
CN102549673B (zh) 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程
CN109308929A (zh) 包括nand串的存储器设备及操作存储器设备的方法
CN103680615B (zh) 半导体存储器件及其操作方法
CN107123442A (zh) 存储器装置和存储器系统
KR102314136B1 (ko) 비휘발성 메모리 장치, 메모리 시스템 및 그것의 동작 방법
CN106683702A (zh) 非易失性存储器装置及其读方法
CN106486166A (zh) 存储器设备、存储器系统及其操作方法
WO2016069126A1 (en) Read scrub with adaptive read counter management
CN110400588A (zh) 存储器装置以及该存储器装置的操作方法
CN107112047A (zh) 用于在非易失性存储器中区块编程的部分区块擦除
CN106920569A (zh) 操作非易失性存储器设备的方法
CN109872761B (zh) 用于提高数据可靠性的非易失性存储器件及其操作方法
CN106981306A (zh) 非易失性存储器装置的操作方法
CN110580929A (zh) 非易失性存储器装置及非易失性存储器装置的擦除方法
US9595338B2 (en) Utilizing NAND strings in dummy blocks for faster bit line precharge
CN106920570A (zh) 存储器系统及其操作方法
CN109841254A (zh) 非易失性存储设备及其编程方法
WO2014137645A2 (en) Write sequence providing write abort protection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant