KR20100056860A - 비휘발성 메모리 소자의 프로그램 방법 - Google Patents

비휘발성 메모리 소자의 프로그램 방법 Download PDF

Info

Publication number
KR20100056860A
KR20100056860A KR1020080115853A KR20080115853A KR20100056860A KR 20100056860 A KR20100056860 A KR 20100056860A KR 1020080115853 A KR1020080115853 A KR 1020080115853A KR 20080115853 A KR20080115853 A KR 20080115853A KR 20100056860 A KR20100056860 A KR 20100056860A
Authority
KR
South Korea
Prior art keywords
program
pulse
memory device
nonvolatile memory
blind
Prior art date
Application number
KR1020080115853A
Other languages
English (en)
Inventor
이원희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080115853A priority Critical patent/KR20100056860A/ko
Publication of KR20100056860A publication Critical patent/KR20100056860A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 비휘발성 메모리 소자의 프로그램 방법에 관한 것이다. 본 발명은 메모리 셀의 프로그램 속도에 따라, 검증 동작없이 프로그램 동작을 수행하는 블라인드 구간을 결정하는 단계; 프로그램 동작을 수행하되, 상기 블라인드 구간까지는 프로그램 펄스를 인가하는 단계; 및 상기 블라인드 구간 이후에는 프로그램 펄스 및 검증 펄스를 교대로 인가하는 단계를 포함한다. 본 발명에 따르면, 메모리 셀의 프로그램 속도에 따라, 검증 동작없이 프로그램 동작을 수행하는 블라인드 구간을 결정함으로써, 검증 동작의 횟수를 감소시켜 프로그램 시간을 감소시킬 수 있다. 따라서, 비휘발성 메모리 소자의 프로그램 속도를 증가시킬 수 있다.
비휘발성 메모리 소자, 프로그램 동작, 블라인드 구간

Description

비휘발성 메모리 소자의 프로그램 방법{MEHOD FOR PROGRAMMING THE NON-VOLATILE MEMORY DEVICE}
본 발명은 비휘발성 메모리 소자의 구동 방법에 관한 것으로, 보다 상세히는 비휘발성 메모리 소자의 프로그램 방법에 관한 것이다.
메모리 소자는 전원공급 차단시 데이터의 유지 여부에 따라 휘발성 메모리 소자와 비휘발성 메모리 소자로 나누어진다. 휘발성 메모리 소자는 전원공급 차단시 데이터가 소멸되는 메모리 소자로서, 디램 및 에스램이 이에 속한다. 비휘발성 메모리 소자는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 소자로서, 플래시 메모리 소자가 이에 속한다.
비휘발성 메모리 소자는 휴대폰, 디지털 카메라, MP3 플레이어 등 휴대용 전자장치에 주로 사용되는데, 최근 휴대용 전자장치의 소형화 및 고용량화 추세에 따라 비휘발성 메모리 소자의 프로그램 속도 향상이 요구되고 있다. 이하, 도면을 참조하여 비휘발성 메모리 소자의 프로그램 동작에 대해 상세히 살펴보도록 한다.
도 1은 종래기술에 따른 비휘발성 메모리 소자의 프로그램 동작을 설명하기 위한 타이밍도이다.
비휘발성 메모리 소자의 페이지 단위로 프로그램 동작을 수행된다. 여기서, 페이지는 하나의 워드라인을 공유하는 복수의 메모리 셀을 말하며, 워드라인에 프로그램 펄스가 인가됨에 따라 페이지 단위로 프로그램 동작이 수행된다.
비휘발성 메모리 소자는 일반적으로 ISPP 방식에 의해 프로그램 동작을 수행하는데, ISPP 방식은 펄스 형태의 전압을 일정 레벨만큼 증가시켜 반복적으로 인가시키되, 그 사이에 검증(verify) 펄스를 인가하여 검증 동작을 수행하는 방식을 말한다. 여기서, 검증 동작은 각 메모리 셀의 프로그램 동작이 성공하였는지 여부를 확인하는 동작으로서, 페이지 버퍼에 의한 리드 동작에 의해 수행된다. 프로그램 동작이 성공한 메모리 셀은 프로그램 방지(inhibit) 상태로 변경되어 오버 프로그램되지 않도록 하며, 프로그램 동작이 실패한 메모리 셀은 프로그램이 성공할때까지 소정 레벨 전위가 증가된 프로그램 펄스에 의해 프로그램 동작을 수행한다.
이와 같은 ISPP 방식에 따르면, 프로그램 속도가 빠른 메모리 셀은 상대적으로 낮은 레벨의 프로그램 펄스에 의해 프로그램 동작을 성공하고, 프로그램 속도가 느린 메모리 셀은 상대적으로 높은 레벨의 프로그램 펄스에서 프로그램 동작을 성공하게 된다. 즉, ISPP 방식에 따른 프로그램 동작에 의해, 비휘발성 메모리 소자의 셀 분포를 개선할 수 있다.
그러나, 전술한 바와 같은 종래기술에 따르면, 프로그램 펄스가 인가될 때마 다 검증 동작이 수반된다. 예를 들어, 하나의 페이지에 대해 프로그램 동작을 수행하기 위해 6 개의 프로그램 펄스(P1~P6)가 인가되는 경우, 6번의 검증 동작(V1~V6)을 수행하게 된다. 여기서, 상기 페이지에 속하는 복수의 메모리 셀이 제3프로그램 펄스(P3) 내지 제5프로그램 펄스(P5)에 의해 프로그램 동작을 성공한다고 가정할 때, 제1검증동작(V1)과 제2검증 동작(V2)은 불필요하게 수행된 것으로 볼 수 있다.
즉, 종래기술에 따르면, 프로그램 펄스가 인가될 때마다 검증 동작이 수반되기 때문에, 불필요한 검증 동작 수행으로 인하여 프로그램 시간이 증가하게 되는 문제점이 발생하게 된다.
특히, 모든 페이지에 대해 동일하게, 프로그램 펄스(P)마다 한번의 검증 동작(V)을 수행하도록 하므로, 각 페이지 간의 프로그램 속도 차이를 효율적으로 반영하지 못한다. 예를 들어, 제1페이지에 속하는 복수의 메모리 셀이 제3프로그램 펄스(P3) 내지 제5프로그램 펄스(P5)에 의해 프로그램 동작을 성공하고, 제2페이지에 속하는 복수의 메모리 셀이 제4프로그램 펄스(P4) 내지 제6프로그램 펄스(P6)에 의해 프로그램 동작을 성공한다고 가정하자. 이러한 경우, 제1페이지 프로그램 동작시에는 제1 및 제2검증 동작(V1,V2)을 생략하는 것이 바람직하며, 제2페이지 프로그램 동작시에는 제1 내지 제3검증 동작(V1~V3)을 생략하는 것이 바람직하다.
그러나, 종래기술은 이러한 페이지 간의 프로그램 속도 차이를 고려하지 못하기 때문에, 모든 페이지에 대해 동일한 패턴의 프로그램 펄스 및 검증 동작에 의한 프로그램 동작을 수행하게 한다. 따라서, 불필요한 검증 동작 수행으로 인해 프로그램 시간이 길어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로서, 메모리 셀의 프로그램 속도에 따라 검증 동작의 수행 여부를 조절하여 비휘발성 메모리 소자의 프로그램 시간을 감소시키는 비휘발성 메모리 소자의 프로그램 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위해 제안된 본 발명은 비휘발성 메모리 소자의 프로그램 방법에 있어서, 메모리 셀의 프로그램 속도에 따라, 검증 동작없이 프로그램 동작을 수행하는 블라인드 구간을 결정하는 단계; 프로그램 동작을 수행하되, 상기 블라인드 구간까지는 프로그램 펄스를 인가하는 단계; 및 상기 블라인드 구간 이후에는 프로그램 펄스 및 검증 펄스를 교대로 인가하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 메모리 셀의 프로그램 속도에 따라, 검증 동작없이 프로그램 동작을 수행하는 블라인드 구간을 결정함으로써, 검증 동작의 횟수를 감소시켜 프로그램 시간을 감소시킬 수 있다. 따라서, 비휘발성 메모리 소자의 프로그램 속도를 증가시킬 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 프로그램 동작을 설명하기 위한 타이밍도이다. 특히, 도 2a는 상대적으로 프로그램 속도가 느린 메모리 셀의 프로그램 동작시 인가되는 프로그램 펄스를 나타내고, 도 2b는 상대적으로 프로그램 속도가 빠른 메모리 셀의 프로그램 동작시 인가되는 프로그램 펄스를 나타낸다.
본 발명에 따르면 프로그램 동작을 위해 프로그램 펄스를 인가함에 있어서, 검증 동작없이 프로그램 동작을 수행하는 블라인드 구간을 갖는다. 즉, 블라인드 구간까지는 프로그램 펄스를 인가하고, 블라인드 구간 이후에는 프로그램 펄스 및 검증 펄스를 교대로 인가하여 프로그램 동작을 수행한다. 이와 같이, 블라인드 구간 내에서는 검증 동작을 수행하지 않도록 함으로써, 불필요한 검증 동작을 생략하여 종래에 비해 프로그램 시간을 단축할 수 있다.
블라인드 구간은 각 메모리 셀의 프로그램 속도에 따라 결정되는데, 특히, 복수의 메모리 셀을 포함하는 페이지의 프로그램 속도에 따라 결정되는 것이 바람직하다. 즉, 프로그램 속도에 따라 블라인드 구간 내에 인가되는 프로그램 펄스의 최대 값을 결정하거나, 블라인드 구간 내에 인가되는 프로그램 펄스의 갯수를 결정함으로써, 블라인드 구간을 결정할 수 있다.
여기서, 프로그램 전압의 최대 값은, 프로그램하고자하는 페이지에 속한 복수의 메모리 셀 중 프로그램 속도가 가장 빠른 메모리 셀이 프로그램되는 프로그램 펄스의 레벨인 것이 바람직하다. 이러한 경우, 프로그램 속도가 가장 빠른 메모리 셀만이 성공적으로 프로그램 동작을 완료하게 되므로, 나머지 메모리 셀들은 아직 프로그램 동작을 완료하지 못한 상태를 유지하게 된다.
또는, 프로그램 전압의 최대 값은, 프로그램하고자하는 페이지에 속한 복수의 메모리 셀 중 비휘발성 메모리 소자의 리페어 컬럼 허용 갯수보다 작은 갯수의 메모리 셀이 프로그램되는 프로그램 펄스의 레벨인 것이 바람직하다. 예를 들어, 비휘발성 메모리 소자가 512 bit의 리페어 컬럼을 허용하는 경우, 성공적으로 프로그램된 메모리 셀의 갯수가 512개 이하인 프로그램 펄스의 레벨을 프로그램 전압의 최대값으로 결정하는 것이 바람직하다.
프로그램 속도가 느릴수록 높은 전위의 프로그램 전압(Vpgm)에 의해 프로그램 동작이 수행되는 것을 의미하므로, 프로그램 속도가 느릴수록 블라인드 구간 내에 인가되는 프로그램 펄스의 최대 값이 증가하게 된다. 따라서, ISPP 방식에 의한 프로그램 동작시, 프로그램 속도가 느릴수록 최종적으로 인가되는 프로그램 펄스의 레벨이 높은 값을 갖게 되며, 그에 따라, 프로그램 구간 내에 인가되는 프로그램 펄스의 갯수가 증가하게 된다.
반대로, 프로그램 속도가 빠를수록 낮은 전위의 프로그램 전압(Vpgm)에 의해 프로그램 동작이 수행되는 것을 의미하므로, 프로그램 속도가 빠를수록 블라인드 구간 내에 인가되는 프로그램 펄스의 최대 값이 감소하게 된다. 따라서, ISPP 방식 에 의한 프로그램 동작시, 프로그램 속도가 빠를 수록 구간에 최종적으로 인가되는 프로그램 펄스의 레벨이 낮은 값을 갖게 되며, 그에 따라, 프로그램 구간 내에 인가되는 프로그램 펄스의 갯수가 감소하게 된다.
도 2a에 도시된 바와 같이, 프로그램 속도가 느린 페이지의 경우에는 블라인드 구간에 최종적으로 인가되는 프로그램 펄스(P4)의 레벨이 상대적으로 높은 값을 갖도록 결정된다. 따라서, 블라인드 구간이 상대적으로 길게 설정된다.
도 2b에 도시된 바와 같이, 프로그램 속도가 빠른 페이지의 경우에는 블라인드 구간에 최종적으로 인가되는 프로그램 펄스(P3)의 레벨이 상대적으로 낮은 값을 갖도록 결정된다. 따라서, 블라인드 구간이 상대적으로 짧게 설정된다.
이와 같이, 복수의 페이지에 대하여, 프로그램 속도에 따라 블라인드 구간을 각각 설정함으로써, 페이지에 따라 프로그램 시간을 효율적으로 단축시킬 수 있다.
도 3은 본 발명의 일 실시예에 따른 프로그램 동작시의 셀 분포를 나타내는 그래프이다.
도시된 바와 같이, 블라인드 구간까지는 검증 동작없이 프로그램 펄스가 인가되어 셀 분포가 소거 상태(Er)에서 제1프로그램 상태(Pr1)로 이동하게 되고(도면 부호 '①' 참조), 블라인드 구간 이후에는 프로그램 펄스 및 검증 펄스가 교대로 인가되어 셀 분포가 제2프로그램 상태(Pr2)로 이동하게 된다(도면 부호 '②' 참조). 여기서, 제2프로그램 상태(Pr2)는 메모리 셀의 문턱 전압이 목표 문턱 전압에 해당되는 즉, 프로그램 동작이 성공적으로 완료된 상태를 의미한다.
여기서, 제1프로그램 상태(Pr1)는 복수의 메모리 셀의 문턱 전압이 목표 전압으로부터 소정 범위 이내의 값을 갖는 상태로서, 특히, 목표 전압보다 작은 값을 갖는 것이 바람직하다. 또한, 제2프로그램 상태(Pr2)는 복수의 메모리 셀이 목표 문턱 전압을 갖는 상태로서, 프로그램 동작이 성공적으로 수행된 경우에 해당된다.
이때, 셀 분포를 소거 상태(Er)에서 제1프로그램 상태(Pr1)로 이동시키는 블라인드 구간의 최종 프로그램 펄스 레벨은 제1리드전압을 이용한 검증 동작을 통해 결정되며, 이와 관련된 내용은 도 5에서 상세히 설명하도록 한다.
또한, 셀 분포를 제1프로그램(Pr1) 상태에서 제2프로그램 상태(Pr2)로 이동시키는 프로그램 동작은, 제2리드 전압(R2)을 이용한 검증 동작을 통해 완료된다. 즉, 제2리드 전압(R2)을 이용한 검증 동작을 통해 프로그램 동작이 종료되며, 제2리드 전압(R2)은 비휘발성 메모리 소자의 일반적인 리드 동작시 사용되는 리드 전압을 의미한다.
도 4는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 프로그램 동작 순서를 설명하기 위한 순서도이다.
먼저, 메모리 셀의 프로그램 속도에 따라, 검증 동작없이 프로그램 동작을 수행하는 블라인드 구간을 결정한다(S410). 특히, 복수의 메모리 셀을 포함하는 페이지의 프로그램 속도를 측정하여, 페이지에 따라 각각 블라인드 구간을 결정한다. 여기서, 블라인드 구간을 결정하는 상세한 방법은 도 5에서 설명하도록 한다.
이어서, 소정 페이지에 대하여 프로그램 동작을 수행하되, 블라인드 구간까 지는 프로그램 펄스를 인가하여(S420), 셀 분포를 소거 상태(Er)에서 제1프로그램 상태(Pr1)로 이동시킨다. 이때, 블라인드 구간 내에서는 검증 동작을 수행하지 않으므로 종래에 비해 프로그램 시간을 단축할 수 있다.
이어서, 프로그램 펄스 및 검증 펄스를 교대로 인가하여 프로그램 동작이 성공할 때까지 프로그램 동작을 수행한다(S430). 이를 통해, 셀 분포를 제1프로그램 상태(Pr1)에서 제2프로그램 상태(Pr2)으로 이동시킨다.
도 5는 본 발명의 일 실시예에 따른 블라인드 구간 결정 순서를 설명하기 위한 순서도로서, 특히, 도 4의 블라인드 구간 결정 단계(S410)를 구체화한 것이다.
먼저, 소정 페이지에 연결된 워드라인에 제1레벨의 프로그램 펄스를 인가한다(S510). 여기서, 제1레벨의 프로그램 펄스는 프로그램 동작을 성공하기에 충분한 레벨로 미리 설정될 수 있다. 즉, 제1레벨의 프로그램 펄스는 F-N 터널링에 의한 프로그램 동작을 수행할 수 있는 레벨인 것이 바람직하다.
이어서, 상기 페이지에 대하여 제1리드 전압(R1)을 이용하여 검증 동작을 수행함으로써, 상기 페이지에 속하는 복수의 메모리 셀 중 프로그램 동작을 성공한 메모리 셀의 갯수(도 3의 빗금친 부분 참조)를 확인한다(S520). 여기서, 제1리드 전압(R1)은 프로그램 동작 성공 여부를 검증하는 제2리드 전압(R2)보다 소정 레벨 낮은 값을 갖도록 설정되며, 비휘발성 메모리 소자의 리드 마진을 고려하여 미리 설정될 수 있다. 이와 같은 검증 동작을 통해, 제1리드 전압(R1) 이상의 문턱 전압을 갖는 메모리 셀의 갯수를 확인할 수 있다.
검증 결과, 제1리드 전압(R1)을 기준으로 프로그램 동작을 성공한 메모리 셀의 갯수가 소정 갯수 이하인지 여부를 확인한다(S530). 여기서, 소정 갯수는 비휘발성 메모리 소자의 리페어 컬럼 허용 갯수를 고려하여 결정될 수 있다. 예를 들어, 비휘발성 메모리 소자아 512bit의 리페어 컬럼을 허용하는 경우, 제1리드 전압(R1)을 기준으로 프로그램 동작을 성공한 메모리 셀의 갯수가 512개 이하인지 여부를 확인한다.
확인 결과, 제1리드 전압(R1)을 기준으로 프로그램 동작을 성공한 메모리 셀의 갯수가 소정 갯수 이하인 경우에는, 제1레벨의 프로그램 펄스 인가시 대부분의 메모리 셀이 프로그램 동작을 성공하지 못했음을 의미한다. 즉, 프로그램 동작을 성공하기에 충분한 레벨의 프로그램 펄스를 인가했음에도 불구하고, 대부분의 메모리 셀이 프로그램 동작을 성공하지 못했으므로, 제1프로그램 펄스가 블라인드 구간의 최종 프로그램 펄스로서 검증 동작없이 인가되기에 충분히 안전함을 알 수 있다. 따라서, 제1레벨의 프로그램 펄스를 블라인드 구간의 최종 프로그램 펄스로 결정한다(S540).
또한, 확인 결과, 제1리드 전압(R1)을 기준으로 프로그램 동작을 성공한 메모리 셀의 갯수가 소정 갯수 이상인 경우에는, 제1레벨의 프로그램 펄스에 의해 대부분의 메모리 셀이 프로그램 동작을 성공했음을 의미한다. 즉, 제1레벨의 프로그램 펄스까지 블라인드 구간으로 처리하는 것은 안전하지 않으며, 검증 동작이 요구됨을 알 수 있다. 따라서, 프로그램 펄스를 소정 레벨 감소시켜(S550), 제1레벨보다 낮은 제2레벨의 프로그램 펄스를 상기 페이지에 재인가한다. 또한, 이와 같은 과정을 반복하여 블라인드 구간의 최종 프로그램 펄스 레벨을 결정하게 된다. 즉, 블라인드 구간을 결정한다.
이어서, 앞서 도 4의 420단계(S420) 및 430단계(S430)에서 설명한 바와 같이, 블라인드 구간까지는 프로그램 펄스를 인가하고, 블라인드 구간 이후에는 프로그램 펄스 및 검증 펄스를 교대로 인가하여 프로그램 동작을 수행한다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 비휘발성 메모리 소자의 프로그램 동작을 설명하기 위한 타이밍도.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 프로그램 동작을 설명하기 위한 타이밍도.
도 3은 본 발명의 일 실시예에 따른 프로그램 동작시 셀 분포를 나타내는 그래프.
도 4는 본 발명이 적용되는 비휘발성 메모리 소자의 프로그램 순서를 설명하기 위한 순서도,
도 5는 본 발명의 일 실시예에 따른 블라인드 구간 결정 순서를 설명하기 위한 순서도.

Claims (9)

  1. 메모리 셀의 프로그램 속도에 따라, 검증 동작없이 프로그램 동작을 수행하는 블라인드 구간을 결정하는 단계;
    프로그램 동작을 수행하되, 상기 블라인드 구간까지는 프로그램 펄스를 인가하는 단계; 및
    상기 블라인드 구간 이후에는 프로그램 펄스 및 검증 펄스를 교대로 인가하는 단계
    를 포함하는 비휘발성 메모리 소자의 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 블라인드 구간 결정 단계는,
    상기 블라인드 구간 내에 인가되는 프로그램 펄스의 최대 값을 결정하는
    비휘발성 메모리 소자의 프로그램 방법.
  3. 제 2 항에 있어서,
    상기 프로그램 펄스의 최대 값은,
    프로그램하고자하는 페이지에 속한 복수의 메모리 셀 중 프로그램 속도가 가 장 빠른 메모리 셀이 프로그램되는 프로그램 펄스의 레벨인
    비휘발성 메모리 소자의 프로그램 방법.
  4. 제 1 항에 있어서,
    상기 블라인드 구간 결정 단계는,
    상기 메모리 셀의 문턱 전압이 목표 문턱 전압으로부터 소정 범위 이내의 값을 갖도록 하는 프로그램 펄스를 상기 블라인드 구간의 최종 프로그램 펄스로 결정하는
    비휘발성 메모리 소자의 프로그램 방법.
  5. 제 4 항에 있어서,
    상기 블라인드 구간 결정 단계는,
    상기 메모리 셀의 문턱 전압 값이 상기 목표 문턱 전압보다 작은 값을 갖도록 하는 프로그램 펄스를 상기 블라인드 구간의 최종 프로그램 펄스로 결정하는
    비휘발성 메모리 소자의 프로그램 방법.
  6. 제 1 항에 있어서,
    상기 블라인드 구간 결정 단계는,
    상기 블라인드 구간 내에 인가되는 프로그램 펄스의 갯수를 결정하는
    비휘발성 메모리 소자의 프로그램 방법.
  7. 제 1 항에 있어서,
    상기 블라인드 구간 결정 단계는,
    상기 페이지에 대하여 제1레벨의 프로그램 펄스를 인가하는 단계;
    상기 페이지에 대해 제1리드 전압을 이용하여 검증 동작을 수행하는 단계; 및
    상기 검증 결과, 프로그램 동작을 성공한 메모리 셀의 갯수가 소정 갯수 이하인 경우에는 상기 제1레벨의 프로그램 펄스를 상기 블라인드 구간의 최종 프로그램 펄스로 결정하고, 상기 프로그램 동작을 성공한 메모리 셀의 갯수가 소정 갯수 초과인 경우에는 상기 제1레벨 보다 낮은 제2레벨의 프로그램 펄스를 상기 페이지에 재인가하는 단계
    를 포함하는 비휘발성 메모리 소자의 프로그램 방법.
  8. 제 7 항에 있어서,
    상기 제1레벨의 프로그램 펄스는,
    F-N 터널링에 의한 프로그램 동작을 수행할 수 있는 레벨인
    비휘발성 메모리 소자의 프로그램 방법.
  9. 제 2 항에 있어서,
    상기 소정 갯수는,
    상기 비휘발성 메모리 소자의 리페어 컬럼 허용 갯수를 고려하여 결정되는
    비휘발성 메모리 소자의 프로그램 방법.
KR1020080115853A 2008-11-20 2008-11-20 비휘발성 메모리 소자의 프로그램 방법 KR20100056860A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080115853A KR20100056860A (ko) 2008-11-20 2008-11-20 비휘발성 메모리 소자의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080115853A KR20100056860A (ko) 2008-11-20 2008-11-20 비휘발성 메모리 소자의 프로그램 방법

Publications (1)

Publication Number Publication Date
KR20100056860A true KR20100056860A (ko) 2010-05-28

Family

ID=42280800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080115853A KR20100056860A (ko) 2008-11-20 2008-11-20 비휘발성 메모리 소자의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR20100056860A (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8520435B2 (en) 2010-10-26 2013-08-27 Hynix Semiconductor Inc. Nonvolatile memory device and method of operating the same
US9349482B2 (en) 2014-07-23 2016-05-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and operating method thereof
US9812201B2 (en) 2016-03-14 2017-11-07 SK Hynix Inc. Electronic device including variable resistance element and method for operating the same
KR20180035492A (ko) * 2016-09-29 2018-04-06 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
CN109817265A (zh) * 2017-11-20 2019-05-28 爱思开海力士有限公司 半导体存储装置及其操作方法
US10846236B2 (en) 2017-02-07 2020-11-24 SK Hynix Inc. Memory device and method of operating the same
US11031084B1 (en) 2019-11-21 2021-06-08 SK Hynix Inc. Memory device and method of operating the same
US11217318B2 (en) 2016-01-15 2022-01-04 Samsung Electronics Co., Ltd. Non-volatile memory device and program method of a non-volatile memory device
US11468956B2 (en) 2020-07-15 2022-10-11 SK Hynix Inc. Memory device and method of operating the same
US11869582B2 (en) 2020-12-01 2024-01-09 Samsung Electronics Co., Ltd. Non-volatile memory device and method of incrementally programming the same using a plurality of program loops

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8520435B2 (en) 2010-10-26 2013-08-27 Hynix Semiconductor Inc. Nonvolatile memory device and method of operating the same
US9349482B2 (en) 2014-07-23 2016-05-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and operating method thereof
US11217318B2 (en) 2016-01-15 2022-01-04 Samsung Electronics Co., Ltd. Non-volatile memory device and program method of a non-volatile memory device
US9812201B2 (en) 2016-03-14 2017-11-07 SK Hynix Inc. Electronic device including variable resistance element and method for operating the same
KR20180035492A (ko) * 2016-09-29 2018-04-06 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US10586603B2 (en) 2016-09-29 2020-03-10 SK Hynix Inc. Memory device and operating method thereof
US10846236B2 (en) 2017-02-07 2020-11-24 SK Hynix Inc. Memory device and method of operating the same
CN109817265A (zh) * 2017-11-20 2019-05-28 爱思开海力士有限公司 半导体存储装置及其操作方法
CN109817265B (zh) * 2017-11-20 2024-03-01 爱思开海力士有限公司 半导体存储装置及其操作方法
US11031084B1 (en) 2019-11-21 2021-06-08 SK Hynix Inc. Memory device and method of operating the same
US11468956B2 (en) 2020-07-15 2022-10-11 SK Hynix Inc. Memory device and method of operating the same
US11869582B2 (en) 2020-12-01 2024-01-09 Samsung Electronics Co., Ltd. Non-volatile memory device and method of incrementally programming the same using a plurality of program loops

Similar Documents

Publication Publication Date Title
KR20100056860A (ko) 비휘발성 메모리 소자의 프로그램 방법
US9959931B2 (en) Programming a memory device in response to its program history
KR100885782B1 (ko) 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법
US7630255B2 (en) Method for erasing data of NAND flash memory device
TWI511139B (zh) 非揮發性半導體記憶體、抹除方法以及程式化方法
US9208890B2 (en) Semiconductor device and operating method thereof
US9564234B2 (en) Sequentially accessing memory cells in a memory device
US8023330B2 (en) Method of erasing a nonvolatile memory device
JP2012226806A (ja) 不揮発性半導体記憶装置
US8315107B2 (en) Erase completion recognition
US8432752B2 (en) Adaptive write procedures for non-volatile memory using verify read
CN101800077B (zh) 一种对闪存进行数据编程的方法和装置
JP6265666B2 (ja) 適応的書き込み操作を用いる不揮発性メモリ（ｎｖｍ）
US8902665B2 (en) Solid state storage system for uniformly using memory area and method controlling the same
US7085170B2 (en) Method for erasing an NROM cell
JP5450538B2 (ja) 半導体記憶装置
KR100861378B1 (ko) 플래시 메모리소자의 프로그램 방법
KR101161393B1 (ko) 플래쉬 메모리 장치의 소거 방법
JP2009129479A (ja) 不揮発性半導体記憶装置の閾値制御方法
CN111081303A (zh) 存储器编程方法、装置、电子设备及计算机可读存储介质
US20230186997A1 (en) Semiconductor device and erasing method
KR20090048754A (ko) 플래시 메모리 소자 및 이의 프로그램 및 소거 방법
KR20110028937A (ko) 비휘발성 메모리 소자의 프로그램 방법
KR20100013961A (ko) 플래시 소자의 소거 및 프로그램 동작 방법
JP5112217B2 (ja) 不揮発性半導体記憶装置のチップ消去方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination