KR20220082702A - 반도체 메모리 장치를 포함하는 메모리 시스템 - Google Patents

반도체 메모리 장치를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20220082702A
KR20220082702A KR1020210007434A KR20210007434A KR20220082702A KR 20220082702 A KR20220082702 A KR 20220082702A KR 1020210007434 A KR1020210007434 A KR 1020210007434A KR 20210007434 A KR20210007434 A KR 20210007434A KR 20220082702 A KR20220082702 A KR 20220082702A
Authority
KR
South Korea
Prior art keywords
address
target
sampling
command
active
Prior art date
Application number
KR1020210007434A
Other languages
English (en)
Inventor
김웅래
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to US17/505,284 priority Critical patent/US11783884B2/en
Priority to CN202111476608.8A priority patent/CN114627925A/zh
Publication of KR20220082702A publication Critical patent/KR20220082702A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

본 발명의 실시예에 따른 메모리 시스템은, 액티브 커맨드에 따라 액티브 어드레스를 샘플링하여 제 1 타겟 어드레스를 생성하는 리프레쉬 제어 모듈을 포함하고, 상기 액티브 커맨드와 함께 상기 액티브 어드레스를 제공하고, 제 1 타겟 리프레쉬 커맨드와 함께 상기 제 1 타겟 어드레스를 제공하는 메모리 컨트롤러; 및 상기 액티브 커맨드에 따라 상기 액티브 어드레스를 샘플링하여 제 2 타겟 어드레스를 생성하는 리프레쉬 제어 회로를 포함하고, 상기 제 1 타겟 리프레쉬 커맨드에 따라 상기 제 1 타겟 어드레스에 대응하는 워드 라인을 리프레쉬하고, 제 2 타겟 리프레쉬 커맨드에 따라 상기 제 1 타겟 어드레스와 다른 상기 제 2 타겟 어드레스에 대응하는 워드 라인을 리프레쉬하는 메모리 장치를 포함한다.

Description

반도체 메모리 장치를 포함하는 메모리 시스템 {SEMICONDUCTOR MEMORY DEVICE AND MEMORY SYSTEM INCLUDING THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 본 발명은 타겟 리프레쉬를 수행하는 반도체 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
반도체 메모리 장치의 메모리 셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레쉬(refresh) 동작(이하, 노멀 리프레쉬 동작이라 한다)이라 한다.
최근에는 노멀 리프레쉬 동작 이외에도 로우 해머링(Row Hammering) 현상에 의해 데이터를 잃을 가능성이 높은 특정 워드 라인의 메모리 셀에 대하여 추가 리프레쉬 동작(이하, “타겟 리프레쉬 동작”이라 한다)을 수행하고 있다. 로우 해머링 현상이란 특정 워드 라인이 높은 활성화 횟수로 인하여 해당 워드 라인 또는 인접한 워드 라인들에 접속된 메모리 셀의 데이터가 손상되는 현상을 말한다. 이와 같은 로우 해머링 현상을 방지하기 위하여 소정 횟수 이상 활성화되는 워드 라인 또는 인접한 워드 라인들에 대하여 타겟 리프레쉬 동작을 수행하고 있다.
한편, 타겟 리프레쉬 동작 시 리프레쉬될 워드 라인을 선택하기 위해서는, 메모리 장치가 액티브 커맨드와 함께 입력되는 어드레스를 모두 카운팅할 필요가 있다. 메모리 장치는 어드레스의 입력 횟수를 카운팅하기 위한 카운팅 회로들을 구비하고 있으며, 기술 확장(Tech scaling)이 진행되어 메모리 장치의 크기가 줄어들수록 카운팅 회로들이 차지하는 영역의 비중이 점점 커지게 된다.
본 발명의 실시예가 해결하고자 하는 기술적 과제는 타겟 리프레쉬 동작 시 리프레쉬될 워드 라인들을 선택하기 위한 타겟 어드레스를 메모리 장치와 메모리 컨트롤러가 함께 협업하여 샘플링할 수 있는 메모리 시스템을 제공하는 데 있다.
본 발명의 일 실시예에 따르면, 메모리 시스템은, 액티브 커맨드에 따라 액티브 어드레스를 샘플링하여 제 1 타겟 어드레스를 생성하는 리프레쉬 제어 모듈을 포함하고, 상기 액티브 커맨드와 함께 상기 액티브 어드레스를 제공하고, 제 1 타겟 리프레쉬 커맨드와 함께 상기 제 1 타겟 어드레스를 제공하는 메모리 컨트롤러; 및 상기 액티브 커맨드에 따라 상기 액티브 어드레스를 샘플링하여 제 2 타겟 어드레스를 생성하는 리프레쉬 제어 회로를 포함하고, 상기 제 1 타겟 리프레쉬 커맨드에 따라 상기 제 1 타겟 어드레스에 대응하는 워드 라인을 리프레쉬하고, 제 2 타겟 리프레쉬 커맨드에 따라 상기 제 1 타겟 어드레스와 다른 상기 제 2 타겟 어드레스에 대응하는 워드 라인을 리프레쉬하는 메모리 장치를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 반도체 메모리 장치는, 제 1 타겟 리프레쉬 커맨드에 따라 어드레스를 래치하여 제 1 타겟 어드레스를 생성하는 제 1 래치; 액티브 커맨드에 따라 상기 어드레스를 래치하여 액티브 어드레스를 생성하는 제 2 래치; 상기 액티브 어드레스를 랜덤 샘플링하여 다수의 샘플링 어드레스들을 생성하는 랜덤 샘플링 회로; 제 2 타겟 리프레쉬 커맨드에 따라 상기 샘플링 어드레스들을 순차적으로 제 2 타겟 어드레스로 출력하되, 비교 신호가 활성화되면 현재 샘플링 어드레스를 마스킹하고 다음 샘플링 어드레스가 출력되도록 제어하는 출력 제어 회로; 및 상기 제 2 타겟 리프레쉬 커맨드에 응답하여 상기 제 1 타겟 어드레스와 상기 제 2 타겟 어드레스 중 하나를 선택하여 타겟 어드레스를 출력하고, 상기 제 1 타겟 어드레스가 상기 제 2 타겟 어드레스와 동일한 경우 상기 비교 신호를 활성화시키는 어드레스 선택 회로를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 메모리 시스템의 동작 방법은, 메모리 컨트롤러에서, 액티브 커맨드에 따라 액티브 어드레스를 샘플링하여 제 1 타겟 어드레스를 생성하고, 제 1 타겟 리프레쉬 커맨드와 함께 상기 제 1 타겟 어드레스를 제공하는 단계; 상기 메모리 장치에서, 상기 제 1 타겟 리프레쉬 커맨드에 따라 상기 제 1 타겟 어드레스에 대응하는 워드 라인을 리프레쉬하는 단계; 및 상기 메모리 장치에서, 액티브 커맨드에 따라 액티브 어드레스를 랜덤 샘플링하여 제 1 타겟 어드레스를 생성하고, 제 2 타겟 리프레쉬 커맨드에 따라 상기 제 1 타겟 어드레스와 다른 상기 제 2 타겟 어드레스에 대응하는 워드 라인을 리프레쉬하는 단계를 포함할 수 있다.
제안된 실시예에 따른 메모리 시스템에서는, 메모리 컨트롤러가 액티브 횟수가 많거나 액티브 빈도가 높은 제 1 타겟 어드레스를 생성하고, 메모리 장치가 랜덤하게 샘플링된 제 2 타겟 어드레스를 생성함으로써 최종적인 타겟 어드레스를 생성할 수 있다. 즉, 메모리 장치와 메모리 컨트롤러가 함께 협업하여 타겟 어드레스를 생성함으로써 메모리 장치의 부담을 줄이면서도 리프레쉬 동작의 정확도를 높일 수 있는 효과가 있다.
또한, 제안된 실시예에 따른 메모리 시스템에서는, 메모리 장치가, 메모리 컨트롤러에서 제공되는 제 1 타겟 어드레스와는 다른 제 2 타겟 어드레스를 선정함으로써 동일한 어드레스에 따라 반복되는 타겟 리프레쉬 수행을 방지하고 불필요한 리프레쉬 동작을 방지할 수 있어 리프레쉬 효율을 향상시킬 수 있는 효과가 있다.
또한, 제안된 실시예에 따른 메모리 시스템에서는, 메모리 컨트롤러가 액티브 어드레스의 일부 비트들만을 트래킹하여 액티브 어드레스의 발생 빈도를 확률 정도로 예측하고, 예측된 결과를 토대로 액티브 어드레스를 랜덤 샘플링하여 제 1 타겟 어드레스를 생성함으로써 메모리 컨트롤러의 면적 부담을 줄이면서도 어드레스 샘플링의 정확도를 최대화할 수 있다는 효과가 있다.
또한, 제안된 실시예에 따른 메모리 시스템에서는, 메모리 장치에서 사용되는 랜덤 샘플링 회로와 메모리 컨트롤러에서 사용되는 랜덤 샘플링 회로를 서로 다른 샘플링 알고리즘을 이용하여 구현함으로써 샘플링 회로의 주기성을 해소하고 타겟 리프레쉬 대상 선정을 더 최적화할 수 있는 효과가 있다.
도 1 은 본 발명의 실시예에 따른 메모리 시스템의 블록도 이다.
도 2 는 도 1 의 메모리 컨트롤러의 리프레쉬 제어 모듈의 상세 구성도 이다.
도 3 은 도 2 의 트래킹 회로의 상세 블록도 이다.
도 4 는 도 3 의 부분 샘플링 회로의 상세 블록도 이다.
도 5 는 도 4 의 제 1 래치 회로 및 어드레스 카운터의 상세 블록도 이다.
도 6 은 도 3 의 제 1 랜덤 샘플링 회로의 상세 회로도 이다.
도 7 은 도 6 의 타겟 어드레스 생성 회로의 상세 회로도 이다.
도 8 은 도 1 의 메모리 장치의 상세 구성도 이다.
도 9 는 도 8 의 어드레스 선택 회로의 상세 구성도 이다.
도 10a 및 도 10b 는 본 발명의 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 타이밍도 이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "접속"되어 있다고 할 때 이는 "직접적으로 접속"되어 있는 경우뿐만 아니라 그 중간에 다른 회로를 사이에 두고 "전기적으로 접속"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
이하의 실시예들은, 리프레쉬 동작을 중점적으로 설명하기 위해 데이터 입출력 동작과 관련된 구성에 대한 설명은 생략하기로 한다. 특히, 본 발명의 실시예들에서, 설명의 편의를 위해 메모리 시스템 중 메모리 컨트롤러에서 사용되는 어드레스들은 도면 부호 “_ADD”를 부여하고, 메모리 장치에서 사용되는 어드레스들은 도면 부호 “ADD_”를 부여하였다.
도 1 은 본 발명의 실시예에 따른 메모리 시스템(10)의 블록도 이다.
도 1 을 참조하면, 메모리 시스템(10)은, 메모리 컨트롤러(100) 및 반도체 메모리 장치(200)를 포함할 수 있다.
메모리 컨트롤러(100)는, 메모리 시스템(10)의 동작을 전반적으로 제어하며, 호스트(미도시)와 메모리 장치(200) 사이의 전반적인 데이터 교환을 제어할 수 있다. 메모리 컨트롤러(100)는, 호스트로부터의 요청(REQ)에 따라 커맨드/어드레스 신호(C/A)를 생성하여 메모리 장치(200)로 제공할 수 있다. 메모리 컨트롤러(100)는, 커맨드/어드레스 신호(C/A)와 함께 클럭(CK)를 메모리 장치(200)로 제공할 수 있다. 메모리 컨트롤러(100)는, 호스트로부터 제공되는 호스트 데이터(HDATA)에 대응되는 데이터(DQ)를 데이터 스트로브 신호(DQS)와 함께 메모리 장치(200)로 제공할 수 있다. 메모리 컨트롤러(100)는, 메모리 장치(200)로부터 독출된 데이터(DQ)를 데이터 스트로브 신호(DQS)와 함께 입력받아 호스트에 호스트 데이터(HDATA)로 제공할 수 있다.
보다 자세하게, 메모리 컨트롤러(100)는, 호스트 인터페이스(Host Interface; 110), 프로세서(120), 리프레쉬 제어 모듈(130), 커맨드/어드레스(CMD/ADD) 생성 모듈(140), 및 메모리 인터페이스(Memory Interface; 150)를 포함할 수 있다.
호스트 인터페이스(110)는, 프로세서(120)의 제어에 따라 메모리 시스템(10)과 접속되는 호스트와 통신하도록 구성될 수 있다. 예를 들면, 호스트 인터페이스(110)는 호스트(20)로부터의 요청(REQ) 및 호스트 데이터(HDATA)를 수신받을 수 있고, 메모리 장치(200)로부터 리드된 데이터(DQ)를 메모리 인터페이스(150)로부터 전달받아 호스트 데이터(HDATA)로 호스트(20)에 출력할 수 있다.
프로세서(120)는, 메모리 장치(200)를 제어하기 위한 각종 연산을 수행하거나 펌웨어(firmware)를 수행할 수 있다. 프로세서(120)는 호스트 인터페이스(110)를 통해 호스트로부터 제공되는 요청(REQ) 및 호스트 데이터(HDATA)를 입력받을 수 있다. 프로세서(120)는, 요청(REQ)에 대응되는 다양한 커맨드, 예를 들어, 액티브 커맨드(ACT), 리드 커맨드 및 라이트 커맨드, 및 어드레스를 생성하여 리프레쉬 제어 모듈(130) 및 커맨드/어드레스 생성 모듈(140)로 전송하고, 호스트 데이터(HDATA)를 메모리 인터페이스(150)로 전달할 수 있다. 이하에서는, 액티브 커맨드(ACT)와 함께 생성되는 어드레스를 액티브 어드레스(ACT_ADD)라고 정의한다. 프로세서(120)는, 호스트 인터페이스(110), 리프레쉬 제어 모듈(130), 커맨드/어드레스 생성 모듈(140) 및 메모리 인터페이스(150)를 전반적으로 제어할 수 있다.
리프레쉬 제어 모듈(130)은, 프로세서(120)로부터 제공되는 액티브 커맨드(ACT)를 토대로 리프레쉬 동작 관련 커맨드들(예를 들어, 노멀 리프레쉬 커맨드(REF) 및 제 1 타겟 리프레쉬 커맨드(TREF1))을 생성할 수 있다. 리프레쉬 제어 모듈(130)은, 액티브 커맨드(ACT)가 소정 횟수에 도달할 때마다 노멀 리프레쉬 커맨드(REF)를 일정 간격으로 기 설정된 수만큼 생성한 후 제 1 타겟 리프레쉬 커맨드(TREF1)를 생성할 수 있다. 리프레쉬 제어 모듈(130)은, 액티브 커맨드(ACT)에 따라 액티브 어드레스(ACT_ADD)를 샘플링하여 액티브 횟수가 많거나 액티브 빈도가 높은 제 1 타겟 어드레스(TREF1_ADD)를 생성할 수 있다. 리프레쉬 제어 모듈(130)의 상세 구성에 대해서는 도 2 내지 도 7 에서 설명하기로 한다.
커맨드/어드레스 생성 모듈(140)은, 프로세서(120) 및 리프레쉬 제어 모듈(130)으로부터 제공되는 커맨드 및 어드레스를 스케쥴링하여 커맨드/어드레스 신호(C/A)를 생성할 수 있다. 커맨드/어드레스 생성 모듈(140)은, 액티브 커맨드(ACT)와 함께 액티브 어드레스(ACT_ADD)를 커맨드/어드레스 신호(C/A)로 제공하고, 제 1 타겟 리프레쉬 커맨드(TREF1)와 함께 제 1 타겟 어드레스(TREF1_ADD)를 커맨드/어드레스 신호(C/A)로 제공할 수 있다.
메모리 인터페이스(150)는, 프로세서(120)의 제어에 따라 메모리 장치(200)와 통신하도록 구성될 수 있다. 예를 들면, 메모리 인터페이스(150)는, 커맨드/어스레스 신호(C/A) 및 데이터(DQ)를 메모리 장치(200)로 전송할 수 있고, 메모리 장치(200)로부터 독출된 데이터(DQ)를 호스트 인터페이스(110)로 전달할 수 있다.
한편, 프로세서(120)는 버스(bus; 170)를 통해 호스트 인터페이스(110), 리프레쉬 제어 모듈(130), 커맨드/어드레스 생성 모듈(140) 및 메모리 인터페이스(150) 간 데이터를 전송할 수 있다. 실시예에 따라, 호스트 인터페이스(110), 리프레쉬 제어 모듈(130), 커맨드/어드레스 생성 모듈(140) 및 메모리 인터페이스(150)는 버스(170)를 통하지 않고 독립적으로 서로 통신할 수도 있다. 예를 들면, 리프레쉬 제어 모듈(130)과 호스트 인터페이스(110)는 버스(170)를 통하지 않고 서로 직접 통신할 수 있고, 리프레쉬 제어 모듈(130)과 메모리 인터페이스(150)도 버스(170)를 통하지 않고 서로 직접 통신할 수 있으며, 호스트 인터페이스(110)와 메모리 인터페이스(150)도 버스(170)를 통하지 않고 서로 직접 통신할 수 있다.
메모리 장치(200)는, 메모리 컨트롤러(100)로부터 제공되는 클럭(CK), 커맨드/어드레스 신호(C/A), 데이터 스트로브 신호(DQS) 및/또는 데이터(DQ)에 따라 리프레쉬 동작, 라이트 동작 및 리드 동작을 수행할 수 있다. 리프레쉬 동작은, 메모리 장치(200)가 다수의 워드 라인을 순차적으로 리프레쉬하는 노멀 리프레쉬 동작, 및 액티브 횟수가 많거나 액티브 빈도가 높은 워드 라인에 인접한 하나 이상의 인접 워드 라인을 리프레쉬하는 타겟 리프레쉬 동작을 포함할 수 있다.
메모리 장치(200)는, 커맨드/어드레스 신호(C/A)를 버퍼링하여 내부 커맨드(미도시, 도 8 의 ICMD) 및 내부 어드레스(미도시, 도 8 의 IADD)를 생성하고, 내부 커맨드(ICMD)를 디코딩하여 로우 제어 동작과 관련된 액티브 커맨드(ACT), 프리차지 커맨드(PCG), 노멀 리프레쉬 커맨드(REF) 및 제 1 타겟 리프레쉬 커맨드(TREF1)를 생성할 수 있다. 메모리 장치(200)는, 노멀 리프레쉬 커맨드(REF)의 입력 횟수가 소정 횟수에 도달할 때마다 제 2 타겟 리프레쉬 커맨드(TREF2)를 생성할 수 있다. 즉, 제 1 타겟 리프레쉬 커맨드(TREF1)는 메모리 컨트롤러(100)로부터 제공되는 타겟 리프레쉬 커맨드이고, 제 2 타겟 리프레쉬 커맨드(TREF2)는 메모리 장치(200) 자체에서 생성되는 타겟 리프레쉬 커맨드가 될 수 있다.
메모리 장치(200)는, 노멀 리프레쉬 커맨드(REF)에 따라 노멀 리프레쉬 동작을 수행하고, 제 1 타겟 리프레쉬 커맨드(TREF1) 또는 제 2 타겟 리프레쉬 커맨드(TREF2)에 따라 타겟 리프레쉬 동작을 수행할 수 있다. 참고로, 액티브 커맨드(ACT)가 생성될 때, 내부 어드레스(IADD)는 액티브 어드레스(ACT_ADD)에 대응되고, 제 1 타겟 리프레쉬 커맨드(TREF1)가 생성될 때 내부 어드레스(IADD)는 제 1 타겟 어드레스(TREF1_ADD)에 대응될 수 있다. 한편, 메모리 장치(200)는, 내부 커맨드(ICMD)를 디코딩하여 데이터 입출력 동작과 관련된 커맨드들(예를 들어, 리드 커맨드 혹은 라이트 커맨드)을 추가로 생성할 수 있다.
보다 상세하게, 메모리 장치(200)는, 메모리 셀 어레이(210) 및 리프레쉬 제어 회로(230)를 포함할 수 있다.
메모리 셀 어레이(210)에는, 다수의 워드 라인들(미도시) 및 다수의 비트 라인들(미도시)과 연결된 다수의 메모리 셀들(미도시)이 어레이 형태로 배치될 수 있다.
리프레쉬 제어 회로(230)는, 다수의 워드 라인들 중 리프레쉬될 워드 라인을 선택하기 위한 타겟 어드레스(TADD)를 제공할 수 있다. 리프레쉬 제어 회로(230)는, 액티브 커맨드(ACT)에 따라 액티브 어드레스(ADD_ACT)를 샘플링하여 제 2 타겟 어드레스(미도시, 도 8 의 ADD_TREF2)를 생성하고, 제 2 타겟 리프레쉬 커맨드(TREF2)에 따라 제 1 타겟 어드레스(ADD_TREF1) 또는 제 2 타겟 어드레스(ADD_TREF2) 중 하나를 선택하여 타겟 어드레스(TADD)를 출력할 수 있다. 리프레쉬 제어 회로(230)는, 제 2 타겟 리프레쉬 커맨드(TREF2)가 비활성화되면 제 1 타겟 어드레스(ADD_TREF1)를 선택하여 타겟 어드레스(TADD)로 출력하고, 제 2 타겟 리프레쉬 커맨드(TREF2)가 활성화되면 제 1 타겟 어드레스(ADD_TREF1)와는 다른 제 2 타겟 어드레스(ADD_TREF2)를 선택하여 타겟 어드레스(TADD)로 출력할 수 있다.
이에 따라, 메모리 장치(200)는, 제 1 타겟 리프레쉬 커맨드(TREF1)에 따라 제 1 타겟 어드레스(ADD_TREF1)에 대응하는 워드 라인을 리프레쉬하고, 제 2 타겟 리프레쉬 커맨드(TREF2)에 따라 제 1 타겟 어드레스(ADD_TREF1)와 다른 제 2 타겟 어드레스(ADD_TREF2)에 대응하는 워드 라인을 리프레쉬할 수 있다. 메모리 장치(200)의 상세 구성에 대해서는 도 8 및 도 9 에서 설명하기로 한다.
상기와 같이, 제안 발명의 실시예에 따른 메모리 시스템(10)에서는, 메모리 컨트롤러(100)가 액티브 커맨드(ACT)에 따라 액티브 횟수가 많거나 액티브 빈도가 높은 제 1 타겟 어드레스(TREF1_ADD)를 생성하고, 메모리 장치(200)가 랜덤하게 샘플링된 제 2 타겟 어드레스(ADD_TREF2)를 생성함으로써 최종적인 타겟 어드레스(TADD)를 생성할 수 있다. 즉, 메모리 컨트롤러(100)와 메모리 장치(200)가 함께 협업하여 타겟 어드레스(TADD)를 생성함으로써 메모리 장치(200)의 부담을 줄이면서도 리프레쉬 동작의 정확도를 높일 수 있다.
도 2 는 도 1 의 메모리 컨트롤러(100)의 상세 구성도 이다. 도 2 에는 본 발명의 특징을 설명하기 위해 부가적인 구성(즉, 호스트 인터페이스(110) 및 메모리 인터페이스(150))의 도시는 생략되었다. 도 3 은 도 2 의 트래킹 회로(134)의 상세 블록도 이다.
도 2 를 참조하면, 프로세서(120)는, 호스트 인터페이스(110)를 통해 호스트로부터 제공되는 요청(REQ)을 입력받을 수 있다. 프로세서(120)는, 요청(REQ)에 대응되는 액티브 커맨드(ACT) 및 액티브 어드레스(ACT_ADD)를 생성할 수 있다.
리프레쉬 제어 모듈(130)은, 리프레쉬 커맨드 발행 회로(132) 및 트래킹 회로(134)를 포함할 수 있다.
리프레쉬 커맨드 발행 회로(132)는, 액티브 커맨드(ACT)를 카운팅하고 카운팅 값이 특정 값에 도달하면 노멀 리프레쉬 커맨드(REF) 또는 제 1 타겟 리프레쉬 커맨드(TREF1)를 발행할 수 있다.
보다 자세하게, 리프레쉬 커맨드 발행 회로(132)는, 커맨드 카운터(1322) 및 카운팅 분석기(1324)를 포함할 수 있다.
커맨드 카운터(1322)는, 액티브 커맨드(ACT)를 카운팅하여 카운팅 값을 생성할 수 있다. 카운팅 분석기(1324) 액티브 커맨드(ACT)의 카운팅 값이 특정 값에 도달하면 노멀 리프레쉬 커맨드(REF)를 일정 간격으로 기 설정된 수만큼 생성할 수 있다. 카운팅 분석기(1324)는, 기 설정된 수만큼 노멀 리프레쉬 커맨드(REF)가 생성된 후에, 제 1 타겟 리프레쉬 커맨드(TREF1)를 생성할 수 있다. 예를 들어, 카운팅 분석기(1324)는, 액티브 커맨드(ACT)의 카운팅 값이 '10'에 도달하면 4096 개의 노멀 리프레쉬 커맨드(REF)를 생성한 후 적어도 하나의 제 1 타겟 리프레쉬 커맨드(TREF1)를 생성할 수 있다.
트래킹 회로(134)는, 액티브 커맨드(ACT)에 따라 액티브 어드레스(ACT_ADD)를 샘플링하여 제 1 타겟 어드레스(TREF_ADD)를 생성할 수 있다. 트래킹 회로(134)는, 제 1 타겟 리프레쉬 커맨드(TREF1)의 한 주기 마다 제 1 타겟 어드레스(TREF_ADD)를 출력할 수 있다.
도 3 을 참조하면, 트래킹 회로(134)는, 부분 샘플링 회로(310), 제 1 랜덤 샘플링 회로(320) 및 타겟 어드레스 생성 회로(330)를 포함할 수 있다.
부분 샘플링 회로(310)는, 액티브 커맨드(ACT)에 따라 액티브 어드레스(ACT_ADD<0:m>)의 일부 비트들을 부분 어드레스(ACT_ADD<0:n>)로 저장할 수 있다. 부분 샘플링 회로(310)는, 부분 어드레스(ACT_ADD<0:n>)의 억세스 횟수를 카운팅하여 우선 어드레스(P_ADD<0:n>)를 설정할 수 있다. 부분 샘플링 회로(310)는, 제 1 타겟 리프레쉬 커맨드(TREF1)의 한 주기 마다 초기화되어 우선 우선 어드레스(P_ADD<0:n>)를 재설정할 수 있다. 제 1 랜덤 샘플링 회로(320)는, 액티브 어드레스(ACT_ADD<0:m>)를 랜덤 샘플링하여 다수의 샘플링 어드레스들(SAM_ADDx<0:m>)을 생성할 수 있다. 타겟 어드레스 생성 회로(330)는, 제 1 타겟 리프레쉬 커맨드(TREF1)에 응답하여, 다수의 샘플링 어드레스들(SAM_ADDx<0:m>) 중 적어도 하나가 우선 어드레스(P_ADD<0:n>)와 일치하는 경우 일치하는 샘플링 어드레스를 제 1 타겟 어드레스(TREF1_ADD<0:m>)로 출력할 수 있다.
다시 도 2 를 참조하면, 커맨드/어드레스 생성 모듈(140)은, 프로세서(120)로부터 제공되는 액티브 커맨드(ACT) 및 액티브 어드레스(ACT_ADD)와, 리프레쉬 제어 모듈(130)으로부터 제공되는 노멀 리프레쉬 커맨드(REF), 제 1 타겟 리프레쉬 커맨드(TREF1) 및 제 1 타겟 어드레스(TREF1_ADD)를 스케쥴링하여 커맨드/어드레스 신호(C/A)를 생성할 수 있다. 커맨드/어드레스 생성 모듈(140)은, 액티브 커맨드(ACT)와 함께 액티브 어드레스(ACT_ADD)를 커맨드/어드레스 신호(C/A)로 제공할 수 있다. 또한, 커맨드/어드레스 생성 모듈(140)은, 노멀 리프레쉬 커맨드(REF)를 커맨드/어드레스 신호(C/A)로 제공하거나, 제 1 타겟 리프레쉬 커맨드(TREF1)와 함께 제 1 타겟 어드레스(TREF1_ADD)를 커맨드/어드레스 신호(C/A)로 제공할 수 있다.
도 4 는 도 3 의 부분 샘플링 회로(310)의 상세 블록도 이다. 도 5 는 도 4 의 제 1 래치 회로(312) 및 어드레스 카운터(314)의 상세 블록도 이다.
도 4 를 참조하면, 부분 샘플링 회로(310)는, 제 1 래치 회로(312), 어드레스 카운터(314), 비교 분석기(316) 및 다수의 우선 어드레스 저장부들(318_0~318_k)을 포함할 수 있다.
제 1 래치 회로(312)는, 액티브 커맨드(ACT)에 따라 (m+1) 비트의 액티브 어드레스(ACT_ADD<0:m>)의 일부 비트들을 추출하여 (n+1) 비트의 부분 어드레스(ACT_ADD<0:n>)로 각각 저장할 수 있다. 예를 들어, 제 1 래치 회로(312)는, 12 비트의 액티브 어드레스(ACT_ADD<0:11>) 중 상위 4 비트들만 부분 어드레스(ACT_ADD<0:n>)로 저장할 수 있다. 도 5 를 참조하면, 제 1 래치 회로(312)는, 다수의 래치들(LAT10~LAT1k)을 포함하고, 액티브 커맨드(ACT)에 따라 동일한 부분 어드레스(ACT_ADD<0:n>) 별로 분류하여 각 래치에 저장할 수 있다. 제 1 래치 회로(312)의 각 래치는, 부분 어드레스(ACT_ADD<0:n>)의 일부 비트들(즉, (n+1) 비트수)만을 저장할 수 있다.
어드레스 카운터(314)는, 액티브 커맨드(ACT)에 따라 부분 어드레스(ACT_ADD<0:n>)가 저장될 때마다 동일한 부분 어드레스(ACT_ADD<0:n>) 별 억세스 횟수를 카운팅하여 다수의 카운팅 값들을 생성할 수 있다. 어드레스 카운터(314)는, 제 1 타겟 리프레쉬 커맨드(TREF1)에 응답하여 초기화될 수 있다. 즉, 어드레스 카운터(314)는, 제 1 타겟 리프레쉬 커맨드(TREF1)의 한 주기 마다 부분 어드레스(ACT_ADD<0:n>)의 억세스 횟수를 누적하여 카운팅할 할 수 있다. 도 5 를 참조하면, 어드레스 카운터(314)는, 다수의 래치들(LAT10~LAT1k)에 각각 대응되는 다수의 카운터들(CNT10~CNT1k)을 포함하고, 대응되는 래치에 동일한 부분 어드레스(ACT_ADD<0:n>)가 저장될 때마다 대응되는 카운팅 값을 +1 증가할 수 있다.
비교 분석기(316)는, 어드레스 카운터(314)에서 제공되는 다수의 카운팅 값들을 비교하여 카운팅 값이 큰 순서대로 우선 순위를 결정하고, 우선 순위에 따라 상기 다수의 래치들(LAT10~LAT1k)에 저장된 부분 어드레스(ACT_ADD<0:n>)를 다수의 우선 어드레스 저장부들(318_0~318_k)에 저장할 수 있다. 다수의 우선 어드레스 저장부들(318_0~318_k) 중 가장 큰 우선 순위를 가지는 저장부(예를 들어, 제 1 우선 어드레스 저장부(318_0))로부터 우선 어드레스(P_ADD<0:n>)가 제공될 수 있다.
도 6 은 도 3 의 제 1 랜덤 샘플링 회로(320)의 상세 회로도 이다. 도 7 은 도 6 의 타겟 어드레스 생성 회로(330)의 상세 회로도 이다.
도 6 을 참조하면, 제 1 랜덤 샘플링 회로(320)는, 제 1 랜덤 신호 생성기(322) 및 제 2 래치 회로(324)를 포함할 수 있다.
제 1 랜덤 신호 생성기(322)는, 랜덤하게 활성화되는 제 1 샘플링 신호(SAM_EN1)를 생성할 수 있다. 제 1 랜덤 신호 생성기(322)는, 선형 피드백 시프트 레지스터 (Linear feedback shift register, LFSR) 기반의 랜덤 패턴 생성기로 구현될 수 있다.
제 2 래치 회로(324)는, 제 1 샘플링 신호(SAM_EN1)에 응답하여 액티브 어드레스(ACT_ADD<0:m>)를 다수의 샘플링 어드레스들(SAM_ADDx<0:m>, x는 0과 j 사이의 정수)로 저장할 수 있다. 제 2 래치 회로(324)는, 다수의 래치들(LAT20~LAT2j)을 포함하고, 제 1 샘플링 신호(SAM_EN1)가 활성화될 때마다 액티브 어드레스(ACT_ADD<0:m>)를 샘플링 어드레스들(SAM_ADDx<0:m>)로 각 래치에 순차적으로 저장할 수 있다. 이 때, 제 2 래치 회로(324)의 각 래치는, 액티브 어드레스(ACT_ADD<0:m>)의 모든 비트들(즉, (m+1) 비트수)을 저장할 수 있다. 즉, 제 2 래치 회로(324)는, 제 1 래치 회로(312) 보다 큰 사이즈를 가질 수 있다.
타겟 어드레스 생성 회로(330)는, 제 1 타겟 리프레쉬 커맨드(TREF1)에 응답하여 활성화될 수 있다. 타겟 어드레스 생성 회로(330)는, 다수의 샘플링 어드레스들(SAM_ADDx<0:m>) 중 적어도 하나가 우선 어드레스(P_ADD<0:n>)와 일치하는 경우 일치하는 샘플링 어드레스를 제 1 타겟 어드레스(TREF1_ADD<0:m>)로 출력할 수 있다.
도 7 을 참조하면, 타겟 어드레스 생성 회로(330)는, 다수의 비교 출력 회로들(332_0~332_j) 및 버퍼 회로(334)를 포함할 수 있다.
다수의 비교 출력 회로들(332_0~332_j)은, 다수의 샘플링 어드레스들(SAM_ADDx<0:m>)에 각각 대응되며, 대응되는 샘플링 어드레스와 우선 어드레스(P_ADD<0:n>)의 각 비트를 비교하고, 비교 결과 일치하면 대응되는 샘플링 어드레스를 출력할 수 있다. 버퍼 회로(334)는, 제 1 타겟 리프레쉬 커맨드(TREF1)에 응답하여 다수의 비교 출력 회로들(332_0~332_j)로부터 출력되는 샘플링 어드레스를 제 1 타겟 어드레스(TREF1_ADD<0:m>)로 출력할 수 있다. 예를 덜어, 제 1 샘플링 어드레스(SAM_ADD0<0:11>)가 “11010101 0101 ”이고, 제 2 샘플링 어드레스(SAM_ADD1<0:11>)가 “110101010111”일 때, “0101”의 우선 어드레스(P_ADD<0:3>)가 입력되면, 타겟 어드레스 생성 회로(330)는, 상위 4비트가 일치하는 “11010101 0101 ”의 제 1 샘플링 어드레스(SAM_ADD0<0:11>)를 제 1 타겟 어드레스(TREF1_ADD<0:11>)로 출력할 수 있다.
따라서, 도 2 내지 도 7 에 도시된 구성으로, 리프레쉬 제어 모듈(130)은, 액티브 커맨드(ACT)에 따라 액티브 어드레스(ACT_ADD<0:m>)의 입력 횟수를 카운킹하여 액티브 횟수가 많거나 액티브 빈도가 높은 제 1 타겟 어드레스(TREF1_ADD)를 생성할 수 있다. 이 때, 리프레쉬 제어 모듈(130)은, 액티브 어드레스(ACT_ADD)의 일부 비트들만을 트래킹하여 액티브 어드레스(ACT_ADD)의 발생 빈도를 확률 정도로 예측하고, 예측된 결과를 토대로 랜덤 샘플링된 다수의 샘플링 어드레스들 중 하나를 제 1 타겟 어드레스(TREF1_ADD)를 선정할 수 있다. 따라서, 메모리 컨트롤러(100)의 면적 부담을 줄이면서도 어드레스 샘플링의 정확도를 최대화할 수 있다.
도 8 은 도 1 의 메모리 장치(200)의 상세 구성도 이다. 도 9 는 도 8 의 어드레스 선택 회로(238)의 상세 구성도 이다.
도 8 을 참조하면, 메모리 장치(200)는, 메모리 셀 어레이(210), 로우 제어 회로(212), 클럭 버퍼(221), 커맨드/어드레스(CA) 버퍼(222), 커맨드 디코더(223), 타겟 커맨드 생성 회로(224), 및 리프레쉬 제어 회로(230)를 포함할 수 있다.
메모리 셀 어레이(210)는, 워드 라인들(WL)과 비트 라인들(미도시)에 연결되는 메모리 셀들(MC)을 포함할 수 있다. 메모리 셀 어레이(210)는, 다수의 뱅크들(미도시)을 포함할 수 있다. 뱅크들의 개수 또는 메모리 셀들(MC)의 개수는 메모리 장치(200)의 용량에 따라 결정될 수 있다.
클럭 버퍼(221)는, 메모리 컨트롤러(100)로부터 클럭(CK)을 수신할 수 있다. 클럭 버퍼(221)는, 클럭(CK)을 버퍼링하여 내부 클럭(CLK)을 생성할 수 있다. 실시예에 따라, 메모리 컨트롤러(100)는, 차동 방식으로 시스템 클럭들(CK_t, CK_c)을 메모리 장치(200)로 전송할 수 있고, 메모리 장치(200)는 차동 클럭들(CK_t, CK_c)을 각각 수신하는 클럭 버퍼들을 포함할 수 있다.
CA 버퍼(222)는, 클럭(CK)에 기초하여 메모리 컨트롤러(100)로부터 커맨드/어드레스 신호(C/A)를 수신할 수 있다. CA 버퍼(222)는, 클럭(CK)을 이용하여 커맨드/어드레스 신호(C/A)를 샘플링하여 내부 커맨드(ICMD) 및 내부 어드레스(IADD)를 출력할 수 있다. 결과적으로, 메모리 장치(200)는 클럭(CK)에 동기될 수 있다.
커맨드 디코더(223)는, CA 버퍼(222)로부터 출력되는 내부 커맨드(ICMD)를 디코딩하여 액티브 커맨드(ACT), 프리차지 커맨드(PCG), 노멀 리프레쉬 커맨드(REF) 및 제 1 타겟 리프레쉬 커맨드(TREF1)를 생성할 수 있다. 도면에 도시되지 않았지만, 커맨드 디코더(223)는, 내부 커맨드(ICMD)를 디코딩하여 리드 커맨드(RD), 라이트 커맨드(WT), 모드 레지스터 커맨드(MRS) 등을 추가로 생성할 수 있다.
타겟 커맨드 생성 회로(224)는, 노멀 리프레쉬 커맨드(REF)를 토대로 제 2 타겟 리프레쉬 커맨드(TREF2)를 생성할 수 있다. 타겟 커맨드 생성 회로(224)는, 노멀 리프레쉬 커맨드(REF)의 입력 횟수가 소정 횟수에 도달할 때마다 제 2 타겟 리프레쉬 커맨드(TREF2)를 생성할 수 있다. 바람직하게, 메모리 컨트롤러(100)의 리프레쉬 커맨드 발행 회로(132)가 발행하는 제 1 타겟 리프레쉬 커맨드(TREF1)의 빈도와 메모리 장치(200)의 타겟 커맨드 생성 회로(224)가 발행하는 제 2 타겟 리프레쉬 커맨드(TREF2)의 빈도는 다르게 설정될 수 있다. 예를 들어, 제 1 타겟 리프레쉬 커맨드(TREF1)가 4096 개의 노멀 리프레쉬 커맨드(REF)가 발행된 후 생성되는 반면, 제 2 타겟 리프레쉬 커맨드(TREF2)는 8092 개의 노멀 리프레쉬 커맨드(REF)가 발행된 후 생성될 수 있다.
리프레쉬 제어 회로(230)는, 제 1 타겟 리프레쉬 커맨드(TREF1)에 따라 내부 어드레스(IADD)를 제 1 타겟 어드레스(ADD_TREF1)로 래치할 수 있다. 리프레쉬 제어 회로(230)는, 액티브 커맨드(ACT)에 따라 내부 어드레스(IADD)를 액티브 어드레스(ADD_ACT)로 래치하고, 액티브 어드레스(ADD_ACT)를 랜덤 샘플링하여 다수의 샘플링 어드레스들(ADD_SAMx)로 저장할 수 있다. 리프레쉬 제어 회로(230)는, 제 2 타겟 리프레쉬 커맨드(TREF2)에 따라 다수의 샘플링 어드레스들(ADD_SAMx)을 순차적으로 제 2 타겟 어드레스(ADD_TREF2)로 출력하되, 제 1 타겟 어드레스(ADD_TREF1)와 제 2 타겟 어드레스(ADD_TREF2)가 동일한 경우에 현재 샘플링 어드레스를 마스킹하고 다음 샘플링 어드레스가 제 2 타겟 어드레스(ADD_TREF2)로 출력되도록 제어할 수 있다. 리프레쉬 제어 회로(230)는, 제 2 타겟 리프레쉬 커맨드(TREF2)에 따라 제 1 타겟 어드레스(ADD_TREF1) 또는 제 2 타겟 어드레스(ADD_TREF2) 중 하나를 선택하여 타겟 어드레스(TADD)를 출력할 수 있다.
보다 자세하게, 리프레쉬 제어 회로(230)는, 제 1 래치(231), 제 2 래치(232), 제 2 랜덤 샘플링 회로(234), 출력 제어 회로(236) 및 어드레스 선택 회로(238)를 포함할 수 있다.
제 1 래치(231)는, 제 1 타겟 리프레쉬 커맨드(TREF1)에 따라 내부 어드레스(IADD)를 제 1 타겟 어드레스(ADD_REF1)로 래치할 수 있다. 제 2 래치(232)는, 액티브 커맨드(ACT)에 따라 내부 어드레스(IADD)를 액티브 어드레스(ADD_ACT)로 래치할 수 있다.
제 2 랜덤 샘플링 회로(234)는, 액티브 어드레스(ADD_ACT)를 랜덤 샘플링하여 다수의 샘플링 어드레스들(ADD_SAMy)을 생성할 수 있다.
보다 상세하게, 제 2 랜덤 샘플링 회로(234)는, 제 2 랜덤 신호 생성기(2342) 및 제 3 래치 회로(2344)를 포함할 수 있다.
제 2 랜덤 신호 생성기(2342)는, 내부 클럭(CLK)을 토대로 랜덤하게 토글링하거나 일정 주기로 토글링하는 제 2 샘플링 신호(SAM_EN2)를 생성할 수 있다. 제 2 랜덤 신호 생성기(2342)는, 의사 랜덤 바이너리 시퀀스 (Pseudo-Random Binary Sequence, PRBS) 기반의 랜덤 패턴 생성기로 구현될 수 있다.
제 3 래치 회로(2344)는, 제 2 샘플링 신호(SAM_EN2)에 응답하여 액티브 어드레스(ADD_ACT)를 다수의 샘플링 어드레스들(ADD_SAMy, y는 0과 i 사이의 정수)로 저장할 수 있다. 제 3 래치 회로(2344)는, 다수의 래치들(LAT30~LAT3i)을 포함하고, 제 2 샘플링 신호(SAM_EN2)가 활성화될 때마다 액티브 어드레스(ADD_ACT)를 샘플링 어드레스들(ADD_SAMy)로 각 래치에 순차적으로 저장할 수 있다.
출력 제어 회로(236)는, 제 2 타겟 리프레쉬 커맨드(TREF2)에 따라 다수의 샘플링 어드레스들(ADD_SAMx)을 순차적으로 제 2 타겟 어드레스(ADD_TREF2)로 출력할 수 있다. 출력 제어 회로(236)는, 비교 신호(HIT)가 활성화되면 현재 샘플링 어드레스를 마스킹하고 다음 샘플링 어드레스가 제 2 타겟 어드레스(ADD_TREF2)로 출력되도록 제어할 수 있다.
어드레스 선택 회로(238)는, 제 2 타겟 리프레쉬 커맨드(TREF2)에 따라 제 1 타겟 어드레스(ADD_TREF1) 또는 제 2 타겟 어드레스(ADD_TREF2) 중 하나를 선택하여 타겟 어드레스(TADD)를 출력할 수 있다. 어드레스 선택 회로(238)는, 제 1 타겟 어드레스(ADD_TREF1)와 제 2 타겟 어드레스(ADD_TREF2)를 비교하고, 비교 결과 동일한 경우 비교 신호(HIT)를 활성화시킬 수 있다.
보다 자세하게, 도 9 를 참조하면, 어드레스 선택 회로(238)는, 선택기(2382) 및 비교기(2384)를 포함할 수 있다.
선택기(2382)는, 제 2 타겟 리프레쉬 커맨드(TREF2)에 따라 제 1 타겟 어드레스(ADD_TREF1) 또는 제 2 타겟 어드레스(ADD_TREF2) 중 하나를 선택하여 타겟 어드레스(TADD)를 출력할 수 있다. 비교기(2384)는, 제 1 타겟 어드레스(ADD_TREF1)와 제 2 타겟 어드레스(ADD_TREF2)의 각 비트를 비교하고, 비교 결과 동일한 경우 비교 신호(HIT)를 활성화시킬 수 있다.
다시 도 8 을 참조하면, 로우 제어 회로(212)는, 액티브 커맨드(ACT)가 활성화되면 내부 어드레스(IADD)에 대응하는 워드 라인(WL)을 액티브하고, 프리차지 커맨드(PCG)가 활성화되면 액티브된 워드 라인(WL)을 프리차지할 수 있다. 한편, 노멀 리프레쉬 동작 시 리프레쉬될 워드 라인을 선택하기 위해, 노멀 리프레쉬 커맨드(REF)에 따라 순차적으로 증가하는 카운팅 어드레스를 생성하기 위한 리프레쉬 카운터(미도시)가 추가로 구비될 수 있다. 로우 제어 회로(212)는, 노멀 리프레쉬 커맨드(REF)에 따라 카운팅 어드레스에 대응되는 다수의 워드 라인(WL)을 순차적으로 리프레쉬하는 노멀 리프레쉬 동작을 수행할 수 있다. 로우 제어 회로(212)는, 제 1 타겟 리프레쉬 커맨드(TREF1) 또는 제 2 타겟 리프레쉬 커맨드(TREF2)에 따라 타겟 어드레스(TADD)에 대응하는 워드 라인(WL)의 하나 이상의 인접한 워드 라인들을 리프레쉬할 수 있다.
상기의 구성으로, 메모리 장치(200)는, 제 1 타겟 리프레쉬 커맨드(TREF1)에 따라 제 1 타겟 어드레스(ADD_TREF1)에 대응하는 워드 라인을 리프레쉬하고, 제 2 타겟 리프레쉬 커맨드(TREF2)에 따라 제 1 타겟 어드레스(ADD_TREF1)와 다른 제 2 타겟 어드레스(ADD_TREF2)에 대응하는 워드 라인을 리프레쉬할 수 있다. 특히, 제안 발명의 실시예에서, 메모리 장치(200)의 제 2 랜덤 신호 생성기(2342)는, 메모리 컨트롤러(100)의 제 1 랜덤 신호 생성기(322)와는 다른 기반으로 랜덤 신호를 생성할 수 있다. 즉, 제안 발명의 실시예에서는, 샘플링 알고리즘을 혼합 사용함으로써, 샘플링 회로의 주기성으로 인해 임의 추출(randomization)이 어려운 점을 보완하여 타겟 리프레쉬 대상 선정을 더 최적화할 수 있다.
한편, 상기의 실시예에서는, 제 1 랜덤 신호 생성기(322)는 LFSR 기반의 랜덤 패턴 생성기로 구현되고, 제 2 랜덤 신호 생성기(2342)는 PRBS 기반의 랜덤 패턴 생성기로 구현되는 경우를 예로 들어 설명하였으나, 제안 발명은 이에 한정되지 않는다. 실시예에 따라. 제 1 랜덤 신호 생성기(322)는, RBS 기반의 랜덤 패턴 생성기로 구현되고, 제 2 랜덤 신호 생성기(2342)는 LFSR 기반의 랜덤 패턴 생성기로 구현될 수 있다.
이하, 도 1 내지 도 10b 를 참조하며, 본 발명의 실시예에 따른 메모리 시스템의 동작을 설명하기로 한다.
도 10a 및 도 10b 는 본 발명의 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 타이밍도 이다.
도 10a 를 참조하면, 제 1 타겟 어드레스(ADD_TREF1)와 제 2 타겟 어드레스(ADD_TREF2)가 동일하지 않은 경우가 도시되어 있다.
메모리 컨트롤러(100)의 리프레쉬 커맨드 발행 회로(132)는, 액티브 커맨드(ACT)가 소정 횟수 입력된 후 (미도시), 제 1 타겟 리프레쉬 커맨드(TREF1)를 발행할 수 있다. 트래킹 회로(134)는, 액티브 커맨드(ACT)에 따라 액티브 어드레스(ACT_ADD)를 샘플링하여 제 1 타겟 어드레스(TREF_ADD)를 생성할 수 있다. 커맨드/어드레스 생성 모듈(140)은, 제 1 타겟 리프레쉬 커맨드(TREF1)와 함께 제 1 타겟 어드레스(TREF1_ADD)를 커맨드/어드레스 신호(C/A)로 제공할 수 있다.
메모리 장치(200)의 CA 버퍼(222)는, 커맨드/어드레스 신호(C/A)를 샘플링하여 내부 커맨드(ICMD) 및 내부 어드레스(IADD)를 출력하고, 커맨드 디코더(223)는, 내부 커맨드(ICMD)를 디코딩하여 제 1 타겟 리프레쉬 커맨드(TREF1)를 생성할 수 있다. 이 때, 내부 어드레스(IADD)는 제 1 타겟 어드레스(TREF1_ADD)에 대응될 수 있다. 리프레쉬 제어 회로(230)의 제 1 래치(231)는, 제 1 타겟 리프레쉬 커맨드(TREF1)에 따라 “A”의 내부 어드레스(IADD)를 제 1 타겟 어드레스(ADD_REF1)로 래치하고, 제 1 타겟 어드레스(ADD_TREF1)를 타겟 어드레스(TADD)로 출력할 수 있다. 로우 제어 회로(212)는, 제 1 타겟 리프레쉬 커맨드(TREF1)에 따라 타겟 어드레스(TADD)에 대응하는 워드 라인(WL)의 하나 이상의 인접한 워드 라인들을 리프레쉬할 수 있다. 바람직하게, 로우 제어 회로(212)는, 제 1 타겟 리프레쉬 커맨드(TREF1)의 활성화로부터 일정 시간 후에 리프레쉬 동작을 수행할 수 있다.
다음으로, 메모리 컨트롤러(100)의 프로세서(120)는, 호스트로부터 제공되는 요청(REQ)에 대응되는 액티브 커맨드(ACT) 및 액티브 어드레스(ACT_ADD)를 생성할 수 있다. 커맨드/어드레스 생성 모듈(140)은, 액티브 커맨드(ACT)와 함께 액티브 어드레스(ACT_ADD)를 커맨드/어드레스 신호(C/A)로 제공할 수 있다. 반도체 장치(200)는, 커맨드/어드레스 신호(C/A)에 따라 내부 커맨드(ICMD) 및 내부 어드레스(IADD)를 출력하고, 내부 커맨드(ICMD)를 디코딩하여 액티브 커맨드(ACT)를 생성할 수 있다. 로우 제어 회로(212)는, 액티브 커맨드(ACT)가 활성화되면 내부 어드레스(IADD)에 대응하는 워드 라인(WL)을 액티브하는 액티브 동작을 수행할 수 있다. 이러한 액티브 동작은 액티브 커맨드(ACT)가 입력될 때마다 반복하여 수행될 수 있다.
한편, 액티브 커맨드(ACT)가 입력될 때마다, 제 2 래치(232)는, 내부 어드레스(IADD)를 액티브 어드레스(ADD_ACT)로 래치하고, 제 2 랜덤 샘플링 회로(234)는, 제 2 샘플링 신호(SAM_EN2)의 활성화 구간에서 액티브 어드레스(ADD_ACT)를 다수의 샘플링 어드레스들(ADD_SAMy)로 순차적으로 저장할 수 있다. 예를 들어, 제 2 샘플링 신호(SAM_EN2)의 첫번째 활성화 구간에서 “C”의 제 1 샘플링 어드레스(ADD_SAM0)가 저장되고, 제 2 샘플링 신호(SAM_EN2)의 두번째 활성화 구간에서, “E”의 제 2 샘플링 어드레스(ADD_SAM1)가 저장되었다고 가정한다.
이 후, 일정 횟수의 노멀 리프레쉬 커맨드(REF)가 입력되면(미도시), 메모리 장치(200)의 타겟 커맨드 생성 회로(224)는, 노멀 리프레쉬 커맨드(REF)를 토대로 제 2 타겟 리프레쉬 커맨드(TREF2)를 생성할 수 있다. 출력 제어 회로(236)는, 제 2 타겟 리프레쉬 커맨드(TREF2)에 따라 “C”의 제 1 샘플링 어드레스(ADD_SAM0)를 제 2 타겟 어드레스(ADD_TREF2)로 출력할 수 있다. 이 때, 어드레스 선택 회로(238)는, “A”의 제 1 타겟 어드레스(ADD_TREF1)와 “C”의 제 2 타겟 어드레스(ADD_TREF2)가 서로 다른 경우, 비교 신호(HIT)를 비활성화시킬 수 있다. 어드레스 선택 회로(238)는, 제 2 타겟 리프레쉬 커맨드(TREF2)에 따라 제 2 타겟 어드레스(ADD_TREF2)를 타겟 어드레스(TADD)로 출력할 수 있다. 로우 제어 회로(212)는, 제 2 타겟 리프레쉬 커맨드(TREF2)에 따라 타겟 어드레스(TADD)에 대응하는 워드 라인(WL)의 하나 이상의 인접한 워드 라인들을 리프레쉬할 수 있다. 바람직하게, 로우 제어 회로(212)는, 제 2 타겟 리프레쉬 커맨드(TREF2)의 활성화로부터 일정 시간 후에 리프레쉬 동작을 수행할 수 있다.
도 10b 를 참조하면, 제 1 타겟 어드레스(ADD_TREF1)와 제 2 타겟 어드레스(ADD_TREF2)가 동일한 경우가 도시되어 있다. 제 2 샘플링 신호(SAM_EN2)의 첫번째 활성화 구간에서 “A”의 제 1 샘플링 어드레스(ADD_SAM0)가 저장되고, 제 2 샘플링 신호(SAM_EN2)의 두번째 활성화 구간에서, “E”의 제 2 샘플링 어드레스(ADD_SAM1)가 저장되었다고 가정한다.
출력 제어 회로(236)는, 제 2 타겟 리프레쉬 커맨드(TREF2)에 따라 “A”의 제 1 샘플링 어드레스(ADD_SAM0)를 제 2 타겟 어드레스(ADD_TREF2)로 출력할 수 있다. 이 때, 어드레스 선택 회로(238)는, “A”의 제 1 타겟 어드레스(ADD_TREF1)와 “A”의 제 2 타겟 어드레스(ADD_TREF2)가 서로 동일한 경우, 비교 신호(HIT)를 활성화시키고, 이에 따라 출력 제어 회로(236)는, 제 1 샘플링 어드레스(ADD_SAM0)를 마스킹하고 “E”의 제 2 샘플링 어드레스(ADD_SAM1)가 제 2 타겟 어드레스(ADD_TREF2)로 출력되도록 제어한다. 어드레스 선택 회로(238)는, “E”의 제 2 타겟 어드레스(ADD_TREF2)를 타겟 어드레스(TADD)로 출력하고, 로우 제어 회로(212)는, 제 2 타겟 리프레쉬 커맨드(TREF2)에 따라 타겟 어드레스(TADD)에 대응하는 워드 라인(WL)의 하나 이상의 인접한 워드 라인들을 리프레쉬할 수 있다. 바람직하게, 로우 제어 회로(212)는, 제 2 타겟 리프레쉬 커맨드(TREF2)의 활성화로부터 일정 시간 후에 리프레쉬 동작을 수행할 수 잇다.
상기와 같이, 최근에 리프레쉬된 워드 라인에 대응되는 제 1 타겟 어드레스(ADD_TREF1)와는 다른 제 2 타겟 어드레스(ADD_TREF2)에 따라 리프레쉬 동작을 수행함으로써 동일한 어드레스에 따라 반복되는 타겟 리프레쉬 수행을 방지하고 불필요한 리프레쉬 동작을 방지할 수 있어 리프레쉬 효율을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.

Claims (22)

  1. 액티브 커맨드에 따라 액티브 어드레스를 샘플링하여 제 1 타겟 어드레스를 생성하는 리프레쉬 제어 모듈을 포함하고, 상기 액티브 커맨드와 함께 상기 액티브 어드레스를 제공하고, 제 1 타겟 리프레쉬 커맨드와 함께 상기 제 1 타겟 어드레스를 제공하는 메모리 컨트롤러; 및
    상기 액티브 커맨드에 따라 상기 액티브 어드레스를 샘플링하여 제 2 타겟 어드레스를 생성하는 리프레쉬 제어 회로를 포함하고, 상기 제 1 타겟 리프레쉬 커맨드에 따라 상기 제 1 타겟 어드레스에 대응하는 워드 라인을 리프레쉬하고, 제 2 타겟 리프레쉬 커맨드에 따라 상기 제 1 타겟 어드레스와 다른 상기 제 2 타겟 어드레스에 대응하는 워드 라인을 리프레쉬하는 메모리 장치
    를 포함하는 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 리프레쉬 제어 모듈은, 상기 액티브 커맨드에 따라 상기 액티브 어드레스의 일부 비트들의 억세스 횟수를 카운팅하여 생성된 우선 어드레스와, 상기 액티브 어드레스를 랜덤 샘플링하여 생성된 다수의 샘플링 어드레스들을 토대로 상기 제 1 타겟 어드레스를 생성하고,
    상기 리프레쉬 제어 회로는, 상기 액티브 어드레스를 랜덤 샘플링하여 제 2 타겟 어드레스를 생성하는 메모리 시스템.
  3. 제 2 항에 있어서,
    상기 리프레쉬 제어 모듈은, 선형 피드백 시프트 레지스터 (Linear feedback shift register, LFSR) 기반 및 의사 랜덤 바이너리 시퀀스 (Pseudo-Random Binary Sequence, PRBS) 기반 중 선택된 하나의 랜덤 패턴 생성기를 포함하고,
    상기 리프레쉬 제어 회로는, 나머지 하나의 랜덤 패턴 생성기를 포함하는 메모리 시스템.
  4. 제 1 항에 있어서,
    상기 메모리 컨트롤러는, 상기 액티브 커맨드가 소정 횟수에 도달할 때마다 노멀 리프레쉬 커맨드를 기 설정된 수만큼 생성한 후 상기 제 1 타겟 리프레쉬 커맨드를 생성하고,
    상기 메모리 장치는 상기 노멀 리프레쉬 커맨드의 입력 횟수가 소정 횟수에 도달할 때마다, 상기 제 2 타겟 리프레쉬 커맨드를 생성하는 메모리 시스템.
  5. 제 1 항에 있어서,
    상기 리프레쉬 제어 모듈은,
    상기 액티브 커맨드의 입력 횟수가 특정 값에 도달하면 상기 제 1 타겟 리프레쉬 커맨드를 발행하는 리프레쉬 커맨드 발행 회로; 및
    상기 액티브 커맨드에 따라 상기 액티브 어드레스의 일부 비트들을 부분 어드레스로 저장하고, 상기 부분 어드레스의 억세스 횟수를 카운팅하여 우선 어드레스를 설정하는 부분 샘플링 회로;
    상기 액티브 어드레스를 랜덤 샘플링하여 다수의 샘플링 어드레스들을 생성하는 제 1 랜덤 샘플링 회로; 및
    상기 제 1 타겟 리프레쉬 커맨드에 응답하여, 상기 샘플링 어드레스들 중 적어도 하나가 상기 우선 어드레스와 일치하는 경우 상기 일치하는 샘플링 어드레스를 상기 제 1 타겟 어드레스로 출력하는 타겟 어드레스 생성 회로
    를 포함하는 메모리 시스템.
  6. 제 5 항에 있어서,
    상기 리프레쉬 커맨드 발행 회로는,
    상기 액티브 커맨드를 카운팅하여 상기 카운팅 값을 생성하는 커맨드 카운터; 및
    상기 카운팅 값이 상기 특정 값에 도달하면 노멀 리프레쉬 커맨드를 일정 간격으로 기 설정된 수만큼 생성한 후 상기 제 1 타겟 리프레쉬 커맨드를 생성하는 카운터 분석기
    를 포함하는 메모리 시스템.
  7. 제 5 항에 있어서,
    상기 부분 샘플링 회로는,
    상기 액티브 커맨드에 따라 상기 액티브 어드레스의 일부 비트들을 다수의 래치들에 부분 어드레스들로 순차적으로 저장하는 제 1 래치 회로;
    상기 제 1 타겟 리프레쉬 커맨드의 한 주기 마다, 상기 부분 어드레스들 중 동일한 부분 어드레스 별 억세스 횟수를 카운팅하여 다수의 카운팅 값들을 생성하는 어드레스 카운터; 및
    상기 다수의 카운팅 값들을 비교하여 우선 순위를 결정하고, 상기 우선 순위에 따라 상기 부분 어드레스들을 정렬하여 다수의 우선 어드레스 저장부들에 저장하는 비교 분석기를 포함하고,
    상기 우선 어드레스 저장부들 중 최우선 순위를 가지는 우선 어드레스 저장부로부터 상기 우선 어드레스가 출력되는 메모리 시스템.
  8. 제 5 항에 있어서,
    상기 제 1 랜덤 샘플링 회로는,
    랜덤하게 활성화되는 제 1 샘플링 신호를 생성하는 제 1 랜덤 신호 생성기; 및
    상기 제 1 샘플링 신호에 따라 상기 액티브 어드레스를 다수의 래치들에 상기 다수의 샘플링 어드레스들로 순차적으로 저장하는 제 2 래치 회로
    를 포함하는 메모리 시스템.
  9. 제 5 항에 있어서,
    상기 타겟 어드레스 생성 회로는,
    상기 다수의 샘플링 어드레스들에 각각 대응되며, 대응되는 샘플링 어드레스와 상기 우선 어드레스의 각 비트를 비교하고, 비교 결과 일치하면 대응되는 샘플링 어드레스를 출력하는 다수의 비교 출력 회로들; 및
    상기 제 1 타겟 리프레쉬 커맨드에 응답하여 상기 일치하는 샘플링 어드레스를 상기 제 1 타겟 어드레스로 출력하는 버퍼 회로
    를 포함하는 메모리 시스템.
  10. 제 1 항에 있어서,
    상기 리프레쉬 제어 회로는,
    상기 액티브 어드레스를 랜덤 샘플링하여 다수의 샘플링 어드레스들을 생성하는 제 2 랜덤 샘플링 회로;
    상기 제 2 타겟 리프레쉬 커맨드에 따라 상기 다수의 샘플링 어드레스들을 순차적으로 상기 제 2 타겟 어드레스로 출력하되, 비교 신호가 활성화되면 현재 샘플링 어드레스를 마스킹하고 다음 샘플링 어드레스가 출력되도록 제어하는 출력 제어 회로; 및
    상기 제 2 타겟 리프레쉬 커맨드에 응답하여 상기 제 1 타겟 어드레스와 상기 제 2 타겟 어드레스 중 하나를 선택하여 타겟 어드레스를 출력하고, 상기 제 1 타겟 어드레스가 상기 제 2 타겟 어드레스와 동일한 경우 상기 비교 신호를 활성화시키는 어드레스 선택 회로
    를 포함하는 메모리 시스템.
  11. 제 10 항에 있어서,
    상기 제 2 랜덤 샘플링 회로는,
    랜덤하게 활성화되는 제 2 샘플링 신호를 생성하는 제 2 랜덤 신호 생성기; 및
    상기 제 2 샘플링 신호에 따라 상기 액티브 어드레스를 다수의 래치들에 상기 다수의 샘플링 어드레스들로 순차적으로 저장하는 제 3 래치 회로
    를 포함하는 메모리 시스템.
  12. 제 10 항에 있어서,
    상기 메모리 장치는,
    상기 제 1 타겟 리프레쉬 커맨드 또는 상기 제 2 타겟 리프레쉬 커맨드에 따라 상기 타겟 어드레스에 대응하는 워드 라인을 리프레쉬하는 로우 제어 회로
    를 더 포함하는 메모리 시스템.
  13. 제 1 타겟 리프레쉬 커맨드에 따라 어드레스를 래치하여 제 1 타겟 어드레스를 생성하는 제 1 래치;
    액티브 커맨드에 따라 상기 어드레스를 래치하여 액티브 어드레스를 생성하는 제 2 래치;
    상기 액티브 어드레스를 랜덤 샘플링하여 다수의 샘플링 어드레스들을 생성하는 랜덤 샘플링 회로;
    제 2 타겟 리프레쉬 커맨드에 따라 상기 샘플링 어드레스들을 순차적으로 제 2 타겟 어드레스로 출력하되, 비교 신호가 활성화되면 현재 샘플링 어드레스를 마스킹하고 다음 샘플링 어드레스가 출력되도록 제어하는 출력 제어 회로; 및
    상기 제 2 타겟 리프레쉬 커맨드에 응답하여 상기 제 1 타겟 어드레스와 상기 제 2 타겟 어드레스 중 하나를 선택하여 타겟 어드레스를 출력하고, 상기 제 1 타겟 어드레스가 상기 제 2 타겟 어드레스와 동일한 경우 상기 비교 신호를 활성화시키는 어드레스 선택 회로
    를 포함하는 반도체 메모리 장치.
  14. 제 13 항에 있어서,
    상기 제 1 타겟 리프레쉬 커맨드 또는 상기 제 2 타겟 리프레쉬 커맨드에 따라 상기 타겟 어드레스에 대응하는 워드 라인을 리프레쉬하는 로우 제어 회로
    를 더 포함하는 반도체 메모리 장치.
  15. 제 13 항에 있어서,
    상기 랜덤 샘플링 회로는,
    랜덤하게 활성화되는 샘플링 신호를 생성하는 랜덤 신호 생성기; 및
    상기 샘플링 신호에 따라 상기 액티브 어드레스를 다수의 래치들에 상기 다수의 샘플링 어드레스들로 순차적으로 저장하는 래치 회로
    를 포함하는 반도체 메모리 장치.
  16. 제 13 항에 있어서,
    상기 어드레스 선택 회로는,
    상기 제 1 타겟 어드레스가 상기 제 2 타겟 어드레스와 동일한 경우 상기 비교 신호를 활성화시키는 비교기; 및
    상기 제 2 타겟 리프레쉬 커맨드에 응답하여 상기 제 1 타겟 어드레스와 상기 제 2 타겟 어드레스 중 하나를 선택하여 상기 타겟 어드레스를 출력하는 출력하는 선택기
    를 포함하는 반도체 메모리 장치.
  17. 제 13 항에 있어서,
    외부에서 제공되는 커맨드를 디코딩하여 노멀 리프레쉬 커맨드, 상기 제 1 타겟 리프레쉬 커맨드 및 상기 액티브 커맨드를 생성하는 커맨드 디코더; 및
    상기 노멀 리프레쉬 커맨드의 입력 횟수가 소정 횟수에 도달할 때마다 상기 제 2 타겟 리프레쉬 커맨드를 생성하는 타겟 리프레쉬 생성 회로
    를 더 포함하는 반도체 메모리 장치.
  18. 메모리 컨트롤러에서, 액티브 커맨드에 따라 액티브 어드레스를 샘플링하여 제 1 타겟 어드레스를 생성하고, 제 1 타겟 리프레쉬 커맨드와 함께 상기 제 1 타겟 어드레스를 제공하는 단계;
    메모리 장치에서, 상기 제 1 타겟 리프레쉬 커맨드에 따라 상기 제 1 타겟 어드레스에 대응하는 워드 라인을 리프레쉬하는 단계; 및
    상기 메모리 장치에서, 액티브 커맨드에 따라 액티브 어드레스를 랜덤 샘플링하여 제 1 타겟 어드레스를 생성하고, 제 2 타겟 리프레쉬 커맨드에 따라 상기 제 1 타겟 어드레스와 다른 상기 제 2 타겟 어드레스에 대응하는 워드 라인을 리프레쉬하는 단계
    를 포함하는 메모리 시스템의 동작 방법.
  19. 제 18 항에 있어서,
    상기 메모리 컨트롤러에서, 상기 제 1 타겟 어드레스를 생성하는 단계는,
    상기 액티브 커맨드에 따라 상기 액티브 어드레스의 일부 비트들을 부분 어드레스로 저장하고, 상기 부분 어드레스의 억세스 횟수를 카운팅하여 우선 어드레스를 설정하는 단계; 및
    상기 액티브 어드레스를 랜덤 샘플링하여 다수의 샘플링 어드레스들을 생성하는 단계; 및
    상기 제 1 타겟 리프레쉬 커맨드에 응답하여, 상기 샘플링 어드레스들 중 적어도 하나가 상기 우선 어드레스와 일치하는 경우 상기 일치하는 샘플링 어드레스를 상기 제 1 타겟 어드레스로 출력하는 단계
    를 포함하는 메모리 시스템의 동작 방법.
  20. 제 19 항에 있어서,
    상기 메모리 컨트롤러는, 선형 피드백 시프트 레지스터 (Linear feedback shift register, LFSR) 기반 및 의사 랜덤 바이너리 시퀀스 (Pseudo-Random Binary Sequence, PRBS) 기반 중 선택된 하나의 랜덤 패턴 생성기를 이용하여 상기 액티브 어드레스를 랜덤 샘플링하고,
    상기 메모리 장치는, 나머지 하나의 랜덤 패턴 생성기를 이용하여 상기 액티브 어드레스를 랜덤 샘플링하는 메모리 시스템의 동작 방법.
  21. 제 18 항에 있어서,
    상기 메모리 장치에서, 상기 제 2 타겟 어드레스를 생성하는 단계는,
    상기 액티브 어드레스를 랜덤 샘플링하여 다수의 샘플링 어드레스들을 생성하는 단계;
    상기 제 2 타겟 리프레쉬 커맨드에 따라 상기 샘플링 어드레스들을 순차적으로 상기 제 2 타겟 어드레스로 출력하는 단계;
    상기 제 1 타겟 어드레스가 상기 제 2 타겟 어드레스와 동일한 경우, 현재 샘플링 어드레스를 마스킹하고 다음 샘플링 어드레스가 출력되도록 제어하는 단계; 및
    상기 제 2 타겟 리프레쉬 커맨드에 응답하여 상기 제 1 타겟 어드레스와 상기 제 2 타겟 어드레스 중 하나를 선택하여 타겟 어드레스를 출력하는 단계
    를 포함하는 메모리 시스템의 동작 방법.
  22. 제 18 항에 있어서,
    상기 메모리 컨트롤러는, 상기 액티브 커맨드가 소정 횟수에 도달할 때마다 노멀 리프레쉬 커맨드를 기 설정된 수만큼 생성한 후 상기 제 1 타겟 리프레쉬 커맨드를 생성하고,
    상기 메모리 장치는 상기 노멀 리프레쉬 커맨드의 입력 횟수가 소정 횟수에 도달할 때마다, 상기 제 2 타겟 리프레쉬 커맨드를 생성하는 메모리 시스템의 동작 방법.
KR1020210007434A 2020-12-10 2021-01-19 반도체 메모리 장치를 포함하는 메모리 시스템 KR20220082702A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/505,284 US11783884B2 (en) 2020-12-10 2021-10-19 Semiconductor memory device and memory system including the same
CN202111476608.8A CN114627925A (zh) 2020-12-10 2021-12-06 半导体存储器件和包括该存储器件的存储器系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063123695P 2020-12-10 2020-12-10
US63/123,695 2020-12-10

Publications (1)

Publication Number Publication Date
KR20220082702A true KR20220082702A (ko) 2022-06-17

Family

ID=82269190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210007434A KR20220082702A (ko) 2020-12-10 2021-01-19 반도체 메모리 장치를 포함하는 메모리 시스템

Country Status (1)

Country Link
KR (1) KR20220082702A (ko)

Similar Documents

Publication Publication Date Title
US11955158B2 (en) Apparatuses and methods for access based refresh timing
CN112997251B (zh) 具有行锤击地址锁存机构的设备
US10755763B2 (en) Apparatuses and methods for detection refresh starvation of a memory
US11688454B2 (en) Semiconductor memory device and memory system including the same
CN111247586A (zh) 用于刷新存储器的设备及方法
KR20180114712A (ko) 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US8284614B2 (en) Refresh control circuit and method for semiconductor memory device
KR20150064953A (ko) 반도체 메모리 장치
US11482275B2 (en) Apparatuses and methods for dynamically allocated aggressor detection
US11749371B2 (en) Memory system including memory device performing target refresh
US11783884B2 (en) Semiconductor memory device and memory system including the same
US11373697B2 (en) Semiconductor memory device having plurality of address storing circuits for storing sampling address as latch addresses and a duplication decision circuit, and method of refreshing operation
CN111816230B (zh) 半导体存储器件及其操作方法
US11942138B2 (en) Memory system including semiconductor memory device and operation method thereof
CN114203227A (zh) 用于易失性存储器装置中的地址加扰的设备、系统和方法
US11651812B2 (en) Semiconductor memory device for performing target refresh operation and hidden refresh operation in response to normal refresh command and determining row hammer risk level
KR20220082704A (ko) 반도체 메모리 장치를 포함하는 메모리 시스템
KR20220082702A (ko) 반도체 메모리 장치를 포함하는 메모리 시스템
US20230215483A1 (en) Semiconductor memory device and memory system including the same
KR20220084994A (ko) 타겟 리프레쉬 동작을 수행하는 메모리 장치를 포함하는 메모리 시스템
KR20240032432A (ko) 샘플링 회로를 포함하는 집적 회로 및 메모리 장치