CN111247586A - 用于刷新存储器的设备及方法 - Google Patents

用于刷新存储器的设备及方法 Download PDF

Info

Publication number
CN111247586A
CN111247586A CN201880068272.1A CN201880068272A CN111247586A CN 111247586 A CN111247586 A CN 111247586A CN 201880068272 A CN201880068272 A CN 201880068272A CN 111247586 A CN111247586 A CN 111247586A
Authority
CN
China
Prior art keywords
signal
circuit
command
response
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880068272.1A
Other languages
English (en)
Other versions
CN111247586B (zh
Inventor
伊藤豊
何源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111247586A publication Critical patent/CN111247586A/zh
Application granted granted Critical
Publication of CN111247586B publication Critical patent/CN111247586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

描述用于执行中断刷新的设备。实例设备包含：存储器存储体；采样时序产生器电路；存储体采样电路；及命令状态信号产生器电路，其响应于命令而提供命令状态信号。每个存储器存储体包含存储中断刷新的地址的锁存器。所述采样时序产生器电路接收振荡信号及提供对所述地址进行采样的触发信号。每个存储体采样电路与对应存储器存储体相关联。每个存储体采样电路响应于对所述地址进行采样的所述触发信号而向所述对应存储器存储体中的所述锁存器提供采样信号。所述采样时序产生器电路至少部分地响应于所述命令状态信号而提供对所述地址进行采样的所述触发信号，并且所述锁存器至少部分地响应于对所述地址进行采样的所述至少一个触发信号而存储所述地址。

Description

用于刷新存储器的设备及方法
背景技术
高数据可靠性、高速存储器存取及减小的芯片大小是半导体存储器所需的特征。
作为典型的半导体存储器装置的动态随机存取存储器(DRAM)通过单元电容器中积累的电荷存储信息，因此除非周期性地执行刷新操作，否则信息丢失。
由于行锤击效应及/或Ras-Clobber效应，信息可能由于位差错而进一步丢失。在任何一种情况下，此种位差错可在各自耦合到未选定字线的一或多个存储器单元上发生，所述未选定字线邻近于经受行锤击(指示选定字线连续多次被驱动到作用电平)或Ras-Clobber(指示选定字线在相当长的时间段内连续被驱动到作用电平)的选定字线。因此，在丢失存储于其中的信息之前，需要刷新耦合到此种未选定字线的存储器单元。另一方面，从控制DRAM的控制装置，例如存储器控制器周期性地发布指示刷新操作的自动刷新(AREF)命令。以所有字线在一个刷新循环(例如，64毫秒)中当然刷新一次的频率从控制装置提供AREF命令。然而，根据AREF命令的刷新地址由DRAM中提供的刷新计数器确定。出于这个原因，响应于AREF命令的刷新操作可能无法防止由于行锤击效应及/或Ras-Clobber效应而引起的位差错。因此，执行窃取刷新以执行行锤击刷新(RHR)操作，在所述RHR操作中，响应于AREF命令的一些刷新操作从此处窃取，随后被分配给RHR操作以刷新耦合到未选定字线的存储器单元，所述未选定字线邻近于经受行锤击及/或Ras-Clobber的选定字线。
动态地控制窃取刷新的一种方式是通过随机化采样时序来对行地址进行基于时间的随机采样。因为采样时序(ArmSample信号的激活)由提供振荡信号(SrefOsc)的内部振荡器确定，所以当由于不存在具有行地址的作用命令来读取或写入数据而无法存取存储器时，基于时间的随机采样可具有空命中。
发明内容
根据本公开的实施例的实例设备可包含：多个存储器存储体；及采样时序产生器电路，其可提供对行地址进行采样的时序信号，其中所述时序信号可传输至少一个脉冲。所述多个存储器存储体中的每个存储器存储体可包含：存储器阵列；及锁存电路，其可响应于所述时序信号上的至少一个脉冲及至少一个预充电命令而锁存所述存储器阵列的存取地址以进行窃取刷新。所述采样时序产生器电路可至少部分地响应于振荡信号及命令状态信号而随机提供所述至少一个脉冲。在正存取所述存储器阵列时，所述命令状态信号可设定成作用电平。
根据本公开的实施例的另一实例设备可包含：多个存储器存储体，其中所述多个存储器存储体中的每个存储器存储体可包含锁存器，其经配置以存储用于中断刷新的地址；至少一个采样时序产生器电路，其可接收振荡信号并且可进一步提供触发信号；及多个存储体采样电路。所述多个存储体采样电路中的每个存储体采样电路可与所述多个存储器存储体中的对应存储器存储体相关联。每个存储体采样电路可响应于对所述地址进行采样的所述触发信号而向所述对应存储器存储体中的所述锁存器提供采样信号。所述实例设备可进一步包含至少一个命令状态信号产生器电路，其可响应于命令而提供命令状态信号。所述采样时序产生器电路可至少部分地响应于所述命令状态信号而进一步提供对所述地址进行采样的所述触发信号。所述锁存器可至少部分地响应于所述触发信号而存储所述地址。
根据本公开的实施例的另一实例设备可包含：至少一个采样时序产生器电路，其可接收振荡信号并且进一步提供触发信号；及至少一个命令状态信号产生器电路，其可响应于命令而提供命令状态信号。所述采样时序产生器电路可至少部分地响应于所述命令状态信号而进一步提供所述触发信号。
根据本公开的实施例的另一实例设备可包含：存储器阵列；存取控制电路；采样脉冲产生器；及锁存电路。所述存取控制电路可响应于分别附有多个存取地址的多个作用命令中的每个作用命令而存取所述存储器阵列，并且可响应于分别与所述多个作用命令相关联的多个预充电命令中的每个预充电命令而进一步停止存取所述存储器阵列。所述采样脉冲产生器可至少部分地响应于振荡信号及作用状态信号的作用电平而随机产生多个采样脉冲。所述锁存电路可响应于所述多个采样脉冲中的至少一个采样脉冲及所述多个预充电命令中的至少一个预充电命令而锁存所述多个存取地址中的至少一个存取地址。在所述存取控制电路正存取所述存储器阵列时，所述作用状态信号可设定成所述作用电平。
附图说明
图1A是根据本公开的实施例的半导体装置的框图，所述半导体装置包含多个存储器存储体、采样时序产生器电路及与多个对应存储器存储体相关联的多个采样电路。
图1B是根据本公开的实施例的半导体装置的框图，所述半导体装置包含多个存储器存储体、多个采样时序产生器电路及与多个对应存储器存储体相关联的多个采样电路。
图2A是根据本公开的实施例的采样电路的电路图。
图2B是根据本公开的实施例的图2A的采样电路中的信号的时序图。
图3是根据本公开的实施例的采样时序产生器电路的电路图。
图4A是根据本公开的实施例的命令状态信号产生器电路的电路图。
图4B是根据本公开的实施例的在图4A的命令状态信号产生器电路中的信号的时序图。
图5A是根据本公开的实施例的在图1B的采样时序产生器电路中的命令状态信号产生器电路的电路图。
图5B是根据本公开的实施例的在图5A的命令状态信号产生器电路中的信号的时序图。
图6A是根据本公开的实施例的在图3的采样时序产生器电路中的接收连续作用命令的信号的时序图。
图6B是根据本公开的实施例的在图3的采样时序产生器电路中的接收具有长待机的预充电命令的信号的时序图。
图6C是根据本公开的实施例的在图3的采样时序产生器电路中的接收具有长待机的作用命令的信号的时序图。
图6D是根据本公开的实施例的图6C的时序图的一部分的放大时序图。
图7A是常规采样时序产生器电路的电路图。
图7B是在图7A的常规采样时序产生器电路中的接收连续作用命令的信号的时序图。
图7C是在图7A的常规采样时序产生器电路中的接收具有长待机的预充电命令的信号的时序图。
图7D是在图7A的常规采样时序产生器电路中的接收具有长待机的作用命令的信号的时序图。
图8A是常规采样时序产生器电路的电路图。
图8B是在图8A的采样时序产生器电路中的接收连续作用命令的信号的时序图。
图8C是在图8A的常规采样时序产生器电路中的接收具有长待机的预充电命令的信号的时序图。
图8D是在图8A的常规采样时序产生器电路中的接收具有长待机的作用命令的信号的时序图。
图9A是根据本公开的实施例的采样器电路的电路图。
图9B是根据本公开的实施例的采样器电路的电路图。
具体实施方式
下文将参考附图详细解释本公开的各种实施例。以下详细描述参考借助于说明展示可实践本发明的特定方面及实施例的附图。这些实施例经充分详细描述以使所属领域的技术人员能够实践本发明。在不脱离本发明的范围的情况下，可利用其它实施例并且可做出结构、逻辑及电气改变。本文所公开的各种实施例不一定相互排斥，因为一些所公开实施例可与一或多个其它所公开实施例组合以形成新的实施例。
图1A是根据本公开的实施例的半导体装置10的框图，所述半导体装置包含多个存储器存储体15及采样时序产生器电路12、与多个对应存储器存储体15相关联的多个采样电路16。举例来说，半导体装置10可为集成到单个半导体芯片中的LPDDR4 SDRAM。半导体装置10可包含多个存储器存储体15、存储器接口电路19(例如，DRAM接口)、行锤击刷新(RHR)状态控制电路13、采样时序产生器电路12、自刷新振荡器(SrefOsc)14，及测试模式(TM)块11。举例来说，存储器接口电路19可为可接收及传输时钟信号、命令信号、地址信号及数据信号等的DRAM接口。
举例来说，TM块11可提供窃取速率控制信号tmfzRHR，以便调整作为RHR进入测试模式的速率的窃取速率。自刷新振荡器14可至少部分地响应于窃取速率控制信号tmfzRHR而控制分频RHR振荡信号(RHROsc)的频率(周期)。RHROsc信号可用作时钟信号，以发信号通知内部循环。行锤击刷新(RHR)状态控制电路13可基于每个自动刷新(AREF)命令提供指令信号StealSlot，所述指令信号是用于执行窃取刷新(或RHR)操作，而不是标准刷新的指令信号。举例来说，RHR状态控制电路13可接收到达存储器接口电路19中的刷新计数器(CBR计数器)19b、RHR状态控制电路13等的窃取速率控制信号tmfzRHR及作为从自动刷新(AREF)命令获得的时钟信号的RXCNT信号，并且可提供指令信号StealSlot来执行窃取刷新(或RHR)，而不是标准刷新。
举例来说，可为图1A中的多个存储器存储体15共同提供采样时序产生器电路12。采样时序产生器电路12可从RHR状态控制电路13接收指令信号StealSlot，并且可从自刷新振荡器14进一步接收分频RHR振荡信号(RHROsc)以进行自刷新。采样时序产生器电路12可以随机时序将用于采样的触发信号(ArmSample)提供到多个存储器存储体15(例如，Bank0、…Bank7)中的每个存储器存储体的每个采样电路16。可通过使ArmSample信号的激活频率及RHR执行间隔(例如，每当提供自动刷新命令时)与分频RHR振荡信号(RhrOsc)的间隔(例如，周期)之间的差随机化来使ArmSample信号随机化。
采样电路16可响应于ArmSample信号及进一步响应于在接收到预充电命令后产生的下一PrePulse信号而提供采样信号(Sample)。多个存储器存储体15(例如，Bank0、…Bank7)中的每个存储器存储体的锁存器及计算器18(例如，锁存器、触发器等)可响应于采样信号(Sample)而捕获(例如，锁存)地址总线上的行(X)地址。地址总线上的行地址将用于存取在多个存储器存储体15(例如，Bank0、…Bank7)中的每个存储器存储体中提供的存储器阵列(未展示)。锁存器及计算器18可进一步计算经锁存行地址的相邻地址，并且可将相邻地址提供为RHR刷新地址。多路复用器MUX 17可为可充当刷新电路的开关，所述刷新电路经配置以执行窃取刷新操作以刷新由RHR刷新地址指定的存储器单元。多路复用器MUX 17可接收来自锁存器及计算器18的相邻地址，及来自地址总线的行地址，并且响应于从Rfsh信号产生的RHR信号而提供相邻地址及行地址中的任一者。在接收到自动刷新(AREF)命令时可产生Rfsh信号。在RHR操作中，多路复用器MUX 17可响应于处于作用状态的RHR信号而提供相邻地址。多路复用器MUX17可响应于处于非作用状态的RHR信号而提供行地址。因此，最近捕获的行地址或相邻地址变成提供给对应存储器存储体中的存储器阵列的有效地址。多路复用器MUX 17的行地址可由接口电路19的多路复用器MUX 19c提供。多路复用器MUX19c可接收与用于数据读取或写入的作用命令相关联的存取行地址，所述作用命令通过地址总线供应给存储器接口19。多路复用器MUX 19c可进一步从刷新计数器(CBR计数器)19b接收刷新地址。CBR计数器19b可经由逻辑AND电路19a接收RXCNT信号的逻辑AND信号，及用于RHR执行StealSlot的指令信号的反相信号。当RHR状态控制电路13与从Rfsh信号产生RHR信号基本上同时地提供用于RHR执行StealSlot的指令信号时，可停止刷新计数器(CBR计数器)19b。多路复用器MUX 19c可响应于自动刷新(AFER)命令(处于作用状态的Rfsh信号)而从刷新计数器(CBR计数器)19b提供刷新地址。多路复用器MUX 19c可进一步响应于读取或写入命令而提供行(X)地址。因此，多路复用器MUX 19c可将刷新地址或行(X)地址提供到耦合到多路复用器MUX 17的每个存储器存储体的地址总线。
图1B是根据本公开的实施例的半导体装置10'的框图，所述半导体装置包含多个存储器存储体15'、多个采样时序产生器电路12'，及与多个对应存储器存储体15'(例如，Bank0、…Bank7)相关联的多个采样电路16'。将不重复与图1A中包含的组件对应的组件的描述，并且将描述与包含多个采样时序产生器电路12'的图1B相比的变化。举例来说，可针对每存储体刷新规范为多个存储器存储体15'中的对应存储器存储体15'提供多个采样时序产生器电路12'中的每个采样时序产生器电路12'。响应于来自每个采样时序产生器电路12'的ArmSample信号，与采样时序产生器电路12'相关联的采样电路16'可响应于在接收到预充电命令后产生的下一PrePulse信号而提供采样信号(Sample)。另外，存储器接口电路19中的多路复用器MUX 19c可耦合到多个存储体15'(例如，Bank0、…Bank7)中的每个存储器存储体的地址总线。
图2A是根据本公开的实施例的采样电路20的电路图。举例来说，采样电路20可为图1A中的采样电路16或图1B中的采样电路16'。举例来说，采样电路20可包含锁存电路21及NAND电路22。举例来说，锁存电路21可为触发器，所述触发器可在时钟输入处从采样时序产生器电路12接收用于采样的触发信号(ArmSample)及在数据输入处接收正功率电势(Vdd，逻辑高电平)，并且将经锁存ArmSample信号作为启用信号提供到NAND电路22。NAND电路22可接收对于多个存储体中的一个存储体可为作用的PrePulse信号。如果与接收到的PrePulse信号有关的存储体是作用的，则NAND电路22可将在反相器23处反相之后的经锁存ArmSample信号提供为采样信号(Sample)。在具有来自延迟电路24的延迟的情况下，锁存电路21可通过NAND电路22的输出信号的反相来复位。
图2B是根据本公开的实施例的图2A的采样电路中的信号的时序图。响应于ActPulse信号的脉冲，提供ArmSample信号上的脉冲。锁存电路21可响应于ArmSample信号的脉冲而提供处于作用状态的启用信号。当启用信号处于作用状态时，NAND电路22可响应于PrePulse信号的脉冲而提供Sample信号上的脉冲，
图3是根据本公开的实施例的采样时序产生器电路30的电路图。举例来说，采样时序产生器电路30可用作采样时序产生器电路12或12'。采样时序产生器电路30可包含N计数器32、M计数器36及采样器电路38。举例来说，N计数器32可为接收分频RHR振荡信号(RHROsc)作为时钟信号的自由运行的计数器电路且可响应于分频RHR振荡信号(RHROsc)以直到整数N的递增方式连续地从0计数到(N-1)，例如，0、1、2…、N-1，并且N计数器32可提供计数信号。当整数与整数N匹配时，可将N计数器32复位。可将RHR信号提供到锁存电路33。锁存电路33可响应于处于作用状态的RHR信号而锁存计数信号，并且可进一步将经锁存计数信号的反相作为经锁存信号X_<2:0>(例如，指示“3”)提供到可为逻辑异或电路的比较器37。可使RHR信号的时序随机化，因此响应于RHR信号而锁存的N计数器32的计数的时序可为不规律的且不是周期性的，并且可使计数随机化。
M计数器36可接收中间分频RHR振荡信号(RHROsc2)作为时钟信号。M计数器36可以递减方式连续地对从最大数(Max)到作为差(Max-X)的值的整数进行计数，并且可将计数提供到比较器37。举例来说，M计数器36可响应于RHR信号而将计数复位到零及最大数。当激活RHR信号时，计数值复位到0，并且由于X_<2:0>(例如，N计数器32的计数的反相)基本上不为零，因此比较器37可提供处于作用状态(例如，逻辑高电平)的matchF信号。因此，逻辑电路35(例如，NAND电路)可响应于后分频RHR振荡信号(RHROscD)而提供中间分频RHR振荡信号(RHROsc2)，稍后将对此进行解释，而matchF信号处于作用状态并且M计数器37的计数从Max(例如，3位计数器中的7)减小到(Max-X)。当计数变为(Max-X)时，计数变成与X_<2:0>(X的反相)重合，并且比较器37可提供处于非作用状态(例如，逻辑低电平)的matchF信号，逻辑电路35可提供恒定值(例如，逻辑高电平)且M计数器36可停止计数。
采样器电路38可接收中间分频RHR振荡信号(RhrOsc2)，并且可响应于RHR信号而提供单触发脉冲信号作为用于采样的触发信号(ArmSample)。使RHR信号的时序随机化，因此单触发脉冲的随机数(X+1)可提供于ArmSample信号上。举例来说，当窃取速率(RHR间隔)设定成1/8(每八个刷新操作执行RHR)时，N计数器32的N可设定成8或9。
采样时序产生器电路30可包含振荡器信号预处理电路34。举例来说，振荡器信号预处理电路34可包含锁存器(例如，触发器)341及逻辑电路(例如，AND电路)342。锁存器341可接收命令状态信号ActState、分频RHR振荡信号RHROsc信号及matchF信号，并且可提供matchDF信号。逻辑电路342可接收matchDF信号及分频RHR振荡信号RHROsc的反相，并且提供后分频RHR振荡信号RHROscD。如稍后在图4A及4B中所描述，ActState信号可分别响应于作用(ACT)命令及预充电(PRE)命令而指示作用状态及非作用状态。举例来说，预充电命令可与预充电命令之前的作用命令相关联。ActState信号可用于在距命令输入很长时间段之后区分当前状态是基于预充电命令的预充电待机还是基于作用命令的作用待机。举例来说，当ActState信号在长时间内响应于预充电命令而处于非作用状态时，可停止M计数器36的计数操作。另一方面，只要ActState信号指示作用状态，M计数器37就可以递减计数，而不管ActPulse信号是连续传输脉冲还是ActState信号在长时间段内处于作用状态。
图4A是根据本公开的实施例的命令状态信号产生器电路40的电路图。图4B是根据本公开的实施例的在图4A的命令状态信号产生器电路40中的信号的时序图。在此实例中，图4A的命令状态信号产生器电路40可位于图1A的存储器接口19中，或位于存储器接口19中或图1B的每个存储器存储体15中。存储器接口19可包含命令解码器(未展示)，所述命令解码器响应于包含作用命令、预充电命令等的对应命令信号而提供包含ActPulse、PrePulse等的基于命令的信号，所述对应命令信号被提供给由命令信号中的地址信号指示的每个存储器存储体15。命令状态信号产生器电路40可包含AND电路41，所述AND电路可接收通电时的复位信号(pwrupF)、可在接收自动刷新(AREF)命令时产生的Rfsh信号的反相，及可指示对多个存储器存储体(例如，Bank0至Bank7)中的任一者的预充电命令作出响应的脉冲的PrePulseAll信号的反相，并且可提供rstf信号。命令状态信号产生器40可包含与多个存储器存储体Bank0至Bank7相对应的多个作用状态产生器电路420至427。举例来说，作用状态产生器电路420可包含NAND电路及触发器电路。作用状态产生器电路420可在NAND电路处接收ActPulse0信号及rstf信号。触发器电路可接收NAND电路的PrePulse0信号、rstf信号及输出信号。触发器电路可响应于ActPulse0信号而提供处于作用状态的ActState0信号。举例来说，ActPulse0信号可响应于多个存储器存储体中的Bank0的作用(ACT)命令而传输单触发脉冲。触发器电路可响应于PrePulse0信号而提供处于非作用状态的ActState0信号。举例来说，PrePulse0信号可响应于多个存储器存储体中的Bank0的预充电(PRE)命令而传输单触发脉冲信号。作用状态产生器电路420可提供触发器电路的输出信号作为ActState0信号，所述ActState0信号可由ActPulse0信号的任何脉冲激活及可由PrePulse0信号的任何脉冲去激活。类似地，作用状态产生器电路421至427可分别响应于ActPulse1-7信号及PrePulse1-7信号的组合而提供ActState1至ActState7。命令状态信号产生器电路40可进一步包含作用状态合并电路430。作用状态合并电路430可为NAND电路，所述NAND电路可接收ActState0-7信号的反相并且可提供ActState信号。举例来说，如图4B中所示，命令状态信号产生器电路40可接收Bank0至Bank3的作用(ACT)命令，接着在稍后时序接收Bank0至Bank3的预充电命令。ActState0信号可响应于Bank0的ActPulse信号而激活，并且可响应于Bank0的PrePulse信号而去激活。
图5A是根据本公开的实施例的在图1B的采样时序产生器电路中的命令状态信号产生器电路50的电路图。图5B是根据本公开的实施例的在图5A的命令状态信号产生器电路50中的信号的时序图。举例来说，命令状态信号产生器电路50可包含AND电路51，所述AND电路可接收通电时的复位信号(pwrupF)，及可在接收自动刷新(AREF)命令时产生的Rfsh信号的反相，并且可提供rstf信号。命令状态信号产生器50可包含作用状态产生器电路52。举例来说，作用状态产生器电路52可包含NAND电路及触发器电路。作用状态产生器电路52可在NAND电路处接收ActPulse信号及rstf信号。触发器电路可接收NAND电路的PrePulse信号、rstf信号及输出信号。触发器电路可响应于ActPulse信号而提供处于作用状态的ActState信号。举例来说，ActPulse信号可响应于多个存储器存储体中的任何存储器存储体的作用(ACT)命令而传输单触发脉冲信号。触发器电路可响应于PrePulse信号而提供处于非作用状态的ActState信号。举例来说，PrePulse信号可响应于多个存储器存储体中的任何存储器存储体的预充电(PRE)命令而传输单触发脉冲信号。因此，作用状态产生器电路52可提供触发器电路的输出信号作为ActState信号，所述ActState信号可由ActPulse信号的任何脉冲激活及可由PrePulse信号的任何脉冲去激活。命令状态信号产生器电路50可进一步包含作用脉冲合并电路53。作用脉冲合并电路可包含NAND电路，所述NAND电路可接收ActState信号及具有延迟的ActState信号，并且可响应于ActState信号的激活而提供单触发脉冲信号ActPulseM。
图6A是根据本公开的实施例的在图3的采样时序产生器电路中的接收连续作用命令的信号的时序图。举例来说，采样时序产生器电路30可包含AND电路31，所述AND电路可基于用于发信号通知刷新操作的Rfsh信号及指令信号StealSlot来提供RHR信号。举例来说，如由StealSlot信号所指示，当窃取速率(RHR间隔)设定成1/8(每八个刷新操作执行RHR)时，可每隔Rfsh信号的八个脉冲提供单触发RHR信号。响应于RHR信号，M计数器36可开始计数以及就在RHR信号变成作用的之前由锁存器33捕获的N计数器33的计数可被提供给比较器37，并且比较器37可提供处于作用状态的matchF信号，直到X_<2:0>及M计数器36的计数匹配，并且中间分频RHR振荡信号(RHROsc2)的反相可被提供给采样器38。采样器38可响应于RHR信号而对中间分频RHR振荡信号(RHROsc2)进行采样，并且可在matchF信号处于作用状态时连续地提供ArmSample信号上的作用脉冲，从而接收更新的行地址X0、X1、X2及X3。当重复地存取由行地址X3表示的存储器单元时，matchF信号可处于非作用状态并且没有脉冲提供于ArmSample信号上。此处，提供给锁存器(触发器)341的时钟节点的ActState信号可为显著作用的，从而接收连续的作用命令。因此，matchDF信号可主要处于非作用电平(例如，逻辑低电平)，并且逻辑电路342可将分频RHR振荡信号RHROsc作为后分频RHR振荡信号RHROscD连续地提供到逻辑电路35。当matchF信号为作用时，逻辑电路35可将后分频RHR振荡信号RHROscD的反相作为中间分频RHR振荡信号RhrOsc2提供到采样器38。基于中间分频RHR振荡信号RhrOsc2，当matchF信号处于作用状态时，采样器电路38可响应于RHR信号而提供ArmSample信号上的一或多个脉冲。基于ArmSample信号，采样电路(例如，16、16')可响应于PrePulse信号而提供采样信号(Sample)。
图6B是根据本公开的实施例的在图3的采样时序产生器电路中的接收具有长待机的预充电命令的信号的时序图。与接收到连续的作用命令不同，ActState信号响应于具有长待机的预充电命令而变成非作用的(例如，逻辑低电平)。锁存器341可在时钟节点处连续地接收ActState信号的非作用状态，并且以将后分频RHR振荡信号RHROscD设定成逻辑低电平的作用电平(例如，逻辑高电平)提供matchDF信号。因此，逻辑电路35的输出信号不断地处于逻辑高电平且M计数器36停止计数，并且可不将中间分频RHR振荡信号RhrOsc2提供给采样器38。因此，在长待机时，采样器38可能不会提供ArmSample信号上的任何脉冲。在长待机之后，可处于作用状态的ActState信号同样可被提供给锁存器341的时钟节点，并且振荡器信号预处理电路34可将后分频RHR振荡信号RHROscD作为中间分频RHR振荡信号RhrOsc2提供到采样器38。基于中间分频RHR振荡信号RhrOsc2，当matchF信号处于作用状态时，采样器电路38可响应于RHR信号而提供ArmSample信号上的一或多个脉冲。采样电路(例如，16、16')可进一步响应于PrePulse信号而基于ArmSample信号提供采样信号(Sample)，因此可存在以下情况：采样电路可在接收到行地址X0之后等待基于ArmSample信号的第一脉冲来提供采样信号，直到接收到下一PrePulse信号。
图6C是根据本公开的实施例的在图3的采样时序产生器电路中的接收具有长待机的作用命令的信号的时序图。图6D是根据本公开的实施例的图6C的时序图的一部分的放大时序图。与接收到连续的作用命令不同，在接收到最近的作用(ACT)命令及更新的行地址X0之后，由于在分频RHR振荡信号RHROsc的若干周期内不存在预充电命令，ActState信号可保持作用(例如，逻辑高电平)。当matchF信号为作用时，逻辑电路35可将后分频RHR振荡信号RHROscD的反相作为中间分频RHR振荡信号RhrOsc2提供到采样器38。基于中间分频RHR振荡信号RhrOsc2，当matchF信号为作用时，采样器电路38可提供ArmSample信号上的脉冲。基于ArmSample信号上的脉冲，采样电路(例如，16、16')可响应于PrePulse信号而提供采样信号(Sample)。当待机处于作用状态时，在若干周期内不存在要接收的预充电命令并且PrePulse信号保持非作用，如图6D中所示，这将ActState信号保持在作用状态(例如，持续逻辑高电平)。因此，采样电路可等待提供采样信号(Sample)上的脉冲，直到接收到处于作用状态的PrePulse信号，而不管ArmSample信号上的一或多个脉冲如何。
图7A是常规采样时序产生器电路70的电路图。与采样时序产生器电路30不同，在常规采样时序产生器电路70中不包含振荡器信号预处理电路34，所述振荡器信号预处理电路处理ActState信号，以便控制M计数器36的中间分频RHR振荡信号(RHROsc2)。图7B是在图7A的常规采样时序产生器电路70中的接收连续作用的信号的时序图。为了连续地接收作用命令，在常规采样时序产生器电路70的ArmSample信号与图7B中的Sample信号之间，及在采样时序产生器电路30的ArmSample信号与图3中的Sample信号之间不存在差别。图7C是在图7A的常规采样时序产生器电路70中的接收具有长待机的预充电命令的信号命令的时序图。在不存在用于处理ActState信号的振荡器信号预处理电路34的情况下，可在不存在预充电命令的情况下在ArmSample信号上提供脉冲，而不管在采样电路(例如，16、16')可不使用的预充电命令之后的长待机。图7D是在图7A的常规采样时序产生器电路70中的接收具有长待机的作用命令的信号的时序图。不管常规采样时序产生器电路70与采样时序产生器电路30之间的结构差异如何，因为ArmSample信号与命令(例如，作用命令、预充电命令)无关，所以在作用命令之后的长待机期间检测Ras-Clobber误差的功能不存在差异。
图8A是常规采样时序产生器电路80的电路图。举例来说，常规采样时序产生器电路80可包含振荡器信号预处理电路84，所述振荡器信号预处理电路可包含反相器842，而不是可为AND电路的逻辑电路342。图8B是在图8A的采样时序产生器电路中的接收连续作用命令的信号的时序图。图8C是在图8A的常规采样时序产生器电路中的接收具有长待机的预充电命令的信号的时序图。为了连续地接收如图8B中所示的作用命令及如图8C中所示的具有长待机的预充电命令，在常规采样时序产生器电路80的ArmSample信号与图8A中的Sample信号及在采样时序产生器电路30的ArmSample信号与图3中的Sample信号之间不存在差异。图8D是在图8A的常规采样时序产生器电路中的接收具有长待机的作用命令的信号的时序图。在作用命令之后的长待机期间，锁存器(例如，触发器)841可接收已处于一个电平(在一个脉冲之后不断地作用或不断地非作用)的ActState信号或ActPulse(M)信号。因此，锁存器841可响应于ActState信号或ActPulse(M)信号而在长待机期间提供一个电平信号作为后分频RHR振荡信号RHROscD，而不是反映分频RHR振荡信号RHROsc的顺时针信号。因此，逻辑电路35可在长待机期间提供反映一个电平的中间分频RHR振荡信号(RHROsc2)，并且采样器电路38可不提供ArmSample信号上的任何脉冲，如图8D中所示。
图9A是根据本公开的实施例的采样器电路90的电路图。举例来说，采样器电路90可用作图3中的采样时序产生器电路38。采样器电路90可接收中间分频RHR振荡信号(RHROsc2)及RHR信号。采样器电路90可包含RHROsc2脉冲电路91及RHR脉冲电路93。RhrOsc2脉冲电路91可在中间分频RHR振荡信号(RhrOsc2)的作用周期的末端(例如，下降边缘)处提供具有与RhrOsc2脉冲电路91中的延迟电路对应的脉宽的脉冲信号。RHR脉冲电路93可在RHR信号的作用周期的末端(例如，下降边缘)处提供具有与RHR脉冲电路93中的延迟电路对应的脉宽的脉冲信号。采样器电路90可包含逻辑电路94，所述逻辑电路可从RHROsc2脉冲电路91及RHR脉冲电路93接收输出信号。如果这些输出信号中的任一者作用，则逻辑电路94可将低电平有效信号(例如，处于逻辑低电平以被作用)提供到锁存电路95。举例来说，锁存电路95可为触发器电路或置位-复位锁存器，可由来自逻辑电路94的低电平有效信号的输出信号或通电信号(pwrupF)的反相设定。锁存电路95可将用于采样的触发信号(ArmSample)提供到采样电路(例如，图1A中的采样电路16)。还可将具有反相及延迟的用于采样的触发信号(ArmSample)提供到锁存电路95以复位锁存电路95。
图9B是根据本公开的实施例的采样器电路90'的电路图。举例来说，采样器电路90'可用作图3中的采样时序产生器电路38。除了采样器电路90之外，采样器电路90'可进一步包含滤波器电路92。滤波器电路92可包含伪随机数生成器921，所述伪随机数生成器可任意地提供分频RHR振荡信号(RHROsc)。因此，伪随机数生成器921可充当分频RHR振荡信号(RHROsc)的随机滤波器。举例来说，伪随机数生成器921可为线性反馈移位寄存器(LFSR)。滤波器电路92可包含第一AND电路922。第一AND电路922可接收matchDF信号及分频RHR振荡信号(RHROsc)，并且可提供分频RHR振荡信号(RHROsc)作为输出信号，而响应于具有长待机的预充电命令，matchDF信号处于作用状态(例如，逻辑高电平)。锁存电路(例如，触发器)923可从第一AND电路922接收输出信号并且响应于RHR信号而提供启用信号(en)。因此，滤波器电路92中的NAND电路924可接收来自锁存电路923的启用信号及来自伪随机数生成器921的随机提供的分频RHR振荡信号(RHROsc)，并且可提供在长待机期间随机地反映分频RHR振荡信号(RHROsc)的输出信号。滤波器电路92中的第二AND电路925可接收RHROsc2脉冲电路91的输出信号及来自NAND电路924的输出信号，并且可进一步将中间滤波器信号提供到锁存电路95。
用于描述上文的实施例中的信号的逻辑电平、晶体管的类型、数据输入电路的类型仅仅是实例。然而，在其它实施例中，在不脱离本公开的范围的情况下，可使用除了本公开中具体描述的那些之外的信号的逻辑电平、晶体管的类型、数据输入电路的类型的组合。
虽然已经在某些优选实施例及实例的上下文中公开了本发明，但是所属领域的技术人员应理解，本发明延伸超出专门公开的实施例到其它替代实施例和/或本发明及其显而易见的修改及等效物的使用。另外，基于本公开，在本发明的范围内的其它修改对于所属领域的技术人员来说将是显而易见的。还预期可进行实施例的特定特征及方面的各种组合或子组合，且实施例的特定特征及方面的各种组合或子组合仍处于本发明的范围内。应理解，所公开实施例的各种特征及方面能够彼此组合或替代彼此以便形成本发明的变化模式。因此，预期本文所公开的本发明中的至少一些的范围不应受上文所描述的特定公开实施例的限制。

Claims (27)

1.一种设备，包括：
多个存储器存储体；及
采样时序产生器电路，其经配置以提供对行地址进行采样的时序信号，其中所述时序信号经配置以传输至少一个脉冲，
其中所述多个存储器存储体中的每个存储器存储体包含：
存储器阵列；及
锁存电路，其经配置以响应于所述时序信号上的至少一个脉冲及至少一个预充电命令而锁存用于窃取刷新的所述存储器阵列的存取地址，
其中所述采样时序产生器电路经配置以至少部分地响应于振荡信号及命令状态信号而随机提供所述至少一个脉冲，及
其中所述命令状态信号经配置以在正存取所述存储器阵列时设定成作用电平。
2.根据权利要求1所述的设备，其进一步包括：
刷新地址计算电路，其经配置以至少部分地响应于锁存在所述锁存电路中的所述至少存取地址而计算刷新地址；及
刷新电路，其经配置以执行窃取刷新操作，以刷新由所述刷新地址指定的所述存储器阵列的地址。
3.根据权利要求2所述的设备，其中所述刷新电路经配置以响应于自动刷新命令而执行所述窃取刷新操作。
4.根据权利要求1所述的设备，其中所述命令状态信号响应于作用命令而设定成所述作用电平，并且响应于与所述作用命令相关联的预充电命令而设定成非作用电平。
5.根据权利要求1所述的设备，其中所述采样时序产生器电路包括逻辑电路，其经配置以响应于所述命令状态信号的所述作用电平而传输所述振荡信号。
6.根据权利要求5所述的设备，其进一步包括振荡器，其经配置以提供所述振荡信号，其中所述采样时序产生器电路进一步包括第一及第二计数器，
其中所述第一计数器经配置以从所述振荡器接收所述振荡信号，并且所述第二计数器经配置以从所述逻辑电路接收所述振荡信号。
7.一种设备，包括：
多个存储器存储体，其中所述多个存储器存储体中的每个存储器存储体包含锁存器，其经配置以存储用于中断刷新的地址；
至少一个采样时序产生器电路，其经配置以接收振荡信号并且进一步经配置以提供触发信号；
多个存储体采样电路，其中所述多个存储体采样电路中的每个存储体采样电路与所述多个存储器存储体中的对应存储器存储体相关联，其中每个存储体采样电路经配置以响应于对所述地址进行采样的所述触发信号而向所述对应存储器存储体中的所述锁存器提供采样信号；及
至少一个命令状态信号产生器电路，其经配置以响应于命令而提供命令状态信号，
其中所述采样时序产生器电路进一步经配置以至少部分地响应于所述命令状态信号而提供对所述地址进行采样的所述触发信号，及
其中所述锁存器经配置以至少部分地响应于所述触发信号而存储所述地址。
8.根据权利要求7所述的设备，其中所述至少一个命令状态信号产生器经配置以响应于作用命令而将所述命令状态信号设定成处于作用状态，并且进一步经配置以响应于预充电命令而将所述命令状态信号设定成处于非作用状态。
9.根据权利要求7所述的设备，其中所述至少一个采样时序产生器电路包含采样时序产生器电路，其经配置以将所述触发信号提供到所述多个存储体采样电路，及其中所述至少一个命令状态信号产生器电路包含命令状态信号产生器电路，其经配置以接收用于所述多个存储器存储体中的任何存储器存储体的作用命令并且经配置以提供所述命令状态信号。
10.根据权利要求9所述的设备，其中所述命令状态信号产生器电路包含：
多个作用状态产生器电路，其与所述多个对应存储器存储体相关联并且经配置以分别提供多个对应作用状态信号，其中所述多个作用状态产生器电路中的每个作用状态产生器电路经配置以响应于作用命令而提供处于作用状态的所述对应作用状态信号，并且进一步经配置以响应于预充电命令而提供处于非作用状态的所述作用状态信号；及
作用状态合并电路，其经配置以接收所述多个对应作用状态信号并且进一步经配置以提供所述命令状态信号。
11.根据权利要求7所述的设备，其中所述至少一个采样时序产生器电路包含与所述多个存储体采样电路相关联的多个采样时序产生器电路，
其中所述多个采样时序产生器电路中的每个采样时序产生器电路经配置以将触发信号提供到所述多个存储体采样电路中的存储体采样电路，所述存储体采样电路与所述多个存储器存储体中的对应存储器存储体相关联，及
其中所述至少一个命令状态信号产生器电路包含与所述多个存储器存储体相关联的多个命令状态信号产生器电路，每个命令状态信号产生器电路经配置以接收用于所述多个存储器存储体中的所述对应存储器存储体的作用命令，并且进一步经配置以将所述命令状态信号提供到与所述多个存储器存储体中的所述对应存储器存储体相关联的所述存储体采样电路。
12.根据权利要求11所述的设备，其中所述多个命令状态信号产生器电路中的每个命令状态信号产生器电路包含：
作用状态产生器电路，其与所述对应存储器存储体相关联并且经配置以提供对应作用状态信号，其中所述作用状态产生器电路经配置以响应于作用命令而提供处于作用状态的所述对应作用状态信号，并且进一步经配置以响应于预充电命令而提供处于非作用状态的所述作用状态信号；及
单触发脉冲电路，其经配置以响应于所述作用状态信号而提供单触发脉冲信号。
13.根据权利要求7所述的设备，其进一步包括开关，
其中所述锁存器包含计算器，其经配置以计算所述地址的相邻地址，
其中所述至少一个采样时序产生器电路经配置以至少部分地响应于窃取速率及自动刷新命令而提供中断刷新执行信号，及
其中所述开关经配置以接收所述地址及所述相邻地址，并且经配置以响应于所述中断刷新执行信号而提供任一所述地址及所述地址。
14.根据权利要求13所述的设备，其中所述至少一个采样时序产生器电路包含采样器电路，其经配置以至少部分地响应于所述中断刷新执行信号及所述振荡信号而提供所述触发信号。
15.根据权利要求14所述的设备，其中所述采样器电路包括：
振荡脉冲电路，其经配置以响应于所述振荡信号而提供振荡脉冲信号；
中断刷新脉冲电路，其经配置以响应于所述中断刷新执行信号而提供中断刷新脉冲信号；及
锁存电路，其经配置以响应于所述振荡脉冲信号及所述中断刷新脉冲信号而提供所述触发信号。
16.根据权利要求15所述的设备，其中所述采样器电路进一步包括伪随机数生成器，其经配置以使所述振荡脉冲信号随机化。
17.根据权利要求16所述的设备，其中所述伪随机数生成器是线性反馈移位寄存器LFSR计算电路。
18.一种设备，包括：
至少一个采样时序产生器电路，其经配置以接收振荡信号并且进一步经配置以提供触发信号；
至少一个命令状态信号产生器电路，其经配置以响应于命令而提供命令状态信号，
其中所述采样时序产生器电路进一步经配置以至少部分地响应于所述命令状态信号而提供所述触发信号。
19.根据权利要求18所述的设备，其中所述至少一个命令状态信号产生器经配置以响应于作用命令而将所述命令状态信号设定成处于作用状态，并且进一步经配置以响应于预充电命令而将所述命令状态信号设定成处于非作用状态。
20.根据权利要求19所述的设备，其进一步包括至少一个采样电路，其经配置以至少部分地响应于所述触发信号及指示所述预充电命令的所述命令信号而提供采样信号。
21.一种设备，包括：
存储器阵列；
存取控制电路，其经配置以响应于多个作用命令中的每个作用命令而存取所述存储器阵列，所述多个作用命令分别附有多个存取地址，所述存取控制电路进一步经配置以响应于多个预充电命令中的每个预充电命令而停止存取所述存储器阵列，所述多个预充电命令分别与所述多个作用命令相关联；
采样脉冲产生器，其经配置以至少部分地响应于振荡信号及作用状态信号的作用电平而随机产生多个采样脉冲；及
锁存电路，其经配置以响应于所述多个采样脉冲中的至少一个采样脉冲及所述多个预充电命令中的至少一个预充电命令而锁存所述多个存取地址中的至少一个存取地址；
其中所述作用状态信号经配置以在所述存取控制电路正存取所述存储器阵列时设定成所述作用电平。
22.根据权利要求21所述的设备，其进一步包括：
刷新地址计算电路，其经配置以至少部分地响应于锁存在所述锁存电路中的所述至少存取地址而计算刷新地址；及
刷新电路，其经配置以执行窃取刷新操作，以刷新由所述刷新地址指定的所述存储器阵列的地址。
23.根据权利要求21所述的设备，其中所述作用状态信号响应于所述多个作用命令中的每个作用命令而设定成所述作用电平，并且响应于所述多个预充电命令中的相关联预充电命令而设定成非作用电平。
24.根据权利要求22所述的设备，其中所述刷新电路进一步经配置以响应于自动刷新命令而对所述存储器阵列执行由所述自动刷新命令请求的自动刷新操作。
25.根据权利要求24所述的设备，其中所述刷新电路进一步经配置以响应于所述自动刷新命令而执行所述窃取刷新操作，而不是执行由所述自动刷新命令请求的所述自动刷新操作。
26.根据权利要求21所述的设备，其中所述采样脉冲产生器包括栅极电路，所述栅极电路经配置以响应于所述作用状态信号的所述作用电平而允许所述振荡信号穿过其。
27.根据权利要求26所述的设备，其中所述采样脉冲产生器进一步包括第一及第二计数器，所述第一计数器经配置以在没有所述栅极电路的干预的情况下接收所述振荡信号，并且所述第二计数器经配置以通过所述栅极电路接收所述振荡信号。
CN201880068272.1A 2017-10-20 2018-10-15 用于刷新存储器的设备及方法 Active CN111247586B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/789,897 US10672449B2 (en) 2017-10-20 2017-10-20 Apparatus and methods for refreshing memory
US15/789,897 2017-10-20
PCT/US2018/055821 WO2019079157A1 (en) 2017-10-20 2018-10-15 APPARATUS AND METHODS FOR REFRESHING MEMORY

Publications (2)

Publication Number Publication Date
CN111247586A true CN111247586A (zh) 2020-06-05
CN111247586B CN111247586B (zh) 2024-03-01

Family

ID=66170071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880068272.1A Active CN111247586B (zh) 2017-10-20 2018-10-15 用于刷新存储器的设备及方法

Country Status (3)

Country Link
US (2) US10672449B2 (zh)
CN (1) CN111247586B (zh)
WO (1) WO2019079157A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072177A (zh) * 2023-03-14 2023-05-05 长鑫存储技术有限公司 一种存储器
WO2023216385A1 (zh) * 2022-05-13 2023-11-16 长鑫存储技术有限公司 命令处理电路及数据处理电路

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10672449B2 (en) 2017-10-20 2020-06-02 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10170174B1 (en) 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10388363B1 (en) 2018-01-26 2019-08-20 Micron Technology, Inc. Apparatuses and methods for detecting a row hammer attack with a bandpass filter
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
TWI676180B (zh) * 2018-09-04 2019-11-01 華邦電子股份有限公司 記憶體裝置以及虛擬靜態隨機存取記憶體之刷新方法
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11049545B2 (en) 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) * 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
EP4191592A1 (en) * 2021-03-15 2023-06-07 Changxin Memory Technologies, Inc. Refresh control circuit and memory
EP4330808A1 (en) * 2021-04-30 2024-03-06 Lattice Semiconductor Corporation Programmable linear-feedback shift register systems and methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783338A (zh) * 2004-07-21 2006-06-07 三星电子株式会社 在自刷新模式下进行自动刷新的半导体存储器件
CN101300641A (zh) * 2005-10-31 2008-11-05 莫塞德技术公司 用于自刷新存储器单元的动态随机存取存储器设备及方法
US20110299352A1 (en) * 2010-06-07 2011-12-08 Elpida Memory, Inc. Semiconductor device including memory cells that require refresh operation
CN105304115A (zh) * 2014-06-25 2016-02-03 爱思开海力士有限公司 存储器件

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299159A (en) 1992-06-29 1994-03-29 Texas Instruments Incorporated Serial register stage arranged for connection with a single bitline
US5943283A (en) 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
JP2004199842A (ja) 2002-12-20 2004-07-15 Nec Micro Systems Ltd 半導体記憶装置及びその制御方法
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
US7061225B2 (en) 2004-06-29 2006-06-13 System General Corp. Apparatus and method thereof for measuring output current from primary side of power converter
US6977824B1 (en) 2004-08-09 2005-12-20 System General Corp. Control circuit for controlling output current at the primary side of a power converter
US7116590B2 (en) 2004-08-23 2006-10-03 Micron Technology, Inc. Memory address repair without enable fuses
US7061780B2 (en) 2004-09-09 2006-06-13 System General Corp. Switching control circuit with variable switching frequency for primary-side-controlled power converters
KR100929155B1 (ko) 2007-01-25 2009-12-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
JP5343734B2 (ja) 2009-06-26 2013-11-13 富士通株式会社 半導体記憶装置
JP5731179B2 (ja) 2010-06-21 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5695895B2 (ja) * 2010-12-16 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2013004158A (ja) 2011-06-21 2013-01-07 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法
KR20130001590A (ko) * 2011-06-27 2013-01-04 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 위한 비트라인 이퀄라이징 회로 및 그 제조 방법
JP5742508B2 (ja) * 2011-06-27 2015-07-01 富士通セミコンダクター株式会社 半導体メモリ、システムおよび半導体メモリの動作方法
US9803783B2 (en) 2011-12-26 2017-10-31 Gates Corporation Hand tightened hydraulic fitting
JP5846664B2 (ja) 2011-12-28 2016-01-20 インテル・コーポレーション メモリ回路試験エンジン用の汎用アドレススクランブラ
KR20140002928A (ko) 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US8938573B2 (en) 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
KR20140042546A (ko) 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US20150294711A1 (en) 2012-10-22 2015-10-15 Hewlett-Packard Development Company, L.P. Performing refresh of a memory device in response to access of data
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
KR102133573B1 (ko) 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
US9449671B2 (en) 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
KR20150033950A (ko) 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 어드레스 검출회로, 메모리 및 메모리 시스템
JP2015092423A (ja) 2013-11-08 2015-05-14 マイクロン テクノロジー， インク． 半導体装置
US10534686B2 (en) 2014-01-30 2020-01-14 Micron Technology, Inc. Apparatuses and methods for address detection
KR20150105054A (ko) 2014-03-07 2015-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160035444A (ko) 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
CN107077883B (zh) 2014-11-25 2021-04-27 三星电子株式会社 基于概率信息检测半导体存储器的被最频繁存取的地址的方法
KR102250622B1 (ko) 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
US9842062B2 (en) 2015-05-31 2017-12-12 Apple Inc. Backup accessible by subset of related devices
US9478316B1 (en) * 2016-01-08 2016-10-25 SK Hynix Inc. Memory device
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
CN108885892B (zh) * 2016-04-08 2022-05-10 超极存储器股份有限公司 半导体存储装置
US9911484B2 (en) 2016-06-29 2018-03-06 Micron Technology, Inc. Oscillator controlled random sampling method and circuit
KR102600320B1 (ko) * 2016-09-26 2023-11-10 에스케이하이닉스 주식회사 리프레쉬 제어 장치
KR20180064940A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
KR20180075761A (ko) 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
KR20180102267A (ko) 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10003328B1 (en) 2017-08-17 2018-06-19 Qualcomm Incorporated Hybrid pulse-width control circuit with process and offset calibration
US10672449B2 (en) 2017-10-20 2020-06-02 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10170174B1 (en) 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10388363B1 (en) 2018-01-26 2019-08-20 Micron Technology, Inc. Apparatuses and methods for detecting a row hammer attack with a bandpass filter
WO2020117686A1 (en) * 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US10418978B1 (en) 2019-01-22 2019-09-17 Hong Kong Applied Science and Technology Research Institute Company, Limited Duty cycle controller with calibration circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783338A (zh) * 2004-07-21 2006-06-07 三星电子株式会社 在自刷新模式下进行自动刷新的半导体存储器件
CN101300641A (zh) * 2005-10-31 2008-11-05 莫塞德技术公司 用于自刷新存储器单元的动态随机存取存储器设备及方法
US20110299352A1 (en) * 2010-06-07 2011-12-08 Elpida Memory, Inc. Semiconductor device including memory cells that require refresh operation
CN105304115A (zh) * 2014-06-25 2016-02-03 爱思开海力士有限公司 存储器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023216385A1 (zh) * 2022-05-13 2023-11-16 长鑫存储技术有限公司 命令处理电路及数据处理电路
CN116072177A (zh) * 2023-03-14 2023-05-05 长鑫存储技术有限公司 一种存储器

Also Published As

Publication number Publication date
US10672449B2 (en) 2020-06-02
US20190122723A1 (en) 2019-04-25
WO2019079157A1 (en) 2019-04-25
US20200265888A1 (en) 2020-08-20
US11062754B2 (en) 2021-07-13
CN111247586B (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
CN111247586B (zh) 用于刷新存储器的设备及方法
US10490252B2 (en) Apparatus and methods for refreshing memory
US11626152B2 (en) Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
CN112236822B (zh) 用于多个行锤击刷新地址序列的设备及方法
US11315619B2 (en) Apparatuses and methods for distributing row hammer refresh events across a memory device
US11955158B2 (en) Apparatuses and methods for access based refresh timing
US11081160B2 (en) Apparatus and methods for triggering row hammer address sampling
US10755763B2 (en) Apparatuses and methods for detection refresh starvation of a memory
US10957377B2 (en) Apparatuses and methods for distributed targeted refresh operations
US11200942B2 (en) Apparatuses and methods for lossy row access counting
US11222682B1 (en) Apparatuses and methods for providing refresh addresses
US11309010B2 (en) Apparatuses, systems, and methods for memory directed access pause
US20230010619A1 (en) Apparatuses and methods for dynamically allocated aggressor detection
KR20240032432A (ko) 샘플링 회로를 포함하는 집적 회로 및 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant