CN116153352A - 监测电路、统计方法和存储器 - Google Patents

监测电路、统计方法和存储器 Download PDF

Info

Publication number
CN116153352A
CN116153352A CN202111408533.XA CN202111408533A CN116153352A CN 116153352 A CN116153352 A CN 116153352A CN 202111408533 A CN202111408533 A CN 202111408533A CN 116153352 A CN116153352 A CN 116153352A
Authority
CN
China
Prior art keywords
word line
line address
unit
address
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111408533.XA
Other languages
English (en)
Inventor
曹先雷
范习安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111408533.XA priority Critical patent/CN116153352A/zh
Publication of CN116153352A publication Critical patent/CN116153352A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本公开涉及半导体电路设计领域,特别涉及一种监测电路、统计方法和存储器,包括:存储单元、比较器和计数器,每一存储单元都对应一比较器和一计数器;存储判断模块,接收当前被开启的字线地址,基于存储单元对应的比较器,依次比较存储单元存储的字线地址与被开启的字线地址,若存在与被开启的字线地址相同的存储单元,指示存储单元所对应的计数器的计数值加一,若不存在与被开启的字线地址相同的存储单元,将被开启的字线地址存入存储单元中;处理输出模块,基于预设值与计数器的数值比较,获取数值大于预设值的所有计数器对应的存储单元所存储的字线地址,并基于获取的所有字线地址,输出字线地址,以获取被开启次数大于预设值的字线地址。

Description

监测电路、统计方法和存储器
技术领域
本公开涉及半导体电路设计领域,特别涉及一种监测电路、统计方法和存储器。
背景技术
动态随机存取存储器(Dynamic Random Access Memory,DRAM)通过一个晶体管连接一存储单元的结构(1T1C)存储数据,其中晶体管通过字线(word line,WL)控制,WL导通时,存储单元内的电荷与位线(bit line,BL)的电荷共享,以将目标存储单元中的数据读出,或向目标存储单元中写入数据。
然而,WL频繁开启或长时间开启会导致相邻存储单元内的电荷丢失,可能导致存储单元内存储的数据发生错误。
如何统计WL的开启次数,以保证各存储单元内存储数据的准确性,是当前亟待解决的计数问题。
发明内容
本公开实施例提供一种监测电路,以获取被开启次数大于预设值的字线地址。
本公开实施例提供了一种监测电路,包括:多个存储单元、多个比较器和多个计数器,其中,每一存储单元用于存储一字线地址,且每一存储单元都对应一比较器和一计数器;存储判断模块,用于接收当前被开启的字线地址,被配置为:基于已存储字线地址的存储单元对应的比较器,依次比较存储单元存储的字线地址与被开启的字线地址是否相同,若存在与被开启的字线地址相同的存储单元,则指示存储单元所对应的计数器的计数值加一,若不存在与被开启的字线地址相同的存储单元,则将被开启的字线地址存入未写入字线地址的存储单元中;处理输出模块,被配置为:基于预设值与计数器的数值比较,获取数值大于预设值的所有计数器对应的存储单元所存储的字线地址,并基于获取的所有字线地址,输出字线地址。
存储单元连接有比较器,用于比较当前被开启的字线地址是否存储在存储单元中,并通过存储单元存储未存储的被开启的字线地址,且存储单元连接有计数器,用于对多次开启的字线地址进行计数,即统计被开启的字线地址的次数,通过计数器数值与预设值的比较,以输出被开启次数大于预设值的字线地址,从而实现对字线开启次数的监控,通过获取的字线地址,后续通过优化存储器,避免因字线频繁开启导致相邻存储单元内的电荷丢失。
另外,基于获取的所有字线地址,输出字线地址,包括:基于获取的所有字线地址,随机输出一字线地址。
另外,每一存储单元还具有标志位;标志位包括有效标志位和无效标志位,其中,有效标志位用于表征存储单元已存储字线地址,无效标志位用于表征存储单元未存储字线地址;有效标志位还用于导通存储单元对应的比较器和计数器。通过标志位开启存储单元所连接的比较器,节省未存储字线地址的存储单元通过比较器与当前被开启的字线地址进行比较的流程,优化字线地址开启次数的监测流程。
另外,多个存储单元采用链表的形式设置。
另外,多个存储单元采用队列的形式设置。
另外,存储判断模块,包括:接收单元,用于接收被开启的字线地址;控制单元,连接接收单元、多个存储单元和存储单元对应的比较器;若存在与被开启的字线地址相同的存储单元,则控制单元指示存储单元所对应的计数器计数加一,若不存在与被开启的字线地址相同的存储单元,则控制单元将被开启的字线地址存入未写入字线地址的存储单元中。
另外,若存在与被开启的字线地址相同的存储单元,则控制单元指示存储单元所对应的计数器计数加一,包括:若存在与被开启的字线地址相同的存储单元,控制单元产生第一控制信号和第二控制信号;存储被开启的字线地址的存储单元对应的计数器基于第一控制信号计数加一;第二控制信号用于指示,阻止被开启的字线地址存入存储单元。
另外,处理输出模块,包括:处理单元,连接多个存储单元对应的计数器,用于根据预设值,随机输出一数值大于预设值的计数器数据;输出单元,连接处理单元和多个存储单元,用于根据计数器数据输出对应的存储单元所存储的字线地址。
另外,处理单元,包括:地址计数电路,被配置为,基于时钟信号轮询已存储字线地址的存储单元对应的计数器,并基于轮询次数和轮询的计数器与预设值的比较结果,生成第一指示信号和第二指示信号;阈值单元,用于设定比较阈值i,其中,已存储字线地址的存储单元数量<i≤已存储字线地址的存储单元数量的两倍,i为整数;计数单元,被配置为,基于时钟信号和第一指示信号进行计数;控制单元,被配置为,若计数单元的计数值小于比较阈值,则向计数单元提供的时钟信号;若计数单元的计数值等于比较阈值,则屏蔽向计数单元提供的时钟信号;当计数单元的计数值等于比较阈值,输出地址计数电路当前访问的计数器数据。
另外,地址计数电路,具体被配置为:若计数器被地址计数电路首次访问,输出第一指示信号;若计数器被地址计数电路重复访问,基于轮询的计数器与预设值的比较结果,若轮询的计数器数值大于等于预设值,则生成第一指示信号,若轮询的计数器数值小于预设值,则生成第二指示信号。
另外,控制单元包括与门,与门具有第一输入端、第二输入端和输出端;第一输入端用于接收时钟信号,第二输入端连接阈值单元和计数单元,用于接收计数单元的计数值与比较阈值的比较结果;输出端连接计数单元。
另外,监测电路还包括:统计子电路,用于统计第二指示信号;统计子电路被配置为,若统计的第二指示信号的数量与已存储字线地址的存储单元数量相同,则生成第三指示信号,第三指示信号用于指示所有计数器对应的存储单元所存储的字线地址被开启的次数均小于预设值。通过第三指示信号来提示相关工作人员当前不存在被开启次数超过预设值的字线地址,避免相关工作人员误认为监测流程仍在持续进行。
另外,控制单元包括与门和或非门;与门具有第一输入端、第二输入端和第一输出端;或非门具有第三输入端、第四输入端和第二输出端;第三输入端用于接收第三指示信号,第四输入端连接阈值单元和计数单元,用于接收计数单元的计数值与比较阈值的比较结果;第二输出端连接第二输入端,第一输入端用于接收时钟信号,第一输出端连接计数单元。通过第三指示信号屏蔽时钟信,避免当前不存在被开启次数超过预设值的字线地址时,监测电路继续工作而导致的资源浪费。
另外,阈值单元包括随机数产生器,随机数产生器用于产生比较阈值i。
另外,监测电路还包括:第一开关模块,连接存储判断模块,被配置为,第一开关模块导通,存储判断模块工作。通过第一开关模块控制监测电路的运行,避免无需监测时的资源消耗。
另外,监测电路还包括:第二开关模块,连接处理输出模块,被配置为,第二开关模块导通,处理输出模块工作。通过第二开光模块控制监测电路的输出,避免未完成字线地址的被开启统计计数时,监测电路的错误输出。
本公开实施例还提供一种统计方法,应用于上述监测电路,包括:获取当前被开启的字线地址;判断被开启的字线地址是否已存储在存储单元中,若被开启的字线地址是否已存储在存储单元中,则对应存储单元的计数器计数,若被开启的字线地址是否未存储在存储单元中,则将字线地址存储在存储单元中;获取预设值,并基于预设值逐一比较已存储字线地址的存储单元对应的计数器的数值,获取计数器的数值大于预设值的存储单元所存储的字线地址;基于获取的所有字线地址,输出字线地址。
本公开实施例还提供一种存储器,应用上述监测电路,基于获取的字线地址,对字线地址对应的字线进行保护。
附图说明
图1为本公开一实施例提供的监测电路的大致电路结构示意图;
图2为本公开一实施例提供的监测电路的具体电路结构示意图;
图3为本公开一实施例提供的处理单元的结构示意图;
图4为本公开一实施例提供的第一指示信号和第二指示信号的产生示意图;
图5~图7为本公开一实施例提供的控制单元的结构示意图;
图8为本公开另一实施例提供的统计方法的流程示意图。
具体实施方式
由背景技术可知,WL频繁开启或长时间开启会导致相邻存储单元内的电荷丢失,可能导致存储单元内存储的数据发生错误。
本公开实施例提供了一种监测电路,以获取被开启次数大于预设值的字线地址,通过获取的字线地址,后续通过优化存储器,避免因字线频繁开启导致相邻存储单元内的电荷丢失。
本领域的普通技术人员可以理解,在本公开各实施例中,为了使读者更好地理解本公开而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本公开所要求保护的技术方案。
图1为本实施例提供的监测电路的大致电路结构示意图,图2为实施例提供的监测电路的具体电路结构示意图,图3为本实施例提供的处理单元的结构示意图,图4为本实施例提供的第一指示信号和第二指示信号的产生示意图,图5~图7为本实施例提供的控制单元的结构示意图,以下结合附图对本实施例提供的监测电路作进一步详细说明,具体如下:
参考图1,监测电路,包括:
多个存储单元101、多个比较器102和多个计数器103,其中,每一存储单元101用于存储一字线地址,且每一存储单元101都对应一比较器102和一计数器103。
图1中以8个存储单元101、8个比较器102、8个计数器103为例进行具体说明,并不构成对本实施例的限定,在其他实施例中,存储单元、比较器和计数器的个数可以根据应用的具体场景进行设定。
其中,存储单元n与比较器n和计数器n对应连接,n为大于等于1小于等于8的自然数;存储单元1中存储有字线地址1,存储单元2中存储有字线地址2,存储单元3中存储有字线地址3,存储单元4中存储有字线地址4,存储单元5以后的存储单元未存储字线地址,即空存储单元。
存储判断模块104,用于接收当前被开启的字线地址,被配置为:基于已存储字线地址的存储单元101对应的比较器102,依次比较存储单元存储的字线地址与被开启的字线地址是否相同,若存在与被开启的字线地址相同的存储单元101,则指示存储相同字线地址的存储单元101所对应的计数器103的计数值加一,若不存在与被开启的字线地址相同的存储单元101,则将被开启的字线地址存入未写入字线地址的存储单元101中。
对应于图1,假设存储判断模块104接收到被开启的字线地址,存储有字线地址的存储单元101即存储单元1~存储单元4,存储单元1~存储单元4对应的比较器1~比较器4分别与存储判断模块104进行比较,若比较值相同,则证明被开启的字线地址已被存储到存储单元101中,则比较器102对应连接的计数器103计数加一;若比较值都不相同,则证明被开启的字线地址未被存储到存储单元101中,则将被开启的字线地址存储到新的存储单元中。
存储单元101连接有比较器102,用于比较当前被开启的字线地址是否存储在存储单元101中,并通过存储单元101存储未存储的被开启的字线地址,且存储单元101连接有计数器103,用于对多次开启的字线地址进行计数,即统计被开启的字线地址的次数。
需要说明的是,在一个例子中,计数器103的初始值均为1,即当存储单元101存储数据后,计数器103表征存储单元101中存储的字线地址被开启1次;在其他实施例中,仅需满足计数器的初始值都相同,具体初始值可以为任意值。
处理输出模块105,被配置为:基于预设值与计数器103的数值比较,获取数值大于预设值的所有计数器103对应的存储单元101所存储的字线地址,并基于获取的所有字线地址,输出字线地址。
通过计数器数值与预设值的比较,以输出被开启次数最多的字线地址,从而实现对字线开启次数的监控,通过获取的字线地址,后续通过优化存储器,避免因字线频繁开启导致相邻存储单元内的电荷丢失。
需要说明的是,本实施例中,计数器103采用递增的方式计数,后续通过比较输出大于预设值的计数器103对应的存储单元101所存储的字线地址,即被开启次数大于预设值的字线地址。在其他实施例中,计数器也可以采用递减的方式计数,后续通过比较输出小于预设值的计数器对应的存储单元所存储的字线地址,即被开启次数大于预设值的字线地址。
在一些实施例中,参考图2,存储判断模块104,包括:接收单元114和控制单元124;接收单元114,用于接收被开启的字线地址;控制单元124,连接接收单元114、多个存储单元101和与存储单元101对应的比较器102;若存在与被开启的字线地址相同的存储单元101,则控制单元124指示存储单元101所对应的计数器103计数加一,若不存在与被开启的字线地址相同的存储单元101,则控制单元124将被开启的字线地址存入未写入字线地址的存储单元101中。
具体地,在一个例子中,若存在与被开启的字线地址相同的存储单元101,则控制单元124指示存储单元101所对应的计数器103计数加一,若不存在与被开启的字线地址相同的存储单元101,则控制单元124将被开启的字线地址存入未写入字线地址的存储单元101中,包括:
若存在与被开启的字线地址相同的存储单元101,控制单元124产生第一控制信号和第二控制信号,存储被开启的字线地址的存储单元101对应的计数器103基于第一控制信号计数加一,第二控制信号用于指示,阻止被开启的字线地址存入存储单元101。
若存储被开启的字线地址的存储单元101对应的比较器102均未产生第一控制信号和第二控制信号,则表明当前被开启的字线地址未被存入存储单元101中,则将当前被开启的字线地址存入存储单元101中。
在一些实施例中,多个存储单元101采用链表的形式设置,对于图1和图2,若采用链表的形成设置,此时若需要存储新的字线地址,则直接将字线地址存储在存储单元5中。
在一些实施例中,多个存储单元101采用队列的形成设置,对于图1和图2,若采用队列的形成设置,此时若需要存储新的字线地址,则存储单元4将数据下移至存储单元5中、存储单元3将数据下移至存储单元4中、存储单元2将数据下移至存储单元3中、存储单元1将数据下移至存储单元2中、新的字线地址存储在存储单元1中;需要说明的是,在存储单元101的数据下移过程中,存储单元101对应的比较器102和计数器103会随着存储单元101一并移动。
在一些实施例中,每一存储单元还具有标志位;其中,标志位包括有效标志位和无效标志位,有效标志位用于表征存储单元101已存储字线地址,无效标志位用于表征存储单元101为存储字线地址,有效标志位还用于导通存储单元101对应的比较器102和计数器103。通过标志位开启存储单元101所连接的比较器102,节省未存储字线地址的存储单元101通过比较器102与当前被开启的字线地址进行比较的流程,优化字线地址开启次数的监测流程。
需要说明的是,在具体的应用中,标志位可以是一位,也可以采用多位的标志位,本实施例并不构成对标志位的位数限制,符合本公开提到的标志位的设置方式的方案,皆应属于本公开的保护范围内。
在一些实施例中,基于获取的所有字线地址,输出字线地址,包括:基于获取的所有字线地址,随机输出一字线地址,具体地,参考图2,处理输出模块105(参考图1),包括:处理单元115和输出单元125;处理单元115,连接多个存储单元101对应的计数器103,用于根据预设值,随机输出一数值大于预设值的计数器数据;输出单元125,连接处理单元115和多个存储单元101,用于根据计数器数据输出对应的存储单元101所存储的字线地址。
具体地,参考图3,处理单元115(参考图2),包括:地址计数电路201、阈值单元202、计数单元203和控制单元204。
其中,地址计数电路201,被配置为,基于时钟信号clk轮询已存储字线地址的存储单元101对应的计数器103,并基于轮询次数和轮粗的计数器103与预设值的比较结构,生成第一指示信号和第二指示信号;阈值单元202,用于设定比较阈值i,其中,已存储字线地址的存储单元数量<i≤已存储字线地址的存储单元数量的两倍,且i为整数;计数单元203,被配置为,基于时钟信号clk和第一指示信号进行计数;控制单元204,被配置为,若计数单元203的计数值小于比较阈值i,则向计数单元203提供时钟信号clk,若计数单元203的计数值等于比较阈值i,屏蔽想计数单元203提供的时钟信号;当计数单元203的计数值等于比较阈值,输出地址计数电路201当前访问的计数器数据。
具体地,计数单元203被配置,当接收到时钟信号clk时,计数单元203下一计数值=计数单元203当前计数值+flag。
具体地,地址计数电路201,具体被配置为,若计数器103被地址计数电路首次访问,输出第一指示信号,若计数器103被地址计数电路重复访问,基于轮询的计数器103与预设值的比较结构,若轮询的计数器数值大于等于预设值,则生成第一指示信号,若轮询的计数器103数值小于预设值,则生成第二指示信号。
参考图4,本实施例以预设值=2为例进行举例说明,其中第一指示信号即flag=1,第二指示信号即flag=0。对于地址“000”~“111”这8个地址,其被开启的次数分别是1、3、2、1、1、5、6和3,在对地址“000”~“111”第一次访问时,都生成第一指示信号,在对地址“000”~“111”第二次访问时,地址“000”、“011”和“100”被开启的次数小于2,生成第二指示信号,地址“001”、“010”、“101”、“110”和“111”被开启的次数大于等于2,生成第一指示信号。
继续参考图4,由于已存储字线地址的存储单元数量<i≤已存储字线地址的存储单元数量的两倍,图4中已经存储字线地址的存储单元的数量为8,此时8<i≤16;
假设i=9,当计数单元203计数值为9时,输出计数器数据,当计数单元203计数值为9时,对地址“000”~“111”对应的flag依次相加可得,当计数单元203计数值为9时,地址计数电路201当前轮询的地址为“001”;假设i=10,当计数单元203计数值为10时,输出计数器数据,当计数单元203计数值为10时,对地址“000”~“111”对应的flag依次相加可得,地址计数电路201当前轮询的地址为“010”;假设i=11,当计数单元203计数值为11时,输出计数器数据,当计数单元203计数值为11时,对地址“000”~“111”对应的flag依次相加可得,地址计数电路201当前轮询的地址为“101”;假设i=12,当计数单元203计数值为12时,输出计数器数据,当计数单元203计数值为12时,对地址“000”~“111”对应的flag依次相加可得,地址计数电路201当前轮询的地址为“110”;假设i=13,当计数单元203计数值为13时,输出计数器数据,当计数单元203计数值为13时,对地址“000”~“111”对应的flag依次相加可得,地址计数电路201当前轮询的地址为“111”;假设i=14,当计数单元203计数值为14时,输出计数器数据,当计数单元203计数值为14时,对地址“000”~“111”对应的flag依次相加可得,地址计数电路201当前轮询的地址为“001”;假设i=15,当计数单元203计数值为15时,输出计数器数据,当计数单元203计数值为15时,对地址“000”~“111”对应的flag依次相加可得,地址计数电路201当前轮询的地址为“010”;假设i=16,当计数单元203计数值为16时,输出计数器数据,当计数单元203计数值为16时,对地址“000”~“111”对应的flag依次相加可得,地址计数电路201当前轮询的地址为“101”。
在一些实施例中,阈值单元包括随机数产生器,随机数产生器用于产生比较阈值i。
在一个例子中,控制单元204包括与门,与门具有第一输入端、第二输入端和输出端。
其中,第一输出端用于接收时钟信号clk,第二输入端连接阈值单元202和计数单元203,用于接收计数单元203的计数值与比较阈值的比较结果,输出端连接计数单元203。
此时,当计数单元203的计数值小于比较阈值,产生的比较结果为1,用于指示与门将时钟信号clk传递至计数单元203,计数单元203继续计数;当计数单元203的计数值等于比较阈值,生成的比较结果为0,与门无法将时钟信号clk传递至计数单元203,计数单元203停止计数。
在一个例子中,参考图5,控制单元204包括与门和或非门,与门具有第一输入端、第二输入端和输出端、或非门具有第一输入端、第二输入端和输出端。
其中,与门的第一输入端用于接收时钟信号clk,输出端连接计数单元203(参考图3),或非门的第一输入端连接阈值单元202(参考图3)和计数单元203,用于接收计数单元203的计数值与比较阈值的比较结果,第二输入端用于接收flag states,输出端连接与门的第二输入端。
由于或非门的电路逻辑,即输入存在高电平,输出为低电平,即与门无法将时钟信号clk传递至计数单元203,计数单元203停止计数;输入为全低电平时,输出为高电平,与门将时钟信号clk传递至计数单元203,计数单元203继续计数。此时,当flag为1时,不产生flag states,即或非门的第二输入端输入为低电平,当flag为0时,产生flag states,即或非门的第二输入端输入为高电平;当计数单元203的计数值小于比较阈值,产生的比较结果为0,当计数单元203的计数值等于比较阈值,生成的比较结果为1,即在这种控制逻辑下,当flag为0时或当计数单元203的计数值等于比较阈值,计数单元203停止计数。
在一个例子中,监测电路还包括:统计子电路,用于统计第二指示信号,统计子电路被配置为,若统计的第二指示信号的数量与已存储的字线地址的存储单元数量相同,则生成第三指示信号,第三只是信号用于指示所有计数器对应的存储单元存储的字线地址被开启的次数均小于预设值。通过第三指示信号来提示相关工作人员当前不存在被开启次数超过预设值的字线地址,避免相关工作人员误认为监测流程仍在持续进行。
进一步地,参考图6,控制单元204包括与门和或非门;与门具有第一输入端、第二输入端和第一输出端;或非门具有第三输入端、第四输入端和第二输出端;第三输入端用于接收第三指示信号,第四输入端连接阈值单元和计数单元,用于接收计数单元的计数值与比较阈值的比较结果;第二输出端连接第二输入端,第一输入端用于接收时钟信号,第一输出端连接计数单元。
此时,当第三指示信号为1时,即或非门的第二输入端输入为高电平,当第三指示信号为0时,即或非门的第二输入端输入为低电平,当计数单元203的计数值小于比较阈值,产生的比较结果为0,当计数单元203的计数值等于比较阈值,生成的比较结果为1,即在这种控制逻辑下,当存在第三指示信号或当计数单元203的计数值等于比较阈值,计数单元203停止计数。
通过第三指示信号屏蔽时钟信,避免当前不存在被开启次数超过预设值的字线地址时,监测电路继续工作而导致的资源浪费。
在一些实施例中,可以结合图5所示电路和图6所示电路得到图7所示电路,此时,当当存在第三指示信号、当flag为0时或当计数单元203的计数值等于比较阈值,计数单元203停止计数。
在一些实施例中,监测电路,还包括:第一开关模块(未图示),连接存储判断模块104(参考图1),被配置为,第一开关模块(未图示)导通,存储判断模块104工作。通过第一开关模块控制监测电路的运行,避免无需监测时的资源消耗。
在一些实施例中,监测电路,还包括:第二开关模块(未图示),连接处理输出模块105(参考图2),被配置为,第二开关模块(未图示)导通,处理输出模块105工作。通过第二开光模块控制监测电路的输出,避免未完成字线地址的被开启统计计数时,监测电路的错误输出。
存储单元101连接有比较器102,用于比较当前被开启的字线地址是否存储在存储单元101中,并通过存储单元101存储未存储的被开启的字线地址,且存储单元101连接有计数器103,用于对多次开启的字线地址进行计数,即统计被开启的字线地址的次数;通过计数器数值与预设值的比较,以输出被开启次数大于预设值的字线地址,从而实现对字线开启次数的监控,通过获取的字线地址,后续通过优化存储器,避免因字线频繁开启导致相邻存储单元内的电荷丢失。
本实施例中所涉及到的各单元均为逻辑单元,在实际应用中,一个逻辑单元可以是一个物理单元,也可以是一个物理单元的一部分,还可以以多个物理单元的组合实现。此外,为了突出本公开的创新部分,本实施例中并没有将与解决本公开所提出的技术问题关系不太密切的单元引入,但这并不表明本实施例中不存在其它的单元。
需要说明的是,上述实施例所提供的监测电路中所揭露的特征,在不冲突的情况下可以任意组合,可以得到新的电路实施例。
本公开另一实施例提供一种统计方法,应用于上述实施例提供的监测电路,以实现对字线开启次数的监控,并输出被开启次数大于预设值的字线地址。
图8为本实施例提供的统计方法的流程示意图,以下结合附图对本实施例提供的统计方法作进一步详细说明,具体如下:
参考图6,统计方法,包括:
步骤401,获取当前被开启的字线地址。
步骤402,处理获取的字线地址。
具体地,判断被开启的字线地址是否已存储在存储单元中,若被开启的字线地址已存储在存储单元中,则对应存储单元的计数器计数,若被开启的字线地址未存储在存储单元中,则将字线地主存储在存储单元中。
对应于图1,假设存储判断模块104接收到被开启的字线地址,存储有字线地址的存储单元101即存储单元1~存储单元4,存储单元1~存储单元4对应的比较器1~比较器4分别与存储判断模块104进行比较,若比较值相同,则证明被开启的字线地址已被存储到存储单元101中,则比较器102对应连接的计数器103计数加一;若比较值都不相同,则证明被开启的字线地址未被存储到存储单元101中,则将被开启的字线地址存储到新的存储单元中。
存储单元101连接有比较器102,用于比较当前被开启的字线地址是否存储在存储单元101中,并通过存储单元101存储未存储的被开启的字线地址,且存储单元101连接有计数器103,用于对多次开启的字线地址进行计数,即统计被开启的字线地址的次数。
步骤403,比较并获取被开启次数大于预设值的字线地址。
具体地,获取预设值,并基于预设值逐一比较已存储字线地址的存储单元对应的计数器的数值,获取计数器的数值大于预设值的存储单元所存储的字线地址,基于获取的所有字线地址,输出字线地址。
需要说明的是,在一些实施例中,基于获取的所有字线地址,输出字线地址,包括:基于获取的所有字线地址,随机输出一字线地址。
通过计数器数值与预设值的比较,以输出被开启次数大于预设值的字线地址,从而实现对字线开启次数的监控,通过获取的字线地址,后续通过优化存储器,避免因字线频繁开启导致相邻存储单元内的电荷丢失。
需要说明的是,以上统计方法的描述,与上述监测电路实施例的描述是类似的,具有同监测电路实施例相似的有益效果,因此不做赘述。对于本公开实施例统计方法中未披露的技术细节,请参照本公开实施例中监测电路的描述而理解。
上述各统计方法的阶段划分,只是为了描述清楚,实现时可以合并为一个统计阶段或者对某些统计阶段进行拆分,分解为多个统计阶段,只要统计方法的逻辑相同,都在本专利的保护范围内;另外,对上述统计方法中添加无关紧要的修改或者引入无关紧要的设计,但不改变上述统计方法的核心设计都在该专利的保护范围内。
本公开又一实施例提供一种存储器,应用于上述实施例提供的监测电路,基于获取的字线地址,对字线地址对应的字线进行保护。通过获取的字线地址,通过优化存储器,避免因字线频繁开启导致相邻存储单元内的电荷丢失。
在一些实施例中,存储器为动态随机存取存储器DRAM芯片,其中,动态随机存取存储器DRAM芯片的内存符合DDR2内存规格。
在一些实施例中,存储器为动态随机存取存储器DRAM芯片,其中,动态随机存取存储器DRAM芯片的内存符合DDR3内存规格。
在一些实施例中,存储器为动态随机存取存储器DRAM芯片,其中,动态随机存取存储器DRAM芯片的内存符合DDR4内存规格。
在一些实施例中,存储器为动态随机存取存储器DRAM芯片,其中,动态随机存取存储器DRAM芯片的内存符合DDR5内存规格。
本领域的普通技术人员可以理解,上述各实施例是实现本公开的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本公开的精神和范围。

Claims (18)

1.一种监测电路,其特征在于,包括:
多个存储单元、多个比较器和多个计数器,其中,每一所述存储单元用于存储一字线地址,且每一所述存储单元都对应一所述比较器和一所述计数器;
存储判断模块,用于接收当前被开启的字线地址,被配置为:基于已存储字线地址的存储单元对应的所述比较器,依次比较所述存储单元存储的字线地址与所述被开启的字线地址是否相同,若存在与所述被开启的字线地址相同的存储单元,则指示所述存储单元所对应的所述计数器的计数值加一,若不存在与所述被开启的字线地址相同的存储单元,则将所述被开启的字线地址存入未写入字线地址的存储单元中;
处理输出模块,被配置为:基于预设值与所述计数器的数值比较,获取数值大于所述预设值的所有所述计数器对应的所述存储单元所存储的字线地址,并基于获取的所有所述字线地址,输出所述字线地址。
2.根据权利要求1所述的监测电路,其特征在于,所述基于获取的所有所述字线地址,输出所述字线地址,包括:基于获取的所有字线地址,随机输出一字线地址。
3.根据权利要求1所述的监测电路,其特征在于,每一所述存储单元还具有标志位;
所述标志位包括有效标志位和无效标志位,其中,所述有效标志位用于表征所述存储单元已存储字线地址,所述无效标志位用于表征所述存储单元未存储字线地址;
所述有效标志位还用于导通所述存储单元对应的所述比较器和所述计数器。
4.根据权利要求1所述的监测电路,其特征在于,多个所述存储单元采用链表的形式设置。
5.根据权利要求1所述的监测电路,其特征在于,多个所述存储单元采用队列的形式设置。
6.根据权利要求1所述的监测电路,其特征在于,所述存储判断模块,包括:
接收单元,用于接收所述被开启的字线地址;
控制单元,连接所述接收单元、多个所述存储单元和所述存储单元对应的所述比较器;
若存在与所述被开启的字线地址相同的存储单元,则所述控制单元指示所述存储单元所对应的所述计数器计数加一,若不存在与所述被开启的字线地址相同的存储单元,则所述控制单元将所述被开启的字线地址存入未写入字线地址的存储单元中。
7.根据权利要求6所述的监测电路,其特征在于,所述若存在与所述被开启的字线地址相同的存储单元,则所述控制单元指示所述存储单元所对应的所述计数器计数加一,包括:
若存在与所述被开启的字线地址相同的存储单元,所述控制单元产生第一控制信号和第二控制信号;
存储所述被开启的字线地址的存储单元对应的计数器基于所述第一控制信号计数加一;
所述第二控制信号用于指示,阻止所述被开启的字线地址存入存储单元。
8.根据权利要求2所述的监测电路,其特征在于,所述处理输出模块,包括:
处理单元,连接多个所述存储单元对应的计数器,用于根据所述预设值,随机输出一数值大于所述预设值的计数器数据;
输出单元,连接所述处理单元和多个所述存储单元,用于根据所述计数器数据输出对应的所述存储单元所存储的字线地址。
9.根据权利要求8所述的监测电路,其特征在于,所述处理单元,包括:
地址计数电路,被配置为,基于时钟信号轮询已存储字线地址的存储单元对应的计数器,并基于轮询次数和轮询的所述计数器与所述预设值的比较结果,生成第一指示信号和第二指示信号;
阈值单元,用于设定比较阈值i,其中,已存储字线地址的所述存储单元数量<i≤已存储字线地址的所述存储单元数量的两倍,i为整数;
计数单元,被配置为,基于时钟信号和所述第一指示信号进行计数;
控制单元,被配置为,若所述计数单元的计数值小于所述比较阈值,则向所述计数单元提供的所述时钟信号;若所述计数单元的计数值等于所述比较阈值,则屏蔽向所述计数单元提供的所述时钟信号;
当所述计数单元的计数值等于所述比较阈值,输出所述地址计数电路当前访问的所述计数器数据。
10.根据权利要求9所述的监测电路,其特征在于,所述地址计数电路,具体被配置为:
若计数器被所述地址计数电路首次访问,输出第一指示信号;
若计数器被所述地址计数电路重复访问,基于轮询的所述计数器与所述预设值的比较结果,若轮询的计数器数值大于等于所述预设值,则生成第一指示信号,若轮询的计数器数值小于所述预设值,则生成第二指示信号。
11.根据权利要求9所述的监测电路,其特征在于,所述控制单元包括与门,所述与门具有第一输入端、第二输入端和输出端;
所述第一输入端用于接收所述时钟信号,所述第二输入端连接所述阈值单元和所述计数单元,用于接收所述计数单元的计数值与所述比较阈值的比较结果;
所述输出端连接所述计数单元。
12.根据权利要求9所述的监测电路,其特征在于,还包括:
统计子电路,用于统计所述第二指示信号;
所述统计子电路被配置为,若统计的所述第二指示信号的数量与已存储字线地址的所述存储单元数量相同,则生成第三指示信号,所述第三指示信号用于指示所有所述计数器对应的所述存储单元所存储的字线地址被开启的次数均小于所述预设值。
13.根据权利要求12所述的监测电路,其特征在于,所述控制单元包括与门和或非门;
所述与门具有第一输入端、第二输入端和第一输出端;
所述或非门具有第三输入端、第四输入端和第二输出端;
所述第三输入端用于接收所述第三指示信号,所述第四输入端连接所述阈值单元和所述计数单元,用于接收所述计数单元的计数值与所述比较阈值的比较结果;
所述第二输出端连接所述第二输入端,所述第一输入端用于接收所述时钟信号,所述第一输出端连接所述计数单元。
14.根据权利要求9所述的监测电路,其特征在于,所述阈值单元包括随机数产生器,所述随机数产生器用于产生所述比较阈值i。
15.根据权利要求1所述的监测电路,其特征在于,还包括:第一开关模块,连接所述存储判断模块,被配置为,所述第一开关模块导通,所述存储判断模块工作。
16.根据权利要求1或15所述的监测电路,其特征在于,还包括:第二开关模块,连接所述处理输出模块,被配置为,所述第二开关模块导通,所述处理输出模块工作。
17.一种统计方法,应用于权利要求1~16任一项所述的监测电路,其特征在于,包括:
获取当前被开启的字线地址;
判断所述被开启的字线地址是否已存储在存储单元中,若被开启的字线地址是否已存储在存储单元中,则对应所述存储单元的计数器计数,若被开启的字线地址是否未存储在存储单元中,则将所述字线地址存储在所述存储单元中;
获取预设值,并基于所述预设值逐一比较已存储字线地址的所述存储单元对应的计数器的数值,获取计数器的数值大于所述预设值的所述存储单元所存储的字线地址;
基于获取的所有所述字线地址,输出所述字线地址。
18.一种存储器,应用于权利要求1~16任一项所述的监测电路,其特征在于,基于获取的字线地址,对所述字线地址对应的字线进行保护。
CN202111408533.XA 2021-11-19 2021-11-19 监测电路、统计方法和存储器 Pending CN116153352A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111408533.XA CN116153352A (zh) 2021-11-19 2021-11-19 监测电路、统计方法和存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111408533.XA CN116153352A (zh) 2021-11-19 2021-11-19 监测电路、统计方法和存储器

Publications (1)

Publication Number Publication Date
CN116153352A true CN116153352A (zh) 2023-05-23

Family

ID=86358810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111408533.XA Pending CN116153352A (zh) 2021-11-19 2021-11-19 监测电路、统计方法和存储器

Country Status (1)

Country Link
CN (1) CN116153352A (zh)

Similar Documents

Publication Publication Date Title
CN114420181B (zh) 刷新电路和存储器
US20140337688A1 (en) Switchable on-die memory error correcting engine
US10157658B2 (en) Refresh control device
CN112786087B (zh) 刷新电路及存储器
US7911867B2 (en) Semiconductor memory device capable of performing per-bank refresh
US20220270669A1 (en) Refresh circuit and memory
WO2024060323A1 (zh) 一种计数电路、半导体存储器以及计数方法
US11960755B2 (en) Apparatus and method for performing target refresh operation
US20220293160A1 (en) Refresh circuit and memory
US6930943B2 (en) Methods, circuits, and systems for refreshing memory cells in a memory device that have different refresh periods
CN116153352A (zh) 监测电路、统计方法和存储器
US10733049B2 (en) Semiconductor device and error management method
US6958944B1 (en) Enhanced refresh circuit and method for reduction of DRAM refresh cycles
US11721383B2 (en) Refresh circuit and refresh method of a semiconductor memory having a signal generation module configured to generate an inversion signal and carry signals based on a refresh command; an adjustment unit to generate an inversion adjustment signal according to the inversion
CN116153353A (zh) 监测电路、统计方法和存储器
US10109338B2 (en) Semiconductor devices and semiconductor systems generating internal address
US11972789B2 (en) Memory device with error per row counter (EpRC) performing error check and scrub (ECS)
CN116112002B (zh) 一种比较电路
US12080333B2 (en) Semiconductor system for performing an active operation using an active period control method
WO2024148755A1 (zh) 一种刷新电路、方法及存储器
US11715548B2 (en) Repair circuit and memory
WO2024036723A1 (zh) 计数电路及存储器
US20240257857A1 (en) Apparatus and method for performing target refresh operation
CN118471290A (zh) 地址选择电路、地址选择方法、刷新控制电路和存储系统
CN115691603A (zh) 锤击地址确定方法及电路、及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination