CN115691603A - 锤击地址确定方法及电路、及电子设备 - Google Patents
锤击地址确定方法及电路、及电子设备 Download PDFInfo
- Publication number
- CN115691603A CN115691603A CN202110832218.3A CN202110832218A CN115691603A CN 115691603 A CN115691603 A CN 115691603A CN 202110832218 A CN202110832218 A CN 202110832218A CN 115691603 A CN115691603 A CN 115691603A
- Authority
- CN
- China
- Prior art keywords
- bit
- value
- address
- result
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 230000004913 activation Effects 0.000 claims abstract description 7
- 230000003213 activating effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000001994 activation Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004590 computer program Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 1
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本公开是关于一种锤击地址确定方法、锤击地址确定电路及电子设备,涉及集成电路技术领域。该锤击地址确定方法,其特征在于,包括:在相邻的两次刷新间隔内,获取阵列接收到激活指令的第一次数;当前位确定步骤:统计在两次刷新间隔内,阵列中行地址的当前位出现第一预设值的第二次数;若第二次数大于第一次数的一半,则将第一预设值确定为当前位的值;若第二次数小于或等于第一次数的一半,则将第二预设值确定为当前位的值;将锤击地址中下一位作为当前位转入当前位确定步骤,以确定出下一位的值,直到确定出锤击地址中所有位的值。本公开提供一种获取行攻击地址的方法。
Description
技术领域
本公开涉及集成电路技术领域,具体而言,涉及一种锤击地址确定方法、锤击地址确定电路及电子设备。
背景技术
随着DRAM(Dynamic Random Access Memory,动态随机存取存储器)制造精度的不断提高,DRAM中各部件的集成度也在不断增大。导致对DRAM中某一个内存单元的读写可能干扰到邻近的内存单元,电流会流入或流出邻近的内存单元。
如果反复执行上述的读写过程,相当于对内存单元进行行攻击(Row Hammer),可能会改变邻近内存单元的内容,使得0变成1,或者1变成0。这种现象被称为比特翻转。
为了对邻近内存单元实行相应的行攻击保护,避免比特翻转的情况发生,获取行攻击地址是必不可少的一步。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种锤击地址确定方法、锤击地址确定电路及电子设备,以提供一种获取行攻击地址的方法。
本公开的其他特性和优点将通过下面的详细描述变得显然,或部分地通过本发明的实践而习得。
根据本公开的第一方面,提供一种锤击地址确定方法,包括:
在相邻的两次刷新间隔内,获取阵列接收到激活指令的第一次数;
当前位确定步骤:统计在所述两次刷新间隔内,所述阵列中行地址的当前位出现第一预设值的第二次数;若所述第二次数大于所述第一次数的一半,则将所述第一预设值确定为所述当前位的值;若所述第二次数小于或等于所述第一次数的一半,则将所述第二预设值确定为所述当前位的值;
将锤击地址中下一位作为当前位转入所述当前位确定步骤,以确定出所述下一位的值,直到确定出所述锤击地址中所有位的值。
本公开的一种示例性实施例中,在所述第一次数和所述第二次数的计数位数相同的情况下,所述当前位确定步骤包括:
去掉所述第一次数中的最低位和所述第二次数中的最高位,将剩余的所述第一次数和剩余的所述第二次数中对应的位进行比较,并确定出每一对应位的比较结果;
根据所述第二次数的最高位或所述每一对应位的比较结果,确定所述当前位的值。
本公开的一种示例性实施例中,根据所述第二次数的最高位和所述每一对应位的比较结果,确定所述当前位的值包括:
在所述第二次数的最高位和所述每一对应位的比较结果中,至少有一个为1时,将所述当前位的值确定为1。
根据本公开的第二方面,提供一种锤击地址确定电路,包括:
第一次数确定模块,用于在相邻的两次刷新指令间隔内,获取行激活指令的第一次数;
地址确定模块,用于确定锤击地址中所有位的值,所述地址确定模块包括至少一个位确定子模块;
其中,所述位确定子模块,用于统计在所述两次刷新间隔内,所述阵列中行地址的当前位出现预设值的第二次数;若所述第二次数大于所述第一次数的一半,则将所述预设值确定为所述当前位的值;若所述第二次数小于或等于所述第一次数的一半,则将所述预设值之外的值确定为所述当前位的值。
本公开的一种示例性实施例中,所述位确定子模块包括:比较电路、多路选择器、或门;其中,
所述比较电路,用于在去掉所述第一次数中的最低位和所述第二次数中的最高位后,将剩余的所述第一次数和剩余的所述第二次数中的对应位进行比较,并确定出每一对应位的比较结果;
所述或门,用于接入所述对应位的比较结果和所述第二次数中最高位的值,并控制所述多路选择器输出所述当前位的值。
本公开的一种示例性实施例中,所述比较电路包括第一比较器和第二比较器;其中,
所述第一比较器,用于比较所述第二次数的次高位的值与所述第一次数的最高位的值,并输出比较结果;
所述第二比较器,用于将剩余的所述第一次数和所述第二次数中下一对应位进行比较,并确定出所述对应位的比较结果。
本公开的一种示例性实施例中,所述第一比较器包括第一预设比较电路,所述第一预设比较电路的输入端接入所述第二次数的次高位的值与所述第一次数的最高位的值,所述第一预设比较电路输出的第一结果为所述第一比较器的比较结果,所述第一预设比较电路输出的第二结果为中间结果。
本公开的一种示例性实施例中,所述第一预设比较电路包括一个与非门、一个或非门和两个第二与门;其中,
所述与非门用于接入所述第二次数的次高位的值与所述第一次数的最高位的值;
其中一个所述第二与门用于接入所述与非门的输出信号以及所述第二次数的次高位的值,并输出第一结果;
另一个所述第二与门用于接入所述与非门的输出信号以及所述第一次数的最高位的值;
所述或非门用于接入两个所述第二与门的输出信号,所述或非门的输出端输出第二结果。
本公开的一种示例性实施例中,所述第一结果用于标记所述第二次数的次高位的值是否大于所述第一次数的最高位的值;
所述第二结果用于标记所述第二次数的次高位的值是否与所述第一次数的最高位的值相等。
本公开的一种示例性实施例中,所述第二比较器包括第二预设比较电路和两个第一与门;其中,
所述第二预设比较电路用于接入剩余的所述第一次数和所述第二次数中下一对应位的值;
其中一个所述第一与门接入所述第二预设比较电路输出的第三结果和上一对应位比较后的中间结果,并输出所述第二比较器的比较结果;
另一个所述第一与门接入所述第二预设比较电路输出的第四结果和上一对应位比较后的中间结果,并输出所述第二比较器的中间结果。
本公开的一种示例性实施例中,所述第二预设比较电路包括一个与非门、一个或非门和两个第二与门;其中,
所述与非门用于接入所述下一对应位的值;
其中一个所述第二与门用于接入所述与非门的输出信号以及所述下一对应位中的其中一值,并输出第三结果;
另一个所述第二与门用于接入所述与非门的输出信号以及所述下一对应位中的另一值;
所述或非门用于接入两个所述第二与门的输出信号,所述或非门的输出端输出第四结果。
本公开的一种示例性实施例中,所述第三结果用于标记所述下一对应位中,所述第二次数对应的位的值是否大于所述第一次数对应的位的值;
所述第四结果用于标记所述下一对应位中,所述第二次数对应的位的值是否等于所述第一次数对应的位的值。
根据本公开的第三方面,提供一种电子设备,其特征在于,包括:
命令解码器,用于解码阵列接收到的命令;
地址锁存器,用于锁存所述阵列中的行地址;
上述的锤击地址确定电路;
所述命令解码器和所述地址锁存器的输出端与所述锤击地址确定电路的输入端相连。
本公开的一种示例性实施例中,还包括与门;其中,
所述与门的输入端与所述命令解码器和所述地址锁存器的输出端相连;
所述与门的输出端与所述锤击地址确定电路中的地址确定模块相连。
本公开的一种示例性实施例中,还包括非门;其中,
在所述锤击地址确定电路中的第一预设值为0的情况下,所述非门设置在所述地址锁存器和所述与门之间,用于在统计所述第二次数之前,对所述行地址取反。
本公开提供的技术方案可以包括以下有益效果:
本公开示例性实施方式提供的锤击地址确定方法,通过获取在相邻的两次刷新间隔内的激活指令的第一次数,可以对锤击地址在两次刷新间隔内的被激活次数,即被访问次数进行统计;同时,在两次刷新间隔内,对行地址各位出现第一预设值的第二次数进行统计,将第二次数与第一次数的一半进行比较,从而可以确定出各位的值,进而可以达到确定锤击地址的目的。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1示意性示出了根据本公开的示例性实施方式的一种锤击地址确定方法的流程图;
图2示意性示出了根据本公开的示例性实施方式的锤击地址确定方法所使用的计数器的结构示意图;
图3示意性示出了根据本公开的示例性实施方式的一种锤击地址确定电路的方框图;
图4示意性示出了根据本公开的示例性实施方式的锤击地址确定电路中位确定子模块的电路图;
图5示意性示出了根据本公开的示例性实施方式的比较电路的结构示意图;
图6示意性示出了根据本公开的示例性实施方式的比较电路中第一预设比较电路的结构示意图;
图7示意性示出了根据本公开的示例性实施例的一种电子设备的结构示意图;
图8示意性示出了根据本公开的示例性实施例的另一种电子设备的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而,示例实施例能够以多种形式实施,且不应被理解为限于在此阐述的实施例;相反,提供这些实施例使得本公开将全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。
此外,所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中,提供许多具体细节从而给出对本公开的实施例的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而没有所述特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体,不一定必须与物理上独立的实体相对应。即,可以采用软件形式来实现这些功能实体,或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分,或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
在芯片的内部,内存的数据是以位(Bit)为单位写入阵列中,每个单元称为CELL,只要指定一个行(Row),再指定一个列(Column),就可以准确地定位到某个CELL,这就是内存芯片寻址的基本原理。
如果一个阵列中的某一行被持续锤击,以执行读写指令时,与该行邻近的行即会发生比特翻转。因此,确定出被锤击的行地址对于防止比特翻转至关重要。
通常,一个行地址是由多个位组成的,对于二进制计数方式而言,每个位上可以取值0和1两种数字,因此,要确定出被锤击的行地址,就需要将行地址的每一位的具体取值确定出来。
本公开示例性实施方式提供了一种锤击地址确定方法,用于确定出两次相邻的刷新间隔内被持续锤击的行地址。参照图1,该锤击地址确定方法具体可以包括以下步骤:
S110、在相邻的两次刷新间隔内,获取阵列接收到激活指令的第一次数。
对于比特翻转而言,通常是发生在相邻的两次刷新间隔内的,如果执行了刷新指令,那么行攻击的影响就会减小。因此,本公开示例性实施方式只对相邻的两次刷新间隔内的激活次数进行统计,即对激活指令出现的第一次数进行统计。
S130、当前位确定步骤:统计在两次刷新间隔内,阵列中行地址的当前位出现第一预设值的第二次数;若第二次数大于第一次数的一半,则将第一预设值确定为当前位的值;若第二次数小于或等于第一次数的一半,则将第二预设值确定为当前位的值。
在确定持续被激活指令访问的锤击地址过程中,需要对锤击地址的每一位的值均进行确定,步骤S130相当于是对每一位的具体值确定的具体方法。以二进制计数方式为例,其中的第一预设值是1的情况下,第二预设值是0。那么,在当前位出现1的第二次数大于第一次数的一半时,将该当前位的值确定为1;在当前位出现1的第二次数小于或等于第一次数的一半时,将该当前位的值确定为0。在实际每一个位确定过程中,当前位可以是从锤击地址的最高位开始确定,也可以是从最低位或者其他位开始确定,本公开示例性实施方式对此不做特殊限定。
需要说明的是,在上述确定思路的基础上,扩展出其他的计数方式中某一位的具体取值均落入本公开实施例的保护范围。
S150、将锤击地址中下一位作为当前位转入当前位确定步骤,以确定出下一位的值,直到确定出锤击地址中所有位的值。
按照步骤S130中确定当前位的具体取值的方法,确定锤击地址中其余位的值,从而可以确定出具体的锤击地址。
本公开示例性实施方式提供的锤击地址确定方法,通过获取在相邻的两次刷新间隔内的激活指令的第一次数,可以对锤击地址在两次刷新间隔内的被激活次数,即被访问次数进行统计;同时,在两次刷新间隔内,对行地址各位出现第一预设值的第二次数进行统计,将第二次数与第一次数的一半进行比较,从而可以确定出各位的值,进而可以达到确定锤击地址的目的。
在本公开示例性实施方式中,为了便于比较第一次数和第二次数的大小,用于统计第一次数和第二次数的计数器的个数相同,也就是说,用于统计第一次数和第二次数的计数位数相同。例如,第一次数的位数和第二次数的位数都是11位,如果这11位用于统计二进制数,则最大可统计的数值为211=2048。通常,相邻的两次刷新间隔内阵列可接收到的激活指令的次数不超过2000次,因此,采用11位的二进制计数方式可以满足对第一次数和第二次数的统计,不存在溢出的情况。
当然,需要说明的是,在实际应用中,可以根据实际情况设置用于统计第一次数和第二次数的计数器的个数,也就是说,第一次数的位数和第二次数的位数不限于11位,还可以是其他位数,本公开示例性实施方式对此不做特殊限定。
本公开示例性实施方式以11位二进制数为例对第一次数和第二次数的统计过程进行详细说明,其他数制参照执行即可。
参照图2,示出了用于对第一次数或第二次数进行计数的计数器的结构示意图。图2中,计数器一201用于对最高位进行计数、计数器二202用于对次高位进行计数,以此类推,计数器十一211用于对最低位进行计数。
本公开示例性实施方式中,在第一次数和第二次数的计数位数相同的情况下,上述当前位确定步骤具体可以包括:去掉第一次数中的最低位和第二次数中的最高位,将剩余的第一次数和剩余的第二次数中对应的位进行比较,并确定出每一对应位的比较结果;最后,可以根据第二次数的最高位或每一对应位的比较结果,确定当前位的值。
对于二进制数而言,如果第二次数的最高位A_CNT<10>是1,则说明第二次数大于第一次数的一半,此时,即可根据第二次数的最高位将当前位的值确定为1。
如果第二次数的最高位不为1,则需要将去掉最低位的第一次数和去掉最高位的第二次数进行对应位的比较。在去掉第一次数中的最低位之后,所获得的数是第一次数的一半。因此,要比较第二次数和第一次数一半的大小,需要从两个数的最高位开始逐位进行比较。以11位为例,获得的比较结果可以是Compare<9>、Compare<8>……Compare<0>总共10个,其中,在这10个比较结果中,只要有一个值为1,则可以将该当前位的值确定为1。
需要说明的是,在比较过程中,如果高一位的比较结果出现1,则后面剩余的位即可不用再进行比较,从而可以减少比较的工作量。例如,在Compare<9>为1的时候,就可以将当前位确定为1,无需再确定后面的Compare<8>……Compare<0>,其他情况以此类推,以减小不必要的工作量。
本公开示例性实施方式中,在第一预设值是0的情况下,第二预设值是1。那么,在当前位出现0的第二次数大于第一次数的一半时,将该当前位的值确定为0;在当前位出现0的第二次数小于或等于第一次数的一半时,将该当前位的值确定为1。在具体地确定每一位的值的过程中,可以在统计第二次数之前,对行地址取反,从而采用上述的第一预设值为1、第二预设值为0的情况进行处理。
本公开示例性实施方式还提供了一种锤击地址确定电路,该锤击地址确定电路用于实现锤击地址确定方法中的各个步骤。参照图3所示,该锤击地址确定电路300可以包括:第一次数确定模块310和地址确定模块330;其中,
第一次数确定模块310,可以用于在相邻的两次刷新指令间隔内,获取行激活指令的第一次数;地址确定模块330,可以用于确定锤击地址中所有位的值,地址确定模块包括至少一个位确定子模块331,位确定子模块331用于确定锤击地址中每一个位的值。假设锤击地址总共有16位,那么位确定子模块331可以有16个,一个位确定子模块331对应确定一个位的值。
其中,位确定子模块331,可以用于统计在两次刷新间隔内,阵列中行地址的当前位出现预设值的第二次数;若第二次数大于第一次数的一半,则将预设值确定为当前位的值;若第二次数小于或等于第一次数的一半,则将预设值之外的值确定为当前位的值。
本公开示例性实施方式提供的锤击地址确定电路,通过第一次数确定模块310来获取在相邻的两次刷新间隔内激活指令的第一次数,可以对锤击地址在两次刷新间隔内的被激活次数,即被访问次数进行统计;同时,通过地址确定模块330在两次刷新间隔内,对行地址各位出现第一预设值的第二次数进行统计,将第二次数与第一次数的一半进行比较,从而可以确定出各位的值,进而可以达到确定锤击地址的目的。
参照图4,本公开示例性实施方式中,位确定子模块331可以包括:比较电路410、多路选择器420、或门430;其中,
比较电路410,可以用于在去掉第一次数中的最低位和第二次数中的最高位后,将剩余的第一次数和剩余的第二次数中的对应位进行比较,并确定出每一对应位的比较结果。例如,确定出上述的Compare<9>、Compare<8>……Compare<0>总共10个对应位的比较结果。
或门430,可以用于接入上述对应位的比较结果和第二次数的最高位的值,并控制多路选择器420输出当前位的值。具体的,可以在第二次数的最高位和每一对应位的比较结果中,至少有一个为1时,控制多路选择器420输出1,以将当前位的值确定为1。
参照图5,本公开示例性实施方式中,比较电路410至少包括第一比较器411,该第一比较器411可以用于比较第二次数的次高位的值A16_CNT<9>与第一次数的最高位的值ACT_CNT<10>,并输出比较结果Compare<9>;其中,A16代表的是锤击地址的第16位,其他位参照命名即可。
第一比较器411用于在第二次数的最高位不为1的情况下,对第二次数的次高位的值A16_CNT<9>与第一次数的最高位ACT_CNT<10>进行比较。
该第一比较器411包括第一预设比较电路,第一预设比较电路的输入端接入第二次数的次高位的值A16_CNT<9>与第一次数的最高位的值ACT_CNT<10>,第一预设比较电路输出的第一结果为第一比较器411的比较结果Compare<9>,第一预设比较电路输出的第二结果为中间结果Middle9_10。
参照图6,第一预设比较电路可以包括一个与非门610、一个或非门620和两个第二与门630、640;其中,该第一预设比较电路用于接入信号A和信号B,并且输出信号X、信号Y和信号Z。如图6所示,与非门610的输入端用于接入信号A和信号B,第二与门630的输入端用于接入信号A和与非门610的输出信号,第二与门630的输出端用于输出信号X;第二与门640的输入端用于接入信号B和与非门610的输出信号,第二与门640的输出端用于输出信号Z;或非门620的输入端用于接入第二与门630的输出信号和第二与门640的输出信号,或非门620的输出端用于输出信号Y。
对于图6所示的第一预设比较电路,当输入的信号A=1、B=0的时候,输出的信号X=1、Y=Z=0,此时说明信号A大于信号B。当输入的信号A=B的时候,输出的信号Y=1、X=Z=0,此时说明信号A和信号B相等。当输入的信号A=0,B=1的时候,输出的信号Z=1、X=Y=0,此时说明信号A小于信号B。
基于上述的第一预设比较电路,本公开示例性实施方式中,与非门610用于接入第二次数的次高位的值A16_CNT<9>(相当于信号A)与第一次数的最高位的值ACT_CNT<10>(相当于信号B);其中一个第二与门630用于接入与非门610的输出信号以及第二次数的次高位的值A16_CNT<9>,并输出第一结果Compare<9>(相当于信号X);另一个第二与门640用于接入与非门610的输出信号以及第一次数的最高位的值ACT_CNT<10>;或非门620用于接入两个第二与门630、640的输出信号,或非门620的输出端输出第二结果Middle9_10(相当于信号Y)。如果比较输出的第一结果Compare<9>为1,即A16_CNT<9>大于ACT_CNT<10>,则图4中的多路选择器420即会输出高电平VDD1,从而将锤击地址的第16位确定为1。其中,第一结果Compare<9>用于标记第二次数的次高位的值是否大于第一次数的最高位的值,第二结果Middle9_10用于标记第二次数的次高位的值是否与第一次数的最高位的值相等。
然而,如果比较输出的第一结果Compare<9>为0,则说明A16_CNT<9>不大于ACT_CNT<10>,也就是,A16_CNT<9>等于ACT_CNT<10>,或者是A16_CNT<9>小于ACT_CNT<10>。如果A16_CNT<9>等于ACT_CNT<10>,则说明第二结果Middle9_10=1,这一位相等,需要继续对下一位进行比较。如果A16_CNT<9>小于ACT_CNT<10>,则说明第二结果Middle9_10=0,进入到下一个比较器中。
本公开示例性实施方式中,比较电路410还需要包括第二比较器412,该第二比较器412用于将剩余的第一次数和第二次数中下一对应位进行比较,并确定出对应位的比较结果。假设锤击地址第16位的值由统计的11位的第二次数和第一次数所决定。那么,参照图5所示,第二比较器412最多需要有9个。
如图5所示,第二比较器412包括第二预设比较电路4121和两个第一与门4122、4123;其中,
第二预设比较电路4121用于接入剩余的第一次数和第二次数中下一对应位的值,假如第二比较器412是紧接于上述第一比较器411之后的,那么该第二预设比较电路4121用于接入第二次数的次高位下一位的值A16_CNT<8>与第一次数的次高位的值ACT_CNT<9>。
其中一个第一与门4122接入第二预设比较电路4121输出的第三结果和上一对应位比较后的中间结果Middle9_10,并输出第二比较器的比较结果Compare<8>;另一个第一与门4123接入第二预设比较电路4121输出的第四结果和上一对应位比较后的中间结果Middle9_10,并输出第二比较器的中间结果Middle8_10。在本公开示例性实施方式中,第二预设比较电路4121实质与图6所示的第一预设比较电路的内部结构是相同的,不同的是,两者所接入的具体数值不同。第二预设比较电路4121也包括一个与非门、一个或非门和两个第二与门;其中,与非门用于接入下一对应位的值,例如,第二次数的次高位下一位的值A16_CNT<8>与第一次数的次高位的值ACT_CNT<9>。
其中一个第二与门用于接入与非门的输出信号以及下一对应位中的其中一值,例如A16_CNT<8>,并输出第三结果Compare<8>。另一个第二与门用于接入与非门的输出信号以及下一对应位中的另一值,例如ACT_CNT<9>;或非门用于接入两个第二与门的输出信号,或非门的输出端输出第四结果Middle8_10。其中,第三结果用于标记下一对应位中,第二次数对应的位的值是否大于第一次数对应的位的值;第四结果用于标记下一对应位中,第二次数对应的位的值是否等于第一次数对应的位的值。
如果第二结果Middle9_10=0,那么该第二结果经过第二比较器412之后,所输出的结果均为0,即Compare<8>=0,且Middle8_10=0,那么,参照图5,这个0会一直传递下去,使得后面的比较结果均为0。此时,也说明A16_CNT<9>小于ACT_CNT<10>即是比较结果,也就是说,第二次数小于第一次数的一半。
另外,还需要说明的是,第三结果Compare<8>不止包含了当前位的比较信息,还有Middle9_10的信息。例如,第三结果Compare<8>等于1的含义是在当前位比较出了结果,Compare<8>=1的前提条件是Middle9_10=1(即前一位是相等的),并且当前位是大于的结果,即说明第二次数大于第一次数的一半。第四结果Middle8_10的含义是最高两位都相等,所以需要继续比较下一位,Middle8_10同样也包含了Middle9_10的信息。从高位往低位比较,只有前面高位都相等,才有低位继续比较的意义。如果此时第二预设比较电路4121输出的信号X和信号Y均为0,那么说明比较的结果为第二次数小于第一次数的一半的结果,Middle8_10为0,将导致后续的比较结果都输出0,这也符合小于的比较结果。因此,本公开示例性实施方式提供比较电路410是符合实际所需要的比较逻辑的。
如果上一位的比较结果为相等,那么还需要使用其余的第二比较器412用于逐次继续进行下一位的比较,并输出对应的比较结果Compare<7>……Compare<0>和中间结果Middle7_10……Middle0_10,此处不再一一赘述。
基于上述列举的方式,即可将锤击地址的第16位确定出来,参照上述方式可以对锤击地址的其他15位的值确定出来,此处不再赘述。
本公开示例性实施方式还提供了一种电子设备,参照图7所示,该电子设备可以包括:命令解码器710、地址锁存器720以及上述的锤击地址确定电路300;其中,
命令解码器710可以用于解码阵列接收到的命令,例如,图7中所示的命令RESET_n、CKE等;地址锁存器720可以用于锁存阵列中的行地址;命令解码器710和地址锁存器720的输出端与锤击地址确定电路300的输入端相连。其中,锤击地址确定电路300的具体结构和工作原理已经在上述实施例中进行了详细说明,此处不再赘述。命令解码器710和地址锁存器720则可以参考现有的技术来选择确定,本公开示例性实施方式对此不做特殊限定。
本公开示例性实施方式中,电子设备还包括与门730,其中,与门730的输入端与命令解码器710和地址锁存器720的输出端相连;与门730的输出端与锤击地址确定电路300中的地址确定模块相连。只有在命令解码器710和地址锁存器720同时被触发输出信号时,该锤击地址确定电路300采用于对锤击地址进行确定。
在一种可选的示例性实施方式中,如果锤击地址确定电路中的第一预设值是0,第二预设值是1,那么,参照图8,该电子设备还可以包括非门810;该非门810设置在地址锁存器720和与门730之间,用于在统计第二次数之前,对行地址取反。
本公开示例性实施方式提供的电子设备,通过设置锤击地址确定电路,可以在相邻的两次刷新间隔内,对锤击地址进行确定,从而可以在阵列发生比特翻转之前,对锤击地址邻近的地址进行行锤击保护,避免比特翻转的情况发生,提高了内存单元所存储数据的有效性,提高了数据存储的精度。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件程序实现时,可以全部或部分地以计算机程序产品的形式来实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时,全部或部分地产生按照本公开实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可以用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如,软盘、硬盘、磁带),光介质(例如,DVD)、或者半导体介质(例如固态硬盘(solid state disk,SSD))等。本公开实施例中,计算机可以包括前面所述的装置。
尽管在此结合各实施例对本公开进行了描述,然而,在实施所要求保护的本公开过程中,本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书,可理解并实现所述公开实施例的其他变化。在权利要求中,“包括”(comprising)一词不排除其他组成部分或步骤,“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施,但这并不表示这些措施不能组合起来产生良好的效果。
尽管结合具体特征及其实施例对本公开进行了描述,显而易见的,在不脱离本公开的精神和范围的情况下,可对其进行各种修改和组合。相应地,本说明书和附图仅仅是所附权利要求所界定的本公开的示例性说明,且视为已覆盖本公开范围内的任意和所有修改、变化、组合或等同物。显然,本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样,倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内,则本公开也意图包含这些改动和变型在内。
Claims (15)
1.一种锤击地址确定方法,其特征在于,包括:
在相邻的两次刷新间隔内,获取阵列接收到激活指令的第一次数;
当前位确定步骤:统计在所述两次刷新间隔内,所述阵列中行地址的当前位出现第一预设值的第二次数;若所述第二次数大于所述第一次数的一半,则将所述第一预设值确定为所述当前位的值;若所述第二次数小于或等于所述第一次数的一半,则将所述第二预设值确定为所述当前位的值;
将锤击地址中下一位作为当前位转入所述当前位确定步骤,以确定出所述下一位的值,直到确定出所述锤击地址中所有位的值。
2.根据权利要求1所述的锤击地址确定方法,其特征在于,在所述第一次数和所述第二次数的计数位数相同的情况下,所述当前位确定步骤包括:
去掉所述第一次数中的最低位和所述第二次数中的最高位,将剩余的所述第一次数和剩余的所述第二次数中对应的位进行比较,并确定出每一对应位的比较结果;
根据所述第二次数的最高位或所述每一对应位的比较结果,确定所述当前位的值。
3.根据权利要求2所述的锤击地址确定方法,其特征在于,根据所述第二次数的最高位和所述每一对应位的比较结果,确定所述当前位的值包括:
在所述第二次数的最高位和所述每一对应位的比较结果中,至少有一个为1时,将所述当前位的值确定为1。
4.一种锤击地址确定电路,其特征在于,包括:
第一次数确定模块,用于在相邻的两次刷新指令间隔内,获取行激活指令的第一次数;
地址确定模块,用于确定锤击地址中所有位的值,所述地址确定模块包括至少一个位确定子模块;
其中,所述位确定子模块,用于统计在所述两次刷新间隔内,所述阵列中行地址的当前位出现预设值的第二次数;若所述第二次数大于所述第一次数的一半,则将所述预设值确定为所述当前位的值;若所述第二次数小于或等于所述第一次数的一半,则将所述预设值之外的值确定为所述当前位的值。
5.根据权利要求4所述的锤击地址确定电路,其特征在于,所述位确定子模块包括:比较电路、多路选择器、或门;其中,
所述比较电路,用于在去掉所述第一次数中的最低位和所述第二次数中的最高位后,将剩余的所述第一次数和剩余的所述第二次数中的对应位进行比较,并确定出每一对应位的比较结果;
所述或门,用于接入所述对应位的比较结果和所述第二次数中最高位的值,并控制所述多路选择器输出所述当前位的值。
6.根据权利要求5所述的锤击地址确定电路,其特征在于,所述比较电路包括第一比较器和第二比较器;其中,
所述第一比较器,用于比较所述第二次数的次高位的值与所述第一次数的最高位的值,并输出比较结果;
所述第二比较器,用于将剩余的所述第一次数和所述第二次数中下一对应位进行比较,并确定出所述对应位的比较结果。
7.根据权利要求6所述的锤击地址确定电路,其特征在于,所述第一比较器包括第一预设比较电路,所述第一预设比较电路的输入端接入所述第二次数的次高位的值与所述第一次数的最高位的值,所述第一预设比较电路输出的第一结果为所述第一比较器的比较结果,所述第一预设比较电路输出的第二结果为中间结果。
8.根据权利要求7所述的锤击地址确定电路,其特征在于,所述第一预设比较电路包括一个与非门、一个或非门和两个第二与门;其中,
所述与非门用于接入所述第二次数的次高位的值与所述第一次数的最高位的值;
其中一个所述第二与门用于接入所述与非门的输出信号以及所述第二次数的次高位的值,并输出第一结果;
另一个所述第二与门用于接入所述与非门的输出信号以及所述第一次数的最高位的值;
所述或非门用于接入两个所述第二与门的输出信号,所述或非门的输出端输出第二结果。
9.根据权利要求8所述的锤击地址确定电路,其特征在于,所述第一结果用于标记所述第二次数的次高位的值是否大于所述第一次数的最高位的值;
所述第二结果用于标记所述第二次数的次高位的值是否与所述第一次数的最高位的值相等。
10.根据权利要求6所述的锤击地址确定电路,其特征在于,所述第二比较器包括第二预设比较电路和两个第一与门;其中,
所述第二预设比较电路用于接入剩余的所述第一次数和所述第二次数中下一对应位的值;
其中一个所述第一与门接入所述第二预设比较电路输出的第三结果和上一对应位比较后的中间结果,并输出所述第二比较器的比较结果;
另一个所述第一与门接入所述第二预设比较电路输出的第四结果和上一对应位比较后的中间结果,并输出所述第二比较器的中间结果。
11.根据权利要求10所述的锤击地址确定电路,其特征在于,所述第二预设比较电路包括一个与非门、一个或非门和两个第二与门;其中,
所述与非门用于接入所述下一对应位的值;
其中一个所述第二与门用于接入所述与非门的输出信号以及所述下一对应位中的其中一值,并输出第三结果;
另一个所述第二与门用于接入所述与非门的输出信号以及所述下一对应位中的另一值;
所述或非门用于接入两个所述第二与门的输出信号,所述或非门的输出端输出第四结果。
12.根据权利要求11所述的锤击地址确定电路,其特征在于,所述第三结果用于标记所述下一对应位中,所述第二次数对应的位的值是否大于所述第一次数对应的位的值;
所述第四结果用于标记所述下一对应位中,所述第二次数对应的位的值是否等于所述第一次数对应的位的值。
13.一种电子设备,其特征在于,包括:
命令解码器,用于解码阵列接收到的命令;
地址锁存器,用于锁存所述阵列中的行地址;
如权利要求4-12中任一项所述的锤击地址确定电路;
所述命令解码器和所述地址锁存器的输出端与所述锤击地址确定电路的输入端相连。
14.根据权利要求13所述的电子设备,其特征在于,还包括与门;其中,
所述与门的输入端与所述命令解码器和所述地址锁存器的输出端相连;
所述与门的输出端与所述锤击地址确定电路中的地址确定模块相连。
15.根据权利要求14所述的电子设备,其特征在于,还包括非门;其中,
在所述锤击地址确定电路中的第一预设值为0的情况下,所述非门设置在所述地址锁存器和所述与门之间,用于在统计所述第二次数之前,对所述行地址取反。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110832218.3A CN115691603A (zh) | 2021-07-22 | 2021-07-22 | 锤击地址确定方法及电路、及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110832218.3A CN115691603A (zh) | 2021-07-22 | 2021-07-22 | 锤击地址确定方法及电路、及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115691603A true CN115691603A (zh) | 2023-02-03 |
Family
ID=85044596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110832218.3A Pending CN115691603A (zh) | 2021-07-22 | 2021-07-22 | 锤击地址确定方法及电路、及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115691603A (zh) |
-
2021
- 2021-07-22 CN CN202110832218.3A patent/CN115691603A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108694985B (zh) | 用于检测存储器故障的测试方法及测试电路 | |
CN210925503U (zh) | 修复电路和存储器 | |
US10325669B2 (en) | Error information storage circuit and semiconductor apparatus including the same | |
CN115910141A (zh) | 刷新地址计数电路及方法、刷新地址读写电路、电子设备 | |
WO2023137845A1 (zh) | 存储芯片的测试方法、装置、存储介质与电子设备 | |
CN113299336A (zh) | 修复电路、存储器和修复方法 | |
CN113035264B (zh) | 一种异常芯片的数据状态分布统计系统及方法 | |
WO2024207715A1 (zh) | 故障寻址电路及存储器 | |
CN115273929A (zh) | 保护地址确定电路及方法、保护电路及方法、设备 | |
CN115691603A (zh) | 锤击地址确定方法及电路、及电子设备 | |
CN115223615B (zh) | 一种译码电路、译码方法和半导体存储器 | |
CN113419682B (zh) | 一种数据处理方法、装置和计算机闪存设备 | |
US20180373594A1 (en) | Semiconductor device and error management method | |
US20180090221A1 (en) | Boot-up control circuit and semiconductor apparatus including the same | |
CN112216333A (zh) | 芯片测试方法及装置 | |
JP6430740B2 (ja) | ソリッドステートメモリシステムにおけるレイテンシーベースのデータ再利用のシステム及び方法 | |
US11120851B1 (en) | Memory apparatus and burst read and burst write method thereof | |
US20240134735A1 (en) | Memory address generation device, method and testing device for test mode and memory apparatus | |
CN118212957B (zh) | 存储器冗余字线刷新方法、装置、设备和介质 | |
EP4030436B1 (en) | Repair circuit and memory | |
CN113378587B (zh) | 地址确定电路及方法、保护电路及方法、设备 | |
CN115273928A (zh) | 保护地址确定方法及电路、保护方法及电路、设备 | |
CN115273930A (zh) | 保护地址确定方法及电路、保护方法及电路、设备 | |
US9111586B2 (en) | Storage medium and transmittal system utilizing the same | |
CN112486849B (zh) | 闪存开卡程序的方法、闪存装置的闪存控制器及电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |