CN113299336A - 修复电路、存储器和修复方法 - Google Patents

修复电路、存储器和修复方法 Download PDF

Info

Publication number
CN113299336A
CN113299336A CN202010111701.8A CN202010111701A CN113299336A CN 113299336 A CN113299336 A CN 113299336A CN 202010111701 A CN202010111701 A CN 202010111701A CN 113299336 A CN113299336 A CN 113299336A
Authority
CN
China
Prior art keywords
repair
target
bits
memory
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010111701.8A
Other languages
English (en)
Other versions
CN113299336B (zh
Inventor
张良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Storage Technology Shanghai Co ltd
Original Assignee
Changxin Storage Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Storage Technology Shanghai Co ltd filed Critical Changxin Storage Technology Shanghai Co ltd
Priority to CN202010111701.8A priority Critical patent/CN113299336B/zh
Priority to PCT/CN2021/073269 priority patent/WO2021169692A1/zh
Priority to EP21761667.1A priority patent/EP3933841B1/en
Publication of CN113299336A publication Critical patent/CN113299336A/zh
Priority to US17/477,769 priority patent/US11972828B2/en
Application granted granted Critical
Publication of CN113299336B publication Critical patent/CN113299336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/804—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout to prevent clustered faults
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本公开提供了一种修复电路、存储器和修复方法，涉及半导体存储器技术领域。修复电路配置于包括正常存储区域和冗余存储区域的存储器中，冗余存储区域包括与正常存储区域紧邻的目标修复单元，修复电路用于控制目标修复单元对正常存储区域中异常存储单元进行修复，该修复电路包括：第一控制电路，用于接收行地址中由低到高目标数量位的信号，对目标数量位的信号进行处理，得到控制结果并输出；其中，目标数量与目标修复单元中字线数量相关联；修复确定模块，与第一控制电路的输出端连接，用于接收控制结果，并结合控制结果输出是否执行修复操作的修复信号。本公开可以提高存储器的冗余存储区域的利用率。

Description

修复电路、存储器和修复方法
技术领域
本公开涉及半导体存储器技术领域，具体而言，涉及一种修复电路、存储器和修复方法。
背景技术
对于DRAM(Dynamic Random Access Memory，动态随机存取存储器)阵列，通常存在正常(normal)存储区域以及冗余(redundancy)存储区域。在正常存储区域的存储单元不能提供正常的读写或存储功能的情况下，可以利用冗余存储区的存储单元来替换这种异常的存储单元，以确保存储器工作正常。
针对行冗余(row redundancy)的情况，由于行敲打(row hammer)的问题，冗余存储区域中距离正常存储区域最近的存储单元不能被使用，这就造成冗余存储区域资源的损失，降低了冗余存储区域的利用率。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种修复电路、存储器和修复方法，进而至少在一定程度上克服由于冗余存储区域距正常存储区域最近的存储单元不能被使用而影响冗余存储区域利用率的问题。
根据本公开的第一方面，提供一种修复电路，配置于包括正常存储区域和冗余存储区域的存储器中，冗余存储区域包括与正常存储区域紧邻的目标修复单元，修复电路用于控制目标修复单元对正常存储区域中异常存储单元进行修复，修复电路包括：第一控制电路，用于接收行地址中由低到高目标数量位的信号，对目标数量位的信号进行处理，得到控制结果并输出；其中，目标数量与目标修复单元中字线数量相关联；修复确定模块，与第一控制电路的输出端连接，用于接收控制结果，并结合控制结果输出是否执行修复操作的修复信号。
可选地，修复确定模块包括：比较电路，用于接收行地址中除目标数量位的信号之外其余位的信号，并接收熔丝地址，按位对其余位的信号与熔丝地址进行比较，得到多个比较结果并输出；第二控制电路，与第一控制电路的输出端和比较电路的输出端连接，用于接收控制结果和多个比较结果，对控制结果和多个比较结果进行处理，输出是否执行修复操作的修复信号。
可选地，第一控制电路包括：目标数量个非门，各非门的输入端分别接收行地址中由低到高目标数量位的信号；与非门，与非门的输入端分别与各非门的输出端连接，与非门的输出端与第二控制电路连接，用于输出控制结果。
可选地，比较电路包括：多个同或门，多个同或门的数量与行地址中除目标数量位的信号之外其余位的信号数量相同，各同或门的第一输入端接收行地址中除目标数量位的信号之外其余位的信号，各同或门的第二输入端接收对应位的熔丝地址，各同或门的输出端输出比较结果。
可选地，第二控制电路包括：与门，与门的多个第一输入端分别与各同或门的输出端连接，与门的第二输入端与与非门的输出端连接，与门的输出端输出是否执行修复操作的修复信号。
可选地，如果目标修复单元中字线数量为2n，则目标数量为n；其中，n为大于等于2的正整数。
可选地，如果目标数量位的信号均为低电平，则修复确定模块输出不执行修复操作的修复信号。
根据本公开的第二方面，提供一种存储器，包括：正常存储区域；冗余存储区域，包括与正常存储区域紧邻的目标修复单元；行地址接收端，用于接收输入至存储器的行地址；以及如上述的任意一种修复电路。
可选地，存储器还包括：熔丝地址存储模块，用于存储正常存储区域中异常存储单元对应的字线地址，作为熔丝地址；其中，修复电路用于接收熔丝地址，以输出是否执行修复操作的修复信号。
可选地，在熔丝地址存储模块与目标修复单元对应的存储单元中，不存储异常存储单元中第一根字线的地址。
根据本公开的第三方面，提供一种修复方法，应用于包括正常存储区域和冗余存储区域的存储器中，冗余存储区域包括与正常存储区域紧邻的目标修复单元，修复方法包括：接收输入至存储器的行地址；根据行地址中由低到高目标数量位的信号得到控制结果；其中，目标数量与目标修复单元中字线数量相关联；结合控制结果控制目标修复单元对正常存储区中异常存储单元进行修复。
可选地，结合控制结果控制目标修复单元对正常存储区中异常存储单元进行修复包括：确定行地址中除目标数量位的信号之外其余位的信号；接收正常存储区域中异常存储单元对应的熔丝地址；按位对其余位的信号与熔丝地址进行比较，得到多个比较结果；根据多个比较结果和控制结果，控制目标修复单元对正常存储区中异常存储单元进行修复。
可选地，在多个比较结果为其余位的信号每一位均与熔丝地址的对应位匹配的情况下，根据多个比较结果和控制结果，控制目标修复单元对正常存储区中异常存储单元进行修复，包括：如果行地址中由低到高目标数量位的信号中至少一个信号为高电平，则利用目标修复单元对异常存储单元进行修复；如果行地址中由低到高目标数量位的信号均为低电平，则利用冗余存储区域中除目标修复单元之外的修复单元对异常存储单元进行修复。
可选地，利用目标修复单元对异常存储单元进行修复包括：利用目标修复单元中除第一根字线外的其余字线替换异常存储单元对应的字线；以及保留异常存储单元的第一根字线；其中，目标修复单元的第一根字线为与正常存储区域相邻的字线。
在本公开的一些实施例所提供的技术方案中，修复电路包括第一控制电路和修复确定模块，第一控制电路用于接收行地址中由低到高目标数量位的信号，输出控制结果，修复确定模块结合该控制结果输出是否执行修复操作的修复信号。利用行地址的信息判断是否采用冗余存储区域中与正常存储区域紧邻的目标修复单元执行修复操作，也就是说，在行地址的信息满足要求时，可以利用该目标修复单元替换异常存储单元。由此，相比于一些技术不会使用目标修复单元进行修复的方案，本公开示例性实施方式可以提高冗余存储区域的利用率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示出了根据本公开的示例性实施方式的存储器阵列的示意图；
图2示出了根据本公开的示例性实施方式的修复电路的示意图；
图3示出了根据本公开的示例性实施方式的修复电路中的修复确定模块包括比较电路和第二控制电路的示意图；
图4示出了根据本公开一些实施例的第一控制电路和第二控制电路具体形式的示意图；
图5示出了根据本公开一些实施例的比较电路的示意图；
图6示出了根据本公开一些实施例的对熔丝地址存储模块进行说明的示意图；
图7示出了根据本公开一些实施例的应用于冗余存储区域除目标修复单元之外其他修复单元的修复电路的示意图；
图8示出了根据本公开的一个实施例的修复存储单元的方式的示意图；
图9示出了根据本公开示例性实施方式的存储器的示意图；
图10示意性示出了根据本公开的示例性实施方式的修复方法的流程图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
DRAM制造精度越来越高，体积越来越小，这就要求在一块芯片上集成更多的结构。在这种情况下，各存储单元容易发生干扰，可能出现行敲打现象。
可以将行敲打理解为，当一根字线(Word Line，WL)被密集访问(例如，反复进行读写操作或受到恶意攻击)时，可能会影响到邻近存储单元存储的电荷，使得由0变为1或由1变为0，这种随机的翻转会使存储数据出现错误。这里所说的字线，本领域技术人员容易理解的是，通常用于控制存储单元开启状态，例如，字线上为高电平时，对应的存储单元开启；字线上为低电平时，对应的存储单元关闭。
另外，针对DRAM修复的方案，当正常存储区域的存储单元异常时，可以利用冗余存储区域的修复单元进行修复，考虑到控制电路数量的约束以及实际损坏时可能是连续的多根字线同时损坏，因此，通常的修复过程是利用冗余存储区域的若干根连续字线同时替换异常的字线，该若干根连续字线对应一个修复单元。
一些技术中，在配置存储器的修复方案时，冗余存储区域中与正常存储区紧邻的修复单元不会被使用，由此，避免了该紧邻的修复单元对正常存储区域的影响，在一定程度上解决了行敲打的问题。
如图1所示，本公开示例性实施方式的存储器包括正常存储区域11和冗余存储区域10。正常存储区域11包括字线WL0、WL1、WL2、…、WLN共N+1根字线。冗余存储区域10包括字线RWL0、RWL1、RWL2、…、RWLM共M+1根字线。通常M小于N。
在冗余存储区域10中，可以利用4根字线组成一个修复单元，例如，修复单元0包括字线RWL0、RWL1、RWL2和RWL3。如果在正常存储区域11中存在连续2根字线损坏，则可以利用冗余存储区域中修复单元的4根字线对该损坏的2根及与这2根相邻的共计4根字线进行替换。或者，如果在正常存储区域11中存在连续2根字线损坏，则可以确定出这2根字线对应的正常单元(normal unit)，并以修复单元为单位对这2根字线对应的正常单元的所有字线进行替换。
然而，发明人进一步发现，往往仅是冗余存储区域中与正常存储区域紧邻的修复单元中的第一根字线会影响正常存储区域，对应于图1，也就是说，冗余存储区域10中修复单元0的字线RWL0通常会产生行敲打问题，在修复单元0还包括字线RWL1、RWL2和RWL3的情况下，这三根字线也不会参与修复操作。因此，造成了可用资源的浪费。
鉴于此，本公开一些实施方式中提出了一种使上述修复单元0中除紧邻正常存储区域的字线外其余字线能够参与修复过程的方案，以提高冗余存储区域的利用率。
具体的，本公开示例性实施方式提供了一种修复电路，该修复电路配置于存储器中，该存储器可以例如为DRAM，存储器还可以进一步是DDR4 SDRAM(Double Data RateFourth Synchronous Dynamic Random Access Memory，第四代双倍数据率同步动态随机存取存储器)，本公开对存储器的类型不做限制。
该存储器包括正常存储区域和冗余存储区域，冗余存储区域用于在正常存储区域的存储单元出现异常时对异常进行修复，其中，存储单元异常可以指由于制造或后期使用过程中出现短路或断路而造成无法提供正常读写服务的情况。正常存储区域和冗余存储区域如图1示例性示出，不再赘述。
在本公开的示例性实施方式中，将冗余存储区域中与正常存储区域紧邻的修复单元称为目标修复单元。在图1示例性的实例中，目标修复单元对应图中的修复单元0。
本公开示例性实施方式提供的修复电路可以用于选择性地控制目标修复单元对正常存储区域中异常存储单元进行修复。参考图2，修复单元可以包括第一控制电路21和修复确定模块22。
第一控制电路21可以用于接收输入的行地址(Row address)中由低到高目标数量位的信号。例如，在行地址为12位且被表征为<11:0>的情况下，由低到高指的是从第0位开始到第11位。
另外，目标数量与目标修复单元中字线数量相关联，如果目标修复单元中字线数量为2n，则目标数量为n，其中，n为大于等于2的正整数。例如，在图1所示修复单元包括4根字线的情况下，目标数量为2。然而，应当理解的是，针对不同的存储器，修复单元可以包括8根、16根字线，目标数量分别对应为3和4。
在接收到行地址中由低到高目标数量位的信号后，第一控制电路21可以对这些信号进行处理，得到控制结果并输出，本公开实施例中的控制结果可以是一个高电平或低电平的信号。
修复确定模块22与第一控制电路21的输出端连接，用于接收第一控制电路21的控制结果，并结合控制结果输出是否执行修复操作的修复信号。也就是说，修复确定模块22可以结合一种控制结果输出执行修复操作的修复信号，以控制目标修复单元对正常存储区域中异常存储单元进行修复。或者，修复确定模块22可以结合另一种控制结果输出不执行修复操作的修复信号，在这种情况下，可以利用冗余存储区域除目标修复单元之外的其他修复单元对正常存储区域中异常存储单元进行修复。
需要说明的是，在目标数量位的信号均为低电平的情况下，可以得到：修复确定模块22输出不执行修复操作的修复信号。
在目标数量位的信号中存在至少一个高电平的情况下，可以再结合行地址是否与熔丝地址(Fuse address)匹配的结果，确定是否利用目标修复单元对正常存储区域中异常存储单元进行修复。
具体的，如果行地址与熔丝地址匹配，也就是说，行地址与熔丝地址对应位的信号相同，则利用目标修复单元对正常存储区域中异常存储单元进行修复。如果行地址与熔丝地址不匹配，则不进行处理。
参考图3，进一步的，修复确定模块22可以包括比较电路301和第二控制电路302。
比较电路301用于接收行地址中除目标数量位的信号之外其余位的信号，仍以行地址为12位且以<11:0>表征为例，如果修复单元包括的字线数量为4，也就是说，上述目标数量为2，则行地址中除目标数量位的信号之外其余位的信号是<11:2>，其中，第0位和第1位的信号为上述第一控制电路21的输入。
另外，比较电路301还用于接收熔丝地址，并按位对上述其余位的信号与熔丝地址进行比较，得到多个比较结果并输出。例如，在行地址和熔丝地址为12位的情况下，按位将行地址的<11:2>信号与熔丝地址的<11:2>信号进行比较，也就是说，如行地址第2位与熔丝地址第2位进行比较、行地址第3位与熔丝地址第3位进行比较，等等。在这种情况下，比较电路301可以输出10个比较结果。应当理解的是，本公开实施例中的比较结果也可以是一个高电平或低电平的信号，具体的，在对应位信号相同的情况下，比较结果为高电平；在对应位信号不同的情况下，比较结果为低电平。
第二控制电路302与第一控制电路21的输出端和比较电路301的输出端连接，用于接收上述控制结果和多个比较结果，并对控制结果和多个比较结果进行处理，输出是否执行修复操作的修复信号。
根据本公开的一些实施例，第一控制电路21可以包括目标数量个非门和一个与非门。
具体的，各非门的输入端分别接收行地址中由低到高目标数量位的信号。该与非门的输入端分别与各非门的输出端连接，与非门的输出端与第二控制电路302连接，用于向第二控制电路301输出上述控制结果。
比较电路301包括多个同或门，同或门的数量与行地址中除目标数量位的信号之外其余位的信号数量相同。各同或门包括第一输入端和第二输入端，第一输入端接收行地址中除目标数量位的信号之外其余位的信号，第二输入端接收对应位的熔丝地址，各同或门的输出端输出比较结果。
第二控制电路302包括与门，与门包括多个第一输入端和一个第二输入端，第一输入端的数量与比较电路301中同或门的数量相同。各第一输入端分别与各同或门的输出端连接，第二输入端与第一控制电路21的与非门的输出端连接，该与门的输出端输出是否执行修复操作的修复信号。
下面参考图4以修复单元包括4根字线为例，对上述第一控制电路21和第二控制电路302的具体形式进行说明。
参考图4，第一控制电路21可以包括两个非门，分别接收行地址<0>和行地址<1>。这两个非门的输出作为与非门的输入，与非门的输出为上述控制结果。
由于工艺制程及其他约束的限制，第二控制电路302的与门通常被配合为一个与非门和一个非门的级联形式。该与非门的输入分别接收比较电路301输出的各比较结果和第一控制电路21输出的控制结果。
在行地址共计N+1位的情况下，比较电路301接收的信号为行地址<N:2>和熔丝地址<N:2>。
图5示出了比较电路301的结构示意图。参考图5，每一个同或门的输入为行地址的一位信号及熔丝地址对应位的信号。
另外，还可以将各同或门的输出均输入一个与门(未示出)，将该与门的输出作为比较电路301的输出，转送至第二控制电路302。
本领域技术人员容易理解的是，在存在多个熔丝地址的情况下，需要将输入的行地址与各熔丝地址分别进行比较，
针对上述输入至比较电路的熔丝地址，下面将参考图6对本公开的熔丝地址存储模块进行示例性说明。
本公开涉及的熔丝地址存储模块可以被配置为电编程熔丝(E-fuse)的模块，用于存储正常存储区域中损坏的字线地址。需要说明的是，可以预先配置熔丝地址存储模块的存储位置与冗余存储区域的修复单元的对应关系，针对第一根字线损坏的正常存储区域的存储单元，其字线地址不能存储于熔丝地址存储模块中与目标修复单元对应的存储位置。
参考图6，针对不存储异常存储单元的第一根字线地址的存储位置，如果行地址与这个位置存储的地址匹配，则可以用目标修复单元来替换异常存储单元。针对其他存储地址，可以利用冗余存储区域除目标修复单元之外的其他修复单元进行替换，本公开对具体使用哪一个修复单元不做限制。
另外，在用目标修复单元来替换异常存储单元的情况下，由于目标修复单元中第一根不能使用，因此，仅利用目标修复单元的其余字线来替换异常存储单元对应的字线，异常存储单元保留其第一根字线。
参考图7，针对冗余存储单元中除目标修复单元之外其他修复单元的修复电路，可以包括级联的比较电路701、与非门和非门。与上述比较电路301类似的，比较电路701用于对输入的行地址与熔丝地址进行比较，对此不再赘述。
下面将参考图8对本公开一个实施例的修复存储单元的方式进行说明。
冗余存储区域80中，每个修复单元包括四根字线，其中，针对修复单元0中的RWL0，由于行敲打问题的限制，不能被用于替换正常存储区域的字线。正常存储区域81中，每个正常单元包括四根字线。
如图8所示，正常单元1中第一根字线WL4出现了异常，在这种情况下，基于本公开示例性实施方式的修复方案，由于是第一根字线损坏，因此，不能采用修复单元0进行替换，可以采用除修复单元0之外的任意修复单元替换正常单元1。
正常单元3中第三个字线WL14出现异常，在这种情况下，基于本公开示例性实施方式的修复方案，可以利用修复单元0来进行替换。具体的，利用修复单元0中的RWL1、RWL2和RWL3分别替换正常单元3中的WL13、WL14和WL15，而正常单元3中的WL12正常被使用。
需要说明的是，在正常单元3中第三个字线WL14出现异常时，也可以利用除修复单元0之外的任意修复单元替换正常单元3。
本公开可以为目标修复单元(即图中的修复单元0)和其他修复单元配置修复优先级。由于冗余存储区域除目标修复单元之外的其他修复单元的应用范围不受限制，因此，当存在待修复的存储单元时，可以优先判断是否可以利用目标修复单元进行修复，如果不能利用目标修复单元进行修复，再利用其他修复单元。在这种情况下，有助于保留应用范围更广的其他修复单元，也就是说，避免其他修复单元被优先占用，而出现异常存储单元无法被修复的问题。
基于本公开示例性实施方式的修复电路，利用行地址的信息判断是否采用冗余存储区域中与正常存储区域紧邻的目标修复单元执行修复操作，也就是说，在行地址的信息满足要求时，可以利用该目标修复单元替换异常存储单元。由此，相比于一些技术不会使用目标修复单元进行修复的方案，本公开示例性实施方式可以提高冗余存储区域的利用率。
进一步的，本公开提供了一种包括上述修复电路的存储器。
参考图9，存储器900可以包括冗余存储区域910、正常存储区域920、行地址接收端940和修复电路930。
其中，冗余存储区域910包括与正常存储区域紧邻的目标修复单元911。修复电路930用于根据从行地址接收端940接收的行地址，控制目标修复单元911对正常存储区域920中异常存储单元进行修复，修复电路930的具体实现方式如上所述，不再赘述。
需要说明的是，虽然未示出，然而，存储器900还可以包括针对冗余存储区域910除目标修复单元911之外其他修复单元的修复电路。
另外，存储器900还可以包括熔丝地址存储器模块950，用于存储正常存储区域中异常存储单元对应的字线地址，作为熔丝地址。其中，目标修复单元911可以接收熔丝地址，以输出是否执行修复操作的修复信号。
在熔丝地址存储模块950与目标修复单元对应的存储单元中，不存储异常存储单元中第一根字线的地址。
本公开示例性实施方式的包括上述修复电路的存储器，相比于一些技术不会使用目标修复单元进行修复的存储器，可以提高冗余存储区域的利用率。通过多组实验的比对，本公开示例性实施方式的存储器的良率提升约6％。
进一步的，本公开提供了一种修复方法，该修复方法应用于包括正常存储区域和冗余存储区域的存储器中，冗余存储区域包括与正常存储区域紧邻的目标修复单元。
参考图10，本公开示例性实施方式的修复方法可以包括以下步骤：
S102.接收输入至存储器的行地址；
S104.根据行地址中由低到高目标数量位的信号得到控制结果；其中，目标数量与目标修复单元中字线数量相关联；
S106.结合控制结果控制目标修复单元对正常存储区中异常存储单元进行修复。
根据本公开的示例性实施例，在步骤S106中，结合控制结果控制目标修复单元对正常存储区中异常存储单元进行修复的过程可以被配置为执行：确定行地址中除目标数量位的信号之外其余位的信号；接收正常存储区域中异常存储单元对应的熔丝地址；按位对其余位的信号与熔丝地址进行比较，得到多个比较结果；根据多个比较结果和控制结果，控制目标修复单元对正常存储区中异常存储单元进行修复。
根据本公开的示例性实施例，在多个比较结果为所述其余位的信号每一位均与熔丝地址的对应位匹配的情况下，如果行地址中由低到高目标数量位的信号中至少一个信号为高电平，则利用目标修复单元对异常存储单元进行修复；如果行地址中由低到高目标数量位的信号均为低电平，则利用冗余存储区域中除目标修复单元之外的修复单元对异常存储单元进行修复。
根据本公开的示例性实施例，利用所述目标修复单元对异常存储单元进行修复可以被配置为执行：利用目标修复单元中除第一根字线外的其余字线替换异常存储单元对应的字线；以及保留异常存储单元的第一根字线；其中，目标修复单元的第一根字线为与正常存储区域相邻的字线。
基于本公开示例性实施方式的修复方法，利用行地址的信息判断是否采用冗余存储区域中与正常存储区域紧邻的目标修复单元执行修复操作，也就是说，在行地址的信息满足要求时，可以利用该目标修复单元替换正常存储区域的异常存储单元。由此，相比于一些技术不会使用目标修复单元进行修复的方案，本公开示例性实施方式可以提高冗余存储区域的利用率。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (14)

1.一种修复电路，配置于包括正常存储区域和冗余存储区域的存储器中，其特征在于，所述冗余存储区域包括与所述正常存储区域紧邻的目标修复单元，所述修复电路用于控制所述目标修复单元对所述正常存储区域中异常存储单元进行修复，所述修复电路包括：
第一控制电路，用于接收行地址中由低到高目标数量位的信号，对所述目标数量位的信号进行处理，得到控制结果并输出；其中，所述目标数量与所述目标修复单元中字线数量相关联；
修复确定模块，与所述第一控制电路的输出端连接，用于接收所述控制结果，并结合所述控制结果输出是否执行修复操作的修复信号。
2.根据权利要求1所述的修复电路，其特征在于，所述修复确定模块包括：
比较电路，用于接收所述行地址中除所述目标数量位的信号之外其余位的信号，并接收熔丝地址，按位对所述其余位的信号与所述熔丝地址进行比较，得到多个比较结果并输出；
第二控制电路，与所述第一控制电路的输出端和所述比较电路的输出端连接，用于接收所述控制结果和所述多个比较结果，对所述控制结果和所述多个比较结果进行处理，输出是否执行修复操作的修复信号。
3.根据权利要求2所述的修复电路，其特征在于，第一控制电路包括：
所述目标数量个非门，各所述非门的输入端分别接收所述行地址中由低到高目标数量位的信号；
与非门，所述与非门的输入端分别与各所述非门的输出端连接，所述与非门的输出端与所述第二控制电路连接，用于输出所述控制结果。
4.根据权利要求3所述的修复电路，其特征在于，所述比较电路包括：
多个同或门，所述多个同或门的数量与所述行地址中除所述目标数量位的信号之外其余位的信号数量相同，各所述同或门的第一输入端接收所述行地址中除所述目标数量位的信号之外其余位的信号，各所述同或门的第二输入端接收对应位的熔丝地址，各所述同或门的输出端输出所述比较结果。
5.根据权利要求4所述的修复电路，其特征在于，所述第二控制电路包括：
与门，所述与门的多个第一输入端分别与各所述同或门的输出端连接，所述与门的第二输入端与所述与非门的输出端连接，所述与门的输出端输出是否执行修复操作的修复信号。
6.根据权利要求1所述的修复电路，其特征在于，如果所述目标修复单元中字线数量为2n，则所述目标数量为n；其中，n为大于等于2的正整数。
7.根据权利要求1至6中任一项所述的修复电路，其特征在于，如果所述目标数量位的信号均为低电平，则所述修复确定模块输出不执行修复操作的修复信号。
8.一种存储器，其特征在于，包括：
正常存储区域；
冗余存储区域，包括与所述正常存储区域紧邻的目标修复单元；
行地址接收端，用于接收输入至所述存储器的行地址；
如权利要求1至7中任一项所述的修复电路。
9.根据权利要求8所述的存储器，其特征在于，所述存储器还包括：
熔丝地址存储模块，用于存储所述正常存储区域中异常存储单元对应的字线地址，作为熔丝地址；
其中，所述修复电路用于接收所述熔丝地址，以输出是否执行修复操作的修复信号。
10.根据权利要求9所述的存储器，其特征在于，在所述熔丝地址存储模块与所述目标修复单元对应的存储单元中，不存储异常存储单元中第一根字线的地址。
11.一种修复方法，应用于包括正常存储区域和冗余存储区域的存储器中，其特征在于，所述冗余存储区域包括与所述正常存储区域紧邻的目标修复单元，所述修复方法包括：
接收输入至所述存储器的行地址；
根据行地址中由低到高目标数量位的信号得到控制结果；其中，所述目标数量与所述目标修复单元中字线数量相关联；
结合所述控制结果控制所述目标修复单元对所述正常存储区中异常存储单元进行修复。
12.根据权利要求11所述的修复方法，其特征在于，结合所述控制结果控制所述目标修复单元对所述正常存储区中异常存储单元进行修复包括：
确定所述行地址中除所述目标数量位的信号之外其余位的信号；
接收所述正常存储区域中异常存储单元对应的熔丝地址；
按位对所述其余位的信号与所述熔丝地址进行比较，得到多个比较结果；
根据所述多个比较结果和所述控制结果，控制所述目标修复单元对所述正常存储区中异常存储单元进行修复。
13.根据权利要求12所述的修复方法，其特征在于，在所述多个比较结果为所述其余位的信号每一位均与所述熔丝地址的对应位匹配的情况下，根据所述多个比较结果和所述控制结果，控制所述目标修复单元对所述正常存储区中异常存储单元进行修复，包括：
如果所述行地址中由低到高目标数量位的信号中至少一个信号为高电平，则利用所述目标修复单元对所述异常存储单元进行修复；
如果所述行地址中由低到高目标数量位的信号均为低电平，则利用所述冗余存储区域中除所述目标修复单元之外的修复单元对所述异常存储单元进行修复。
14.根据权利要求13所述的修复方法，其特征在于，利用所述目标修复单元对所述异常存储单元进行修复包括：
利用所述目标修复单元中除第一根字线外的其余字线替换所述异常存储单元对应的字线；以及
保留所述异常存储单元的第一根字线；
其中，所述目标修复单元的第一根字线为与所述正常存储区域相邻的字线。
CN202010111701.8A 2020-02-24 2020-02-24 修复电路、存储器和修复方法 Active CN113299336B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010111701.8A CN113299336B (zh) 2020-02-24 2020-02-24 修复电路、存储器和修复方法
PCT/CN2021/073269 WO2021169692A1 (zh) 2020-02-24 2021-01-22 修复电路、存储器和修复方法
EP21761667.1A EP3933841B1 (en) 2020-02-24 2021-01-22 Repair circuit, memory, and repair method
US17/477,769 US11972828B2 (en) 2020-02-24 2021-09-17 Repair circuit, memory, and repair method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010111701.8A CN113299336B (zh) 2020-02-24 2020-02-24 修复电路、存储器和修复方法

Publications (2)

Publication Number Publication Date
CN113299336A true CN113299336A (zh) 2021-08-24
CN113299336B CN113299336B (zh) 2024-06-28

Family

ID=77317819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010111701.8A Active CN113299336B (zh) 2020-02-24 2020-02-24 修复电路、存储器和修复方法

Country Status (4)

Country Link
US (1) US11972828B2 (zh)
EP (1) EP3933841B1 (zh)
CN (1) CN113299336B (zh)
WO (1) WO2021169692A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024012123A1 (zh) * 2022-07-11 2024-01-18 华为技术有限公司 存储控制电路、存储器、存储器的修复方法及电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4030436B1 (en) * 2020-10-20 2024-05-29 Changxin Memory Technologies, Inc. Repair circuit and memory
KR20230051835A (ko) * 2021-10-12 2023-04-19 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764652A (en) * 1995-12-11 1998-06-09 Lg Semicon Co., Ltd. Repair circuit of semiconductor memory device
CN1636260A (zh) * 2000-06-14 2005-07-06 微米技术股份有限公司 具有分段行修复的半导体存储器
KR20060029319A (ko) * 2004-10-01 2006-04-06 삼성전자주식회사 반도체 메모리 장치
US20090109773A1 (en) * 2007-10-30 2009-04-30 Elpida Memory, Inc. Semiconductor device and refresh method
US20100002531A1 (en) * 2008-07-02 2010-01-07 Chan-Ho Lee Multi-Port Memory Devices Having Clipping Circuits Therein that Inhibit Data Errors During Overlapping Write and Read Operations
CN103632729A (zh) * 2012-08-27 2014-03-12 三星电子株式会社 具有冗余单元的半导体存储器件和系统及其方法
US20160005496A1 (en) * 2014-07-03 2016-01-07 SK Hynix Inc. Semiconductor memory device and operating method thereof
US20160019940A1 (en) * 2014-07-21 2016-01-21 SK Hynix Inc. Memory device
US20180090227A1 (en) * 2016-09-26 2018-03-29 SK Hynix Inc. Semiconductor memory device and operating method thereof
US20180158504A1 (en) * 2014-05-21 2018-06-07 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
CN108447520A (zh) * 2018-05-03 2018-08-24 睿力集成电路有限公司 存储器电路装置及存储器检测方法
CN108615544A (zh) * 2016-12-13 2018-10-02 爱思开海力士有限公司 半导体器件及包括其的半导体系统
CN109935268A (zh) * 2017-12-19 2019-06-25 爱思开海力士有限公司 半导体装置
CN210925503U (zh) * 2020-02-24 2020-07-03 长鑫存储技术(上海)有限公司 修复电路和存储器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002501654A (ja) 1997-05-30 2002-01-15 ミクロン テクノロジー，インコーポレイテッド ２５６Ｍｅｇダイナミックランダムアクセスメモリ
US6967896B2 (en) * 2003-01-30 2005-11-22 Saifun Semiconductors Ltd Address scramble
US7006393B2 (en) * 2004-06-07 2006-02-28 Micron Technology, Inc. Method and apparatus for semiconductor device repair with reduced number of programmable elements
US7116590B2 (en) * 2004-08-23 2006-10-03 Micron Technology, Inc. Memory address repair without enable fuses
JP5123140B2 (ja) * 2008-11-12 2013-01-16 株式会社東芝 強誘電体メモリ
KR102686059B1 (ko) * 2016-10-26 2024-07-18 에스케이하이닉스 주식회사 반도체장치
US10514983B2 (en) * 2017-04-26 2019-12-24 Micron Technology, Inc. Memory apparatus with redundancy array
KR102401882B1 (ko) 2017-12-04 2022-05-26 에스케이하이닉스 주식회사 메모리의 신뢰성을 향상시킬 수 있는 메모리 시스템 및 그 메모리 관리 방법
US10971247B2 (en) * 2018-03-29 2021-04-06 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems, and methods of operating semiconductor memory devices
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
JP6804493B2 (ja) * 2018-07-19 2020-12-23 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びメモリ周辺回路

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764652A (en) * 1995-12-11 1998-06-09 Lg Semicon Co., Ltd. Repair circuit of semiconductor memory device
CN1636260A (zh) * 2000-06-14 2005-07-06 微米技术股份有限公司 具有分段行修复的半导体存储器
KR20060029319A (ko) * 2004-10-01 2006-04-06 삼성전자주식회사 반도체 메모리 장치
US20090109773A1 (en) * 2007-10-30 2009-04-30 Elpida Memory, Inc. Semiconductor device and refresh method
US20100002531A1 (en) * 2008-07-02 2010-01-07 Chan-Ho Lee Multi-Port Memory Devices Having Clipping Circuits Therein that Inhibit Data Errors During Overlapping Write and Read Operations
CN103632729A (zh) * 2012-08-27 2014-03-12 三星电子株式会社 具有冗余单元的半导体存储器件和系统及其方法
US20180158504A1 (en) * 2014-05-21 2018-06-07 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US20160005496A1 (en) * 2014-07-03 2016-01-07 SK Hynix Inc. Semiconductor memory device and operating method thereof
CN105304138A (zh) * 2014-07-21 2016-02-03 爱思开海力士有限公司 存储器件
US20160019940A1 (en) * 2014-07-21 2016-01-21 SK Hynix Inc. Memory device
US20180090227A1 (en) * 2016-09-26 2018-03-29 SK Hynix Inc. Semiconductor memory device and operating method thereof
CN108615544A (zh) * 2016-12-13 2018-10-02 爱思开海力士有限公司 半导体器件及包括其的半导体系统
CN109935268A (zh) * 2017-12-19 2019-06-25 爱思开海力士有限公司 半导体装置
CN108447520A (zh) * 2018-05-03 2018-08-24 睿力集成电路有限公司 存储器电路装置及存储器检测方法
CN210925503U (zh) * 2020-02-24 2020-07-03 长鑫存储技术(上海)有限公司 修复电路和存储器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024012123A1 (zh) * 2022-07-11 2024-01-18 华为技术有限公司 存储控制电路、存储器、存储器的修复方法及电子设备

Also Published As

Publication number Publication date
US11972828B2 (en) 2024-04-30
EP3933841A4 (en) 2022-05-25
EP3933841B1 (en) 2023-12-27
WO2021169692A1 (zh) 2021-09-02
EP3933841A1 (en) 2022-01-05
CN113299336B (zh) 2024-06-28
US20220005544A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
CN210925503U (zh) 修复电路和存储器
US10332614B2 (en) Methods, apparatus, and systems to repair memory
JP3862330B2 (ja) 半導体記憶装置
KR102117633B1 (ko) 셀프 리페어 장치
CN113299336B (zh) 修复电路、存储器和修复方法
KR950008541B1 (ko) 반도체 기억장치의 용장회로
US7366946B2 (en) ROM redundancy in ROM embedded DRAM
US20120257462A1 (en) Repair method and integrated circuit using the same
JP4504558B2 (ja) 半導体集積メモリ
US9847142B2 (en) Semiconductor apparatus and repair method thereof
US10535418B2 (en) Memory device including repair circuit and operation method thereof
US11972829B2 (en) Semiconductor apparatus
JP2001155498A (ja) メモリセルの冗長ユニットを有するダイナミック集積化半導体メモリ及び該ダイナミック集積化半導体メモリのメモリセルの自己修復方法
US8310888B2 (en) Repair fuse device
US11341011B2 (en) Repair circuit and memory device including the same
US20080175079A1 (en) Test scheme for fuse circuit
US7272057B2 (en) Memory apparatus
US20220068428A1 (en) Latch circuit and memory device including the same
JPH076597A (ja) メモリ内の欠陥素子の処理方法
US11307919B2 (en) Fail information control circuit, semiconductor apparatus including the same, and fail information control method of semiconductor apparatus
US6754113B2 (en) Topography correction for testing of redundant array elements
JP2012108973A (ja) 半導体装置及びその制御方法
CN115547376A (zh) 配备有全局列冗余的半导体装置
CN116741221A (zh) 用于动态列选择交换的设备和方法
KR20080088168A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant