CN117672292A - 监测电路、刷新方法及存储器 - Google Patents
监测电路、刷新方法及存储器 Download PDFInfo
- Publication number
- CN117672292A CN117672292A CN202211049623.9A CN202211049623A CN117672292A CN 117672292 A CN117672292 A CN 117672292A CN 202211049623 A CN202211049623 A CN 202211049623A CN 117672292 A CN117672292 A CN 117672292A
- Authority
- CN
- China
- Prior art keywords
- refresh
- address
- signal
- monitoring
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 129
- 230000015654 memory Effects 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000012545 processing Methods 0.000 claims abstract description 51
- 238000005070 sampling Methods 0.000 claims abstract description 36
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000013461 design Methods 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 8
- 230000001502 supplementing effect Effects 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 5
- 230000006399 behavior Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 2
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 2
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 102100035964 Gastrokine-2 Human genes 0.000 description 1
- 101001075215 Homo sapiens Gastrokine-2 Proteins 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
本公开涉及半导体电路设计领域，特别涉及一种监测电路、刷新方法及存储器，监测电路包括：采样模块，对初始地址采样以获取监测地址，初始地址为监测电路所在存储器中被开启的字线地址；计数模块，连接采样模块，若计数模块中存在相同的监测地址，则将相同的监测地址对应的计数器的计数值加1，若计数模块中不存在相同的监测地址，则新增监测地址对应的计数器，并将计数器的计数值置1；处理模块，连接计数模块，基于统计信号比较计数模块中各监测地址对应的计数器的计数值，以获取目标地址，并基于刷新信号对目标地址的相邻行执行刷新操作；其中，统计信号于相邻的两个刷新信号的间隔时间内提供，以提高存储器对字线地址监测的灵活性。
Description
技术领域
本公开涉及半导体电路设计领域，特别涉及一种监测电路、刷新方法及存储器。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)通过一个晶体管连接一存储区的结构(1T1C)存储数据，其中晶体管通过字线(word line，WL)控制，WL导通时，存储区内的电荷与位线(bit line，BL)的电荷共享，以将目标存储区中的数据读出，或向目标存储区中写入数据。
字线频繁开启会导致相邻存储区内的电荷丢失，可能导致存储区内存储的数据发生错误；对于上述问题，目前通常基于刷新周期为时间单位，对一个刷新周期内被开启次数最多的字线地址相邻的存储区进行补充刷新，从而避免存储的数据发生错误；然而，采用这种方式进行存储区的补充刷新中，统计字线地址被开启次数的时间固定，无法准确获取在刷新周期前期或中期被开启次数较多的字线地址，而在刷新周期的前期或中期被开启次数较多的字线地址也可能导致存储器内相邻存储区的数据发生错误。
如何提供一种对字线地址的统计更为准确的补充刷新方式，是当前亟待解决的技术问题。
发明内容
本公开实施例提供一种监测电路、刷新方法及存储器，通过调节每个刷新周期内对字线地址的统计时间，使得在一些刷新周期中，统计并补充刷新在刷新周期的前期或中期被开启次数较多的字线地址，防止前期或中期被开启次数较多的字线地址被掩盖，从而提高存储器对字线地址监测的灵活性和补充刷新功能的准确性。
本公开一实施例提供了一种监测电路，包括：采样模块，被配置为，对初始地址采样以获取监测地址，初始地址为监测电路所在存储器中被开启的字线地址；计数模块，连接采样模块，被配置为，若计数模块中存在相同的监测地址，则将相同的监测地址对应的计数器的计数值加1，若计数模块中不存在相同的监测地址，则新增监测地址对应的计数器，并将计数器的计数值置1；处理模块，连接计数模块，被配置为，基于统计信号比较计数模块中各监测地址对应的计数器的计数值，以获取目标地址，并基于刷新信号对目标地址的相邻行执行刷新操作；其中，统计信号于相邻的两个刷新信号的间隔时间内提供。
本公开实施例提供的监测电路中，处理模块基于统计信号比较计数模块中各监测地址所对应的计数值，从而获取并存储目标地址，其中，目标地址的相邻行为存储器需要执行补充刷新的地址，然后基于刷新信号对存储的目标地址的相邻行执行刷新操作；另外，通过将统计信号设置为于相邻刷新信号的间隔时间内提供，使得通过调节统计信号的提供时间可以调节刷新周期内统计被开启的字线地址的时间，从而使得在一些刷新周期中，统计并补充刷新在刷新周期的前期或中期被开启次数较多的字线地址，防止前期或中期被开启次数较多的字线地址被掩盖，提高存储器对字线地址监测的灵活性和补充刷新功能的准确性。
另外，处理模块，包括：比较单元，连接计数模块，被配置为，基于统计信号比较计数模块中各监测地址对应的计数器的计数值，并将计数值最大的k个计数器所对应的监测地址作为目标地址锁存并传输至预存单元，k为正整数；预存单元被配置为，存储比较单元传输的目标地址，并基于刷新信号，对目标地址的相邻行执行刷新操作；复位单元，连接计数模块，被配置为，基于刷新信号提供复位信号，复位信号用于指示计数模块对执行刷新操作的目标地址对应的计数器进行复位。
另外，比较单元还被配置为，基于刷新信号比较计数模块中各监测地址对应的计数器的计数值，并将计数值最大的m个计数器所对应的监测地址作为目标地址锁存并传输至预存单元，m为正整数。通过刷新信号和统计信号的两次比较获取目标地址，从而获取整个刷新周期中被开启次数较多的字线地址，以及刷新周期的前期或中期被开启次数较多的字线地址，进一步提高存储器补充刷新功能的准确性。
另外，对目标地址的相邻行执行刷新操作，包括：比较计数模块中目标地址对应的计数值，并对计数值最大的n个的目标地址的相邻行执行刷新操作，n为小于等于(m+k)正整数，预存单元中存储的目标地址的数量为多个，通过对预存单元中目标地址对应的计数值进行二次比较，以对计数值最大的n个目标地址的相邻行执行刷新操作，以降低监测电路的驱动功耗。
另外，于相邻的两个刷新信号的间隔时间内提供的统计信号的数量为多个，通过设置多个统计信号，多次比较获取目标地址，从而获取刷新周期不同时间节点被开启次数较多的字线地址，进一步提高存储器补充刷新功能的准确性。
另外，监测电路还包括：信号产生模块，被配置为，于每一刷新周期中的任意时间节点生成统计信号，刷新周期为相邻刷新信号的间隔时间。
另外，信号产生模块，包括：随机产生单元，被配置为，基于预设最小值和预设最大值定义的预设数值区间，生成位于预设数值区间中的随机数，并基于随机数和预设最小值的差值获取差值在预设数值区间中的占比值；时间处理单元，连接随机产生单元，被配置为，基于占比值和刷新周期，确定并输出随机延迟时间；信号产生单元，连接时间处理单元，基于刷新信号的时间节点，延时随机延迟时间后提供统计信号。
另外，随机产生单元基于刷新信号为每个统计信号产生一个产生的随机数；通过刷新信号重新产生随机数，即调节不同刷新周期内统计信号提供的时间节点，使得不同刷新周期中统计信号提供的时间节点不同，通过增强目标地址获取的随机性，从而进一步提高存储器补充刷新功能的准确性。
另外，采样模块基于预设间隔采样以获取监测地址，其中，预设间隔设置为每出现x个初始地址，进行一次监测地址的采样，x为正整数；通过为采样模块设置采样概率，以降低采样模块所需获取的字线地址，即通过抽样检测的方式降低监测电路的功耗。
另外，x为小于等于16的正整数。
本公开又一实施例提供了一种刷新方法，应用于上述实施例提供的监测电路，包括：于每一刷新周期内，采样监测地址，并统计监测地址的数量；基于统计信号，获取统计的监测地址中的目标地址，目标地址为计数值最大的k个计数器所对应的监测地址；存储并锁存目标地址，并基于刷新信号对目标地址的相邻行执行刷新操作。
另外，存储并锁存目标地址之前，还包括：基于刷新信号，获取统计的监测地址中的目标地址。
另外，在基于刷新信号对目标地址的相邻行执行刷新操作之后，还包括：基于刷新信号提供复位信号，复位信号用于指示对目标地址对应的计数器进行复位
另外，于每一刷新周期内，提供的统计信号的数量为多个。
另外，基于预设最小值和预设最大值定义的预设数值区间，生成位于预设数值区间中的随机数，并基于随机数和预设最小值的差值获取差值在预设数值区间中的占比值；基于占比值和刷新周期，确定并输出随机延迟时间；基于刷新信号的时间节点，延时随机延迟时间后提供统计信号。
本公开又一实施例还提供了一种存储器，基于上述实施例提供的监测电路获取目标字线地址；通过调节每个刷新周期内对字线地址的统计时间，使得在一些刷新周期中，统计并补充刷新在刷新周期的前期或中期被开启次数较多的字线地址，防止前期或中期被开启次数较多的字线地址被掩盖，从而提高存储器对字线地址监测的灵活性和补充刷新功能的准确性。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一实施例提供的监测电路的结构示意图；
图2为本公开一实施例提供的处理模块的结构示意图；
图3为本公开一实施例提供的信号产生模块的结构示意图；
图4为本公开一实施例提供的时间处理单元的工作原理示意图；
图5为本公开一实施例提供的基于不同的统计信号进行监测地址计数的原理示意图；
图6为本公开另一实施例提供的刷新方法中各步骤对应的流程示意图。
具体实施方式
由背景技术可知，字线频繁开启会导致相邻存储区内的电荷丢失，可能导致存储区内存储的数据发生错误；对于上述问题，目前通常基于刷新周期为时间单位，对一个刷新周期内被开启次数最多的字线地址相邻的存储区进行补充刷新，从而避免存储的数据发生错误；然而，采用这种方式进行存储区的补充刷新中，统计字线地址被开启次数的时间固定，无法准确获取在刷新周期前期或中期被开启次数较多的字线地址，而在刷新周期的前期或中期被开启次数较多的字线地址也可能导致存储器内相邻存储区的数据发生错误。
本公开一实施例提供了一种监测电路，通过调节每个刷新周期内对字线地址的统计时间，使得在一些刷新周期中，统计并补充刷新在刷新周期的前期或中期被开启次数较多的字线地址，防止前期或中期被开启次数较多的字线地址被掩盖，从而提高存储器对字线地址监测的灵活性和补充刷新功能的准确性。
本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本公开的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
图1为本实施例提供的监测电路的结构示意图，图2为本实施例提供的处理模块的结构示意图，图3为本实施例提供的信号产生模块的结构示意图，图4为本实施例提供的时间处理单元的工作原理示意图，图5为本实施例提供的基于不同的统计信号进行监测地址计数的原理示意图，以下结合附图对本实施例提供的监测电路进行详细说明，具体如下：
参考图1，监测电路，包括：
采样模块101，被配置为，对初始地址采样以获取监测地址，初始地址为监测电路所在存储器中被开启的字线地址。
计数模块102，连接采样模块101，被配置为，若计数模块102中存在相同的监测地址，则将相同的监测地址对应的计数器的计数值加1，若计数模块102中不存在相同的监测地址，则新增监测地址对应的计数器，并将计数器的计数值置1。
处理模块103，连接计数模块102，被配置为，基于统计信号比较计数模块102中各监测地址对应的计数器的计数值，以获取目标地址，并基于刷新信号对目标地址的相邻行执行刷新操作，其中，统计信号于相邻的两个刷新信号的间隔时间内提供。
本实施例提供的监测电路中，处理模块103基于统计信号比较计数模块102中各监测地址所对应的计数值，从而获取并存储目标地址，其中，目标地址的相邻行为存储器需要执行补充刷新的地址，然后基于刷新信号对存储的目标地址的相邻行执行刷新操作；另外，通过将统计信号设置为于相邻刷新信号的间隔时间内提供，使得通过调节统计信号的提供时间可以调节刷新周期内统计被开启的字线地址的时间，从而使得在一些刷新周期中，统计并补充刷新在刷新周期的前期或中期被开启次数较多的字线地址，防止前期或中期被开启次数较多的字线地址被掩盖，提高存储器对字线地址监测的灵活性和补充刷新功能的准确性。
需要说明的是，对于上述提及的“对存储的目标地址的相邻行执行刷新操作”，存储器可以直接对存储的地址的相邻行执行刷新操作，或处理模块103将存储的目标地址输出到存储器的某一寄存器中，存储器对于寄存器中存储的目标地址的相邻行统一执行刷新操作。具体地，对存储的多个目标地址的相邻行依次进行刷新，即先对一个目标地址的+1和-1行地址进行补充刷新，再根据目标地址对应的计数值的情况，判断是否对+2和-2等相邻行进行补充刷新，刷新完一个目标地址的相邻行，再对另外一个目标地址的相邻行进行刷新，一次完成刷新操作。
对于本实施例提供的采样模块101，在一些实施例中，采样模块101基于预设间隔采样以获取监测地址，其中，预设间隔设置为每出现x个初始地址，进行一次监测地址的采样，x为正整数，即存储器每开启x个字线地址，采样模块101进行一次监测地址的采样，通过为采样模块101设置采样概率，以降低采样模块101所需获取的字线地址，即通过抽样检测的方式降低监测电路的功耗。在一些实施例中，x为小于等于16的正整数；在一个具体的例子中，x可以设置为14、12、10、8、6、4或2等正整数。
对于本实施例提供的计数模块102中的计数器，计数器的容量基于刷新命令的接收间隔时间、采样的预设间隔和存储器中字线开启间隔时间设置；具体地，在DDR4的标准中，正常工作温度下，16G容量的存储器在1X刷新模式下，字线开启间隔时间tRC＝45ns，采样的预设间隔tREFC＝550ns，刷新命令的接收间隔时间tREFI＝7.8us；此时，在存储器的突发传输模式下9*tREFI下存储器可开启的字线地址的数量为9*(tREFI-tREFC)/tRC＝161，若计数器的容量为b，需保证2b＞161，即b最少为8，在这种示例下，计数器的容量设置为8比特；需要说明的是，本示例的数值举例，仅用于本领域技术人员理解计数模块102中计数器的容量设置方式，并不构成对本实施例的限定。
对于本实施例提供的处理模块103，参考图2，在一些实施例中，处理模块103，包括：比较单元201，连接计数模块102，被配置为，基于统计信号比较计数模块102中各监测地址对应的计数器的计数值，并将计数值最大的k个计数器所对应的监测地址作为目标地址锁存并传输至预存单元202，k为正整数；预存单元202被配置为，存储比较单元201传输的目标地址，并基于刷新信号，对目标地址的相邻行执行刷新操作；复位单元203，连接计数模块102，被配置为基于刷新信号提供复位信号，复位信号用于指示计数模块102对执行刷新操作的目标地址对应的计数器进行复位。由于复位信号仅复位执行刷新操作的目标地址，使得其他监测地址在下一刷新周期中可以持续被计数，从而监测持续且缓慢被开启的字线地址，进一步提高存储器补充刷新功能的准确性。
需要说明的是，本实施例中复位单元203以根据刷新信号提供复位信号为例进行举例说明，在其他实施例中，复位单元还可以被配置为基于统计信号提供复位信号，另外，在其他实施例中，复位信号还可以设置为，用于指示计数模块102复位所有计数器，此时若复位信号基于刷新信号提供，监测电路的字线地址统计时间为刷新信号至统计信号的时间间隔内；若复位信号基于刷新信号提供，监测电路的字线地址统计时间为相邻统计信号的时间间隔内。
在一些实施例中，比较单元201还被配置为，基于刷新信号比较计数模块102中各监测地址对应的计数器的计数值，并将计数值最大的m个计数器所对应的监测地址作为目标地址锁存并传输至预存单元202，m为正整数。通过刷新信号和统计信号的两次比较获取目标地址，从而获取整个刷新周期中被开启次数较多的字线地址，以及刷新周期的前期或中期被开启次数较多的字线地址，进一步提高存储器补充刷新功能的准确性。
具体地，在一些实施例中，m和k可以设置为相同整数，即存储器基于刷新信号和统计信号获取的监测地址的数量相同；在另一些实施例中，m和k可以设置为不通整数，即存储器基于刷新信号和统计信号获取的监测地址的数量不同。
在一些实施例中，于相邻的两个刷新信号的间隔时间内提供的统计信号的数量为多个，即通过设置多个统计信号，多次比较获取目标地址，从而获取刷新周期不同时间节点被开启次数较多的字线地址，进一步提高存储器补充刷新功能的准确性。
在一些实施例中，预存单元202还被配置为，比较计数模块102中目标地址对应的计数值，并对计数值最大的n个目标地址的相邻行执行刷新操作，n为小于等于(m+k)的正整数；基于前述的多种实施方案，预存单元202中存储的目标地址的数量为多个，通过对预存单元202中目标地址对应的计数值进行二次比较，以对计数值最大的n个目标地址执行刷新操作，以降低监测电路的驱动功耗。
另外，在一些实施例中，n设置为1，即处理模块103仅对计数值最大的目标地址的相邻行执行刷新操作，存储器对监测电路基于统计信号和/或刷新信号多次获取的目标地址中，被开启次数最多的目标地址的相邻行进行补充刷新，以降低监测电路的功耗。在一些实施例中，可以为目标地址设置标识符，基于刷新信号和统计信号获取的目标地址对应的标识符不同，通过为标识符设置相应优先级，优先刷新基于统计信号获取的目标地址，或者优先刷新基于刷新信号获取的目标地址。在一些实施例中，统计信号获取的目标地址与刷新信号获取的目标地址可以通过不同的刷新命令实现相邻行的刷新操作，在一个具体的例子中，刷新信号获取的目标地址，基于本次刷新命令实现相邻行的刷新操作，统计信号获取的目标地址，基于下一次刷新命令实现相邻行的刷新操作。
继续参考图1，在一些实施例中，监测电路还包括：信号产生模块104，被配置为，于每一刷新周期中的任意时间节点生成统计信号，刷新周期为相邻刷新信号的间隔时间。
在一些实施例中，参考图3，信号生成模块104，包括：随机产生单元301，被配置为，基于预设最小值和预设最大值定义的预设数值区间，生成位于预设数值区间中的随机数，并基于随机数和预设最小值的差值，获取差值在预设数值区间中的占比值；时间处理单元302，连接随机产生单元301，被配置为，基于占比值和刷新周期，确定并输出随机延迟时间；信号发送单元303，连接时间处理单元302，基于刷新信号的时间节点，延时随机延迟时间后提供统计信号。
在一个具体的例子中，参考图4，假设生成的预设数值区间为：基于预设最小值0和预设最大值10定义的预设数值区间(0,10)(预设最小值0对应的随机数和预设最大值10对应的随机数分别对应于刷新间隔的两个刷新信号，由于统计信号的提供时间不与刷新信号重合，因此预设数值区间设置为开区间)，此时随机产生单元301可产生的随机数为1、2、3、4、5、6、7、8和9，当随机产生单元301产生的随机数为1时，预设最小值和随机数之间的差值为1，预设数值区间的长度为10，差值在预设数值区间中的长度占比为1/10，此时时间处理单元302获取的随机延迟时间即1/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线1的位置提供；当随机产生单元301产生的随机数为2时，预设最小值和随机数之间的差值为2，差值在预设数值区间中的长度占比为2/10，此时时间处理单元302获取的随机延迟时间即2/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线2的位置提供；当随机产生单元301产生的随机数为3时，预设最小值和随机数之间的差值为3，差值在预设数值区间中的长度占比为3/10，此时时间处理单元302获取的随机延迟时间即3/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线3的位置提供；当随机产生单元301产生的随机数为4时，预设最小值和随机数之间的差值为4，差值在预设数值区间中的长度占比为1/10，此时时间处理单元302获取的随机延迟时间即4/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线4的位置提供；当随机产生单元301产生的随机数为5时，预设最小值和随机数之间的差值为5，差值在预设数值区间中的长度占比为1/10，此时时间处理单元302获取的随机延迟时间即5/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线5的位置提供；当随机产生单元301产生的随机数为6时，预设最小值和随机数之间的差值为6，差值在预设数值区间中的长度占比为1/10，此时时间处理单元302获取的随机延迟时间即6/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线6的位置提供；当随机产生单元301产生的随机数为7时，预设最小值和随机数之间的差值为7，差值在预设数值区间中的长度占比为1/10，此时时间处理单元302获取的随机延迟时间即7/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线7的位置提供；当随机产生单元301产生的随机数为8时，预设最小值和随机数之间的差值为8，差值在预设数值区间中的长度占比为1/10，此时时间处理单元302获取的随机延迟时间即8/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线8的位置提供；当随机产生单元301产生的随机数为9时，预设最小值和随机数之间的差值为9，差值在预设数值区间中的长度占比为1/10，此时时间处理单元302获取的随机延迟时间即9/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线9的位置提供。
需要说明的是，上述举例说明，仅用于本领域计数人员理解信号生成模块104生成统计信号的工作原理，具体预设数值区间的数值设置并不构成对本实施例的限定；在具体的应用中，本领域计数人员可以通过设置预设数值区间的大小，调节统计信号所提供的时间节点，其中，预设数值区间越大，相邻统计信号可提供的时间节点越密集；预设数值区间越小，驱动信号生成模块104所需的功耗越小。
参考图5，图5所示即计数模块102对监测地址A、监测地址B、监测地址C、监测地址D和监测地址E的计数示意，若统计时间于t1所示虚线位置提供，各监测地址对应的计数值的大小关系为：B＞C＞A＞D＞E；若统计时间于t2所示虚线位置提供，各监测地址对应的计数值的大小关系为：C＞B＞A＞D＞E；若统计时间于t3所示虚线位置提供，各监测地址对应的计数值的大小关系为：B＞A＞C＞D＞E；若统计时间于t4所示虚线位置提供，各监测地址对应的计数值的大小关系为：A＞B＞C＞D＞E；即调节统计时间的提供时间，可以获取刷新周期中不同时间段内被开启次数最多的字线地址。
继续参考图5，假设于两个刷新信号的间隔时间内提供的统计信号为2个，且处理模块103基于计数模块102的计数值比较仅获取计数值最大的监测地址作为目标地址，此时，若统计信号基于t1和t2提供，此时处理单元103中存储的目标地址为B和C；若统计信号基于t1和t3提供，此时处理单元103中存储的目标地址为B；若统计信号基于t1和t4提供，此时处理单元103中存储的目标地址为A和B；若统计信号基于t2和t3提供，此时处理单元103中存储的目标地址为B和C；若统计信号基于t2和t4提供，此时处理单元103中存储的目标地址为A和C；若统计信号基于t3和t4提供，此时处理单元103中存储的目标地址为A和B。
需要说明的是，本领域技术人员可以基于图5的示例以及上述论述，合理推导出刷新信号的间隔时间内提供多个统计信号时，处理模块103所存储的不同的目标地址的方案，皆属于本公开的保护范围。
另外，在一些实施例中，随机产生单元301基于刷新信号为每个统计信号产生一个随机数，即随机产生单元301基于每个刷新信号重新产生随机数，通过刷新信号重新产生随机数，即调节不同刷新周期内统计信号提供的时间节点，使得不同刷新周期中统计信号提供的时间节点不同，通过增强目标地址获取的随机性，从而进一步提高存储器补充刷新功能的准确性。
本实施例提供的监测电路中，处理模块103基于统计信号比较计数模块102中各监测地址所对应的计数值，从而获取并存储目标地址，其中，目标地址为存储器需要执行补充刷新的地址，然后基于刷新信号对存储的目标地址执行刷新操作；另外，通过将统计信号设置为于相邻刷新信号的间隔时间内提供，使得通过调节统计信号的提供时间可以调节刷新周期内统计被开启的字线地址的时间，从而使得在一些刷新周期中，统计并补充刷新在刷新周期的前期或中期被开启次数较多的字线地址，防止前期或中期被开启次数较多的字线地址被掩盖，提高存储器对字线地址监测的灵活性和补充刷新功能的准确性。
需要说明的是，上述实施例所提供的监测电路中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的监测电路实施例。
值得一提的是，本实施例中所涉及到的各单元均为逻辑单元，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本申请的创新部分，本实施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
本公开另一实施例提供一种刷新方法，应用于上述实施例提供的监测电路，通过调节每个刷新周期内对字线地址的统计时间，使得在一些刷新周期中，统计并补充刷新在刷新周期的前期或中期被开启次数较多的字线地址，防止前期或中期被开启次数较多的字线地址被掩盖，从而提高存储器对字线地址监测的灵活性和补充刷新功能的准确性。
图6为本实施例提供的刷新方法中各步骤对应的流程示意图，以下结合附图对本实施例提供的刷新方法进行详细说明，具体如下：
参考图6，刷新方法，包括：
步骤401，于每一刷新周期内，采样监测地址，并统计监测地址的数量。
具体地，基于初始地址采样获取监测地址，初始地址为存储器中开启的字线地址。
在一些实施例中，基于预设间隔采样以获取监测地址，其中，预设间隔设置为每出现x个初始地址，进行一次监测地址的采样，x为正整数，即存储器每开启x个字线地址，采样模块101进行一次监测地址的采样，通过为采样模块101设置采样概率，以降低采样模块101所需获取的字线地址，即通过抽样检测的方式降低监测电路的功耗。在一些实施例中，x为小于等于16的正整数；在一个具体的例子中，x可以设置为14、12、10、8、6、4或2等正整数。
步骤402，基于统计信号，获取统计的监测地址中的目标地址，目标地址为计数值最大的k个计数器所述对应的监测地址。
对于的计数器，计数器的容量基于刷新命令的接收间隔时间、采样的预设间隔和存储器中字线开启间隔时间设置；具体地，在DDR4的标准中，正常工作温度下，16G容量的存储器在1X刷新模式下，字线开启间隔时间tRC＝45ns，采样的预设间隔tREFC＝550ns，刷新命令的接收间隔时间tREFI＝7.8us；此时，在存储器的突发传输模式下9*tREFI下存储器可开启的字线地址的数量为9*(tREFI-tREFC)/tRC＝161，若计数器的容量为b，需保证2b＞161，即b最少为8，在这种示例下，计数器的容量设置为8比特；需要说明的是，本示例的数值举例，仅用于本领域技术人员理解计数模块102中计数器的容量设置方式，并不构成对本实施例的限定。
对于统计信号，具体地，于每一刷新周期中的任意时间节点生成统计信号，刷新周期为相邻刷新信号的间隔时间。
更具体地，在一些实施例中，获取统计信号的方法包括：基于预设最小值和预设最大值定义的预设数值区间，生成位于预设数值区间中的随机数，并基于随机数和预设最小值的差值，获取差值在预设数值区间中的占比值，基于占比值和刷新周期，确定并输出随机延迟时间，基于刷新信号的时间节点，延时随机延迟时间后提供统计信号。
在一个具体的例子中，参考图4，假设生成的预设数值区间为：基于预设最小值0和预设最大值10定义的预设数值区间(0,10)(预设最小值0对应的随机数和预设最大值10对应的随机数分别对应于刷新间隔的两个刷新信号，由于统计信号的提供时间不与刷新信号重合，因此预设数值区间设置为开区间)，此时随机产生单元301可产生的随机数为1、2、3、4、5、6、7、8和9，当随机产生单元301产生的随机数为1时，预设最小值和随机数之间的差值为1，预设数值区间的长度为10，差值在预设数值区间中的长度占比为1/10，此时时间处理单元302获取的随机延迟时间即1/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线1的位置提供；当随机产生单元301产生的随机数为2时，预设最小值和随机数之间的差值为2，差值在预设数值区间中的长度占比为2/10，此时时间处理单元302获取的随机延迟时间即2/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线2的位置提供；当随机产生单元301产生的随机数为3时，预设最小值和随机数之间的差值为3，差值在预设数值区间中的长度占比为3/10，此时时间处理单元302获取的随机延迟时间即3/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线3的位置提供；当随机产生单元301产生的随机数为4时，预设最小值和随机数之间的差值为4，差值在预设数值区间中的长度占比为1/10，此时时间处理单元302获取的随机延迟时间即4/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线4的位置提供；当随机产生单元301产生的随机数为5时，预设最小值和随机数之间的差值为5，差值在预设数值区间中的长度占比为1/10，此时时间处理单元302获取的随机延迟时间即5/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线5的位置提供；当随机产生单元301产生的随机数为6时，预设最小值和随机数之间的差值为6，差值在预设数值区间中的长度占比为1/10，此时时间处理单元302获取的随机延迟时间即6/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线6的位置提供；当随机产生单元301产生的随机数为7时，预设最小值和随机数之间的差值为7，差值在预设数值区间中的长度占比为1/10，此时时间处理单元302获取的随机延迟时间即7/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线7的位置提供；当随机产生单元301产生的随机数为8时，预设最小值和随机数之间的差值为8，差值在预设数值区间中的长度占比为1/10，此时时间处理单元302获取的随机延迟时间即8/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线8的位置提供；当随机产生单元301产生的随机数为9时，预设最小值和随机数之间的差值为9，差值在预设数值区间中的长度占比为1/10，此时时间处理单元302获取的随机延迟时间即9/10倍的刷新周期，信号发生单元303提供的统计信号于图4所示的坐标轴虚线9的位置提供。
参考图5，图5所示即计数模块102对监测地址A、监测地址B、监测地址C、监测地址D和监测地址E的计数示意，若统计时间于t1所示虚线位置提供，各监测地址对应的计数值的大小关系为：B＞C＞A＞D＞E；若统计时间于t2所示虚线位置提供，各监测地址对应的计数值的大小关系为：C＞B＞A＞D＞E；若统计时间于t3所示虚线位置提供，各监测地址对应的计数值的大小关系为：B＞A＞C＞D＞E；若统计时间于t4所示虚线位置提供，各监测地址对应的计数值的大小关系为：A＞B＞C＞D＞E；即调节统计时间的提供时间，可以获取刷新周期中不同时间段内被开启次数最多的字线地址。
另外，在一些实施例中，基于刷新信号为每个统计信号产生一个随机数，即基于每个刷新信号重新产生随机数，通过刷新信号重新产生随机数，即调节不同刷新周期内统计信号提供的时间节点，使得不同刷新周期中统计信号提供的时间节点不同，进一步提高存储器补充刷新功能的准确性。
另外，在一些实施例中，于每一刷新周期内，提供的统计信号的数量为多个，即通过设置多个统计信号，多次比较获取目标地址，从而获取刷新周期不同时间节点被开启次数较多的字线地址，进一步提高存储器补充刷新功能的准确性。
步骤404，存储并锁存目标地址，并基于刷新信号对目标地址执行刷新操作。
需要说明的是，对于上述提及的“对存储的目标地址的相邻行执行刷新操作”，存储器可以直接对存储的地址的相邻行执行刷新操作，或处理模块103将存储的目标地址输出到存储器的某一寄存器中，存储器对于寄存器中存储的目标地址的相邻行统一执行刷新操作。具体地，对存储的多个目标地址的相邻行依次进行刷新，即先对一个目标地址的+1和-1行地址进行补充刷新，再根据目标地址对应的计数值的情况，判断是否对+2和-2等相邻行进行补充刷新，刷新完一个目标地址的相邻行，再对另外一个目标地址的相邻行进行刷新，依次完成刷新操作。
步骤405，基于刷新信号提供复位信号，复位信号用于指示对执行刷新操作的目标地址对应的计数器进行复位。由于复位信号仅复位执行刷新操作的目标地址，使得其他监测地址在下一刷新周期中可以持续被计数，从而监测被开启次数持续且缓慢增长的字线地址，进一步提高存储器补充刷新功能的准确性。
在一些实施例中，在执行步骤404之前，还包括：步骤403，基于刷新信号，获取统计的监测地址中的目标地址。
具体地，基于刷新信号比较各监测地址对应的计数器的计数值，并将计数值最大的m个计数器所对应的监测地址作为目标地址，通过刷新信号和统计信号的两次比较获取目标地址，从而获取整个刷新周期中被开启次数较多的字线地址，以及刷新周期的前期或中期被开启次数较多的字线地址，进一步提高存储器补充刷新功能的准确性。
在一些实施例中，m和k可以设置为相同整数，即存储器基于刷新信号和统计信号获取的监测地址的数量相同；在另一些实施例中，m和k可以设置为不同整数，即存储器基于刷新信号和统计信号获取的监测地址的数量不同。
对于步骤404，在一些实施例中，步骤404还包括：比较目标地址对应的计数值，并对计数值最大的n个目标地址执行刷新操作，n为小于等于(m+k)的正整数；基于前述的多种实施方案，存储的目标地址的数量为多个，通过对目标地址对应的计数值进行二次比较，以对计数值最大的n个目标地址执行刷新操作，以降低监测电路的驱动功耗。
在一些实施例中，n设置为1，即仅对计数值最大的目标地址的相邻行执行刷新操作，存储器对监测电路基于统计信号和/或刷新信号多次获取的目标地址中，被开启次数最多的目标地址的相邻行进行补充刷新，以降低监测电路的功耗。
在一些实施例中，可以为目标地址设置标识符，基于刷新信号和统计信号获取的目标地址对应的标识符不同，通过为标识符设置相应优先级，优先刷新基于统计信号获取的目标地址，或者优先刷新基于刷新信号获取的目标地址。
在一些实施例中，统计信号获取的目标地址与刷新信号获取的目标地址可以通过不同的刷新命令实现相邻行的刷新操作，在一个具体的例子中，刷新信号获取的目标地址，基于本次刷新命令实现相邻行的刷新操作，统计信号获取的目标地址，基于下一次刷新命令实现相邻行的刷新操作。
本实施例提供的刷新方法，基于统计信号比较各监测地址所对应的计数值，从而获取并存储目标地址，其中，目标地址的相邻行为存储器需要执行补充刷新的地址，然后基于刷新信号对存储的目标地址的相邻行执行刷新操作；另外，通过将统计信号设置为于相邻所述刷新信号的间隔时间内提供，使得通过调节统计信号的提供时间可以调节刷新周期内统计被开启的字线地址的时间，从而使得在一些刷新周期中，统计并补充刷新在刷新周期的前期或中期被开启次数较多的字线地址，防止前期或中期被开启次数较多的字线地址被掩盖，提高存储器对字线地址监测的灵活性和补充刷新功能的准确性。
由于上述实施例与本实施例相互对应，因此本实施例可与上述实施例互相配合实施。上述实施例中提到的相关技术细节在本实施例中依然有效，在上述实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述实施例中。
需要说明的是，上述实施例所提供的刷新方法中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的刷新方法实施例。
本公开又一实施例提供一种存储器，基于上述实施例提供的监测电路获取目标字线地址，通过调节每个刷新周期内对字线地址的统计时间，使得在一些刷新周期中，统计并补充刷新在刷新周期的前期或中期被开启次数较多的字线地址，防止前期或中期被开启次数较多的字线地址被掩盖，从而提高存储器对字线地址监测的灵活性和补充刷新功能的准确性。
具体地，对于监测电路，处理模块基于统计信号比较计数模块中各监测地址所对应的计数值，从而获取并存储目标地址，其中，目标地址的相邻行为存储器需要执行补充刷新的地址，然后基于刷新信号对存储的目标地址的相邻行执行刷新操作；另外，通过将统计信号设置为于相邻刷新信号的间隔时间内提供，使得通过调节统计信号的提供时间可以调节刷新周期内统计被开启的字线地址的时间，从而使得在一些刷新周期中，统计并补充刷新在刷新周期的前期或中期被开启次数较多的字线地址，防止前期或中期被开启次数较多的字线地址被掩盖，提高存储器对字线地址监测的灵活性和补充刷新功能的准确性。
在一些实施例中，存储器可以是基于半导体装置或组件的存储单元或装置。例如，存储器装置可以是易失性存储器，例如动态随机存取存储器DRAM、同步动态随机存取存储器SDRAM、双倍数据速率同步动态随机存取存储器DDR SDRAM、低功率双倍数据速率同步动态随机存取存储器LPDDR SDRAM、图形双倍数据速率同步动态随机存取存储器GDDR SDRAM、双倍数据速率类型双同步动态随机存取存储器DDR2SDRAM、双倍数据速率类型三同步动态随机存取存储器DDR3SDRAM、双倍数据速率第四代同步动态随机存取存储器DDR4SDRAM、晶闸管随机存取存储器TRAM等；或者可以是非易失性存储器，例如相变随机存取存储器PRAM、磁性随机存取存储器MRAM、电阻式随机存取存储器RRAM等。
本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。
Claims (16)
1.一种监测电路，其特征在于，包括：
采样模块，被配置为，对初始地址采样以获取监测地址，所述初始地址为所述监测电路所在存储器中被开启的字线地址；
计数模块，连接所述采样模块，被配置为，若所述计数模块中存在相同的所述监测地址，则将相同的所述监测地址对应的计数器的计数值加1，若所述计数模块中不存在相同的所述监测地址，则新增所述监测地址对应的计数器，并将所述计数器的计数值置1；
处理模块，连接所述计数模块，被配置为，基于统计信号比较所述计数模块中各所述监测地址对应的计数器的计数值，以获取目标地址，并基于刷新信号对所述目标地址的相邻行执行刷新操作；
其中，所述统计信号于相邻的两个所述刷新信号的间隔时间内提供。
2.根据权利要求1所述的监测电路，其特征在于，所述处理模块，包括：
比较单元，连接所述计数模块，被配置为，基于所述统计信号比较所述计数模块中各所述监测地址对应的计数器的计数值，并将计数值最大的k个计数器所对应的所述监测地址作为所述目标地址锁存并传输至预存单元，所述k为正整数；
所述预存单元被配置为，存储所述比较单元传输的所述目标地址，并基于所述刷新信号，对所述目标地址的相邻行执行刷新操作；
复位单元，连接所述计数模块，被配置为，基于所述刷新信号提供复位信号，所述复位信号用于指示所述计数模块对执行刷新操作的所述目标地址对应的所述计数器进行复位。
3.根据权利要求2所述的监测电路，其特征在于，所述比较单元还被配置为，基于所述刷新信号比较所述计数模块中各所述监测地址对应的计数器的计数值，并将计数值最大的m个计数器所对应的所述监测地址作为所述目标地址锁存并传输至所述预存单元，所述m为正整数。
4.根据权利要求2或3所述的监测电路，其特征在于，所述对所述目标地址的相邻行执行刷新操作，包括：比较所述计数模块中所述目标地址对应的计数值，并对计数值最大的n个的所述目标地址的相邻行执行刷新操作，所述n为小于等于(m+k)的正整数。
5.根据权利要求1所述的监测电路，其特征在于，于相邻的两个所述刷新信号的间隔时间内提供的所述统计信号的数量为多个。
6.根据权利要求1或5所述的监测电路，其特征在于，还包括：信号产生模块，被配置为，于每一刷新周期中的任意时间节点生成所述统计信号，所述刷新周期为相邻所述刷新信号的间隔时间。
7.根据权利要求6所述的监测电路，其特征在于，所述信号产生模块，包括：
随机产生单元，被配置为，基于预设最小值和预设最大值定义的预设数值区间，生成位于所述预设数值区间中的随机数，并基于所述随机数和所述预设最小值的差值获取所述差值在所述预设数值区间中的占比值；
时间处理单元，连接所述随机产生单元，被配置为，基于所述占比值和所述刷新周期，确定并输出随机延迟时间；
信号产生单元，连接所述时间处理单元，基于所述刷新信号的时间节点，延时所述随机延迟时间后提供所述统计信号。
8.根据权利要求7所述的监测电路，其特征在于，所述随机产生单元基于所述刷新信号为每个所述统计信号产生一个所述随机数。
9.根据权利要求1所述的监测电路，其特征在于，所述采样模块基于预设间隔采样以获取所述监测地址，其中，所述预设间隔设置为每出现x个初始地址，进行一次所述监测地址的采样，所述x为正整数。
10.根据权利要求9所述的监测电路，其特征在于，所述x为小于等于16的正整数。
11.一种刷新方法，应用于权利要求1～10任一项所述的监测电路，其特征在于，包括：
于每一刷新周期内，采样监测地址，并统计所述监测地址的数量；
基于统计信号，获取统计的所述监测地址中的目标地址，所述目标地址为计数值最大的k个计数器所对应的所述监测地址；
存储并锁存所述目标地址，并基于刷新信号对所述目标地址的相邻行执行刷新操作。
12.根据权利要求11所述的刷新方法，其特征在于，所述存储并锁存所述目标地址之前，还包括：基于所述刷新信号，获取统计的所述监测地址中的所述目标地址。
13.根据权利要求11所述的刷新方法，其特征在于，在所述基于刷新信号对所述目标地址的相邻行执行刷新操作之后，还包括：基于所述刷新信号提供复位信号，所述复位信号用于指示对所述目标地址对应的所述计数器进行复位。
14.根据权利要求11所述的刷新方法，其特征在于，于每一刷新周期内，提供的所述统计信号的数量为多个。
15.根据权利要求11所述的刷新方法，其特征在于，包括：
基于预设最小值和预设最大值定义的预设数值区间，生成位于所述预设数值区间中的随机数，并基于所述随机数和所述预设最小值的差值获取所述差值在所述预设数值区间中的占比值；
基于所述占比值和所述刷新周期，确定并输出随机延迟时间；
基于所述刷新信号的时间节点，延时所述随机延迟时间后提供所述统计信号。
16.一种存储器，其特征在于，基于权利要求1～10任一项所述的监测电路获取目标字线地址。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211049623.9A CN117672292A (zh) | 2022-08-30 | 2022-08-30 | 监测电路、刷新方法及存储器 |
| PCT/CN2022/118567 WO2024045219A1 (zh) | 2022-08-30 | 2022-09-13 | 监测电路、刷新方法及存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211049623.9A CN117672292A (zh) | 2022-08-30 | 2022-08-30 | 监测电路、刷新方法及存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117672292A true CN117672292A (zh) | 2024-03-08 |
Family
ID=90068636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211049623.9A Pending CN117672292A (zh) | 2022-08-30 | 2022-08-30 | 监测电路、刷新方法及存储器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117672292A (zh) |
| WO (1) | WO2024045219A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102194003B1 (ko) * | 2014-02-25 | 2020-12-22 | 삼성전자주식회사 | 메모리 모듈 및 이를 포함하는 메모리 시스템 |
| US11120860B1 (en) * | 2020-08-06 | 2021-09-14 | Micron Technology, Inc. | Staggering refresh address counters of a number of memory devices, and related methods, devices, and systems |
| US11688454B2 (en) * | 2020-12-10 | 2023-06-27 | SK Hynix Inc. | Semiconductor memory device and memory system including the same |
| CN114627927A (zh) * | 2020-12-14 | 2022-06-14 | 爱思开海力士有限公司 | 用于执行目标刷新操作的装置和方法 |
| US11749371B2 (en) * | 2020-12-14 | 2023-09-05 | SK Hynix Inc. | Memory system including memory device performing target refresh |
-
2022
- 2022-08-30 CN CN202211049623.9A patent/CN117672292A/zh active Pending
- 2022-09-13 WO PCT/CN2022/118567 patent/WO2024045219A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024045219A1 (zh) | 2024-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10490252B2 (en) | Apparatus and methods for refreshing memory | |
| CN112106138B (zh) | 用于行锤击刷新采样的纯时间自适应采样的设备和方法 | |
| US11081160B2 (en) | Apparatus and methods for triggering row hammer address sampling | |
| US8675438B2 (en) | Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes | |
| US10971206B2 (en) | Semiconductor memory device | |
| US9953696B2 (en) | Refresh control circuit for target refresh operation of semiconductor memory device, and operating method thereof | |
| CN111247586B (zh) | 用于刷新存储器的设备及方法 | |
| KR102373544B1 (ko) | 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법 | |
| US9437275B2 (en) | Memory system and method for operating the same | |
| CN114420181B (zh) | 刷新电路和存储器 | |
| CN114121077A (zh) | 用于提供刷新地址的设备和方法 | |
| JP4339995B2 (ja) | 半導体記憶装置 | |
| KR101020019B1 (ko) | 내장형 ｄｒａｍ을 위한 리프레시 제어기 및 리프레시 제어 방법 | |
| US11004531B2 (en) | Test control circuit, semiconductor memory apparatus and semiconductor system using the test control circuit | |
| CN112992254A (zh) | 刷新测试电路及方法 | |
| US11721383B2 (en) | Refresh circuit and refresh method of a semiconductor memory having a signal generation module configured to generate an inversion signal and carry signals based on a refresh command; an adjustment unit to generate an inversion adjustment signal according to the inversion | |
| JP6751460B1 (ja) | 疑似スタティックランダムアクセスメモリ及びそのデータ書き込み方法 | |
| CN117672292A (zh) | 监测电路、刷新方法及存储器 | |
| CN116978423A (zh) | 存储器仿真方法 | |
| CN117672291A (zh) | 监测电路、刷新方法及存储器 | |
| CN117636942B (zh) | 刷新控制结构、刷新控制方法及存储器 | |
| CN117672293A (zh) | 监测电路、刷新方法及存储器 | |
| CN116961628B (zh) | 固定延迟时间实现方法和装置 | |
| US20240071458A1 (en) | Monitoring circuit, refresh method and memory | |
| WO2023015640A1 (zh) | 刷新计数器电路、刷新计数方法及半导体存储 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |