CN117672291A - 监测电路、刷新方法及存储器 - Google Patents

监测电路、刷新方法及存储器 Download PDF

Info

Publication number
CN117672291A
CN117672291A CN202211048296.5A CN202211048296A CN117672291A CN 117672291 A CN117672291 A CN 117672291A CN 202211048296 A CN202211048296 A CN 202211048296A CN 117672291 A CN117672291 A CN 117672291A
Authority
CN
China
Prior art keywords
monitoring
address
preset value
counter
monitoring address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211048296.5A
Other languages
English (en)
Inventor
周润发
权敬桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202211048296.5A priority Critical patent/CN117672291A/zh
Priority to PCT/CN2022/123866 priority patent/WO2024045260A1/zh
Priority to US18/230,859 priority patent/US20240071458A1/en
Publication of CN117672291A publication Critical patent/CN117672291A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本公开涉及半导体电路设计领域，特别涉及一种监测电路、刷新方法及存储器，监测电路包括：采样模块，对初始地址采样以获取监测地址；计数模块，基于获取的监测地址，调节监测地址对应的第一计数器的计数值；计数模块还被配置为，为监测地址配置预设值，且配置的预设值的大小与监测地址在计数模块中存在的时长呈正相关；处理模块，基于更新信号比较每一监测地址对应的第一计数器的计数值和预设值；其中，若第一计数器的计数值大于等于预设值，保留监测地址，若第一计数器的计数值小于预设值，释放监测地址，并复位监测地址对应的第一计数器和预设值，以较小的功耗实现对存储区的补充刷新，从而保证各存储区内存储数据的准确性。

Description

监测电路、刷新方法及存储器
技术领域
本公开涉及半导体电路设计领域，特别涉及一种监测电路、刷新方法及存储器。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)通过一个晶体管连接一存储区的结构(1T1C)存储数据，其中晶体管通过字线(word line，WL)控制，WL导通时，存储区内的电荷与位线(bit line，BL)的电荷共享，以将目标存储区中的数据读出，或向目标存储区中写入数据。
字线频繁开启会导致相邻存储区内的电荷丢失，可能导致存储区内存储的数据发生错误；对于上述问题，目前通常基于刷新周期为时间单位，对一个刷新周期内被开启次数最多的字线地址相邻的存储区进行补充刷新，从而避免存储的数据发生错误；然而，采用这种方式进行存储区的补充刷新需要对所有被开启的字线地址进行计数，需要驱动数量庞大的计数器，从而产生较大的功耗，并不利于实际应用。
如何以较小的功耗完成对存储区的补充刷新，以保证各存储区内存储数据的准确性，是当前亟待解决的技术问题。
发明内容
本公开实施例提供一种监测电路、刷新方法及存储器，以较小的功耗实现对存储区中特定行的补充刷新，保证各存储区内存储数据的准确性的同时，降低存储器所需驱动的计数器的数量，更适于存储器的实际设计。
本公开一实施例提供了一种监测电路，包括：采样模块，被配置为，对初始地址采样以获取监测地址，初始地址为监测电路所在存储器中被开启的字线地址；计数模块，连接采样模块，被配置为，基于获取的监测地址，调节监测地址对应的第一计数器的计数值；计数模块还被配置为，为监测地址配置预设值，且配置的预设值的大小与监测地址在计数模块中存在的时长呈正相关；处理模块，连接计数模块，被配置为，基于更新信号比较每一监测地址对应的第一计数器的计数值和预设值；其中，若第一计数器的计数值大于等于预设值，保留监测地址，若第一计数器的计数值小于预设值，释放监测地址，并复位监测地址对应的第一计数器和预设值。
本公开实施例提供的监测电路中，处理模块基于更新信号不断释放计数模块中计数值小于预设值的监测地址，即不断释放计数模块中记录的噪声地址，使得计数模块可以对新的监测地址进行记录，通过避免对于噪声地址的持续记录而造成的计数器资源浪费，以降低监测电路所需驱动的第一计数器的数量，从而降低监测电路的功耗；另外，处理模块保留计数值大于等于预设值的监测地址，监测地址的相邻行用于存储器的补充刷新，即保留被开启次数大于预设值的字线地址，以保证各存储区内存储数据的准确性。
另外，计数模块，包括：判断单元，连接采样模块，被配置为，基于获取的监测地址和存储的监测地址，判断获取的监测地址是否被存储，若监测地址已被存储，则生成第一控制信号，若监测地址未被存储，则生成第二控制信号；计数单元，连接采样模块和判断单元，被配置为，基于第一控制信号，将监测地址对应的第一计数器的计数值加1，基于第二控制信号，新增监测地址对应的第一计数器，并将第一计数器的计数值置1；参考单元，连接计数单元和判断单元，被配置为，基于第二控制信号，为监测地址配置预设值，且配置的预设值存储在计数单元中，并基于更新信号调整预设值。
另外，配置的预设值的大小与监测地址在计数模块中存在的时长呈正相关，包括：设置的预设值的大小与监测地址在计数模块中保留的更新周期的数量呈正相关，更新周期为相邻更新信号之间的间隔时间；通过将预设值设置为与更新周期相关的变量，即提高对长时间计数的字线地址的保留标准，使得获取的可能导致存储区内存储的数据发生错误的字线地址更加准确，从而进一步保证存储器补充刷新的准确性。
另外，参考单元，包括：设置子单元，连接计数单元和判断单元，被配置为，响应于第二控制信号，基于第一初始值，设置监测地址对应的预设值；调整子单元，被配置为，接收更新信号，并基于更新信号调整计数单元中保留的监测地址所对应的预设值。
另外，预设值为计数单元中的第二计数器的计数结果；基于更新信号调整计数单元中保留的监测地址所对应的预设值包括：基于更新信号，将第二初始值累加至被保留的监测地址对应的第二计数器。
另外，第一初始值设置为2n，第二初始值设置为2m，m、n为大于等于1的正整数。
另外，处理模块，包括：第一处理单元，连接计数模块，被配置为，接收每一监测地址对应的第一计数器的计数值和预设值，并基于更新信号的控制，将第一计数器的计数值和预设值锁存并传输至比较单元；比较单元连接第一处理单元，被配置为，比较第一计数器的计数值和预设值，且当第一计数器的计数值小于预设值，生成并输出释放控制信号；第二处理单元，连接比较单元和计数模块，被配置为，基于释放控制信号，释放计数模块中相应的监测地址，并复位监测地址对应的第一计数器和预设值。
另外，基于更新信号的控制，将第一计数器的计数值和预设值锁存并传输至比较单元，包括：更新信号控制驱动时钟信号的输入，其中，在更新信号为有效电平时，驱动时钟信号输入处理模块，在更新信号为无效电平时，无驱动时钟信号输入；当驱动时钟信号输入，处理模块将第一计数器的计数值和预设值锁存并传输至比较单元。
另外，采样模块基于预设间隔采样以获取监测地址，其中，预设间隔设置为每出现x个初始地址，进行一次监测地址的采样，x为正整数；通过为采样模块设置采样概率，以降低采样模块所需获取的字线地址，即通过抽样检测的方式进一步降低监测电路的功耗。
另外，x为小于等于16的正整数。
另外，更新信号包括刷新信号和计数调整信号，刷新信号用于指示存储器进行刷新操作，计数调整信号于相邻两个刷新信号的间隔内提供；通过刷新信号和计数调整信号共同作为更新信号，以提高处理模块释放计数模块中监测地址的频率，从而进一步降低监测电路所需驱动的计数器的数量；另外，通过增加更新信号的数量，提高了对被开启字线地址的监控频率，防止短时间内对某些被开启字线地址的突发性多次开启。
另外，存储器的刷新操作还包括：刷新计数模块中保留的监测地址中第一计数器对应的计数值最高的y个监测地址的相邻行，y为大于等于1的正整数；刷新后释放计数模块中计数值最高的y个监测地址，并复位计数值最高的y个监测地址对应的第一计数器和预设值。
另外，计数单元还被配置为，当计数单元中每个第一计数器均有对应的监测地址时，基于第二控制信号丢弃新增的监测地址。
本公开又一实施例提供了一种刷新方法，应用于上述实施例提供的监测电路，包括：步骤S1：获取监测地址并检测监测地址是否被存储，若监测地址已被存储，则执行步骤S2，若监测地址未被存储，则执行步骤S3；步骤S2：将监测地址对应的第一计数器的计数值加1；步骤S3：采用新的第一计数器计数监测地址，并将第一计数器的计数值置1，并为监测地址设置相应的预设值；步骤S4：基于更新信号调整保留的监测地址所对应的预设值，并比较每一监测地址对应的第一计数器的计数值和预设值，若第一计数器的计数值大于等于预设值，则执行步骤S5，若第一计数器的计数值小于预设值，则执行步骤S6；步骤S5：保留监测地址，继续执行步骤S1；步骤S6：释放监测地址，并复位监测地址对应的第一计数器和预设值，继续执行步骤S1。
另外，为监测地址设置相应的预设值，包括：获取新增的监测地址，并基于第一初始值设置新增的监测地址对应的预设值；基于更新信号调整保留的监测地址所对应的预设值，包括：基于第二初始值累加保留的监测地址所对应的预设值。
本公开又一实施例还提供了一种存储器，基于上述实施例提供的监测电路获取待刷新的字线地址；以较小的功耗实现对存储区中特定行的补充刷新，保证各存储区内存储数据的准确性的同时，降低存储器所需驱动的计数器的数量，更适于存储器的实际设计。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一实施例提供的监测电路的结构示意图；
图2为本公开一实施例提供的计数模块的结构示意图；
图3为本公开一实施例提供的参考单元的结构示意图；
图4和图5为本公开一实施例提供的监测电路对监测地址进行保留和释放的原理示意图；
图6为本公开一实施例提供的处理模块的结构示意图；
图7为本公开一实施例提供的一种驱动时钟信号输入方式的结构示意图；
图8为本公开另一实施例提供的刷新方法中各步骤对应的流程示意图。
具体实施方式
由背景技术可知，字线频繁开启会导致相邻存储区内的电荷丢失，可能导致存储区内存储的数据发生错误。对于上述问题，目前通常基于刷新周期为时间单位，对一个刷新周期内被开启次数最多的字线地址相邻的存储区进行补充刷新，从而避免存储的数据发生错误；然而，采用这种方式进行存储区的补充刷新需要对所有被开启的字线地址进行计数，需要驱动数量庞大的计数器，从而产生较大的功耗，并不利于实际应用。
本公开一实施例提供了一种监测电路，以较小的功耗实现对存储区中特定行的补充刷新，保证各存储区内存储数据的准确性的同时，降低存储器所需驱动的计数器的数量，更适于存储器的实际设计。
本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本公开的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
图1为本实施例提供的监测电路的结构示意图，图2为本实施例提供的计数模块的结构示意图，图3为本实施例提供的参考单元的结构示意图，图4和图5为本实施例提供的监测电路对监测地址进行保留和释放的原理示意图，图6为本实施例提供的处理模块的结构示意图，图7为本实施例提供的一种驱动时钟信号输入方式的结构示意图，以下结合附图对本实施例提供的监测电路进行详细说明，具体如下：
参考图1，监测电路，包括：
采样模块101，被配置为，对初始地址采样以获取监测地址，初始地址为监测电路所在存储器中被开启的字线地址。
计数模块102，连接采样模块101，被配置为，基于获取的监测地址，调节监测地址对应的第一计数器的计数值。
计数模块102还被配置为，为监测地址配置预设值，且配置的预设值的大小与监测地址在计数模块102中存在的时长呈正相关。
具体地，监测地址在计数模块102中存在的时间越长，监测地址对应的预设值越大，监测地址在计数模块102中存在的时间越短，监测地址对应的预设值越小。
处理模块103，连接计数模块102，被配置为，基于更新信号比较每一监测地址对应的第一计数器的计数值和预设值；其中，若第一计数器的计数值大于等于预设值，保留监测地址，若第一计数器的计数值小于预设值，释放监测地址，并复位监测地址对应的第一计数器和预设值。
本实施例提供的监测电路中，处理模块103基于更新信号不断释放计数模块102中计数值小于预设值的监测地址，即不断释放计数模块102中记录的噪声地址，使得计数模块102可以对新的监测地址进行记录，通过避免对于噪声地址的持续记录而造成的计数器资源浪费，以降低监测电路所需驱动的第一计数器的数量，从而降低监测电路的功耗；另外，处理模块103保留计数值大于等于预设值的监测地址，监测地址的相邻行用于存储器的补充刷新，即保留被开启次数大于预设值的字线地址，以保证各存储区内存储数据的准确性。
对于本实施例提供的采样模块101，在一些实施例中，采样模块101基于预设间隔采样以获取监测地址，其中，预设间隔设置为每出现x个初始地址，进行一次监测地址的采样，x为正整数，即存储器每开启x个字线地址，采样模块101进行一次监测地址的采样，通过为采样模块101设置采样概率，以降低采样模块101所需获取的字线地址，即通过抽样检测的方式进一步降低监测电路的功耗。在一些实施例中，x可以为小于等于16的正整数；在一个具体的例子中，x可以设置为小于等于8的正整数，例如，x可以设置为8、6、4或2等正整数。
对于本实施例提供的计数模块102，在一些实施例中，参考图2，计数模块102，包括：判断单元132，连接采样模块101，被配置为，基于获取的监测地址和存储的监测地址，判断获取的监测地址是否被存储，若监测地址已被存储，则生成第一控制信号，若监测地址未被存储，则生成第二控制信号；计数单元112，连接采样模块101和判断单元132，被配置为，基于第一控制信号，将监测地址对应的第一计数器的计数值加1，基于第一控制信号，新增监测地址对应的第一计数器，并将第一计数器的计数值置1；参考单元122，连接计数单元112和判断单元132，被配置为，基于第二控制信号，为监测地址配置预设值，且配置的预设值存储在计数单元112中，并基于更新信号调整预设值。
在其他实施例中，预设值同样可以设置为存储在参考单元中，需要说明的是，在本实施例后续的描述中，将预设值设置在计数单元112中为例进行详细说明。
在另一些实施例中，参考单元122中也可以存储监测地址，此时参考单元122还需连接采样模块101，被配置为，若参考单元122中不存在相同的监测地址，新增监测地址，并为监测地址配置对应的预设值。
需要说明的是，对于第一计数器，第一计数器的容量基于刷新命令的接收间隔时间、采样的预设间隔和存储器中字线开启间隔时间设置；具体地，在DDR4的标准中，正常工作温度下，16G容量的存储器在1X刷新模式下，字线开启间隔时间tRC＝45ns，采样的预设间隔tREFC＝550ns，刷新命令的接收间隔时间tREFI＝7.8us；此时，在存储器的突发传输模式下9*tREFI下存储器可开启的字线地址的数量为9*(tREFI-tREFC)/tRC＝161，若第一计数器的容量为b，需保证2b＞161，即b最少为8，在这种示例下，第一计数器的容量设置为8比特；需要说明的是，本示例的数值举例，仅用于本领域技术人员理解第一计数器的容量设置方式，并不构成对本实施例的限定。
在实际应用中，计数单元122中第一计数器的数量有限，计数单元122还被配置为，当计数单元122中每个第一计数器均有对应的监测地址时，即计数单元122中的所有第一计数器已开始计数，计数单元122存储的监测地址已满，此时计数单元122被配置为，基于第二控制信号丢弃新增的监测地址。
对于配置的预设值，在一些实施例中，设置的预设值的大小与监测地址在计数模块102中保留的更新周期的数量呈正相关，更新周期为相邻更新信号之间的间隔时间。
具体地，参考图3，参考单元122包括：设置子单元202，连接计数单元112和判断单元132，被配置为，响应于第二控制信号，基于第一初始值，设置监测地址对应的预设值；调整子单元203，被配置为，接收更新信号，并基于更新信号调整计数单元112中保留的监测地址所对应的预设值。当判断单元132判断出现新的监测地址后，参考单元122为新的监测地址配置预设值；当接收到更新信号后，调整子单元203增大计数单元112中保留的监测地址所对应的预设值，从而实现设置的预设值的大小与监测地址在计数模块102中保留的更新周期的数量呈正相关。
在一个具体的例子中，预设值为计数单元112中的第二计数器的计数结果，调整子单元203被配置为，基于更新信号，将第二初始值累加至被保留的监测地址对应的第二计数器。
参考图4，其中计数值是第一计数器的计数结果，用于表征相应监测地址被统计的次数，预设值是第二计数器的计数结果，用于表征相应监测地址的记录参考值，其中c表征设置子单元201设置的第一初始值，y表征调整子单元203每次调整的步长，t1～t5表征相应监测地址存在的更新周期的数量；对于计数值大于等于预设值的监测地址，即存储器中开启次数达到预设次数的字线地址，存在被恶意攻击的风险，需要对相应的监测地址进行补充刷新，对于计数值小于预设值的监测地址，为正常访问的字线地址，无需进行补充刷新；另外，持续被开启的字线地址更有可能造成相邻存储区的数据错误，本实施例通过设置随着监测地址保留时间的增加，监测地址对应的预设值也逐渐增加，即仅有持续被开启的字线地址，有更大概率造成相邻存储区域的存储数据发生错误，才是更值得关注的地址，应当被保留并对其相邻行进行刷新。
需要说明的是，对于上述提及的补充刷新，补充刷新的方式有多种，可以基于每个更新信号对计数单元122中存储的最大计数值的第一计数器对应的监测地址的相邻行进行补充刷新；同样可以设置为每n个更新信号对最大计数值的监测地址的相邻行进行补充刷新；同样还可以设置为单次补充刷新为多个监测地址的相邻行进行刷新；其中，相邻行可以为监测地址的+1/-1、+1/-2等相邻的地址行。
更具体地，第一初始值设置为2n，第二初始值设置为2m，m和n为大于等于1的正整数；在一个具体的例子中，m和n可以设置为2、3、4或5；相应地，m和n的值可以设置为相同值，也可以设置为不同值。
对于上述提供的计数模块102，工作原理参考图5；需要说明的是，图5所示的具体数值仅用于本领域技术人员了解本实施例提供的计数模块102的工作原理，并不构成对本实施例的限定。
参考图5，并结合图2和图3，判断单元132当接收到采样模块101采样的监测地址Address1，生成第一控制信号，计数单元112控制监测地址Address1对应的第一计数器的计数值+1(由10变为11)；判断单元132当接收到采样模块101采样的监测地址Address3，生成第一控制信号，计数单元112控制监测地址Address3对应的第一计数器的计数值+1(由19变为20)；当参考单元122接收到更新信号后，说明已记录的监测地址已经多存在了一个更新周期，参考单元122调节为计数单元112中监测地址对应的预设值，其中，监测地址Address1的预设值由4+4*1变为4+4*2，监测地址Address2的预设值由4+4*0变为4+4*1，监测地址Address3的预设值由4+4*5变为4+4*6，监测地址Address4的预设值由4+4*0变为4+4*1，监测地址Address5的预设值由4+4*2变为4+4*3，持续被开启的字线地址更有可能造成相邻存储区的数据错误，通过设置随着监测地址保留时间的增加，监测地址对应的预设值也逐渐增加，即仅有持续被开启的字线地址，有更大概率造成相邻存储区域的存储数据发生错误，才是更值得关注的地址，应当被保留并对其相邻行进行刷新；然后处理模块103对每一监测地址的计数值和预设值进行比较，保留计数值大于等于预设值的监测地址，释放计数值小于预设值的监测地址，进行比较后，计数单元112中监测地址Address5保留，其他监测地址被释放，相应第一计数器和预设值被复位；判断单元132当接收到采样模块101采样的监测地址Address6，由于计数模块102中并不存在监测地址Address6，判断单元132产生第二控制信号，此时计数单元112新增监测地址Address6，并将监测地址Address6对应的第一计数值的计数值置1，参考单元122为监测地址Address6设置预设值4+4*0。
在上述实现方式中，对于监测地址的预设值设置的第一初始值为4，基于更新信号进行累加的第二初始值设置为4，且当接收当更新信号后，先对保留的监测地址的预设值进行累加，然后进行计数值和预设值的比较；在其他的实现方式中，当接收到更新信号后，还可以设置为先进行计数值和预设值的比较，然后对保留的监测地址的预设值进行累加，以降低监测电路所需调节的第二计数器的数量，从而降低监测电路的功耗。
另外，在一些实施例中，预设值还对应有最大值，第二计数器的数值累计到最大值后不会继续累加，当监测地址对应的第一计数器的计数值大于等于最大值，则证明该监测地址相邻的存储区的数据容易发生错误，需要进行补充刷新，此时无需再进行预设值的累加，以避免第二计数器进行非必要的数值更新。
对于本实施例提供的处理模块103，参考图6，在一些实施例中，处理模块103包括：第一处理单元301，连接计数模块102，被配置为，接收每一监测地址对应的第一计数器的计数值和预设值，并基于更新信号的控制，将第一计数器的计数值和预设值锁存并传输至比较单元302。比较单元302连接第一处理单元301，被配置为，比较第一计数器的计数值和预设值，且当第一计数器的计数值小于预设值，生成并输出释放控制信号。第二处理单元303，连接比较单元302和计数模块102，被配置为，基于释放控制信号，释放计数模块102中相应的监测地址，并复位监测地址对应的第一计数器和预设值(第二计数器)。
结合图5的示例，对于监测地址Address1、Address2、Address3和Address4，计数值小于预设值，比较单元302产生释放控制信号，第二处理单元303基于释放控制信号，释放计数模块102中的监测地址Address1、Address2、Address3和Address4，并复位监测地址Address1、Address2、Address3和Address4对应的第一计数器和预设值(第二计数器)。
具体地，在一个例子中，处理模块103基于驱动时钟信号驱动，更新信号控制驱动时钟信号的输入，其中，在更新信号为有效电平时，驱动时钟信号输入处理模块103，在更新信号为无效电平时，无驱动时钟信号输入；当驱动时钟信号输入，处理模块103将所述第一计数器的计数值和所述预设值锁存并传输至比较单元。参考图7，通过与门10的输入端接收驱动时钟信号和更新信号，使得在更新信号为有效电平时，驱动时钟信号可以输入处理模块103。
需要说明的是，上述通过与门10实现驱动时钟信号的输入，默认更新信号的有效电平为高电平；在一些实施例中若更新信号的有效电平为低电平，此时可将与门10替换为或门。
在另一个例子中，处理模块103可以直接基于更新信号驱动，即将更新信号直接作为处理模块103的驱动时钟信号，从而实现基于更新信号驱动处理模块103更新计数模块102中的监测地址。
在上述示例中，第一处理单元301基于更新信号的控制传输第一计数器的计数值和预设值，比较单元302和第二处理单元303无需更新信号的控制直接基于第一计数器传输的计数值和预设值工作；在一些实施例中，第一处理单元301被配置为接收每一监测地址对应的第一计数器的计数值和预设值，并持续将第一计数器的计数值和预设值锁存并传输至比较单元302；比较单元302被配置为，比较第一计数器的计数值和预设值，且当第一计数器的计数值小于预设值，生成并输出释放控制信号；第二处理单元303，基于释放控制信号，释放计数模块102中相应的监测地址，并复位监测地址对应的第一计数器和预设值(第二计数器)，即第一处理单元301、比较单元302和第二处理单元303都不需要基于更新信号，持续进行工作；在另一些实施例中，同样可以设置为，第一处理单元301、比较单元302和第二处理单元303都基于更新信号的控制再完成相应操作。
对于上述说明中的更新信号，在一些实施例中，更新信号包括刷新信号和计数调整信号，刷新信号用于指示存储器进行刷新操作，即存储器原有信号，计数调整信号于相邻两个刷新信号的间隔内提供，其中计数调整信号为刷新周期内的新定义信号，用于基于计数值和预设值更新计数模块102中保留的监测地址，通过刷新信号和计数调整信号共同作为更新信号，以提高处理模块103释放计数模块102中监测地址的频率，从而进一步降低监测电路所需驱动的计数器的数量；另外，通过增加更新信号的数量，提高了对被开启字线地址的监控频率，防止短时间内对某些被开启字线地址的突发性多次开启。
另外，对于同一刷新周期内的计数调整信号，可以根据存储器所需的应用场景，适当调整计数调整信号的数量，从而适应性调整处理模块103释放计数模块102中监测地址的频率。
对于本实施例提供的监测电路所属的存储器，存储器的刷新操作还包括：刷新计数模块102中保留的监测地址中第一计数器对应的计数值最高的y个监测地址的相邻行，y为大于等于1的正整数，刷新后释放计数模块102中计数值最高的y个监测地址，并复位计数值最高的y个监测地址对应的第一计数器和预设值(第二计数器)。
在一个例子中，若第一处理单元301基于更新信号的控制将第一计数器的计数值和预设值锁存并传输至比较单元302，比较单元302比较第一计数器的计数值和预设值，因预设值也需要基于更新信号进行调整，基于更新信号锁存并传输的预设值可能是还未更新的预设值，因此比较结果无法表示实时的监测结果，在一个具体的应用中，可将提供给第一处理单元301的更新信号延迟于提供给调整子单元203的更新信号，确保第一处理单元301基于更新信号可以锁存到更新后的预设值。
在一个例子中，若第一处理单元301将第一计数器的计数值和预设值锁存并传输至比较单元302，比较单元302基于更新信号的控制比较第一计数器的计数值和预设值，结合图5的示例，当更新信号为刷新信号时，比较单元302基于更新信号进行第一计数器和计数值和预设值的比较，由于此时比较释放的结果与更新信号相比会有一定延时，即刷新信号有效时第一计数模块中记录的数据(Address1-4)还不会被释放，也就无法确认哪个地址是更新后被保留的地址，因此知晓更新后保留的监测地址Address5，需要基于下一刷新信号执行刷新。
在一个具体的应用中，可以通过设置更新信号和刷新信号的时序，延后提供存储器执行刷新操作的刷新信号，即在第一计数模块中记录的数据(Address1-4)被释放后，提供刷新信号即可识别出更新后保留的监测地址Address5，从而同步对计数模块102中的数据更新和高于预设值的监测地址的刷新。
在另一个例子中，若第一处理单元301将第一计数器的计数值和预设值持续锁存并传输至比较单元302，比较单元302可以实时比较第一计数器的计数值和预设值，即可在基于更新信号更新预设值后，及时将更新后的预设值与第一计数器的计数值进行比较，并根据比较结果生成释放控制信号，结合图5的示例，当更新信号为刷新信号时，监测电路基于释放控制信号释放监测地址Address1、Address2、Address3和Address4，存储器同时基于更新信号刷新监测地址Address5的相邻行刷新后释放计数模块102中的监测地址Address5，并复位监测地址Address5对应的第一计数器和预设值(第二计数器)。
本实施例提供的监测电路中，处理模块103基于更新信号不断释放计数模块102中计数值小于预设值的监测地址，即不断释放计数模块102中记录的噪声地址，使得计数模块102可以对新的监测地址进行记录，通过避免对于噪声地址的持续记录而造成的计数器资源浪费，以降低监测电路所需驱动的第一计数器的数量，从而降低监测电路的功耗；另外，处理模块103保留计数值大于等于预设值的监测地址，监测地址的相邻行用于存储器的补充刷新，即保留被开启次数大于预设值的字线地址，以保证各存储区内存储数据的准确性。
需要说明的是，上述实施例所提供的监测电路中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的监测电路实施例。
值得一提的是，本实施例中所涉及到的各单元均为逻辑单元，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本申请的创新部分，本实施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
本公开另一实施例提供一种刷新方法，应用于上述实施例提供的监测电路，以较小的功耗实现对存储区中特定行的补充刷新，保证各存储区内存储数据的准确性的同时，降低存储器所需驱动的计数器的数量，更适于存储器的实际设计。
图8为本实施例提供的刷新方法中各步骤对应的流程示意图，以下结合附图对本实施例提供的刷新方法进行详细说明，具体如下：
参考图8，刷新方法，包括：
步骤S1，获取监测地址并检测监测地址是否被存储；若监测地址已被存储，则执行步骤S2，若监测地址未被存储，则执行步骤S3。
其中，监测地址为存储器中被开启的字线地址，如果监测地址已被存储，则证明当前被开启的字线地址已进行计数，需基于步骤S2继续进行计数；如果监测地址未被存储，则证明当前被开启的字线地址未进行计数，需基于步骤S3配置第一计数器开始计数，并配置相应的预设值。需要说明的是，第一计数器的计数值以及预设值在初始时刻均设置为0，在第一计数值的计数值和预设值复位后，也被复位为0，因此在新增监测地址后，需要对第一计数器和计数值和预设值进行赋值。
在一些实施例中，步骤S1基于预设间隔采样以获取监测地址，其中，预设间隔设置为每出现x个初始地址，进行一次监测地址的采样，x为正整数，即存储器每开启x个字线地址，采样模块101进行一次监测地址的采样，通过设置采样概率，以降低所需获取的字线地址，即通过抽样检测的方式进一步降低刷新所需的功耗。在一些实施例中，x为小于等于16的正整数；在一个具体的例子中，x可以设置为14、12、10、8、6、4或2等正整数。
步骤S2，将监测地址对应的第一计数器的计数值加1，之后执行步骤S4。
对于第一计数器，第一计数器的容量基于刷新命令的接收间隔时间、采样的预设间隔和存储器中字线开启间隔时间设置；具体地，在DDR4的标准中，正常工作温度下，16G容量的存储器在1X刷新模式下，字线开启间隔时间tRC＝45ns，采样的预设间隔tREFC＝550ns，刷新命令的接收间隔时间tREFI＝7.8us；此时，在存储器的突发传输模式下9*tREFI下存储器可开启的字线地址的数量为9*(tREFI-tREFC)/tRC＝161，若第一计数器的容量为b，需保证2b＞161，即b最少为8，在这种示例下，第一计数器的容量设置为8比特；需要说明的是，本示例的数值举例，仅用于本领域技术人员理解第一计数器的容量设置方式，并不构成对本实施例的限定。
步骤S3，采用新的第一计数器计数监测地址，并将第一计数器的计数值置1，并为监测地址设置相应的预设值，之后执行步骤S4。
具体地，获取新增的监测地址，并基于第一初始值设置监测地址对应的预设值。
对于步骤S1～S3，在一个例子中，参考图5，并结合图2和图3，判断单元132当接收到采样模块101采样的监测地址Address1，生成第一控制信号，计数单元112控制监测地址Address1对应的第一计数器的计数值+1(由10变为11)；判断单元132当接收到采样模块101采样的监测地址Address3，生成第一控制信号，计数单元112控制监测地址Address3对应的第一计数器的计数值+1(由19变为20)；判断单元132当接收到采样模块101采样的监测地址Address6，由于计数模块102中并不存在监测地址Address6，判断单元132产生第二控制信号，此时计数单元112新增监测地址Address6，并将监测地址Address6对应的第一计数值的计数值置1，参考单元122为监测地址Address6设置预设值4+4*0。
步骤S4，基于更新信号调整保留的监测地址所对应的预设值，并比较每一监测地址对应的第一计数器的计数值和预设值，若第一计数器的计数值大于等于预设值，则执行步骤S5，若第一计数器的计数值小于预设值，则执行步骤S6。
在一个具体的例子中，参考图4，其中计数值是第一计数器的计数结果，用于表征相应监测地址被统计的次数，预设值是第二计数器的计数结果，用于表征相应监测地址的记录参考值，其中c表征设置子单元201设置的第一初始值，y表征调整子单元203每次调整的步长，t1～t5表征相应监测地址存在的更新周期的数量；对于计数值大于等于预设值的监测地址，即存储器中开启次数达到预设次数的字线地址，存在被恶意攻击的风险，需要对相应的监测地址进行补充刷新，对于计数值小于预设值的监测地址，为正常访问的字线地址，无需进行补充刷新；另外，持续被开启的字线地址更有可能造成相邻存储区的数据错误，本实施例通过设置随着监测地址保留时间的增加，监测地址对应的预设值也逐渐增加，即仅有持续被开启的字线地址，有更大概率造成相邻存储区域的存储数据发生错误，才是更值得关注的地址，应当被保留并对其相邻行进行刷新。
更具体地，第一初始值设置为2n，第二初始值设置为2m，m和n为大于等于1的正整数；在一个具体的例子中，m和n可以设置为2、3、4或5；相应地，m和n的值可以设置为相同值，也可以设置为不同值。
对于步骤S4，在一个例子中，参考图5，并结合图2和图3，当参考单元122接收到更新信号后，说明已记录的监测地址已经多存在了一个更新周期，参考单元122调节计数单元112中监测地址对应的预设值，其中，监测地址Address1的预设值由4+4*1变为4+4*2，监测地址Address2的预设值由4+4*0变为4+4*1，监测地址Address3的预设值由4+4*5变为4+4*6，监测地址Address4的预设值由4+4*0变为4+4*1，监测地址Address5的预设值由4+4*2变为4+4*3，持续被开启的字线地址更有可能造成相邻存储区的数据错误，通过设置随着监测地址保留时间的增加，监测地址对应的预设值也逐渐增加，即仅有持续被开启的字线地址，有更大概率造成相邻存储区域的存储数据发生错误，才是更值得关注的地址，应当被保留并对其相邻行进行刷新。
步骤S5，保留监测地址，继续执行步骤S1。
具体地，对于保留的监测地址，基于第二初始值累加保留的监测地址所对应的第二计数器，即获取基于更新信号调整后保留的监测地址，并基于第二初始值累加相应监测地址对应的第二计数器。
步骤S6，释放监测地址，并复位监测地址对应的第一计数器和预设值，继续执行步骤S1。
对于步骤S5和S6，在一个例子中，参考图5，并结合图2和图3，处理模块103对每一监测地址的计数值和预设值进行比较，保留计数值大于等于预设值的监测地址，释放计数值小于预设值的监测地址，进行比较后，计数单元112中监测地址Address5保留，其他监测地址被释放，相应第一计数器和预设值被复位。
在上述实现方式中，对于监测地址的预设值设置的第一初始值为4，基于更新信号进行累加的第二初始值设置为4，且当接收当更新信号后，先对保留的监测地址的预设值进行累加，然后进行计数值和预设值的比较；在其他的实现方式中，当接收到更新信号后，还可以设置为先进行计数值和预设值的比较，然后对保留的监测地址的预设值进行累加，以降低监测电路所需调节的第二计数器的数量，从而降低监测电路的功耗。
另外，在一些实施例中，预设值还对应有最大值，第二计数器的数值累计到最大值后不会继续累加，当监测地址对应的第一计数器的计数值大于等于最大值，则证明该监测地址相邻的存储区的数据容易发生错误，需要进行补充刷新，此时无需再进行预设值的累加，以避免第二计数器进行非必要的数值更新。
对于上述说明中的更新信号，在一些实施例中，更新信号包括刷新信号和计数调整信号，刷新信号用于指示存储器进行刷新操作，即存储器原有信号，计数调整信号于相邻两个刷新信号的间隔内提供，其中计数调整信号为刷新周期内的新定义信号，用于基于计数值和预设值更新保留的监测地址，通过刷新信号和计数调整信号共同作为更新信号，以提高释放监测地址的频率，从而进一步降低监测电路所需驱动的计数器的数量；另外，通过增加更新信号的数量，提高了对被开启字线地址的监控频率，防止短时间内对某些被开启字线地址的突发性多次开启。
另外，对于同一刷新周期内的计数调整信号，可以根据存储器所需的应用场景，适当调整计数调整信号的数量，从而适应性调整释放监测地址的频率。
本实施例提供的刷新方法，基于更新信号不断释放计数值小于预设值的监测地址，即不断释放记录的噪声地址，使得计数模块可以对新的监测地址进行记录，通过避免对于噪声地址的持续记录而造成的计数器资源浪费，以降低监测电路所需驱动的第一计数器的数量，从而降低监测电路的功耗；另外，保留计数值大于等于预设值的监测地址，监测地址的相邻行用于存储器的补充刷新，即保留被开启次数大于预设值的字线地址，以保证各存储区内存储数据的准确性。
由于上述实施例与本实施例相互对应，因此本实施例可与上述实施例互相配合实施。上述实施例中提到的相关技术细节在本实施例中依然有效，在上述实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述实施例中。
需要说明的是，上述实施例所提供的刷新方法中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的刷新方法实施例。
本公开又一实施例提供一种存储器，基于上述实施例提供的监测电路获取待刷新的字线地址，以较小的功耗实现对存储区中特定行的补充刷新，保证各存储区内存储数据的准确性的同时，降低存储器所需驱动的计数器的数量，更适于存储器的实际设计。
具体地，对于监测电路，处理模块基于更新信号不断释放计数模块中计数值小于预设值的监测地址，即不断释放计数模块中记录的噪声地址，使得计数模块可以对新的监测地址进行记录，通过避免对于噪声地址的持续记录而造成的计数器资源浪费，以降低监测电路所需驱动的第一计数器的数量，从而降低监测电路的功耗；另外，处理模块保留计数值大于等于预设值的监测地址，监测地址的相邻行用于存储器的补充刷新，即保留被开启次数大于预设值的字线地址，以保证各存储区内存储数据的准确性。
在一些实施例中，存储器可以是基于半导体装置或组件的存储单元或装置。例如，存储器装置可以是易失性存储器，例如动态随机存取存储器DRAM、同步动态随机存取存储器SDRAM、双倍数据速率同步动态随机存取存储器DDR SDRAM、低功率双倍数据速率同步动态随机存取存储器LPDDR SDRAM、图形双倍数据速率同步动态随机存取存储器GDDR SDRAM、双倍数据速率类型双同步动态随机存取存储器DDR2SDRAM、双倍数据速率类型三同步动态随机存取存储器DDR3SDRAM、双倍数据速率第四代同步动态随机存取存储器DDR4SDRAM、晶闸管随机存取存储器TRAM等；或者可以是非易失性存储器，例如相变随机存取存储器PRAM、磁性随机存取存储器MRAM、电阻式随机存取存储器RRAM等。
本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

Claims (16)

1.一种监测电路，其特征在于，包括：
采样模块，被配置为，对初始地址采样以获取监测地址，所述初始地址为所述监测电路所在存储器中被开启的字线地址；
计数模块，连接所述采样模块，被配置为，基于获取的所述监测地址，调节所述监测地址对应的第一计数器的计数值；
所述计数模块还被配置为，为所述监测地址配置预设值，且配置的所述预设值的大小与所述监测地址在所述计数模块中存在的时长呈正相关；
处理模块，连接所述计数模块，被配置为，基于更新信号比较每一监测地址对应的所述第一计数器的计数值和所述预设值；其中，若所述第一计数器的计数值大于等于所述预设值，保留所述监测地址，若所述第一计数器的计数值小于所述预设值，释放所述监测地址，并复位所述监测地址对应的所述第一计数器和所述预设值。
2.根据权利要求1所述的监测电路，其特征在于，所述计数模块，包括：
判断单元，连接所述采样模块，被配置为，基于获取的监测地址和存储的监测地址，判断获取的所述监测地址是否被存储，若所述监测地址已被存储，则生成第一控制信号，若所述监测地址未被存储，则生成第二控制信号；
计数单元，连接所述采样模块和所述判断单元，被配置为，基于所述第一控制信号，将所述监测地址对应的第一计数器的计数值加1，基于所述第二控制信号，新增所述监测地址对应的第一计数器，并将所述第一计数器的计数值置1；
参考单元，连接所述计数单元和所述判断单元，被配置为，基于所述第二控制信号，为所述监测地址配置所述预设值，且配置的所述预设值存储在所述计数单元中，并基于所述更新信号调整所述预设值。
3.根据权利要求2所述的监测电路，其特征在于，所述配置的所述预设值的大小与所述监测地址在所述计数模块中存在的时长呈正相关，包括：设置的所述预设值的大小与所述监测地址在计数模块中保留的更新周期的数量呈正相关，所述更新周期为相邻所述更新信号之间的间隔时间。
4.根据权利要求3所述的监测电路，其特征在于，所述参考单元，包括：
设置子单元，连接所述计数单元和所述判断单元，被配置为，响应于所述第二控制信号，基于第一初始值，设置所述监测地址对应的所述预设值；
调整子单元，被配置为，接收所述更新信号，并基于所述更新信号调整所述计数单元中保留的所述监测地址所对应的所述预设值。
5.根据权利要求4所述的监测电路，其特征在于，包括：
所述预设值为所述计数单元中的第二计数器的计数结果；
所述基于所述更新信号调整所述计数单元中保留的所述监测地址所对应的所述预设值包括：基于所述更新信号，将第二初始值累加至被保留的所述监测地址对应的所述第二计数器。
6.根据权利要求5所述的监测电路，其特征在于，所述第一初始值设置为2n，所述第二初始值设置为2m，m、n为大于等于1的正整数。
7.根据权利要求1所述的监测电路，其特征在于，所述处理模块，包括：
第一处理单元，连接所述计数模块，被配置为，接收每一所述监测地址对应的第一计数器的计数值和所述预设值，并基于所述更新信号的控制，将所述第一计数器的计数值和所述预设值锁存并传输至比较单元；
所述比较单元连接所述第一处理单元，被配置为，比较所述第一计数器的计数值和所述预设值，且当所述第一计数器的计数值小于所述预设值，生成并输出释放控制信号；
第二处理单元，连接比较单元和所述计数模块，被配置为，基于所述释放控制信号，释放所述计数模块中相应的所述监测地址，并复位所述监测地址对应的所述第一计数器和所述预设值。
8.根据权利要求7所述的监测电路，其特征在于，所述基于所述更新信号的控制，将所述第一计数器的计数值和所述预设值锁存并传输至比较单元，包括：所述更新信号控制驱动时钟信号的输入，其中，在所述更新信号为有效电平时，驱动时钟信号输入所述处理模块，在所述更新信号为无效电平时，无驱动时钟信号输入；当所述驱动时钟信号输入，所述处理模块将所述第一计数器的计数值和所述预设值锁存并传输至比较单元。
9.根据权利要求1所述的监测电路，其特征在于，所述采样模块基于预设间隔采样以获取所述监测地址，其中，所述预设间隔设置为每出现x个初始地址，进行一次所述监测地址的采样，所述x为正整数。
10.根据权利要求9所述的监测电路，其特征在于，所述x为小于等于16的正整数。
11.根据权利要求1所述的监测电路，其特征在于，包括：所述更新信号包括刷新信号和计数调整信号，所述刷新信号用于指示所述存储器进行刷新操作，所述计数调整信号于相邻两个所述刷新信号的间隔内提供。
12.根据权利要求1所述的监测电路，其特征在于，包括：
所述存储器的刷新操作还包括：刷新所述计数模块中保留的所述监测地址中所述第一计数器对应的计数值最高的y个所述监测地址的相邻行，所述y为大于等于1的正整数；
刷新后释放所述计数模块中计数值最高的y个所述监测地址，并复位计数值最高的y个所述监测地址对应的所述第一计数器和所述预设值。
13.根据权利要求2所述的监测电路，其特征在于，所述计数单元还被配置为，当计数单元中每个所述第一计数器均有对应的所述监测地址时，基于所述第二控制信号丢弃新增的所述监测地址。
14.一种刷新方法，应用于权利要求1～13任一项所述的监测电路，其特征在于，包括：
步骤S1：获取监测地址并检测所述监测地址是否被存储，若所述监测地址已被存储，则执行步骤S2，若所述监测地址未被存储，则执行步骤S3；
步骤S2：将所述监测地址对应的第一计数器的计数值加1；
步骤S3：采用新的第一计数器计数所述监测地址，并将所述第一计数器的计数值置1，并为所述监测地址设置相应的预设值；
步骤S4：基于更新信号调整保留的所述监测地址所对应的所述预设值，并比较每一监测地址对应的所述第一计数器的计数值和所述预设值，若所述第一计数器的计数值大于等于所述预设值，则执行步骤S5，若所述第一计数器的计数值小于所述预设值，则执行步骤S6；
步骤S5：保留所述监测地址，继续执行步骤S1；
步骤S6：释放所述监测地址，并复位所述监测地址对应的所述第一计数器和所述预设值，继续执行步骤S1。
15.根据权利要求14所述的刷新方法，其特征在于，包括：
所述为所述监测地址设置相应的预设值，包括：获取新增的监测地址，并基于第一初始值设置新增的所述监测地址对应的预设值；
所述基于更新信号调整保留的监测地址所对应的预设值，包括：基于第二初始值累加保留的所述监测地址所对应的所述预设值。
16.一种存储器，其特征在于，基于权利要求1～13任一项所述的监测电路获取待刷新的字线地址。
CN202211048296.5A 2022-08-30 2022-08-30 监测电路、刷新方法及存储器 Pending CN117672291A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202211048296.5A CN117672291A (zh) 2022-08-30 2022-08-30 监测电路、刷新方法及存储器
PCT/CN2022/123866 WO2024045260A1 (zh) 2022-08-30 2022-10-08 监测电路、刷新方法及存储器
US18/230,859 US20240071458A1 (en) 2022-08-30 2023-08-07 Monitoring circuit, refresh method and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211048296.5A CN117672291A (zh) 2022-08-30 2022-08-30 监测电路、刷新方法及存储器

Publications (1)

Publication Number Publication Date
CN117672291A true CN117672291A (zh) 2024-03-08

Family

ID=90066820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211048296.5A Pending CN117672291A (zh) 2022-08-30 2022-08-30 监测电路、刷新方法及存储器

Country Status (2)

Country Link
CN (1) CN117672291A (zh)
WO (1) WO2024045260A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015092423A (ja) * 2013-11-08 2015-05-14 マイクロン テクノロジー， インク． 半導体装置
JP2016051489A (ja) * 2014-08-29 2016-04-11 マイクロン テクノロジー， インク． 半導体装置
US11222682B1 (en) * 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
KR20220121406A (ko) * 2021-02-25 2022-09-01 삼성전자주식회사 메모리 장치 및 그 동작방법
CN114420181B (zh) * 2022-01-14 2023-09-08 长鑫存储技术有限公司 刷新电路和存储器

Also Published As

Publication number Publication date
WO2024045260A1 (zh) 2024-03-07

Similar Documents

Publication Publication Date Title
CN112106138B (zh) 用于行锤击刷新采样的纯时间自适应采样的设备和方法
CN111247586B (zh) 用于刷新存储器的设备及方法
US20180061476A1 (en) Refresh control circuit for target refresh operation of semiconductor memory device, and operating method thereof
CN114420181B (zh) 刷新电路和存储器
JP4339995B2 (ja) 半導体記憶装置
KR102258360B1 (ko) 메모리 리프레시 기술 및 컴퓨터 시스템
KR101020019B1 (ko) 내장형 ｄｒａｍ을 위한 리프레시 제어기 및 리프레시 제어 방법
EP1749300A1 (en) Method and system for providing directed bank refresh for volatile memories
WO2018188083A1 (zh) 内存刷新技术及计算机系统
US11004531B2 (en) Test control circuit, semiconductor memory apparatus and semiconductor system using the test control circuit
CN110556139B (zh) 用以控制存储器的电路及相关的方法
US20040130961A1 (en) Network packet buffer allocation optimization in memory bank systems
CN117672291A (zh) 监测电路、刷新方法及存储器
US20230120815A1 (en) Refresh circuit, refresh method and semiconductor memory
CN110619902B (zh) 用于存储器系统的刷新控制方法
US7969807B2 (en) Memory that retains data when switching partial array self refresh settings
US9257170B2 (en) Semiconductor devices
CN117672293A (zh) 监测电路、刷新方法及存储器
US20190361823A1 (en) Memory device, the control method of the memory device and the method for controlling the memory device
US20240071458A1 (en) Monitoring circuit, refresh method and memory
CN117672292A (zh) 监测电路、刷新方法及存储器
CN117636942B (zh) 刷新控制结构、刷新控制方法及存储器
US11361809B2 (en) Pseudo static memory device
WO2024146049A1 (zh) 随机脉冲产生电路、监测电路及存储器
US6285617B1 (en) Semiconductor memory device preventing malfunction during refresh operation even when noise is superimposed on control signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination