JP5751354B1 - メモリ制御装置、情報処理装置、メモリ制御方法、および、コンピュータ・プログラム - Google Patents

メモリ制御装置、情報処理装置、メモリ制御方法、および、コンピュータ・プログラム Download PDF

Info

Publication number
JP5751354B1
JP5751354B1 JP2014013507A JP2014013507A JP5751354B1 JP 5751354 B1 JP5751354 B1 JP 5751354B1 JP 2014013507 A JP2014013507 A JP 2014013507A JP 2014013507 A JP2014013507 A JP 2014013507A JP 5751354 B1 JP5751354 B1 JP 5751354B1
Authority
JP
Japan
Prior art keywords
address
memory
access
row
memory mapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014013507A
Other languages
English (en)
Other versions
JP2015141517A (ja
Inventor
裕 松澤
裕 松澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2014013507A priority Critical patent/JP5751354B1/ja
Priority to US14/598,837 priority patent/US20150212742A1/en
Priority to CN201510043466.4A priority patent/CN104809074A/zh
Application granted granted Critical
Publication of JP5751354B1 publication Critical patent/JP5751354B1/ja
Publication of JP2015141517A publication Critical patent/JP2015141517A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

【課題】半導体メモリにおいて、消費電力増加およびアクセス性能低下を生じさせることなく、保持されるデータの信頼性をより高める技術を提供すること。【解決手段】メモリ装置２０に対するホスト装置３０からのアクセスを、論理アドレスおよび物理アドレスの対応関係（メモリマッピング）にしたがって制御するアクセス制御部１１と、アクセス制御部１１からメモリ装置２０への信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出するアクセス集中検出部１２と、アクセス集中検出部１２によって検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、メモリマッピングを変更するメモリマッピング変更部１３とを備える。【選択図】 図１

Description

本発明は、情報処理装置において半導体メモリに対するアクセスを制御する技術に関する。
半導体メモリの製造プロセスの微細化に伴い、ダイナミックランダムアクセスメモリ（ＤＲＡＭ：Dynamic Random Access Memory）等の半導体メモリでは、アクセスが集中したワードラインに隣接するワードラインに対するクロストーク等の電気的な影響が大きくなる。その結果、隣接するワードラインへつながるメモリセルのデータ化けが発生する問題が顕在化してきている。この問題を回避するために、一般的には、次の２つの対策が行われている。１つ目の対策は、リフレッシュサイクルを短縮化することである。２つ目の対策は、アクセスが集中した場合に影響を受ける隣接ロウアドレスに対して、メモリコントローラからリフレッシュを発行することである。
また、このような問題に関連する技術が、特許文献１に記載されている。この関連技術は、複数の記憶媒体にわたってアドレスが割り当てられている場合に、アドレスごとにアクセス頻度を監視し、所定の頻度閾値を超えたアドレスを検出する。そして、この関連技術は、検出したアドレスに対する記憶媒体の割り当てを、それまで割り当てられていた記憶媒体より速くアクセス可能な他の記憶媒体に変更する。
特開２０１１−１６４６６９号公報
しかしながら、今後、半導体メモリの製造プロセスの更なる微細化により、隣接ワードラインへの影響がさらに大きくなり、データ化けがさらに発生しやすくなることが想定される。このため、上述した一般的な対策および特許文献１に記載された関連技術には、以下の課題がある。
リフレッシュサイクルを短縮化する一般的な対策の場合、製造プロセスの更なる微細化により更なる短縮化が必要となる。この場合、頻繁なリフレッシュにより消費電力が増加するという問題が生じる。また、リフレッシュ中はリード・ライト等のメモリアクセスが中断されることから、頻繁なリフレッシュによりアクセス性能が低下するという問題が生じる。
また、隣接ロウアドレスに対してリフレッシュを発行する一般的な対策の場合、任意のロウアドレスへのアクセス集中が頻繁になると、その隣接ロウアドレスに対するリフレッシュが頻繁になる。その結果、消費電力増加およびアクセス性能低下という問題が生じる。
また、特許文献１に記載の関連技術は、アクセスが集中したアドレスに対する記憶媒体の割り当てを、より速いアクセスが可能な他の記憶媒体に変更できれば、集中アクセスを回避することは可能である。しかしながら、この特許文献１には、そのようなより速いアクセスが可能な他の記憶媒体を検出できない場合に、どのように集中アクセスを回避し隣接ロウアドレスでのデータ化けの問題を回避するかについては記載されていない。
本発明は、上述の課題を解決するためになされたもので、半導体メモリにおいて、消費電力増加およびアクセス性能低下を生じさせることなく、保持されるデータの信頼性をより高める技術を提供することを目的とする。
本発明のメモリ制御装置は、メモリ装置に対するホスト装置からのアクセスを、論理アドレスおよび物理アドレスの対応関係（メモリマッピング）にしたがって制御するアクセス制御部と、前記アクセス制御部から前記メモリ装置への信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出するアクセス集中検出部と、前記アクセス集中検出部によって検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、前記メモリマッピングを変更するメモリマッピング変更部と、を備える。
また、本発明の情報処理装置は、上述のメモリ制御装置と、前記メモリ装置と、前記ホスト装置と、を備える。
また、本発明のメモリ制御方法は、メモリ装置に対するアクセス制御のための信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出し、検出したロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、前記アクセス制御において用いられる論理アドレスおよび物理アドレスの対応関係（メモリマッピング）を変更する。
また、本発明のコンピュータ・プログラムは、メモリ装置に対するアクセス制御のための信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出するアクセス集中検出ステップと、前記アクセス集中検出ステップで検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、前記アクセス制御において用いられる論理アドレスおよび物理アドレスの対応関係（メモリマッピング）を変更するメモリマッピング変更ステップと、をコンピュータ装置に実行させる。
本発明は、半導体メモリにおいて、消費電力増加およびアクセス性能低下を生じさせることなく、保持されるデータの信頼性をより高める技術を提供することができる。
本発明の実施の形態としての情報処理装置の機能ブロック図である。 本発明の実施の形態におけるメモリ制御装置のハードウェア構成図である。 本発明の実施の形態としてのメモリ制御装置の動作を説明するフローチャートである。 本発明の実施の形態におけるメモリマッピング変更の具体例を示す図である。 本発明の実施の形態におけるメモリマッピング変更の他の具体例を示す図である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
本発明の実施の形態としての情報処理装置１の構成を図１に示す。
図１において、情報処理装置１は、メモリ制御装置１０と、メモリ装置２０と、ホスト装置３０とを含む。また、メモリ制御装置１０は、アクセス制御部１１と、アクセス集中検出部１２と、メモリマッピング変更部１３とを備える。ホスト装置３０は、メモリ装置２０に対して論理アドレスを用いてアクセスしながら情報処理装置１全体の動作を制御するＣＰＵ（Central Processing Unit）によって構成される。また、メモリ装置２０は、例えば、ＤＲＡＭ（Random Access Memory）などの揮発性の半導体メモリによって構成され、ロウアドレスおよびカラムアドレスからなる物理アドレスにより特定されるメモリセルを含む。
ここで、メモリ制御装置１０は、図２のハードウェア構成図に示すように、プロセッサ１００１と、内蔵メモリ１００２と、ホストインタフェース１００３と、メモリインタフェース１００４とによって構成可能である。この場合、アクセス制御部１１は、ホストインタフェース１００３と、メモリインタフェース１００４と、内蔵メモリ１００２に記憶されたデータおよびコンピュータ・プログラムを読み込んで実行するプロセッサ１００１とによって構成される。また、アクセス集中検出部１２およびメモリマッピング変更部１３は、内蔵メモリ１００２に記憶されたデータおよびコンピュータ・プログラムを読み込んで実行するプロセッサ１００１によって構成される。なお、メモリ制御装置１０のハードウェア構成は、上述の構成に限定されない。
アクセス制御部１１は、メモリ装置２０に対するアクセスを、論理アドレスおよび物理アドレスの対応関係（メモリマッピング）を参照しながら制御する。メモリマッピングは、例えば、内蔵メモリ１００２に記憶されている。例えば、アクセス制御部１１は、ホストインタフェース１００３を介してホスト装置３０からメモリ装置２０に対するリード命令を受け取った場合、対象となる論理アドレスを、メモリマッピングを参照して物理アドレスに変換する。そして、アクセス制御部１１は、メモリインタフェース１００４を介して、メモリ装置２０に対して、リード対象の物理アドレスを示す信号と、リード動作を指示する信号とを送信する。そして、アクセス制御部１１は、メモリ装置２０から、対象の物理アドレスに保持されていたデータを受信し、ホスト装置３０に応答する。また、例えば、アクセス制御部１１は、ホストインタフェース１００３を介してホスト装置３０からメモリ装置２０に対するライト命令および対象データを受け取った場合、対象となる論理アドレスを、メモリマッピングを参照して物理アドレスに変換する。そして、アクセス制御部１１は、メモリインタフェース１００４を介して、メモリ装置２０に対して、ライト対象の物理アドレスを示す信号と、ライト動作を指示する信号と、対象データとを送信する。
アクセス集中検出部１２は、アクセス制御部１１からメモリ装置２０への信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出する。例えば、アクセス集中検出部１２は、アクセス制御部１１からメモリ装置２０への信号に含まれる物理アドレスを構成するロウアドレス毎にアクセス回数をカウントし、閾値を超えたロウアドレスを検出してもよい。その他、アクセス集中検出部１２には、アクセスが集中したロウアドレスを検出する公知の各種技術を適用可能である。
メモリマッピング変更部１３は、アクセス集中検出部１２によって検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、メモリマッピングを変更する。
例えば、メモリマッピング変更部１３は、検出されたロウアドレスを有する各物理アドレスに対応付けられていた論理アドレスを、同一のカラムアドレスを有する各物理アドレスに対応付ける変更を行ってもよい。ここで、同一のカラムアドレスを有する各物理アドレスは、異なるロウアドレスを有する。このため、このような変更により、アクセス集中が検出されたロウアドレスを有する複数の物理アドレスにそれぞれ対応付けられていた論理アドレスは、異なるロウアドレスを有する複数の物理アドレスに分散されることになる。
なお、アクセス集中が検出されたロウアドレスについて上述のようなメモリマッピングの変更を行うためには、変更後に対応付けられることになる物理アドレスにそれまで対応付けられていた論理アドレスのマッピングの変更も必要となってくる。そこで、メモリマッピング変更部１３は、メモリマッピングにおける各ロウアドレスについて、そのロウアドレスを有する各物理アドレスに対応付けられていた論理アドレスを、そのロウアドレスに対応するカラムアドレスを有する各物理アドレスに対応付ける変更を行ってもよい。もし、メモリ装置２０においてワードライン数とビットライン数が同数であれば、メモリマッピング変更部１３は、メモリマッピングにおいて、論理アドレスに対応付けられていた物理アドレスのロウとカラムとを入れ替えるよう変更を行えばよい。
以上のように構成された情報処理装置１におけるメモリ制御装置１０の動作を、図３に示す。
まず、アクセス集中検出部１２は、所定のアクセス集中条件を満たすロウアドレスを検出する（ステップＳ１でＹｅｓ）。
次に、メモリマッピング変更部１３は、検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、メモリマッピングを変更する（ステップＳ２）。
なお、ステップＳ２のメモリマッピングの変更に伴い、メモリ制御装置１０は、割り当てが変更された論理アドレスに変更前に対応付けられていた物理アドレスのメモリセルに保持されていたデータを、変更後の物理アドレスのメモリセルに適宜移動させる。
以上で、情報処理装置１の動作の説明を終了する。
次に、メモリマッピングの変更の具体例を、図４を用いて説明する。この具体例では、メモリ装置２０は、８本のワードライン（ロウアドレスａ〜ｈ）および８本のビットライン（カラムアドレス１〜８）の交差点に８×８個のメモリセルを有しているものとする。また、ホスト装置３０では、論理アドレスＡ１〜Ｈ８が用いられるものとする。
図４には、変更前のメモリマッピング４０１と、変更後のメモリマッピング４０２とを示している。メモリマッピング４０１および４０２において、ロウアドレスの各行およびカラムアドレスの各列の交点のセルに示された論理アドレスは、このロウアドレスおよびカラムアドレスからなる物理アドレスに割り当てられていることを表している。例えば、メモリマッピング４０１において、論理アドレスＡ１は、ロウアドレスａおよびカラムアドレス１からなる物理アドレスａ１に割り当てられている。
このようなメモリマッピング４０１が適用されている状態で、論理アドレスＥ２およびＥ５へのアクセスが集中したとする。
そこで、アクセス集中検出部１２は、ロウアドレスｅが、所定のアクセス集中条件を満たすことを検出する（ステップＳ１）。
この場合、アクセスが集中したロウアドレスｅに隣接するロウアドレスｄおよびｆにおいてデータ化けが発生する可能性がある。
この例では、ワードラインおよびビットラインがそれぞれ８本で同数であるため、メモリマッピング変更部１３は、メモリマッピングにおいてロウおよびカラムを入れ替える変更を行う（ステップＳ２）。
詳細には、メモリマッピング変更部１３は、メモリマッピング４０１をメモリマッピング４０２へ変更する。つまり、この例では、メモリマッピング４０１において、ロウアドレスａ〜ｈをそれぞれ有する各物理アドレスに割り当てられていた論理アドレスは、メモリマッピング４０２において、カラムアドレス１〜８をそれぞれ有する各物理アドレスに割り当てられている。このようにして、アクセス集中が検出されたロウアドレスｅ（物理アドレスｅ１〜ｅ８）に割り当てられていた論理アドレスＥ１〜Ｅ８は、カラムアドレス５（物理アドレスａ５、ｂ５、・・・、ｈ５）に割り当てが変更されたことになる。
その結果、論理アドレスＥ２およびＥ５にアクセスの集中が続いても、メモリマッピング４０２が適用された後では、それらのアクセスは、ロウアドレスｂおよびｅに分散されることになる。そして、アクセスの分散により、ロウアドレスｂおよびｅはアクセス集中条件を満たさなくなる。これにより、データ化けの影響を受けるような隣接ロウアドレスがなくなり、データ化けは回避される。
次に、本発明の実施の形態の効果について述べる。
本発明の実施の形態の情報処理装置におけるメモリ制御装置は、半導体メモリにおいて、消費電力増加およびアクセス性能低下を生じさせることなく、保持されるデータの信頼性をより高めることができる。
その理由は、アクセス集中検出部が、メモリ装置へのアクセス信号を監視することにより所定のアクセス集中条件を満たすロウアドレスを検出し、メモリマッピング変更部が、検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、メモリマッピングを変更するからである。
これにより、本実施の形態は、メモリアクセスが特定のワードラインに集中した場合、メモリマッピングの変更により、複数のワードラインにアクセスを分散させることになる。メモリアクセスのパタンは、システム上で動作するアプリケーションに依存するが、どのようなパタンのメモリアクセスによりどのワードラインにアクセスが集中しても、本実施の形態は、任意のワードラインへの継続的な集中アクセスを回避することができる。その結果、本実施の形態は、隣接ワードラインへの影響を抑えることができ、保持されるデータの信頼性を高めることができる。しかも、本実施の形態は、保持されるデータの信頼性を高めるためのリフレッシュ動作をより頻繁に行う必要がなく、アクセス性能低下および消費電力増加を招くことがない。
なお、上述した本発明の実施の形態において、メモリマッピング変更部は、検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散させればよく、必ずしも全て異なるロウアドレスに分散させなくてもよい。例えば、メモリ装置におけるワードラインおよびビットラインが同数でない場合、メモリマッピング変更部は、図５に示すように、メモリマッピング５０１からメモリマッピング５０２への変更を行ってもよい。このような変更により、アクセス集中が検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、全て異なるロウアドレスではないが複数のロウアドレスに分散させることができる。例えば、論理アドレスＥ２およびＥ５へのアクセスが集中してロウアドレスｅが検出されたとする。この場合、図５の変更により、論理アドレスＥ２およびＥ５へのアクセスは、ロウアドレスａおよびｄに分散されることになる。
また、メモリマッピング変更部１３は、上述した手法に限らず、アクセス集中が検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散させるその他の手法により、メモリマッピングの変更を行ってもよい。
また、上述した本発明の実施の形態において、メモリ装置がＤＲＡＭである例を中心に説明したが、メモリ装置は、ＤＲＡＭに限らず、その他の半導体メモリであってもよい。
また、上述した本発明の実施の形態において、フローチャートを参照して説明したメモリ制御装置の動作を、本発明のコンピュータ・プログラムとして記憶媒体に格納しておき、係るコンピュータ・プログラムをプロセッサが読み出して実行するようにしてもよい。そして、このような場合において、本発明は、係るコンピュータ・プログラムのコードあるいは記憶媒体によって構成される。
また、本発明は、上述した実施の形態に限定されず、様々な態様で実施されることが可能である。
１ 情報処理装置
１０ メモリ制御装置
２０ メモリ装置
３０ ホスト装置
１１ アクセス制御部
１２ アクセス集中検出部
１３ メモリマッピング変更部
１００１ プロセッサ
１００２ 内蔵メモリ
１００３ ホストインタフェース
１００４ メモリインタフェース
４０１、５０１ 変更前のメモリマッピング
４０２、５０２ 変更後のメモリマッピング

Claims (5)

  1. メモリ装置に対するホスト装置からのアクセスを、論理アドレスおよび物理アドレスの対応関係（メモリマッピング）にしたがって制御するアクセス制御部と、
    前記アクセス制御部から前記メモリ装置への信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出するアクセス集中検出部と、
    前記アクセス集中検出部によって検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、同一のカラムアドレスを有する各物理アドレスに対応付けるよう、前記メモリマッピングを変更するメモリマッピング変更部と、
    を備えたメモリ制御装置。
  2. 前記メモリマッピング変更部は、前記メモリマッピングにおける各ロウアドレスについて、該ロウアドレスを有する各物理アドレスにそれぞれ対応する論理アドレスを、該ロウアドレスに対応するカラムアドレスを有する各物理アドレスに対応付けることにより、前記メモリマッピングの変更を行うことを特徴とする請求項１に記載のメモリ制御装置。
  3. 請求項１または請求項２に記載のメモリ制御装置と、
    前記メモリ装置と、
    前記ホスト装置と、
    を備えた情報処理装置。
  4. メモリ装置に対するアクセス制御のための信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出し、
    検出したロウアドレスを有する各物理アドレスに対応する論理アドレスを、同一のカラムアドレスを有する各物理アドレスに対応付けるよう、前記アクセス制御において用いられる論理アドレスおよび物理アドレスの対応関係（メモリマッピング）を変更する、メモリ制御方法。
  5. メモリ装置に対するアクセス制御のための信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出するアクセス集中検出ステップと、
    前記アクセス集中検出ステップで検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、同一のカラムアドレスを有する各物理アドレスに対応付けるよう、前記アクセス制御において用いられる論理アドレスおよび物理アドレスの対応関係（メモリマッピング）を変更するメモリマッピング変更ステップと、
    をコンピュータ装置に実行させるコンピュータ・プログラム。
JP2014013507A 2014-01-28 2014-01-28 メモリ制御装置、情報処理装置、メモリ制御方法、および、コンピュータ・プログラム Expired - Fee Related JP5751354B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014013507A JP5751354B1 (ja) 2014-01-28 2014-01-28 メモリ制御装置、情報処理装置、メモリ制御方法、および、コンピュータ・プログラム
US14/598,837 US20150212742A1 (en) 2014-01-28 2015-01-16 Memory control device, information processing apparatus, memory control method, and, storage medium storing memory control program
CN201510043466.4A CN104809074A (zh) 2014-01-28 2015-01-28 存储器控制设备、信息处理装置和存储器控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014013507A JP5751354B1 (ja) 2014-01-28 2014-01-28 メモリ制御装置、情報処理装置、メモリ制御方法、および、コンピュータ・プログラム

Publications (2)

Publication Number Publication Date
JP5751354B1 true JP5751354B1 (ja) 2015-07-22
JP2015141517A JP2015141517A (ja) 2015-08-03

Family

ID=53638029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014013507A Expired - Fee Related JP5751354B1 (ja) 2014-01-28 2014-01-28 メモリ制御装置、情報処理装置、メモリ制御方法、および、コンピュータ・プログラム

Country Status (3)

Country Link
US (1) US20150212742A1 (ja)
JP (1) JP5751354B1 (ja)
CN (1) CN104809074A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9940455B2 (en) * 2015-02-25 2018-04-10 International Business Machines Corporation Programming code execution management
JP6779821B2 (ja) * 2017-03-24 2020-11-04 キオクシア株式会社 メモリシステム及びデータの読み出し方法
KR102358563B1 (ko) 2018-05-09 2022-02-04 삼성전자주식회사 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US11335405B2 (en) 2018-12-17 2022-05-17 Samsung Electronics Co., Ltd. Nonvolatile memory device and operation method thereof
KR20200075184A (ko) 2018-12-17 2020-06-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR20200078047A (ko) * 2018-12-21 2020-07-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111192A (en) * 1989-12-20 1992-05-05 Xerox Corporation Method to rotate a bitmap image 90 degrees
NL1019546C2 (nl) * 2001-12-12 2003-06-19 Double Bw Systems B V Werkwijze voor het adresseren van een geheugen.
US8074011B2 (en) * 2006-12-06 2011-12-06 Fusion-Io, Inc. Apparatus, system, and method for storage space recovery after reaching a read count limit
JP2008287803A (ja) * 2007-05-17 2008-11-27 Elpida Memory Inc 半導体記憶装置、半導体記憶装置の制御装置、および半導体記憶装置のアドレス制御方法
US8473923B2 (en) * 2007-09-12 2013-06-25 Sandisk Technologies Inc. Pointers for write abort handling
US20090190409A1 (en) * 2008-01-28 2009-07-30 Rok Dittrich Integrated Circuit, Cell Arrangement, Method for Operating an Integrated Circuit and for Operating a Cell Arrangement, Memory Module
KR20110014923A (ko) * 2009-08-06 2011-02-14 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR20110018157A (ko) * 2009-08-17 2011-02-23 삼성전자주식회사 플래시 메모리 장치의 액세스 방법
JP2011107851A (ja) * 2009-11-13 2011-06-02 Toshiba Corp メモリシステム
JP2011164669A (ja) * 2010-02-04 2011-08-25 Nec Corp メモリアクセス制御システムおよびメモリアクセス制御方法
US8990538B2 (en) * 2010-11-05 2015-03-24 Microsoft Corporation Managing memory with limited write cycles in heterogeneous memory systems
US20120311228A1 (en) * 2011-06-03 2012-12-06 Advanced Micro Devices, Inc. Method and apparatus for performing memory wear-leveling using passive variable resistive memory write counters
CN102841852B (zh) * 2011-06-24 2015-06-17 华为技术有限公司 磨损均衡方法、存储装置及信息系统
US9158672B1 (en) * 2011-10-17 2015-10-13 Rambus Inc. Dynamic deterministic address translation for shuffled memory spaces
US20130097403A1 (en) * 2011-10-18 2013-04-18 Rambus Inc. Address Mapping in Memory Systems
JP2013114644A (ja) * 2011-12-01 2013-06-10 Fujitsu Ltd メモリモジュールおよび半導体記憶装置
US9236110B2 (en) * 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9146846B2 (en) * 2012-09-14 2015-09-29 Advanced Micro Devices, Inc. Programmable physical address mapping for memory
US20140085995A1 (en) * 2012-09-25 2014-03-27 Zvika Greenfield Method, apparatus and system for determining a count of accesses to a row of memory
KR102015906B1 (ko) * 2012-11-12 2019-08-29 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 읽기 방법
US9406362B2 (en) * 2013-06-17 2016-08-02 Micron Technology, Inc. Memory tile access and selection patterns
US9934143B2 (en) * 2013-09-26 2018-04-03 Intel Corporation Mapping a physical address differently to different memory devices in a group

Also Published As

Publication number Publication date
US20150212742A1 (en) 2015-07-30
CN104809074A (zh) 2015-07-29
JP2015141517A (ja) 2015-08-03

Similar Documents

Publication Publication Date Title
JP5751354B1 (ja) メモリ制御装置、情報処理装置、メモリ制御方法、および、コンピュータ・プログラム
JP6730453B2 (ja) 細かい粒度のリフレッシュ
US9129672B2 (en) Semiconductor device and operating method thereof
JP5983665B2 (ja) アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法
US9418721B2 (en) Determining and storing bit error rate relationships in spin transfer torque magnetoresistive random-access memory (STT-MRAM)
KR102389820B1 (ko) 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
WO2016206529A1 (zh) 一种存储器的控制方法、装置及计算机存储介质
WO2016182664A1 (en) Method and apparatus for virtualized control of a shared system cache
WO2014084917A1 (en) Row hammer monitoring based on stored row hammer threshold value
US10181345B2 (en) Memory management device, information processing system, and method of controlling memory management device
CA2949282A1 (en) Method for refreshing dynamic random access memory and a computer system
KR20110060835A (ko) 시스템의 기동 시간을 가속화하는 방법
JP2019536136A (ja) プラットフォームマージニング及びデバッグのためのソフトウェアモードレジスタアクセス
US11461028B2 (en) Memory writing operations with consideration for thermal thresholds
US8868793B2 (en) SAS expander system and method for dynamically allocating SAS addresses to SAS expander devices
KR20130136343A (ko) 반도체 장치 및 그 동작 방법
JP2018198107A (ja) ディスターブ・ロウをケアするメモリ装置及びその動作方法
CN111899774A (zh) 存储器件和包括其的系统
CN105786722A (zh) 基于异构混合内存的nvm内存擦写控制方法和系统
US10847204B2 (en) Control of refresh operation for first memory region at first frequency and for second memory region at second frequency
US20190303040A1 (en) Resource Allocation in Memory Systems based on Operation Modes
US20150370635A1 (en) Implementing enhanced wear leveling in 3d flash memories
US9940260B1 (en) System and method for controlling optimized access to memory device having three-dimensional stacked structure
KR20200122115A (ko) 데이터 처리 시스템 및 이의 동작 방법
US20170017410A1 (en) Memory controller

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150504

R150 Certificate of patent or registration of utility model

Ref document number: 5751354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees