CN111899774A - 存储器件和包括其的系统 - Google Patents

存储器件和包括其的系统 Download PDF

Info

Publication number
CN111899774A
CN111899774A CN202010602642.4A CN202010602642A CN111899774A CN 111899774 A CN111899774 A CN 111899774A CN 202010602642 A CN202010602642 A CN 202010602642A CN 111899774 A CN111899774 A CN 111899774A
Authority
CN
China
Prior art keywords
signal
refresh
flag
response
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010602642.4A
Other languages
English (en)
Inventor
金昌铉
金旼昶
李度润
李用雨
李在真
郑宪三
郑会权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111899774A publication Critical patent/CN111899774A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

本发明涉及存储器件和包括其的系统。其中，一种存储器件可以包括：激活控制器，被配置为在激活信号被激活时，响应于刷新控制信号和行使能信号来输出行激活信号；刷新控制器，被配置为响应于刷新信号、预充电信号和预充电停止信号来产生并储存用于控制刷新操作的标志位，并且将与储存的标志位相对应的行使能信号输出至激活控制器；以及单元阵列电路，被配置为响应于行激活信号来执行存储单元阵列区域中的刷新操作。

Description

存储器件和包括其的系统
相关申请的交叉引用
本专利申请是于2016年03月09日向中华人民共和国国家知识产权局提交的申请号为201610133027.7、发明名称为“存储器件和包括其的系统”的中国发明专利申请的分案申请。
技术领域
各种实施例涉及一种存储器件和包括其的系统，更具体地，涉及一种能够减小存储器件的刷新电流的技术。
背景技术
近来，包括智能电话的移动电子设备需要大容量DRAM。一般而言，储存在半导体存储器件(诸如DRAM)的存储单元中的数据可以通过泄漏电流而被改变。因此，需要刷新操作来周期性地对具有储存在其中的数据的存储单元进行再充电。
即，动态半导体存储器(诸如DRAM)的存储单元将数据储存在电容元件上。由于电荷从电容元件泄漏，因此存储单元必须被周期性地刷新。刷新过程通常包括执行读取操作以获得原始状态的电荷电平的步骤，所述电荷电平被储存在存储单元中。
随着时间流逝，已经研发了不同类型的刷新方法。根据自动刷新方法(其为刷新方法中的一种)，刷新定时器存在于存储芯片外部，存储芯片响应于由控制器供应的周期刷新命令来执行刷新操作。
根据自刷新方法(其是刷新方法的另一种)，刷新定时器存在于存储芯片中，所有存储芯片从控制器请求刷新启动命令。
发明内容
在实施例中，一种存储器件可以包括激活控制器，激活控制器被配置为在激活信号被激活时，响应于刷新控制信号和行使能信号来输出行激活信号。该存储器件还可以包括刷新控制器，刷新控制器被配置为响应于刷新信号、预充电信号和预充电停止信号来产生并储存用于控制刷新操作的标志位，并且将与储存的标志位相对应的行使能信号输出至激活控制器。该存储器件还可以包括单元阵列电路，单元阵列电路被配置为响应于行激活信号来执行存储单元阵列区域中的刷新操作。
在实施例中，一种系统可以包括中央处理单元(CPU)，CPU被配置为接收程序命令并运行对应的程序。该系统还可以包括存储器管理单元(MMU)，MMU被配置为转换从CPU施加的物理地址和命令信号，以及包括指示是否运行程序的程序区域。该系统还可以包括存储器控制器，存储器控制器被配置为响应于从MMU施加的物理地址和命令信号来输出控制信号和地址。该系统还可以包括存储器件，存储器件被配置为响应于从存储器控制器施加的控制信号和地址来执行刷新操作，其中，响应于设置在MMU中的程序区域，刷新操作仅在程序被运行的区域中被执行。
在实施例中，一种系统可以包括刷新控制器，刷新控制器被配置为响应于刷新信号、预充电信号和预充电停止信号来产生并储存用于控制刷新操作的标志位，并且将与储存的标志位相对应的行使能信号输出至激活控制器。该系统还可以包括单元阵列电路，单元阵列电路被配置为响应于行激活信号来执行对应的存储单元阵列区域中的刷新操作，其中，刷新操作仅在程序被运行的区域中被执行。
其中，刷新控制器被配置为根据刷新信号、激活信号、地址、预充电信号和预充电停止信号来输出刷新控制信号。
其中，刷新控制器被配置为根据刷新信号来产生计数控制信号和刷新控制信号。
其中，刷新控制器被配置为根据计数控制信号来将计数信号输出至选择电路。
存储单元阵列被配置为根据行解码器的解码信号和列解码器的解码信号来执行读取操作或写入操作。
列解码器被配置为选择存储单元阵列的列线。
行解码器被配置为选择存储单元阵列的行线。
选择电路被配置为在选择信号被禁止时选择地址锁存电路的输出。
其中，当预充电信号被使能而预充电停止信号被禁止时，标志信号被使能。
其中，当预充电信号被禁止而预充电停止信号被使能时，标志信号被禁止。
其中，当预充电信号被使能时，标志位是“0”，以及当预充电信号被禁止时，标志位是“1”。
标志储存电路被配置为储存标志位信息并且输出行使能信号。
其中，当刷新信号被使能时，标志储存电路输出储存的关于存储区域的标志位信息。
其中，刷新控制器被配置为响应于计数控制信号来对刷新信号计数。
其中，预充电信号被重置和再激活以访问存储单元阵列的行区域。
行解码器被配置为执行被使能的对应的存储区域中的刷新操作。
附图说明
图1是根据实施例的包括存储器件的系统的配置图；
图2至图4是用于描述图1的系统的操作的示图；
图5是根据实施例的存储器件的配置图；以及
图6是根据实施例的包括存储器件的系统的配置图。
具体实施方式
在下文中，以下将通过各种实施例参照附图来描述根据本公开的存储器件和包括其的系统。各种实施例针对一种存储器件和包括其的系统，该存储器件能够通过仅刷新存储器中的使用了程序的区域来减小刷新电流。
参照图1，描述了根据实施例的包括存储器件100的系统的配置图。存储器件100可以是电路等等。
根据实施例的系统可以包括中央处理单元(CPU)10、存储器管理单元(MMU)20、存储器控制器30和存储器件100。
CPU 10可以接收来自用户的程序命令并且运行该程序命令。CPU 10可以包括控制单元、运算单元和储存单元等。
MMU 20可以用来在实际存储器与虚拟存储器之间转换地址。包括操作系统(OS)的系统需要执行动态地产生至存储器件100的程序或使该程序消失的操作。
对于这种操作，MMU 20可以处理虚拟存储区域和物理存储区域的地址。MMU 20可以转换从CPU 10施加的物理地址和命令信号。MMU 20还可以将转换的地址和信号输出至存储器控制器30。
该系统可以在经由MMU 20产生程序时动态地分配存储区域，以及在程序消失时取消对存储区域的分配。因此，当另一个程序被运行时，MMU 20可以分配对应的存储区域。通过这样的方法，该系统能够更有效地管理有限的物理存储区域。
存储器控制器30可以响应于从MMU 20施加的物理地址ADD和命令信号CMD来输出用于控制存储器件100的操作的控制信号CON和地址ADD。
存储器件100可以响应于从存储器控制器30施加的控制信号CON和地址ADD来执行激活操作、预充电操作、刷新操作、读取操作或写入操作。存储器件100可以包括刷新控制器140，以下将描述该刷新控制器140。
参照图2至图4，以下图示了用于描述图1的系统的操作的示图。
例如，假设系统区域以及程序区域1和2被分配至系统存储映射MAP。系统存储映射MAP可以设置在MMU 20中。
存储器件100可以被划分为用于储存程序数据的数据区域DATA以及用于储存标志数据的标志区域FLAG。标志区域FLAG可以包括指示数据区域DATA的对应的存储区域是否被系统分配的标志位。
数据区域DATA可以被划分为系统区域以及用户程序区域1和2。与MMU 20的存储映射MAP相对应的区域可以被分配至存储器件100。
在MMU 20中，用于管理存储器件100的分离区域可以被指定在存储器件100的系统区域中。用户程序区域1和2可以被分配至除系统区域以外的其他区域。
当被分配至存储器件100的用户程序区域1和2的程序被操作时，可以响应于从存储器控制器30施加的控制信号CON和地址ADD来执行针对系统所需的数据的读取操作或写入操作。
用户程序1可以通过存储映射MAP的程序1而被设置在数据区域DATA中。用户程序2可以通过存储映射MAP的程序2而被设置在数据区域DATA中。
需要刷新数据区域DATA中的使用了程序1和程序2的区域。然而，数据区域DATA可以包括每当运行程序时被使能的区域以及在无程序运行时被禁止的区域。因此，除数据区域DATA中的运行程序1和程序2的区域以外，在其他区域中程序不会被运行。
在图2中，与数据区域DATA中的无程序运行的区域相对应的标志区域FLAG的标志数据位可以被设置为“0”。此外，与数据区域DATA中的运行程序的区域相对应的标志区域FLAG的标志数据位可以被设置为“1”。
此外，用户程序1可以通过存储映射MAP的程序1而被设置在数据区域DATA中。需要刷新数据区域DATA中的使用用户程序1的区域。
系统不使用存储器件100的所有存储区域。当存储映射MAP的程序2终止时，在数据区域DATA中设置的用户程序2可以终止。因此，不需要刷新该区域。
在图3中，与数据区域DATA中的取消了用户程序2的分配的区域相对应的标志区域FLAG的标志数据位可以变为“0”。更具体地，响应于由存储器件100施加至存储器控制器30的控制信号CON和地址ADD，标志区域FLAG的标志数据位可以被禁止为“0”。
当管理针对存储器件100的存储区域中的每个的标志位时，存储器件100可以在刷新操作期间使用标志位。
图4图示了在存储器件100的储存用户程序2的存储区域被禁止的状态中刷新操作是否被执行。
在图4中，存储器件100的标志区域FLAG之中的标志数据位被设置为“1”的区域可以被刷新。即，由于存储器件100的用户程序区域1的标志数据位和系统区域的标志数据位被设置为“1”，因此仅对应的区域可以被刷新。
另一方面，存储器件100的标志区域FLAG之中的标志数据位被设置为“0”的区域可以不被刷新。例如，假设存储器件100用DRAM来实施。在这种情况下，该系统可以每64毫秒(ms)将8千比特的刷新操作命令施加至DRAM。然后，DARM可以通过查阅标志数据位来忽略刷新操作命令，使得刷新操作不被执行。
MMU 20和存储器控制器30可以将程序分配至存储器件100。因此，存储器件100可以不识别数据区域DATA被使能(程序分配)或者被禁止(程序分配取消)的情况。
这时，因为存储区域是不重要的区域，所以数据区域DATA中的取消了程序分配的存储区域不需要被刷新。
因此，在实施例中，存储器件100可以直接管理数据区域DATA，并且仅刷新存储器件100的数据区域DATA上被使能的区域。因此，根据实施例的系统可以减小由不必要的刷新操作引起的刷新电流消耗。
参照图5，描述了根据实施例的存储器件的配置图。
根据实施例的存储器件100可以包括命令解码器110、预充电控制器120、激活控制器130、刷新控制器140和单元阵列电路150。
刷新控制器140可以包括刷新信号输入电路141、刷新计数器142、地址锁存电路143、选择电路144、标志控制电路145、标志储存电路146和解码器147和148。单元阵列电路150可以包括存储单元阵列151、列解码器152和行解码器153。
命令解码器110可以对从存储器控制器30施加的控制信号CON解码。命令解码器110还可以输出激活信号ACT、预充电信号PRE、预充电停止信号PREK和刷新信号REF。
预充电控制器120可以响应于预充电信号PRE和预充电停止信号PREK来将预充电控制信号PRE_CON输出至激活控制器130。激活控制器130可以响应于预充电控制信号PRE_CON、激活信号ACT、刷新控制信号ACT_REF和行使能信号EN_ROW来将行激活信号RACT输出至行解码器153。
刷新控制器140可以响应于刷新信号REF、激活信号ACT、地址ADD、预充电信号PRE和预充电停止信号PREK来将用于控制刷新操作的行使能信号EN_ROW和刷新控制信号ACT_REF输出至激活控制器130。
对于该操作，刷新信号输入电路141可以响应于刷新信号REF来产生计数控制信号CNT、选择信号SEL和刷新控制信号ACT_REF。刷新计数器142可以响应于计数控制信号CNT来将计数信号输出至选择电路144。
当激活信号ACT被激活时，地址锁存电路143可以锁存从存储器控制器30施加的地址ADD并且将锁存地址ADD输出至选择电路144。选择电路144可以响应于选择信号SEL来选择刷新计数器142的输出以及地址锁存电路143的输出中的任意一个。
标志控制电路145可以响应于预充电信号PRE和预充电停止信号PREK来将写入信号WT和标志信号FLAG输出至解码器148。标志储存电路146可以响应于从解码器147和148施加的信号来储存标志数据。标志储存电路146还可以将储存的标志数据输出至解码器148。
解码器147可以对选择电路144的输出解码并且将解码的信号输出至标志储存电路146。解码器148可以对储存在标志储存电路146中的数据解码。解码器148还可以将行使能信号EN_ROW输出至激活控制器130。
单元阵列电路150的存储单元阵列151可以响应于行解码器153和列解码器152的解码信号来执行选中单元中的数据读取操作或数据写入操作。列解码器152可以响应于列地址来选择存储单元阵列151的列线。行解码器153可以响应于选择电路144的输出和行激活信号RACT来选择存储单元阵列151的行线。
根据实施例的具有上述配置的存储器件的操作将被描述如下。
首先，当激活信号ACT被激活时，地址锁存电路143可以锁存地址ADD。当选择信号SEL被去激活时，选择电路144可以选择地址锁存电路143的输出，并且将选中的信号输出至解码器147和148以及行解码器153。
解码器147可以对选择电路144的输出地址解码，以及将解码的地址分配至标志储存电路146的对应区域。标志控制电路145可以响应于预充电信号PRE和预充电停止信号PREK来将写入信号WT和标志信号FLAG输出至解码器148。
例如，当预充电信号PRE处于高电平而预充电停止信号PREK处于低电平时，标志信号FLAG可以变为高电平。另外，标志位“1”可以被储存在标志储存电路146中。另一方面，当预充电信号PRE处于低电平而预充电停止信号PREK处于高电平时，标志信号FLAG可以变为低电平，以及标志位“0”可以被储存在标志储存电路146中。
在实施例中，以下情况作为示例来描述，即：当预充电信号PRE处于高电平时，标志位被设置为“1”，以及当预充电信号PRE处于低电平时，标志位被设置为“0”。然而，本实施例不局限于此。当预充电信号PRE处于高电平时，标志位可以被设置为“0”，以及当预充电信号PRE处于低电平时，标志位可以被设置为“1”。
由解码器148解码的标志信号FLAG可以作为标志位储存在标志储存电路146的对应的地址区域中。在初始状态，标志信号FLAG的标志位可以被设置为“0”。因此，标志位“0”可以被储存在标志储存电路146中。
当储存在标志储存电路146中的标志位是“0”时，行使能信号EN_ROW可以变为低电平。当行使能信号EN_ROW具有低电平时，激活控制器130可以去激活行激活信号RACT。
当行使能信号EN_ROW具有低电平时，其可以指示存储器件100的对应的存储区域被禁止。然后，可以禁止行解码器153，以及可以不对对应的区域执行刷新操作。
当刷新信号REF被激活时，刷新信号输入电路141可以激活计数控制信号CNT、选择信号SEL和刷新控制信号ACT_REF。然后，刷新计数器142可以响应于计数控制信号CNT来对刷新信号计数。刷新计数器142还可以将计数信号输出至选择电路144。
当选择信号SEL被激活时，选择电路144可以选择刷新计数器142的计数信号，并且将选中的信号输出至解码器147和148以及行解码器153。解码器147可以对刷新计数器142的计数信号解码，并且将解码的信号输出至标志储存电路146。
储存在标志储存电路146中的标志位信号可以经由解码器148而被输出作为行使能信号EN_ROW。当刷新信号REF被激活时，标志储存电路146可以输出关于要被刷新的存储区域的标志位信息作为行使能信号EN_ROW。
当激活信号ACT、刷新控制信号ACT_REF和预充电控制信号PRE_CON被激活时，激活控制器130可以响应于行使能信号EN_ROW来激活行激活信号RACT。预充电控制信号PRE_CON可以用于激活激活控制器130。
这时，当预充电信号PRE处于高电平而预充电停止信号PREK处于低电平时，预充电控制器120可以激活并输出预充电控制信号PRE_CON。
然后，可以通过行激活信号RACT来使能行解码器153。因此，可以对存储单元阵列151的对应的单元执行刷新操作。
当预充电信号PRE处于高电平而预充电停止信号PREK处于低电平时，标志信号FLAG可以变为高电平。此外，标志位“1”可以被储存在标志储存电路146中。当储存在标志储存电路146中的标志位是“1”时，行使能信号EN_ROW可以变为高电平。
当行使能信号EN_ROW处于高电平时，激活控制器130可以激活行激活信号RACT。当行使能信号EN_ROW处于高电平时，其可以指示存储器件100的对应的存储区域被使能。然后，行解码器153可以被使能以对对应的区域执行刷新操作。
预充电信号PRE可以被激活以使能存储器件100的禁止区域。为了访问存储单元阵列151中的另一个行区域，可以控制预充电信号PRE被重置并被再激活。
这时，可以从由存储器控制器30施加的地址ADD得知关于对应的行线是使能的行线还是禁止的行线的信息。
参照图6，描述了根据实施例的包括存储器件的系统的配置图。
图6的根据实施例的系统可以包括CPU 10、MMU 20、存储器控制器30和存储器件100。
存储器控制器30可以响应于从MMU 20施加的物理地址ADD和命令信号CMD来输出用于控制存储器件100的操作的控制信号CON和地址ADD。
存储器件100可以响应于从存储器控制器30施加的控制信号CON和地址ADD来执行激活操作、预充电操作、刷新操作、读取操作或写入操作。
图6图示了图5的刷新控制器140被包括在存储器控制器30中。
这时，从MMU 20施加至存储器控制器30的命令信号CMD可以包括刷新信号REF、激活信号ACT、预充电信号PRE和预充电停止信号PREK。从存储器控制器30施加至存储器件100的控制信号CON可以包括刷新控制信号ACT_REF、行使能信号EN_ROW以及选择电路144的输出信号。
在实施例中，刷新控制器140的配置被包括在存储器件100或存储器控制器30中的情况作为示例来描述。然而，本实施例不局限于此，而是刷新控制器140的配置可以被包括在MMU 20中或者单独位于MMU 20、存储器控制器30和存储器件100的外部。
根据实施例，存储器件和系统可以通过仅刷新存储器中的使用了程序的区域来减小刷新电流。
虽然以上已经描述了特定实施例，但是本领域技术人员将理解的是，所描述的实施例仅作为示例。因此，本文中描述的存储器件和系统不应当基于描述的实施例而受到限制。相反地，本文中描述的存储器件和系统应当仅基于所附权利要求书结合以上的描述和附图来限制。
附图中的每个元件的符号
10：CPU(中央处理单元)
20：MMU(存储器管理单元)
30:存储器控制器
100：存储器件

Claims (10)

1.一种系统，包括：
中央处理单元CPU，被配置为接收程序命令并且运行对应的程序；
存储器管理单元MMU，被配置为转换从CPU施加的物理地址和命令信号，以及包括指示是否运行程序的程序区域；
存储器控制器，被配置为响应于从MMU施加的物理地址和命令信号来输出控制信号和地址；以及
存储器件，被配置为响应于从存储器控制器施加的控制信号和地址来执行刷新操作，其中，响应于设置在MMU中的程序区域，刷新操作在程序被运行的至少一个区域中执行。
2.如权利要求1所述的系统，其中，存储器件被划分为用于储存程序数据的数据区域以及用于储存标志数据的标志区域，所述标志数据指示是否运行程序。
3.如权利要求2所述的系统，其中，在存储器件的标志区域之中，无程序运行的区域的标志位被设置为“0”，而运行程序的区域的标志位被设置为“1”。
4.如权利要求3所述的系统，其中，响应于从存储器控制器施加的控制信号和地址，存储器件将数据区域中的取消了程序的分配的区域的标志位从“1”改变为“0”。
5.如权利要求3所述的系统，其中，存储器件为存储区域设置标志位，并且响应于标志位来对存储区域中的每个执行刷新操作。
6.如权利要求1所述的系统，其中，存储器件包括：
激活控制器，被配置为在激活信号被激活时，响应于刷新控制信号和行使能信号来输出行激活信号；
刷新控制器，被配置为响应于刷新信号、预充电信号和预充电停止信号来产生并储存用于控制刷新操作的标志位，并且将与储存的标志位相对应的行使能信号输出至激活控制器；以及
单元阵列电路，被配置为响应于行激活信号来执行每个对应的存储单元阵列区域中的刷新操作。
7.如权利要求6所述的系统，其中，存储器件还包括：
命令解码器，被配置为对从外部源施加的控制信号解码，并且输出激活信号、预充电信号、预充电停止信号和刷新信号；以及
预充电控制器，被配置为响应于预充电信号和预充电停止信号来将预充电控制信号输出至激活控制器。
8.如权利要求6所述的系统，其中，当标志位是“0”时，行使能信号变为低电平，使得不对单元阵列电路的对应的存储区域执行刷新操作，以及
当标志位是“1”时，行使能信号变为高电平，使得对单元阵列电路的对应的存储区域执行刷新操作。
9.如权利要求6所述的系统，其中，刷新控制器包括：
刷新信号输入电路，被配置为响应于刷新信号来产生计数控制信号、选择信号和刷新控制信号；
刷新计数器，被配置为响应于计数控制信号来输出计数信号；
地址锁存电路，被配置为在激活信号被激活时锁存输入的地址；
选择电路，被配置为响应于选择信号来选择刷新计数器的输出和地址锁存电路的输出中的任意一个；以及
标志储存电路，被配置为响应于选择电路的输出来将标志位储存在对应的地址区域中。
10.如权利要求9所述的系统，其中，刷新控制器还包括：
第一解码器，被配置为对选择电路的输出解码，并且将解码的信号输出至标志储存电路；
第二解码器，被配置为对储存在标志储存电路中的标志位解码，并且输出行使能信号；以及
标志控制电路，被配置为响应于预充电信号和预充电停止信号来产生用于将标志位储存在标志储存电路中的标志信号和写入信号。
CN202010602642.4A 2015-10-16 2016-03-09 存储器件和包括其的系统 Withdrawn CN111899774A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2015-0144665 2015-10-16
KR1020150144665A KR102389232B1 (ko) 2015-10-16 2015-10-16 메모리 장치 및 이를 포함하는 시스템
CN201610133027.7A CN106601284B (zh) 2015-10-16 2016-03-09 存储器件和包括其的系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610133027.7A Division CN106601284B (zh) 2015-10-16 2016-03-09 存储器件和包括其的系统

Publications (1)

Publication Number Publication Date
CN111899774A true CN111899774A (zh) 2020-11-06

Family

ID=58524284

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010602642.4A Withdrawn CN111899774A (zh) 2015-10-16 2016-03-09 存储器件和包括其的系统
CN201610133027.7A Active CN106601284B (zh) 2015-10-16 2016-03-09 存储器件和包括其的系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610133027.7A Active CN106601284B (zh) 2015-10-16 2016-03-09 存储器件和包括其的系统

Country Status (3)

Country Link
US (2) US9653140B2 (zh)
KR (1) KR102389232B1 (zh)
CN (2) CN111899774A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141042B1 (en) * 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
CN107481752B (zh) * 2017-08-22 2018-06-08 睿力集成电路有限公司 半导体存储器的刷新方法、刷新控制电路及半导体存储器
KR20200093363A (ko) 2019-01-28 2020-08-05 에스케이하이닉스 주식회사 메모리 시스템
US11487339B2 (en) * 2019-08-29 2022-11-01 Micron Technology, Inc. Operating mode register
KR20210114639A (ko) 2020-03-11 2021-09-24 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리의 동작 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928365A (en) * 1995-11-30 1999-07-27 Kabushiki Kaisha Toshiba Computer system using software controlled power management method with respect to the main memory according to a program's main memory utilization states
CA2313954A1 (en) * 2000-07-07 2002-01-07 Mosaid Technologies Incorporated High speed dram architecture with uniform latency
US6452834B1 (en) * 2001-02-13 2002-09-17 Silicon Access Networks 2T dual-port DRAM in a pure logic process with non-destructive read capability
KR100396894B1 (ko) * 2001-06-27 2003-09-02 삼성전자주식회사 버스 효율을 향상시키는 메모리 시스템 및 반도체 메모리장치와 상기 반도체 메모리 장치의 리프레쉬 방법
EP1408510A3 (en) * 2002-05-17 2005-05-18 Matsushita Electric Industrial Co., Ltd. Memory control apparatus, method and program
KR100455393B1 (ko) * 2002-08-12 2004-11-06 삼성전자주식회사 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템.
JP2004152363A (ja) * 2002-10-29 2004-05-27 Renesas Technology Corp 半導体記憶装置
JP2005285271A (ja) * 2004-03-30 2005-10-13 Nec Electronics Corp 半導体記憶装置
US20070180187A1 (en) * 2006-02-01 2007-08-02 Keith Olson Reducing power consumption by disabling refresh of unused portions of DRAM during periods of device inactivity
KR100776737B1 (ko) * 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
TWI367486B (en) * 2007-12-25 2012-07-01 Ind Tech Res Inst Memory device and refresh method thereof
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US8284615B2 (en) * 2010-12-28 2012-10-09 Hynix Semiconductor Inc. Refresh control circuit and method for semiconductor memory device
KR102078562B1 (ko) 2013-02-25 2020-02-18 삼성전자 주식회사 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치
KR102082441B1 (ko) * 2013-04-02 2020-02-27 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체시스템

Also Published As

Publication number Publication date
CN106601284A (zh) 2017-04-26
US9653140B2 (en) 2017-05-16
US20170221545A1 (en) 2017-08-03
CN106601284B (zh) 2020-08-25
US20170110176A1 (en) 2017-04-20
KR102389232B1 (ko) 2022-04-22
KR20170044937A (ko) 2017-04-26
US9886992B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
CN106601284B (zh) 存储器件和包括其的系统
KR101834625B1 (ko) 동적 랜덤 액세스 메모리의 스마트 리프레시를 위한 방법들 및 시스템들
CA2949282C (en) Method for refreshing dynamic random access memory and a computer system
US11741011B2 (en) Memory card with volatile and non volatile memory space having multiple usage model configurations
KR20150057153A (ko) 불휘발성 메모리 시스템 및 그것의 동작 방법
KR102464801B1 (ko) 반도체 장치의 동작 방법 및 반도체 시스템
US20240192883A1 (en) Management of Storage Space in Solid State Drives to Support Proof of Space Activities
US10528423B2 (en) Memory management systems and methods
US10185501B2 (en) Method and apparatus for pinning memory pages in a multi-level system memory
US11182289B1 (en) Memory system and operating method thereof
KR20090126976A (ko) 자동 리프레쉬 제어회로
US20180025769A1 (en) Refresh control circuit and memory device including the same
US20160313942A1 (en) Electronic apparatus, method, and computer readable medium
CN106816169B (zh) 存储器件、刷新方法以及包括其的系统
WO2016126264A1 (en) Refreshing an identified partial array
CN116529821A (zh) 用于刷新便携式计算设备的存储器的方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20201106

WW01 Invention patent application withdrawn after publication