KR20150057153A - 불휘발성 메모리 시스템 및 그것의 동작 방법 - Google Patents
불휘발성 메모리 시스템 및 그것의 동작 방법 Download PDFInfo
- Publication number
- KR20150057153A KR20150057153A KR1020130140128A KR20130140128A KR20150057153A KR 20150057153 A KR20150057153 A KR 20150057153A KR 1020130140128 A KR1020130140128 A KR 1020130140128A KR 20130140128 A KR20130140128 A KR 20130140128A KR 20150057153 A KR20150057153 A KR 20150057153A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- memory
- buffer
- memory controller
- received
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 454
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000012545 processing Methods 0.000 claims abstract description 38
- 230000004044 response Effects 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims abstract description 14
- 238000013507 mapping Methods 0.000 claims description 15
- 238000004891 communication Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 22
- 238000011084 recovery Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 238000013403 standard screening design Methods 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 230000003068 static effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 238000011010 flushing procedure Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
본 발명의 실시 예에 따른 불휘발성 메모리 시스템은 불휘발성 메모리 장치; 외부 장치로부터 수신된 요청에 따라 외부 장치 또는 불휘발성 메모리 장치로부터 데이터를 수신하고, 수신된 데이터의 속성 또는 수신된 데이터를 처리하여 생성된 처리 데이터의 속성을 판별하고, 판별 결과를 기반으로 제 1 및 제 2 메모리 선택 신호들을 생성하는 메모리 컨트롤러; 및 메모리 컨트롤러의 제어에 따라 데이터를 임시 저장하는 버퍼부를 포함하고, 버퍼부는 버퍼 채널을 통해 메모리 컨트롤러와 통신하고, 상기 메모리 컨트롤러의 제어에 따라 데이터 또는 상기 처리 데이터를 임시 저장하는 제 1 버퍼 메모리; 및 제 2 버퍼 메모리를 포함한다.
Description
본 발명은 반도체 메모리에 관한 것으로 더욱 상세하게는 불휘발성 메모리 시스템 및 그것의 동작 방법에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화 인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억 장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile Memory Device) 및 불휘발성 메모리 장치(Nonvolatile Memory Device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다.
반도체 메모리의 집적도가 향상됨에 플래시 메모리를 기반으로 동작하는 SSD가 사용되고 있다. SSD는 플래시 메모리 장치를 포함한다. SSD는 기존의 하드 디스크와 비교하여 빠른 동작 속도, 저소음, 및 저전력의 장점을 갖는다. 그러나, 플래시 메모리의 동작 속도는 호스트의 CPU 속도 또는 인터페이스 속도보다 느리기 때문에, SSD는 이를 보완하기 위해 버퍼 메모리를 사용한다. 일반적으로 버퍼 메모리는 빠른 동작 속도를 갖는 DRAM을 사용한다. 그러나, DRAM은 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 휘발성 메모리이다. 따라서, 서든 파워 오프(SPO; Sudden Power Off)가 발생할 시, DRAM에 저장된 중요 데이터(예를 들어, 맵핑 테이블, 메타 데이터)를 플래시 메모리로 복사 또는 플러시해야한다. 이러한 SPO 백업 동작을 수행하기 위하여 SSD는 탄탈 캐패시터, 슈퍼 캐패시터, 배터리와 같은 보조 전원 장치가 요구된다.
본 발명의 목적은 동종의 인터페이스를 공유하는 이종 버퍼 메모리를 사용하여 SPO 발생시 중요 데이터의 손실을 방지하는 불휘발성 메모리 시스템 및 그것의 동작 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 시스템은 불휘발성 메모리 장치; 외부 장치로부터 수신된 요청에 따라 상기 외부 장치 또는 상기 불휘발성 메모리 장치로부터 데이터를 수신하고, 상기 수신된 데이터의 속성 또는 상기 수신된 데이터를 처리하여 생성된 처리 데이터의 속성을 판별하고, 상기 판별 결과를 기반으로 제 1 및 제 2 메모리 선택 신호들을 생성하는 메모리 컨트롤러; 및 상기 메모리 컨트롤러의 제어에 따라 상기 데이터를 임시 저장하는 버퍼부를 포함하고, 상기 버퍼부는 버퍼 채널을 통해 상기 메모리 컨트롤러와 통신하고, 상기 제 1 메모리 선택 신호에 응답하여 상기 메모리 컨트롤러의 제어에 따라 상기 데이터 또는 상기 처리 데이터를 임시 저장하는 제 1 버퍼 메모리; 및 상기 버퍼 채널을 통해 상기 메모리 컨트롤러와 통신하고, 상기 제 2 메모리 선택 신호에 응답하여 상기 메모리 컨트롤러의 제어에 따라 상기 데이터 또는 상기 처리 데이터를 임시 저장하는 제 2 버퍼 메모리를 포함하고, 상기 제 1 버퍼 메모리는 휘발성 랜덤 액세스 메모리이고, 상기 제 2 버퍼 메모리는 불휘발성 랜덤 액세스 메모리이다.
실시 예로서, 상기 버퍼 채널은 데이터 라인, 어드레스 라인, 및 커맨드 라인을 포함한다.
실시 예로서, 상기 제 1 버퍼 메모리는 상기 제 1 메모리 선택 신호에 따라 활성화되어 상기 데이터 또는 상기 처리 데이터를 임시 저장하고, 상기 제 2 버퍼 메모리는 상기 제 2 메모리 선택 신호에 따라 활성화되어 상기 데이터 또는 상기 처리 데이터를 임시 저장한다.
실시 예로서, 상기 메모리 컨트롤러는 상기 데이터 또는 상기 처리 데이터가 미리 정해진 데이터 그룹에 포함되는 경우 상기 제 2 버퍼 메모리가 활성화되어 상기 데이터 또는 상기 처리 데이터를 임시 저장하도록 상기 제 2 메모리 선택 신호를 생성한다.
실시 예로서, 상기 미리 정해진 데이터 그룹은 파일 시스템 데이터, 메타 데이터, 및 맵핑 데이터를 포함한다.
실시 예로서, 상기 메모리 컨트롤러는 상기 수신된 데이터를 처리하여 처리 데이터를 생성하고, 상기 데이터의 속성을 판별하여 상기 데이터 또는 상기 처리 데이터의 속성 정보를 생성하는 중앙처리부; 및 상기 속성 정보를 기반으로 상기 제 1 및 제 2 메모리 선택 신호들을 생성하는 버퍼 제어부를 포함한다.
실시 예로서, 상기 버퍼 제어부는 상기 중앙처리부의 제어에 따라 상기 데이터 또는 상기 처리 데이터를 상기 제 1 또는 제 2 버퍼 메모리에 선택적으로 임시 저장한다.
실시 예로서, 상기 제 2 버퍼 메모리는 상기 제 2 버퍼 메모리가 상기 버퍼 채널을 통해 수신된 신호들을 기반으로 동작할 수 있도록 상기 버퍼 채널을 통해 수신된 신호들을 변환하는 채널 어댑터를 포함한다.
실시 예로서, 상기 메모리 컨트롤러는 상기 외부 장치로부터 파워 온 신호를 수신하고, 상기 수신된 파워 온 신호에 응답하여 상기 제 2 버퍼 메모리에 저장된 데이터를 읽고, 상기 읽은 데이터를 기반으로 부팅 동작을 수행한다.
실시 예로서, 상기 메모리 컨트롤러는 상기 외부 장치로부터 상기 데이터의 데이터 속성 정보를 수신하고, 상기 수신된 데이터 속성 정보를 기반으로 상기 제 1 및 제 2 메모리 선택 신호들을 생성한다.
본 발명의 다른 실시 예에 따른 불휘발성 메모리 장치, 제 1 버퍼 메모리, 및 제 2 버퍼 메모리를 포함하는 불휘발성 메모리 시스템의 동작 방법은 외부 장치로부터 요청을 수신하는 단계; 상기 수신된 요청에 응답하여 상기 외부 장치 또는 상기 불휘발성 메모리 장치로부터 데이터를 수신하는 단계; 상기 데이터의 속성을 판별하는 단계; 상기 판별 결과를 기반으로 버퍼 채널을 통해 상기 제 1 버퍼 메모리에 상기 데이터를 임시 저장하거나 또는 상기 판별 결과를 기반으로 상기 버퍼 채널을 통해 상기 제 2 버퍼 메모리에 상기 데이터를 임시 저장하는 단계를 포함하고, 상기 제 1 버퍼 메모리는 휘발성 랜덤 액세스 메모리이고, 상기 제 2 버퍼 메모리는 불휘발성 랜덤 액세스 메모리이다.
실시 예로서, 상기 판별 결과를 기반으로 버퍼 채널을 통해 상기 제 1 버퍼 메모리에 상기 데이터를 임시 저장하거나 또는 상기 판별 결과를 기반으로 상기 버퍼 채널을 통해 상기 제 2 버퍼 메모리에 상기 데이터를 임시 저장하는 단계는, 상기 판별 결과를 기반으로 제 1 및 제 2 메모리 선택 신호들을 생성하는 단계; 및 상기 생성된 제 1 및 제 2 메모리 선택 신호들을 기반으로 상기 제 1 및 제 2 버퍼 메모리들 중 적어도 하나에 상기 데이터를 임시 저장하는 단계를 포함한다.
실시 예로서, 상기 판별 결과를 기반으로 제 1 및 제 2 메모리 선택 신호들을 생성하는 단계는, 상기 판별 결과에 따라 상기 데이터가 미리 정해진 데이터 그룹에 포함되는 경우 상기 제 2 버퍼 메모리가 활성화되어 상기 데이터를 임시 저장하도록 상기 제 2 메모리 선택 신호를 생성하는 단계를 포함한다.
실시 예로서, 상기 데이터의 속성을 판별하는 단계는, 상기 외부 장치로부터 수신된 데이터 속성 정보를 기반으로 상기 데이터의 속성을 판별하는 단계를 포함하고, 상기 데이터 속성 정보는 상기 데이터가 미리 정해진 데이터 그룹에 포함되는지를 가리키는 정보이다.
실시 예로서, 상기 외부 장치로부터 파워 온 신호를 수신하는 단계; 상기 제 2 버퍼 메모리에 저장된 데이터를 읽는 단계; 및 상기 읽은 데이터를 기반으로 부팅 동작을 수행하는 단계를 포함한다.
본 발명에 따르면 불휘발성 메모리 시스템은 동일한 인터페이스를 공유하는 휘발성 버퍼 메모리 및 불휘발성 버퍼 메모리를 포함한다. 불휘발성 메모리 시스템은 중요 데이터(예를 들어, 메타 데이터, 맵핑 데이터)를 불휘발성 버퍼 메모리에 임시 저장하기 때문에, SPO 복구 동작을 위한 별도의 보조 전원 장치가 요구되지 않는다. 따라서, 향상된 신뢰성 및 감소된 면적을 갖는 불휘발성 메모리 시스템 및 그것의 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다.
도 2는 도 1에 도시된 메모리 컨트롤러를 상세하게 보여주는 블록도이다.
도 3은 도 2에 도시된 메모리 컨트롤러의 동작을 보여주는 순서도이다.
도 4는 도 2에 도시된 버퍼 제어부의 동작을 설명하기 위한 블록도이다.
도 5는 도 1에 도시된 불휘발성 메모리 시스템의 파워온 동작을 설명하기 위한 블록도이다.
도 6은 본 발명의 다른 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다.
도 7은 본 발명의 또 다른 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다.
도 8은 도 7에 도시된 메모리 컨트롤러의 동작을 보여주는 순서도이다.
도 9는 본 발명의 또 다른 실시 예에 다른 메모리 컨트롤러 및 복수의 버퍼 메모리들을 보여주는 블록도이다.
도 10은 본 발명의 또 다른 실시 예에 따른 메모리 컨트롤러 및 복수의 버퍼 메모리들을 보여주는 블록도이다.
도 11은 본 발명의 또 다른 실시 예에 따른 메모리 컨트롤러 및 버퍼부를 보여주는 블록도이다.
도 12는 본 발명의 실시 예에 따른 불휘발성 메모리 시스템이 적용된 사용자 시스템을 예시적으로 보여주는 블록도이다.
도 13은 본 발명의 실시 예에 따른 불휘발성 메모리 시스템이 적용된 모바일 시스템을 예시적으로 보여주는 블록도이다.
도 2는 도 1에 도시된 메모리 컨트롤러를 상세하게 보여주는 블록도이다.
도 3은 도 2에 도시된 메모리 컨트롤러의 동작을 보여주는 순서도이다.
도 4는 도 2에 도시된 버퍼 제어부의 동작을 설명하기 위한 블록도이다.
도 5는 도 1에 도시된 불휘발성 메모리 시스템의 파워온 동작을 설명하기 위한 블록도이다.
도 6은 본 발명의 다른 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다.
도 7은 본 발명의 또 다른 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다.
도 8은 도 7에 도시된 메모리 컨트롤러의 동작을 보여주는 순서도이다.
도 9는 본 발명의 또 다른 실시 예에 다른 메모리 컨트롤러 및 복수의 버퍼 메모리들을 보여주는 블록도이다.
도 10은 본 발명의 또 다른 실시 예에 따른 메모리 컨트롤러 및 복수의 버퍼 메모리들을 보여주는 블록도이다.
도 11은 본 발명의 또 다른 실시 예에 따른 메모리 컨트롤러 및 버퍼부를 보여주는 블록도이다.
도 12는 본 발명의 실시 예에 따른 불휘발성 메모리 시스템이 적용된 사용자 시스템을 예시적으로 보여주는 블록도이다.
도 13은 본 발명의 실시 예에 따른 불휘발성 메모리 시스템이 적용된 모바일 시스템을 예시적으로 보여주는 블록도이다.
이하에서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세하게 설명하기 위하여 본 발명의 실시 예들을 첨부된 도면들을 참조하여 설명하기로 한다.
본 발명의 실시 예에 따르면 불휘발성 메모리 시스템은 메모리 컨트롤러, 휘발성 메모리인 제 1 버퍼 메모리 및 불휘발성 메모리인 제 2 버퍼 메모리를 포함한다. 메모리 컨트롤러는 제 1 및 제 2 버퍼 메모리들에 데이터를 임시 저장한다. 이 때, 메모리 컨트롤러는 버퍼 메모리에 임시 저장될 데이터의 속성을 판단하고 판단 결과를 기반으로 제 1 또는 제 2 버퍼 메모리에 선택적으로 데이터를 저장한다. 예를 들어, 맵핑 테이블, 메타 데이터와 같은 중요 데이터는 불휘발성 메모리인 제 2 버퍼 메모리에 저장된다. 따라서, 서든 파워 오프(SPO; Suddenly Power-Off)가 발생할 경우 중요 데이터를 플래시 메모리로 플러시(flush)하지 않아도 되므로 SPO 복구를 위한 별도의 전원 장치(예를 들어, Tantal capacitor, Super Capacitor, Battery 등)가 요구되지 않는다. 따라서, 향상된 신뢰성을 갖는 불휘발성 메모리 시스템이 제공된다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다. 간결한 설명을 위하여 제 1 및 제 2 메모리 선택 신호들(MS1, MS2)이 각각 로직 하이인 경우 제 1 및 제 2 버퍼 메모리들(121, 122)이 각각 활성화되고, 제 1 및 제 2 메모리 선택 신호들(MS1, MS2)이 각각 로직 로우인 경우 제 1 및 제 2 버퍼 메모리들(121, 122)이 각각 비활성화되는 것으로 가정한다. 그러나 본 발명의 범위가 이에 한정되는 아니며, 버퍼 메모리들은 로직 로우의 메모리 선택 신호에 응답하여 활성화될 수 있다.
도 1을 참조하면, 불휘발성 메모리 시스템(100)은 메모리 컨트롤러(110), 버퍼부(120), 및 불휘발성 메모리 장치(140)를 포함한다.
메모리 컨트롤러(110)는 호스트로부터 어드레스(ADDR) 및 요청(RQ)을 수신할 수 있다. 메모리 컨트롤러(110)는 호스트와 데이터(DATA)를 교환할 수 있다. 메모리 컨트롤러(110)는 수신된 요청(RQ)에 응답하여 플래시 메모리(140)에 데이터(DATA)를 기입하거나 또는 플래시 메모리(140)에 기입된 데이터(DATA)를 독출할 수 있다. 메모리 컨트롤러(110)는 수신된 어드레스(ADDR)를 물리적 어드레스(ADDR_p)로 변환할 수 있다. 예를 들어, 메모리 컨트롤러(110)는 플래시 변환 계층(FTL; Flash Translation Layer)을 기반으로 호스트로부터 수신된 어드레스(ADDR)를 불휘발성 메모리 장치(140)에서 사용 가능한 물리적 어드레스(ADDR_p)로 변환할 수 있다.
메모리 컨트롤러(110)는 호스트로부터 수신된 요청(RQ)에 따라 불휘발성 메모리 장치(140)로 물리적 어드레스(ADDR_p), 커맨드(CMD), 및 제어 신호(CTRL)를 전송할 수 있다. 메모리 컨트롤러(110)는 불휘발성 메모리 장치(140)와 데이터(DATA)를 주고 받을 수 있다.
메모리 컨트롤러(110)는 호스트로부터 수신된 데이터(DATA) 또는 불휘발성 메모리 장치(140)로부터 수신된 데이터(DATA)를 버퍼 채널(130)를 통해 버퍼부(120)에 임시 저장할 수 있다.
버퍼부(120)는 호스트 및 불휘발성 메모리 장치(140) 간 동작 속도의 차이를 보상하기 위한 버퍼 메모리일 수 있다. 버퍼부(120)는 호스트 또는 불휘발성 메모리 장치(140)로부터 수신된 데이터를 임시 저장할 수 있다. 예를 들어, 버퍼부(120)는 불휘발성 메모리 장치(140)에 기입될 데이터를 호스트로부터 수신할 수 있다. 버퍼부(120)는 호스트로부터 수신된 데이터를 임시 저장할 수 있다. 메모리 컨트롤러(110)는 임시 저장된 데이터를 불휘발성 메모리 장치(140)로 전송할 수 있다.
버퍼부(120)는 제 1 및 제 2 버퍼 메모리들(121, 122)을 포함한다. 제 1 및 제 2 버퍼 메모리들(121, 122)은 호스트 또는 불휘발성 메모리 장치(140)로부터 수신된 데이터(DATA)를 임시 저장할 수 있다. 제 1 및 제 2 버퍼 메모리들(121, 122)은 메모리 컨트롤러(110)의 동작에 의해 생성된 데이터(예를 들어, 플래시 변환 계층의 동작에 의해 생성된 맵핑 테이블)를 저장할 수 있다.
예시적으로, 제 1 및 제 2 버퍼 메모리들(121, 122)은 서로 다른 종류의 랜덤 액세스 메모리일 수 있다. 예를 들어, 제 1 버퍼 메모리(121)는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등과 같은 휘발성 램일 수 있다. 제 2 버퍼 메모리(122)는 PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 불휘발성 램일 수 있다. 즉, 제 2 버퍼 메모리(122)에 저장된 데이터는 전원 공급이 중단되더라도 소실되지 않을 것이다.
제 1 및 제 2 버퍼 메모리들(121, 122)은 버퍼 채널(130)을 통해 메모리 컨트롤러(110)와 통신한다. 예를 들어, 제 1 및 제 2 버퍼 메모리들(121, 122)은 하나의 버퍼 채널(130)을 통해 메모리 컨트롤러(110)로부터 데이터, 커맨드, 버퍼 어드레스와 같은 신호들을 교환할 수 있다. 다시 말해서, 제 1 및 제 2 버퍼 메모리들(121, 122)은 동일한 채널을 공유한다. 예시적으로, 버퍼 채널(130)은 데이터 라인, 어드레스 라인, 커맨드 라인과 같은 신호 라인들을 포함할 수 있다. 예시적으로, 버퍼 채널(130)은 DRAM 인터페이스일 수 있다.
불휘발성 메모리 장치(140)는 메모리 컨트롤러(110)로부터 물리적 어드레스(ADDR_p), 커맨드(CMD), 및 제어 신호(CTRL)를 수신할 수 있다. 불휘발성 메모리 장치(140)는 메모리 컨트롤러(110)와 데이터(DATA)를 교환할 수 있다. 불휘발성 메모리 장치(140)는 수신된 각종 신호들을 기반으로 데이터(DATA)를 기입하거나 또는 저장된 데이터(DATA)를 출력할 수 있다. 예시적으로, 불휘발성 메모리 장치(140)는 플래시 메모리를 기반으로 제공될 수 있다.
메모리 컨트롤러(110)는 버퍼부(120)에 임시 저장될 데이터의 속성을 판별할 수 있다. 예를 들어, 메모리 컨트롤러(110)는 임시 저장될 데이터가 미리 정해진 데이터 그룹에 포함되는지 판별할 수 있다. 예시적으로, 미리 정해진 데이터 그룹은 호스트의 파일 시스템, 메타 데이터, 맵핑 데이터 등과 같은 중요 데이터를 포함할 수 있다. 예시적으로, 미리 정해진 데이터 그룹은 메모리 컨트롤러(110)의 동작에 의해 생성된 데이터를 포함할 수 있다. 예시적으로, 데이터 속성은 데이터(DATA)가 미리 정해진 데이터 그룹에 포함되는지를 가리키는 정보일 수 있다.
예시적으로, 메모리 컨트롤러(110)는 호스트로부터 수신된 어드레스(ADDR)를 기반으로 데이터 속성을 판별할 수 있다. 예를 들어, 호스트의 부트로더(boot loader)는 특정 어드레스를 가질 것이다. 즉, 메모리 컨트롤러(110)는 호스트로부터 수신된 어드레스(ADDR)가 특정 어드레스에 포함되는지 판별하고, 판별 결과를 기반으로 호스트로부터 수신된 데이터(DATA)의 데이터 속성을 결정할 수 있다.
예시적으로, 메모리 컨트롤러(110)는 데이터(DATA)의 헤더를 참조하여 데이터 속성을 판별할 수 있다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 데이터 속성을 판별하는 방법은 다양한 방식의 프로그램 또는 하드웨어 형식으로 구현될 수 있다.
예시적으로, 버퍼부(120)에 임시 저장될 데이터는 호스트 또는 불휘발성 메모리 장치(140)로부터 수신된 데이터 및 메모리 컨트롤러(110)의 동작에 의해 생성된 데이터를 가리킬 수 있다.
메모리 컨트롤러(110)는 판별 결과에 따라 제 1 및 제 2 메모리 선택 신호들(MS1, MS2)을 생성할 수 있다. 예를 들어, 버퍼부(120)에 임시 저장될 데이터가 미리 정해진 데이터 그룹에 포함되는 경우, 제 1 메모리 선택 신호(MS1)를 로직 로우로 설정하고, 제 2 메모리 선택 신호(MS2)를 로직 하이로 설정할 수 있다. 이와 반대로, 버퍼부(120)에 임시 저장될 데이터가 미리 정해진 데이터 그룹에 포함되지 않는 경우, 제 1 메모리 선택 신호(MS1)를 로직 하이로 설정하고, 제 2 메모리 선택 신호(MS2)를 로직 로우로 설정할 수 있다.
예시적으로, 미리 정해진 데이터 그룹은 호스트의 파일 시스템, 데이터의 정보를 가리키는 메타 데이터, 메모리 컨트롤러(110)의 동작에 의해 생성된 데이터(예를 들어, 맵핑 데이터)를 포함할 수 있다.
제 1 및 제 2 버퍼 메모리들(121, 122)은 메모리 컨트롤러(110)로부터 각각 제 1 및 제 2 메모리 선택 신호들(MS1, MS2)를 수신할 수 있다. 제 1 및 제 2 버퍼 메모리들(121, 122)은 수신된 제 1 및 제 2 메모리 선택 신호들(MS1, MS2)에 따라 활성화(enalbe)되거나 또는 비활성화(disable)되어 동작할 수 있다. 예시적으로, 활성화된 버퍼 메모리는 데이터를 임시 저장하고, 비활성화된 버퍼 메모리는 데이터를 임시 저장하지 않는다.
예를 들어, 제 1 버퍼 메모리(121)는 제 1 메모리 선택 신호(MS1)를 수신할 수 있다. 제 1 메모리 선택 신호(MS1)가 로직 하이인 경우, 제 1 버퍼 메모리(121)는 활성화(enable)되고, 메모리 컨트롤러(110)의 제어에 따라 동작할 수 있다. 제 1 제어 신호(MS1)가 로직 로우인 경우, 제 1 버퍼 메모리(121)는 비활성화(disable)된다. 제 2 버퍼 메모리(122)는 제 2 메모리 선택 신호(MS2)를 수신할 수 있다. 제 2 메모리 선택 신호(MS2)가 로직 하이인 경우, 제 2 버퍼 메모리(122)는 활성화되고, 메모리 컨트롤러(110)의 제어에 따라 동작할 수 있다. 제 2 제어 신호(MS2)가 로직 로우인 경우, 제 2 버퍼 메모리(122)는 비활성화된다.
비록 도면에 도시되지는 않았으나, 제 1 및 제 2 메모리 선택 신호들(MS1, MS2)은 버퍼 채널(130)을 통해 제 1 및 제 2 버퍼 메모리들(121, 122)로 전송될 수 있다.
상술된 바와 같이 메모리 컨트롤러(110)는 임시 저장될 데이터의 속성을 판단하고, 판단 결과를 기반으로 데이터를 제 1 또는 제 2 버퍼 메모리(121 or 122)에 선택적으로 임시 저장할 수 있다. 즉, 미리 정해진 데이터 그룹에 포함되는 데이터를 불휘발성 메모리인 제 2 버퍼 메모리(122)에 저장하기 때문에 SPO가 발생하더라도 별도의 SPO 복구 동작이 요구되지 않는다. 이에 따라, 탄탈 캐패시터, 슈퍼 캐패시터, 배터리 등과 같은 보조 전원 장치가 요구되지 않는다. 따라서, 향상된 신뢰성 및 감소된 면적을 갖는 불휘발성 메모리 시스템이 제공된다.
도 2는 도 1에 도시된 메모리 컨트롤러를 상세하게 보여주는 블록도이다. 도 1 및 도 2를 참조하면, 메모리 컨트롤러(110)는 중앙처리부(111, CPU; Central Processing Unit), SRAM(112), ROM(113), 호스트 인터페이스(114), 플래시 인터페이스(115), 버퍼 제어부(116), 및 시스템 버스(117)를 포함한다.
중앙처리부(111)는 메모리 컨트롤러(110)의 제반 동작을 제어할 수 있다. 중앙처리부(111)는 호스트 인터페이스(114) 및 플래시 인터페이스(115)를 통해 수신된 데이터(DATA)를 처리하여 처리 데이터를 생성할 수 있다. 예시적으로, 처리 데이터는 호스트로부터 수신된 논리적 어드레스 및 불휘발성 메모리 장치(120)의 물리적 어드레스 간 맵핑 정보일 수 있다. 또는 처리 데이터는 중앙처리부(111)의 동작에 의해 생성된 데이터일 수 있다.
SRAM(112)은 중앙처리부(111)의 캐쉬 메모리, 임시 메모리, 또는 버퍼 메모리일 수 있다. ROM(113)은 메모리 컨트롤러(110)가 동작하는데 필요한 데이터 또는 프로그램들을 포함할 수 있다. ROM(113)에 포함된 데이터 또는 프로그램들은 펌웨어(firmware) 형식으로 제공될 수 있다.
예시적으로, 메모리 컨트롤러(110)의 데이터 속성 판별 동작은 ROM(113)에 저장된 펌웨어를 기반으로 중앙처리부(111)에 의해 수행될 수 있다. 중앙처리부(111)는 판별 결과를 기반으로 데이터 속성 정보(DA; Data Attribute)를 생성할 수 있다.
예시적으로, 중앙처리부(111)는 호스트로부터 수신된 어드레스(ADDR)를 기반으로 데이터(DATA) 속성을 판별할 수 있다. 예를 들어, 호스트의 부트로더(bootloader)는 특정 어드레스를 가질 것이다. 중앙처리부(111)는 호스트로부터 수신된 어드레스(ADDR)가 특정 어드레스를 갖는 경우, 데이터(DATA)가 미리 정해진 데이터 그룹에 포함되는 것으로 판단할 수 있다. 또는 중앙처리부(111)는 데이터(DATA)의 헤더를 참조하여 데이터 속성을 판별할 수 있다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 데이터 속성 판별 방법은 다양한 방식으로 변형 또는 확장될 수 있고, 이러한 방식들은 펌웨어 형식으로 ROM(113)에 저장되어 제공될 수 있다.
메모리 컨트롤러(110)는 호스트 인터페이스(114)를 기반으로 호스트(Host)와 통신할 수 있다. 메모리 컨트롤러(110)는 플래시 인터페이스(115)를 기반으로 불휘발성 메모리 장치(140)와 통신할 수 있다.
버퍼 제어부(116)는 제 1 및 제 2 버퍼 메모리들(121, 122)를 제어할 수 있다. 예를 들어, 버퍼 제어부(116)는 버퍼 채널(130)를 기반으로 제 1 및 제 2 버퍼 메모리들(121, 122)과 통신할 수 있다. 버퍼 제어부(116)는 데이터 속성 정보(DA)를 기반으로 제 1 및 제 2 메모리 선택 신호들(MS1, MS2)를 생성하고, 생성된 제 1 및 제 2 메모리 선택 신호들(MS1, MS2)을 제 1 및 제 2 버퍼 메모리들(121, 122)로 전송할 수 있다. 버퍼 제어부(116)의 동작은 도 4를 참조하여 더욱 상세하게 설명된다.
시스템 버스(117)는 메모리 컨트롤러(110)의 구성 요소들과 연결되어 데이터를 전송하는 채널을 제공한다. 예시적으로, 버퍼 제어부(116)는 시스템 버스(117)를 통해 중앙처리부(111)로부터 데이터 속성 정보(DA)를 수신할 수 있다.
도 3은 도 2에 도시된 메모리 컨트롤러의 동작을 보여주는 순서도이다. 간결한 설명을 위하여, 메모리 컨트롤러(110)는 호스트 또는 불휘발성 메모리 장치(120)로부터 데이터를 수신하고, 수신된 데이터의 속성을 판별하는 것으로 가정한다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 메모리 컨트롤러(110)는 중앙처리부(111)에 의해 생성된 처리 데이터(예를 들어, 맵핑 테이블)의 속성을 판별하고, 판별 결과를 기반으로 도 3에 도시된 동작을 수행할 수 있다.
도 1 내지 도 3을 참조하면, S110 단계에서, 메모리 컨트롤러(110)는 호스트(host)로부터 데이터(DATA)를 수신할 수 있다.
S120 단계에서, 메모리 컨트롤러(110)는 수신된 데이터(DATA)가 미리 정해진 데이터 그룹에 포함되는지 판별할 수 있다. 예를 들어, 메모리 컨트롤러(110)는 수신된 데이터(DATA)의 헤더(header)를 읽을 수 있다. 메모리 컨트롤러(110)는 데이터(DATA)의 헤더(header)를 기반으로 데이터(DATA)가 미리 정해진 데이터 그룹에 포함되는지 판별할 수 있다.
판별 결과에 따라 수신된 데이터(DATA)가 미리 정해진 데이터 그룹에 포함되지 않는 경우, S130 단계에서, 메모리 컨트롤러(110)는 제 1 버퍼 메모리(121)에 데이터(DATA)를 저장한다. 이와 반대로, 판별 결과에 따라 수신된 데이터(DATA)가 미리 정해진 데이터 그룹에 포함된 경우, S140 단계에서, 메모리 컨트롤러(110)는 제 2 버퍼 메모리(122)에 데이터(DATA)를 저장한다.
예시적으로, 메모리 컨트롤러(110)의 동작에 의해 생성된 데이터 또한 S120 단계의 판별 결과를 기반으로 제 1 또는 제 2 버퍼 메모리(121 or 122)에 선택적으로 저장될 수 있다. 또는 불휘발성 메모리 장치(140)로부터 읽은 데이터 또한 S120 단계의 판별 결과를 기반으로 제 1 또는 제 2 버퍼 메모리(121 or 122)에 선택적으로 저장될 수 있다.
예시적으로, 메모리 컨트롤러(110)의 판별 동작은 소프트웨어 계층으로 제공될 수 있다. 메모리 컨트롤러(110)의 판별 동작 알고리즘은 펌웨어 형태로 ROM(113)에 저장될 수 있고, 중앙처리부(111)는 ROM(113)에 저장된 펌웨어를 기반으로 판별 동작을 수행할 수 있다.
도 4는 도 2에 도시된 버퍼 제어부의 동작을 설명하기 위한 블록도이다. 예시적으로, 불휘발성 메모리 시스템(100)의 구성 요소들 중 버퍼 제어부(116)의 동작을 설명하는데 불필요한 구성 요소들은 생략된다.
도 2 및 도 4를 참조하면, 버퍼 제어부(116)는 중앙처리부(111)로부터 버퍼 어드레스(ADDR_b), 데이터(DATA), 및 데이터 속성 정보(DA)를 수신한다. 예를 들어, 불휘발성 메모리 시스템(100)의 쓰기 동작시 중앙처리부(111)는 호스트로부터 수신된 데이터(DATA)의 속성을 판별하여 데이터 속성 정보(DA)를 생성할 수 있다. 데이터 속성 정보(DA)는 데이터(DATA)가 미리 정해진 데이터 그룹에 포함되는지를 가리키는 정보일 수 있다. 중앙처리부(111)는 데이터(DATA)를 임시 저장하기 위한 버퍼 공간을 할당할 수 있다. 중앙처리부(111)는 할당된 버퍼 공간의 버퍼 어드레스(ADDR_b)를 버퍼 제어부(116)로 전송할 수 있다.
버퍼 제어부(116)는 수신된 데이터 속성 정보(DA)를 기반으로 제 1 및 제 2 메모리 선택 신호들(MS1, MS2)을 생성할 수 있다. 버퍼 제어부(116)는 생성된 제 1 및 제 2 버퍼 메모리들(121, 122)로 전송할 수 있다. 제 1 및 제 2 버퍼 메모리들(121, 122)은 수신된 제 1 및 제 2 메모리 선택 신호들(MS1, MS2)에 따라 활성화되거나 또는 비활성화될 수 있다.
버퍼 제어부(116)는 수신된 신호들을 기반으로 버퍼 채널(130)를 통해 제 1 및 제 2 버퍼 메모리들(121, 122)을 제어할 수 있다. 예를 들어, 버퍼 제어부(116)는 버퍼 채널(130)를 통해 수신된 데이터(DATA) 및 버퍼 어드레스(ADDR_b)를 전송할 수 있다.
제 1 및 제 2 버퍼 메모리들(121, 122) 중 활성화된 버퍼 메모리는 버퍼 채널(130)를 통해 수신된 데이터(DATA) 및 버퍼 어드레스(ADDR_b)를 기반으로 동작할 수 있다. 예를 들어, 제 1 메모리 선택 신호(MS1)가 로직 하이인 경우, 제 1 버퍼 메모리(121)는 활성화되고 활성화된 제 1 버퍼 메모리(121)는 버퍼 어드레스(ADDR_b)와 대응되는 영역에 데이터(DATA)를 저장할 것이다. 제 2 메모리 선택 신호(MS2)가 로직 하이인 경우, 제 2 버퍼 메모리(122)는 활성화되고 활성화된 제 2 버퍼 메모리(122)는 버퍼 어드레스(ADDR_b)와 대응되는 영역에 데이터(DATA)를 저장할 것이다. 제 1 메모리 선택 신호(MS1)가 로직 로우인 경우 제 1 버퍼 메모리(121)는 비활성화되고, 제 2 메모리 선택 신호(MS2)가 로직 로우인 경우 제 2 버퍼 메모리(122)는 비활성화된다.
도 5는 도 1에 도시된 불휘발성 메모리 시스템의 파워 온 동작을 보여주는 블록도이다. 간결한 설명을 위하여, 불휘발성 메모리 시스템의 파워 온 동작을 설명하는데 불필요한 구성 요소들은 생략된다.
도 5를 참조하면, 메모리 컨트롤러(110)는 호스트로부터 파워 온 신호(PWR_on)를 수신할 수 있다. 메모리 컨트롤러(110)는 수신된 파워 온 신호(PWR_on)에 응답하여 불휘발성 메모리 시스템(100)의 부팅 동작을 수행한다. 예를 들어, 제 2 버퍼 메모리(122)는 불휘발성 램으로 제공된다. 제 2 버퍼 메모리(122)는 미리 정해진 데이터 그룹에 포함되는 데이터를 저장하고 있다.
메모리 컨트롤러(110)는 부팅 동작시, 제 2 버퍼 메모리(122)에 저장된 데이터를 읽고, 읽은 데이터를 기반으로 불휘발성 메모리 시스템의 부팅 동작을 수행할 수 있다. 예를 들어, 제 2 버퍼 메모리(122)는 FTL에 의해 생성된 맵핑 데이터를 포함할 수 있다. 메모리 컨트롤러(110)는 제 2 버퍼 메모리(122)에 저장된 맵핑 데이터를 읽고, 읽은 맵핑 데이터를 기반으로 동작할 수 있다.
예를 들어, 제 2 버퍼 메모리(122)는 호스트로부터 수신된 파일 시스템 데이터를 저장할 수 있다. 메모리 컨트롤러(122)는 파일 시스템 데이터를 읽고, 읽은 데이터를 호스트로 전송할 수 있다.
상술된 바와 같이 미리 정해진 데이터 그룹에 포함되는 데이터를 불휘발성 램인 제 2 버퍼 메모리(122)에 저장함으로써 데이터의 손실을 방지할 수 있다. 따라서, SPO 발생시 메타 데이터, 맵핑 데이터를 플러시하는 SPO 복구 동작이 수행되지 않아도 되기 때문에, 탄탈 캐패시터, 슈퍼 캐패시터, 배터리 등과 같은 보조 전원 장치가 요구되지 않는다. 따라서, 감소된 면적 및 향상된 성능을 갖는 불휘발성 메모리 시스템이 제공된다.
도 6은 본 발명의 다른 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다. 도 6을 참조하면, 불휘발성 메모리 시스템(200)은 메모리 컨트롤러(210), 버퍼부(220), 및 불휘발성 메모리 장치(240)를 포함한다. 버퍼부(220)는 제 1 및 제 2 버퍼 메모리들(221, 222)을 포함한다. 메모리 컨트롤러(210), 제 1 및 제 2 버퍼 메모리들(221, 222), 및 불휘발성 메모리 장치(240)의 동작 및 구성은 도 1을 참조하여 설명되었으므로 이에 대한 상세한 설명은 생략된다.
도 6의 제 2 버퍼 메모리(222)는 도 1의 제 2 버퍼 메모리(122)와 달리 채널 어댑터(231)를 더 포함한다. 채널 어댑터(231)는 제 2 버퍼 메모리(222)가 버퍼 채널(230)를 통해 수신된 신호들을 기반으로 동작할 수 있도록 버퍼 채널(230)를 통해 수신된 신호들을 변환하는 동작을 수행한다. 예를 들어, 제 1 버퍼 메모리(221)는 DRAM일 수 있다. 버퍼 채널(230)는 DRAM 인터페이스일 수 있다. 제 2 버퍼 메모리(222)는 MRAM, ReRAM, FRAM 등과 같은 불휘발성 램일 수 있다. 이 경우, 제 1 버퍼 메모리(221)는 버퍼 채널(230)를 통해 수신된 신호들을 기반으로 동작할 수 있다. 채널 어댑터(231)는 버퍼 채널(230)를 통해 수신된 신호들을 제 2 버퍼 메모리(222)에서 사용되는 신호들로 변환할 수 있다. 제 2 버퍼 메모리(222)는 채널 어댑터(231)를 통해 수신되는 신호들을 기반으로 동작할 수 있다.
상술된 본 발명의 실시 예에 따르면, 제 2 버퍼 메모리(222)는 채널 어댑터(231)를 포함한다. 채널 어댑터(231)는 제 2 버퍼 메모리(222)가 버퍼 채널(230)를 통해 수신된 신호들을 기반으로 동작할 수 있도록 버퍼 채널(230)를 통해 수신된 신호들을 변환할 수 있다. 따라서, 제 1 및 제 2 버퍼 메모리들(221, 222)은 서로 하나의 인터페이스(다시 말해서, 동일한 인터페이스)를 공유할 수 있다.
또한, 메모리 컨트롤러(210)는 제 2 버퍼 메모리(222)에 미리 정해진 데이터 그룹에 포함되는 데이터를 저장함으로써 별도의 보조 전원 장치가 요구되지 않으므로 향상된 신뢰성 및 감소된 면적을 갖는 불휘발성 메모리 시스템이 제공된다.
도 7은 본 발명의 또 다른 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다. 도 7을 참조하면, 불휘발성 메모리 시스템(300)은 메모리 컨트롤러(310), 버퍼부(320), 및 불휘발성 메모리 장치(340)를 포함한다. 버퍼부(320)는 제 1 및 제 2 버퍼 메모리들(321, 322)을 포함한다. 메모리 컨트롤러(310), 제 1 및 제 2 버퍼 메모리들(321, 322), 및 불휘발성 메모리 장치(340)는 도 1을 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
도 7의 메모리 컨트롤러(310)는 도 1의 메모리 컨트롤러(110)와 달리 호스트로부터 데이터 속성 정보(DA)를 더 수신한다. 메모리 컨트롤러(310)는 호스트로부터 수신된 데이터 속성 정보(DA)를 기반으로 제 1 및 제 2 메모리 선택 신호들(MS1, MS2)을 생성할 수 있다. 예시적으로, 데이터 속성 정보(DA)는 데이터(DATA)가 미리 정해진 데이터 그룹에 포함되는지를 가리키는 정보일 수 있다.
예시적으로, 데이터 속성 정보(DA)는 호스트의 어플리케이션 계층(application layer), 파일 시스템 계층(file system), 또는 HBA(Host Bus Adaptor)에서 생성될 수 있다.
도 8은 도 7에 도시된 메모리 컨트롤러의 동작을 보여주는 순서도이다. 도 6 및 도 7을 참조하면, S210 단계에서, 메모리 컨트롤러(310)는 호스트로부터 데이터(DATA) 및 데이터 속성 정보(DA)를 수신한다. 예시적으로, 데이터 속성 정보(DA)는 호스트의 어플리케이션 계층, 파일 시스템 등에서 생성될 수 있다.
S220 단계에서, 메모리 컨트롤러(310)는 수신된 데이터 속성 정보(DA)를 기반으로 제 1 및 제 2 메모리 선택 신호들(MS1, MS2)을 생성할 수 있다. 예를 들어, 데이터(DATA)가 미리 정해진 데이터 그룹에 포함되는 것을 가리키는 데이터 속성 정보(DA)가 수신된 경우, 메모리 컨트롤러(310)는 제 1 메모리 선택 신호(MS1)를 로직 로우로 설정하고, 제 2 메모리 선택 신호(MS2)를 로직 하이로 설정할 수 있다. 데이터(DATA)가 미리 정해진 데이터 그룹에 포함되지 않는 것을 가리키는 데이터 속성 정보(DA)가 수신된 경우, 제 1 메모리 선택 신호(MS1)를 로직 하이로 설정하고, 제 2 메모리 선택 신호(MS2)를 로직 로우로 설정할 수 있다.
S230 단계에서, 메모리 컨트롤러(310)는 제 1 및 제 2 메모리 선택 신호들(MS1, MS2)을 기반으로 제 1 및 제 2 버퍼 메모리들(121, 122)에 데이터(DATA)를 선택적으로 저장할 수 있다.
상술된 본 발명의 또 다른 실시 예에 따르면, 메모리 컨트롤러(310)는 호스트로부터 데이터 속성 정보(DA)를 수신하고, 수신된 데이터 속성 정보(DA)를 기반으로 데이터(DATA)를 제 1 또는 제 2 버퍼 메모리(321, 322)에 선택적으로 저장할 수 있다. SPO 복구 동작을 위한 별도의 보조 전원 장치가 요구되지 않기 때문에, 향상된 신뢰성 및 감소된 면적을 갖는 불휘발성 메모리 시스템이 제공된다.
도 9는 본 발명의 또 다른 실시 예에 따른 메모리 컨트롤러 및 복수의 버퍼 메모리들을 보여주는 블록도이다. 간결한 설명을 위하여 메모리 컨트롤러(410)의 동작을 설명하는데 불필요한 구성 요소들은 생략된다.
도 9를 참조하면, 불휘발성 메모리 시스템(400)은 메모리 컨트롤러(410) 및 제 1 내지 제 n 버퍼 메모리들(421~42n)을 포함한다. 메모리 컨트롤러(410)는 버퍼 채널(430)를 통해 제 1 내지 제 n 버퍼 메모리들(421~42n)과 통신할 수 있다. 즉, 메모리 컨트롤러(410)와 제 1 내지 제 n 버퍼 메모리들(421~42n) 각각은 하나의 인터페이스(예를 들어, 버퍼 채널)를 통해 연결된다.
제 1 내지 제 n 버퍼 메모리들(421~42n)은 호스트로부터 수신된 데이터, 불휘발성 메모리 장치로부터 수신된 데이터, 및 메모리 컨트롤러(410)의 동작에 의해 생성된 데이터를 임시 저장할 수 있다. 제 1 내지 제 n 버퍼 메모리들(421~42n) 각각은 휘발성 램 및 불휘발성 램 중 어느 하나일 수 있다.
메모리 컨트롤러(410)는 제 1 내지 제 n 메모리 선택 신호들(MS1~MSn)을 생성할 수 있다. 생성된 제 1 내지 제 n 메모리 선택 신호들(MS1~MSn)은 각각 제 1 내지 제 n 버퍼 메모리들(421~42n)로 전송된다. 제 1 내지 제 n 버퍼 메모리들(421~42n)은 각각 수신된 제 1 내지 제 n 메모리 선택 신호들(MS1~MSn)을 기반으로 활성화되거나 또는 비활성화된다.
예를 들어, 메모리 컨트롤러(410)는 데이터(DATA)의 속성을 판별하고, 판별 결과에 따라 제 1 내지 제 n 메모리 선택 신호들(MS1~MSn)을 생성할 수 있다. 즉, 도 1 내지 도 8를 참조하여 설명된 바와 같이 데이터(DATA)가 미리 정해진 데이터 그룹에 포함된 경우, 메모리 컨트롤러(410)는 제 1 내지 제 n 버퍼 메모리들(421~42n) 중 비휘발성 램인 버퍼 메모리가 활성화 되도록 선택 신호들을 생성할 것이다. 또는 도 1 내지 도 9를 참조하여 설명된 바와 같이 데이터(DATA)가 미리 정해진 데이터 그룹에 포함되지 않는 경우, 메모리 컨트롤러(410)는 제 1 내지 제 n 버퍼 메모리들(421~42n) 중 휘발성 램인 버퍼 메모리가 활성화 되도록 선택 신호들을 생성할 것이다.
상술된 본 발명의 또 다른 실시 예에 따르면, 불휘발성 메모리 시스템(400)은 복수의 버퍼 메모리들(421~42n)을 포함하고, 복수의 버퍼 메모리들(421~42n) 각각은 동일한 인터페이스를 공유한다. 이 때, 메모리 컨트롤러(410)는 버퍼 메모리에 저장될 데이터(DATA)의 속성을 판별하고, 판별 결과를 기반으로 복수의 버퍼 메모리들(421~42n)에 데이터(DATA)를 선택적으로 저장할 수 있다. 따라서, 별도의 보조 전원 장치가 요구되지 않으므로, 향상된 신뢰성 및 감소된 면적을 갖는 불휘발성 메모리 시스템이 제공된다.
도 10은 본 발명의 또 다른 실시 예에 따른 메모리 컨트롤러 및 복수의 버퍼 메모리들을 보여주는 블록도이다. 도 10을 참조하면, 불휘발성 메모리 시스템(500)은 메모리 컨트롤러(510) 및 복수의 제 1 버퍼 메모리들(521a~521m) 및 복수의 제 2 버퍼 메모리들(522a~522m)을 포함한다.
메모리 컨트롤러(510)는 도 1 내지 도 8을 참조하여 설명된 방법을 기반으로 데이터(DATA)의 속성을 판별하고, 판별 결과를 기반으로 복수의 버퍼 메모리들(521a~521m, 522a~522m)에 데이터(DATA)를 선택적으로 저장할 수 있다.
메모리 컨트롤러(510)는 도 1 내지 도 8을 참조하여 설명된 방법을 기반으로 제 1 및 제 2 메모리 선택 신호들(MS1, MS2)을 생성할 수 있다. 제 1 메모리 선택 신호(MS1)는 복수의 제 1 버퍼 메모리들(521a~521m)로 전송되고, 제 2 메모리 선택 신호(MS2)는 복수의 제 2 버퍼 메모리들(522a~522m)로 전송된다.
복수의 제 1 버퍼 메모리들(521a~521m)은 제 1 메모리 선택 신호(MS1)에 따라 활성화되거나 또는 비활성화된다. 복수의 제 2 버퍼 메모리들(522a~522m)은 제 2 메모리 선택 신호(MS2)에 따라 활성화되거나 또는 비활성화된다. 예시적으로, 복수의 제 1 버퍼 메모리들(521a~521m)은 DRAM, SDRAM, SRAM 등과 같은 휘발성 램들일 수 있다. 복수의 제 2 버퍼 메모리들(522a~522m)은 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 램들일 수 있다.
복수의 제 1 버퍼 메모리들(521a~521m) 및 복수의 제 2 버퍼 메모리들(522a~522m)은 복수의 인터페이스들(531~53m)을 통해 메모리 컨트롤러(510)와 연결된다. 예를 들어, 제 1 버퍼 메모리(521a) 및 제 2 버퍼 메모리(522a)는 제 1 버퍼 채널(531)를 통해 메모리 컨트롤러(510)와 통신한다. 즉, 제 1 버퍼 메모리(521a) 및 제 2 버퍼 메모리(522a)는 제 1 버퍼 채널(531)를 공유할 수 있다.
즉, 복수의 버퍼 메모리들은 복수의 인터페이스들(또는 채널들)을 통해 메모리 컨트롤러와 연결된다. 이 때, 적어도 두개의 이종 버퍼 메모리들은 하나의 인터페이스를 통해 메모리 컨트롤러(510)와 통신한다.
도 11은 본 발명의 또 다른 실시 예에 따른 메모리 컨트롤러 및 버퍼부를 보여주는 블록도이다. 간결한 설명을 위하여 메모리 컨트롤러(616)의 동작을 설명하는데 불필요한 구성 요소들은 생략된다. 도 11을 참조하면, 메모리 컨트롤러(610)는 버퍼 채널(630)을 통해 버퍼부(620)와 통신할 수 있다. 버퍼부(620)는 제 1 및 제 2 버퍼 메모리들(621, 622)을 포함한다.
도 11의 메모리 컨트롤러(610)는 도 2의 메모리 컨트롤러(110)와 달리 제 1 및 제 2 버퍼 메모리들(621, 622)을 서로 다른 버퍼 어드레스 범위로 관리할 수 있다. 예를 들어, 메모리 컨트롤러(610)는 데이터(DATA)의 속성을 판별하고, 판별 결과에 따라 데이터(DATA)가 저장될 버퍼 영역을 할당할 수 있다. 이 때, 데이터(DATA)가 미리 정해진 데이터 그룹에 포함되는 경우, 메모리 컨트롤러(610)는 제 2 버퍼 메모리(622)에 데이터가 저장되도록 버퍼 영역을 할당하고, 할당된 버퍼 영역에 대응되는 버퍼 어드레스(ADDR_b)를 버퍼부(620)로 전송할 수 있다. 버퍼부(620)는 수신된 버퍼 어드레스(ADDR_b)에 대응되는 영역에 데이터(DATA)를 임시 저장할 수 있다.
예시적으로, 버퍼부(620)는 버퍼 채널(630)을 통해 메모리 컨트롤러(610)와 연결된다. 버퍼 채널(630)은 데이터 라인, 버퍼 어드레스 라인, 커맨드 라인 등과 같은 신호 라인들을 포함할 수 있다.
상술된 본 발명의 실시 예에 따르면, 메모리 컨트롤러(610)는 데이터 속성에 따라 버퍼 어드레스를 다르게 할당하여 제 1 또는 제 2 버퍼 메모리(621 or 622)에 데이터를 선택적으로 저장할 수 있다. 즉, 중요 데이터가 불휘발성 램인 제 2 버퍼 메모리에 저장되기 때문에, 향상된 신뢰성 및 감소된 면적을 갖는 불휘발성 메모리 시스템이 제공된다.
도 12는 본 발명의 실시 예들에 따른 불휘발성 메모리 시스템이 적용된 사용자 시스템을 예시적으로 보여주는 블록도이다. 예시적으로, 사용자 시스템(1000)은 UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP (portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player) 등과 같은 컴퓨팅 시스템들 중 어느 하나로 제공될 수 있다.
도 12를 참조하면, 사용자 시스템(1000)은 호스트(1100) 및 불휘발성 메모리 시스템(1200)을 포함한다. 호스트(1100)는 웹브라우저, 게임 프로그램, 문서 작성기, 영상 재생 프로그램, 음악 재생 프로그램, 메신저, 그룹웨어 등과 같은 다양한 어플리케이션(application)을 실행시킬 수 있다. 호스트(1100)는 다양한 어플리케이션을 실행시키는데 필요한 데이터를 불휘발성 메모리 시스템(1200)으로부터 읽거나 또는 다양한 어플리케이션을 실행시키면서 생성된 데이터를 불휘발성 메모리 시스템(1200)에 저장할 수 있다. 호스트(1100)는 요청(RQ), 데이터(DATA), 어드레스(ADDR)와 같은 다양한 신호를 불휘발성 메모리 시스템(1200)과 주고 받을 수 있다.
불휘발성 메모리 시스템(1200)은 메모리 컨트롤러(1210), 버퍼 메모리(1220), 및 복수의 불휘발성 메모리 장치들(1410~14n0)을 포함할 수 있다. 메모리 컨트롤러(1210)는 호스트(1100)로부터 수신된 각종 신호들을 기반으로 복수의 불휘발성 메모리 장치들(1410~14n0)에 데이터를 기입하거나 또는 복수의 불휘발성 메모리 장치들(1410~14n0)에 저장된 데이터를 독출할 수 있다.
버퍼 메모리(1220)는 메모리 컨트롤러(1210)의 제어에 따라 호스트(1100)로부터 수신된 데이터 또는 복수의 불휘발성 메모리 장치들(1410~14n0)로부터 독출된 데이터를 임시 저장할 수 있다.
예시적으로, 버퍼 메모리(1230)는 도 1 내지 도 10을 참조하여 설명된 바와 같이 휘발성 램 및 불휘발성 램을 포함할 수 있다. 버퍼 메모리(1230)는 하나의 버퍼 채널(1230) 또는 두개 이상의 동종 버퍼 채널을 통해 메모리 컨트롤러(1210)와 통신할 수 있다. 메모리 컨트롤러(1210)는 도 1 내지 도 10을 참조하여 설명된 바와 같이 메모리 선택 신호(MS)를 생성하여 버퍼 메모리(1230)에 데이터를 선택적으로 저장할 수 있다.
호스트(1100)는 불휘발성 메모리 시스템(1200)으로 전원(PWR)을 공급할 수 있다. 불휘발성 메모리 시스템(1200)은 공급된 전원(PWR)을 기반으로 동작할 수 있다. 예시적으로, 호스트(1100)로부터 공급되는 전원(PWR)이 갑자기 차단된 경우,(SPO가 발생한 경우) 종래의 불휘발성 메모리 시스템은 SPO 복구 동작(예를 들어, 맵핑 테이블의 플러시)을 수행하기 위하여 탄탈 캐패시터, 슈퍼 캐패시터, 배터리 등과 같은 별도의 전원 공급 장치를 필요로 한다. 그러나, 본 발명의 실시 예들에 따른 불휘발성 메모리 시스템(1200)은 미리 정해진 데이터 그룹에 포함된 데이터를 불휘발성 램에 선택적으로 저장하기 때문에 SPO 복구 동작이 요구되지 않는다. 따라서, 본 발명의 실시 예들에 따른 불휘발성 메모리 시스템(1200)은 별도의 보조 전원 장치가 요구되지 않는다.
도 13은 본 발명의 실시 예들에 따른 불휘발성 메모리 시스템이 적용된 모바일 시스템을 예시적으로 보여주는 블록도이다. 도 13을 참조하면, 모바일 시스템(2000)은 프로세서(2100), 사용자 인터페이스(2200), 메모리(2300), 그리고 스토리지(2400), 네트워크부(2500)를 포함한다.
프로세서(2100)는 모바일 시스템(2000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 예를 들어, 프로세서(2100)는 시스템-온-칩(SoC, System-on-Chip)으로 구성될 수 있다. 프로세서(2100)는 범용 프로세서 또는 어플리케이션 프로세서일 수 있다. 예시적으로, 프로세서(2100)는 모바일 시스템(2000)의 구성 요소들을 제어하는 컨트롤러 및 인터페이스를 포함할 수 있다.
사용자 인터페이스(4200)는 프로세서(4100)의 제어에 따라 사용자와 통신할 수 있다. 예를 들어, 사용자 인터페이스(4200)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
메모리(2300)는 프로세서(2100)와 통신할 수 있다. 메모리(2300)는 프로세서(2100) 또는 모바일 시스템(2000)의 동작 메모리(또는 메인 메모리)일 수 있다. 메모리(2200)는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등과 같은 휘발성 메모리, 또는 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다.
스토리지(2400)는 모바일 시스템(2000)에서 장기적으로 저장하고자 하는 데이터를 저장할 수 있다. 스토리지(2400)는 하드 디스크 드라이브(HDD, Hard Disk Drive) 또는 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다.
예시적으로, 스토리지(2400)는 도 1 내지 도 10을 참조하여 설명된 불휘발성 메모리 시스템일 수 있다. 스토리지(2400)는 메모리 컨트롤러 및 제 1 및 제 2 버퍼 메모리들을 포함하고, 도 1 내지 도 10을 참조하여 설명된 방법을 기반으로 동작할 수 있다. 예시적으로, 스토리지(2400)는 하나의 모듈, 하나의 칩, 또는 하나의 패키지로 구성될 수 있다.
네트워크부(2500)는 프로세서(2100)의 제어에 따라 외부 장치와 통신을 수행할 수 있다. 예를 들어, 네트워크부(2500)은 외부 장치와 유선 또는 무선 통신을 수행할 수 있다. 네트워크부(2500)은 LTE (Long Term Evolution), 와이맥스(WiMax), GSM (Global System for Mobile communication), CDMA (Code Division Multiple Access), 블루투스(Bluetooth), NFC (Near Field Communication), 와이파이(WiFi), RFID (Radio Frequency IDentification) 등과 같은 다양한 무선 통신 방식들, 또는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SCSI (Small Computer Small Interface), 파이어와이어(Firewire), PCI (Peripheral Component Interconnection) 등과 같은 다양한 유선 통신 방식들 중 적어도 하나에 기반하여 통신을 수행할 수 있다.
상술된 본 발명의 실시 예들에 따르면, 메모리 컨트롤러는 데이터의 속성을 판별하고, 판별 결과를 기반으로 메모리 선택 신호들을 생성한다. 복수의 이종 버퍼 메모리들은 메모리 선택 신호들에 따라 각각 활성화되거나 또는 비활성화된다. 즉, 미리 정해진 데이터 그룹에 포함되는 데이터들을 불휘발성 램에 저장함으로써 SPO 복구 동작이 요구되지 않는다. 따라서, 별도의 보조 전원 장치가 요구되지 않기 때문에, 향상된 신뢰성 및 감소된 면적을 갖는 불휘발성 메모리 시스템 및 그것의 동작 방법이 제공된다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러가지 변형이 가능하다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100 : 불휘발성 메모리 시스템
110 : 메모리 컨트롤러
120 : 버퍼부
121, 122 : 제 1 및 제 2 버퍼 메모리들
130 : 버퍼 채널
140 : 불휘발성 메모리 장치
DA : 데이터 속성 정보
MS1, MS2 : 제 1 및 제 2 메모리 선택 신호들
110 : 메모리 컨트롤러
120 : 버퍼부
121, 122 : 제 1 및 제 2 버퍼 메모리들
130 : 버퍼 채널
140 : 불휘발성 메모리 장치
DA : 데이터 속성 정보
MS1, MS2 : 제 1 및 제 2 메모리 선택 신호들
Claims (10)
- 불휘발성 메모리 장치;
외부 장치로부터 수신된 요청에 따라 상기 외부 장치 또는 상기 불휘발성 메모리 장치로부터 데이터를 수신하고, 상기 수신된 데이터의 속성 또는 상기 수신된 데이터를 처리하여 생성된 처리 데이터의 속성을 판별하고, 상기 판별 결과를 기반으로 제 1 및 제 2 메모리 선택 신호들을 생성하는 메모리 컨트롤러; 및
상기 메모리 컨트롤러의 제어에 따라 상기 데이터를 임시 저장하는 버퍼부를 포함하고,
상기 버퍼부는
버퍼 채널을 통해 상기 메모리 컨트롤러와 통신하고, 상기 제 1 메모리 선택 신호에 응답하여 상기 메모리 컨트롤러의 제어에 따라 상기 데이터 또는 상기 처리 데이터를 임시 저장하는 제 1 버퍼 메모리; 및
상기 버퍼 채널을 통해 상기 메모리 컨트롤러와 통신하고, 상기 제 2 메모리 선택 신호에 응답하여 상기 메모리 컨트롤러의 제어에 따라 상기 데이터 또는 상기 처리 데이터를 임시 저장하는 제 2 버퍼 메모리를 포함하고,
상기 제 1 버퍼 메모리는 휘발성 랜덤 액세스 메모리이고, 상기 제 2 버퍼 메모리는 불휘발성 랜덤 액세스 메모리인 불휘발성 메모리 시스템. - 제 1 항에 있어서,
상기 버퍼 채널은 데이터 라인, 어드레스 라인, 및 커맨드 라인을 포함하는 불휘발성 메모리 시스템. - 제 1 항에 있어서,
상기 제 1 버퍼 메모리는 상기 제 1 메모리 선택 신호에 따라 활성화되어 상기 데이터 또는 상기 처리 데이터를 임시 저장하고, 상기 제 2 버퍼 메모리는 상기 제 2 메모리 선택 신호에 따라 활성화되어 상기 데이터 또는 상기 처리 데이터를 임시 저장하는 불휘발성 메모리 시스템. - 제 3 항에 있어서,
상기 메모리 컨트롤러는 상기 데이터 또는 상기 처리 데이터가 미리 정해진 데이터 그룹에 포함되는 경우 상기 제 2 버퍼 메모리가 활성화되어 상기 데이터 또는 상기 처리 데이터를 임시 저장하도록 상기 제 2 메모리 선택 신호를 생성하는 불휘발성 메모리 시스템. - 제 4 항에 있어서,
상기 미리 정해진 데이터 그룹은 파일 시스템 데이터, 메타 데이터, 및 맵핑 데이터를 포함하는 불휘발성 메모리 시스템. - 제 1 항에 있어서,
상기 메모리 컨트롤러는
상기 수신된 데이터를 처리하여 처리 데이터를 생성하고, 상기 데이터의 속성을 판별하여 상기 데이터 또는 상기 처리 데이터의 속성 정보를 생성하는 중앙처리부; 및
상기 속성 정보를 기반으로 상기 제 1 및 제 2 메모리 선택 신호들을 생성하는 버퍼 제어부를 포함하는 불휘발성 메모리 시스템. - 제 6 항에 있어서,
상기 버퍼 제어부는 상기 중앙처리부의 제어에 따라 상기 데이터 또는 상기 처리 데이터를 상기 제 1 또는 제 2 버퍼 메모리에 선택적으로 임시 저장하는 불휘발성 메모리 시스템. - 제 1 항에 있어서,
상기 제 2 버퍼 메모리는 상기 제 2 버퍼 메모리가 상기 버퍼 채널을 통해 수신된 신호들을 기반으로 동작할 수 있도록 상기 버퍼 채널을 통해 수신된 신호들을 변환하는 채널 어댑터를 포함하는 불휘발성 메모리 시스템. - 제 1 항에 있어서,
상기 메모리 컨트롤러는 상기 외부 장치로부터 파워 온 신호를 수신하고, 상기 수신된 파워 온 신호에 응답하여 상기 제 2 버퍼 메모리에 저장된 데이터를 읽고, 상기 읽은 데이터를 기반으로 부팅 동작을 수행하는 불휘발성 메모리 시스템. - 불휘발성 메모리 장치, 제 1 버퍼 메모리, 및 제 2 버퍼 메모리를 포함하는 불휘발성 메모리 시스템의 동작 방법에 있어서,
외부 장치로부터 요청을 수신하는 단계;
상기 수신된 요청에 응답하여 상기 외부 장치 또는 상기 불휘발성 메모리 장치로부터 데이터를 수신하는 단계;
상기 데이터의 속성을 판별하는 단계;
상기 판별 결과를 기반으로 버퍼 채널을 통해 상기 제 1 버퍼 메모리에 상기 데이터를 임시 저장하거나 또는 상기 판별 결과를 기반으로 상기 버퍼 채널을 통해 상기 제 2 버퍼 메모리에 상기 데이터를 임시 저장하는 단계를 포함하고,
상기 제 1 버퍼 메모리는 휘발성 랜덤 액세스 메모리이고, 상기 제 2 버퍼 메모리는 불휘발성 랜덤 액세스 메모리인 동작 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130140128A KR102094393B1 (ko) | 2013-11-18 | 2013-11-18 | 불휘발성 메모리 시스템 및 그것의 동작 방법 |
| US14/326,898 US9274983B2 (en) | 2013-11-18 | 2014-07-09 | Memory systems including nonvolatile buffering and methods of operating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130140128A KR102094393B1 (ko) | 2013-11-18 | 2013-11-18 | 불휘발성 메모리 시스템 및 그것의 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150057153A true KR20150057153A (ko) | 2015-05-28 |
| KR102094393B1 KR102094393B1 (ko) | 2020-03-27 |
Family
ID=53173171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130140128A KR102094393B1 (ko) | 2013-11-18 | 2013-11-18 | 불휘발성 메모리 시스템 및 그것의 동작 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9274983B2 (ko) |
| KR (1) | KR102094393B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170017036A (ko) * | 2015-08-04 | 2017-02-15 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
| KR20190013086A (ko) * | 2017-07-31 | 2019-02-11 | 삼성전자주식회사 | 데이터 저장 시스템, 데이터 저장 시스템의 데이터 저장 방법, 및 솔리드 스테이트 드라이브의 제조 방법 |
| CN117891758A (zh) * | 2024-03-12 | 2024-04-16 | 成都登临科技有限公司 | 一种基于仲裁的存储访问系统、处理器及计算设备 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9280497B2 (en) | 2012-12-21 | 2016-03-08 | Dell Products Lp | Systems and methods for support of non-volatile memory on a DDR memory channel |
| US10049052B2 (en) * | 2014-10-27 | 2018-08-14 | Nxp Usa, Inc. | Device having a cache memory |
| US9507711B1 (en) * | 2015-05-22 | 2016-11-29 | Sandisk Technologies Llc | Hierarchical FTL mapping optimized for workload |
| US9786389B2 (en) * | 2015-10-16 | 2017-10-10 | SK Hynix Inc. | Memory system |
| US10705952B2 (en) | 2015-11-04 | 2020-07-07 | Sandisk Technologies Llc | User space data storage management |
| US10210088B2 (en) | 2015-12-28 | 2019-02-19 | Nxp Usa, Inc. | Computing system with a cache invalidation unit, a cache invalidation unit and a method of operating a cache invalidation unit in a computing system |
| US10067881B2 (en) * | 2016-06-15 | 2018-09-04 | Western Digital Technologies, Inc. | Compression and caching for logical-to-physical storage address mapping tables |
| KR20180111157A (ko) * | 2017-03-31 | 2018-10-11 | 에스케이하이닉스 주식회사 | 컨트롤러 및 컨트롤러의 동작 방법 |
| KR102234725B1 (ko) * | 2017-05-30 | 2021-04-02 | 에스케이하이닉스 주식회사 | 컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법 |
| US10845866B2 (en) * | 2017-06-22 | 2020-11-24 | Micron Technology, Inc. | Non-volatile memory system or sub-system |
| US10607659B2 (en) * | 2018-04-23 | 2020-03-31 | Arm Limited | Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array |
| KR102640968B1 (ko) * | 2018-05-29 | 2024-02-27 | 삼성전자주식회사 | 인쇄 회로 기판, 스토리지 장치, 및 인쇄 회로 기판을 포함하는 스토리지 장치 |
| US11567867B2 (en) * | 2019-12-23 | 2023-01-31 | SK Hynix Inc. | Controller for storing data having different types in one memory block when SPO occurs, and method of operating the same |
| US11847324B2 (en) | 2020-12-31 | 2023-12-19 | Pure Storage, Inc. | Optimizing resiliency groups for data regions of a storage system |
| US12067282B2 (en) | 2020-12-31 | 2024-08-20 | Pure Storage, Inc. | Write path selection |
| US12093545B2 (en) | 2020-12-31 | 2024-09-17 | Pure Storage, Inc. | Storage system with selectable write modes |
| US11614880B2 (en) | 2020-12-31 | 2023-03-28 | Pure Storage, Inc. | Storage system with selectable write paths |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327032A (ja) * | 2004-05-13 | 2005-11-24 | Japan Radio Co Ltd | データ書き換え方法およびデータ書き換えシステムおよび無線装置遠隔制御システム |
| JP2012119001A (ja) * | 2012-01-13 | 2012-06-21 | Casio Comput Co Ltd | データ処理装置、およびプログラム |
| US20120297231A1 (en) * | 2011-05-19 | 2012-11-22 | Shekoufeh Qawami | Interface for Storage Device Access Over Memory Bus |
| KR20130063244A (ko) * | 2011-12-06 | 2013-06-14 | 주식회사 디에이아이오 | 비휘발성 메모리 시스템 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4916670A (en) | 1988-02-02 | 1990-04-10 | Fujitsu Limited | Semiconductor memory device having function of generating write signal internally |
| US6639820B1 (en) | 2002-06-27 | 2003-10-28 | Intel Corporation | Memory buffer arrangement |
| US7451263B2 (en) | 2006-02-08 | 2008-11-11 | Infineon Technologies Ag | Shared interface for components in an embedded system |
| US20100191896A1 (en) | 2009-01-23 | 2010-07-29 | Magic Technologies, Inc. | Solid state drive controller with fast NVRAM buffer and non-volatile tables |
| KR101562973B1 (ko) | 2009-05-22 | 2015-10-26 | 삼성전자 주식회사 | 메모리 장치 및 메모리 장치의 동작 방법 |
| US8516219B2 (en) | 2009-07-24 | 2013-08-20 | Apple Inc. | Index cache tree |
| KR101602939B1 (ko) | 2009-10-16 | 2016-03-15 | 삼성전자주식회사 | 불휘발성 메모리 시스템 및 그것의 데이터 관리 방법 |
| KR101717081B1 (ko) | 2011-03-23 | 2017-03-28 | 삼성전자주식회사 | 비휘발성 램과 휘발성 램을 버퍼 메모리로 사용하는 저장 장치 |
| KR101790165B1 (ko) | 2011-08-09 | 2017-11-20 | 삼성전자 주식회사 | 메모리 시스템 및 그것의 메타 데이터 관리 방법 |
-
2013
- 2013-11-18 KR KR1020130140128A patent/KR102094393B1/ko active IP Right Grant
-
2014
- 2014-07-09 US US14/326,898 patent/US9274983B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327032A (ja) * | 2004-05-13 | 2005-11-24 | Japan Radio Co Ltd | データ書き換え方法およびデータ書き換えシステムおよび無線装置遠隔制御システム |
| US20120297231A1 (en) * | 2011-05-19 | 2012-11-22 | Shekoufeh Qawami | Interface for Storage Device Access Over Memory Bus |
| KR20130063244A (ko) * | 2011-12-06 | 2013-06-14 | 주식회사 디에이아이오 | 비휘발성 메모리 시스템 |
| JP2012119001A (ja) * | 2012-01-13 | 2012-06-21 | Casio Comput Co Ltd | データ処理装置、およびプログラム |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170017036A (ko) * | 2015-08-04 | 2017-02-15 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
| KR20190013086A (ko) * | 2017-07-31 | 2019-02-11 | 삼성전자주식회사 | 데이터 저장 시스템, 데이터 저장 시스템의 데이터 저장 방법, 및 솔리드 스테이트 드라이브의 제조 방법 |
| CN117891758A (zh) * | 2024-03-12 | 2024-04-16 | 成都登临科技有限公司 | 一种基于仲裁的存储访问系统、处理器及计算设备 |
| CN117891758B (zh) * | 2024-03-12 | 2024-05-17 | 成都登临科技有限公司 | 一种基于仲裁的存储访问系统、处理器及计算设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150138884A1 (en) | 2015-05-21 |
| KR102094393B1 (ko) | 2020-03-27 |
| US9274983B2 (en) | 2016-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102094393B1 (ko) | 불휘발성 메모리 시스템 및 그것의 동작 방법 | |
| KR102291803B1 (ko) | 불휘발성 메모리 시스템의 동작 방법, 및 그것을 포함하는 사용자 시스템의 동작 방법 | |
| KR102593379B1 (ko) | 메모리 패키지, 그것을 포함하는 메모리 모듈, 및 그것의 동작 방법 | |
| US9760503B2 (en) | Operation method of memory controller and nonvolatile memory system including the memory controller | |
| KR102147993B1 (ko) | 불휘발성 메모리 시스템 및 그것의 동작 방법 | |
| US9189397B2 (en) | Data storage device including buffer memory | |
| US11132143B2 (en) | Universal flash storage (UFS) device and computing device and computing device including storage UFS device for reporting buffer size based on reuse time after erase | |
| US9640264B2 (en) | Memory system responsive to flush command to store data in fast memory and method of operating memory system | |
| US11461226B2 (en) | Storage device including memory controller | |
| US10976933B2 (en) | Storage device, storage system and method of operating the same | |
| US9396108B2 (en) | Data storage device capable of efficiently using a working memory device | |
| US11468119B2 (en) | Memory system and method of operating the same | |
| KR20200114212A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR102653373B1 (ko) | 컨트롤러 및 컨트롤러의 동작방법 | |
| US11954350B2 (en) | Storage device and method of operating the same | |
| KR20190085644A (ko) | 데이터 처리 시스템 및 그것의 동작 방법 | |
| KR20190051530A (ko) | 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법 | |
| KR20200114086A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
| US11055020B2 (en) | Data storage device sharing operations with another data storage device and method of operating the same | |
| US10073637B2 (en) | Data storage device based on a descriptor and operating method thereof | |
| US11656996B2 (en) | Controller for managing order information of data, operation method thereof, and memory system including the same | |
| US10908843B2 (en) | Memory system for managing free pages based on real time clock and operating method thereof | |
| KR102192242B1 (ko) | 메모리로 커맨드를 이슈하는 커맨드 이슈 방법 및 메모리의 커맨드 처리 방법 | |
| US12153825B2 (en) | Memory controller and method of operating the same | |
| KR20190033921A (ko) | 스토리지 장치 및 그 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20131118 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20180626 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20131118 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20190926 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20191230 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20200323 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20200324 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20230222 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240227 Start annual number: 5 End annual number: 5 |