KR20190085644A - 데이터 처리 시스템 및 그것의 동작 방법 - Google Patents

데이터 처리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20190085644A
KR20190085644A KR1020180003750A KR20180003750A KR20190085644A KR 20190085644 A KR20190085644 A KR 20190085644A KR 1020180003750 A KR1020180003750 A KR 1020180003750A KR 20180003750 A KR20180003750 A KR 20180003750A KR 20190085644 A KR20190085644 A KR 20190085644A
Authority
KR
South Korea
Prior art keywords
memory
write data
data
host
write
Prior art date
Application number
KR1020180003750A
Other languages
English (en)
Inventor
최안호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180003750A priority Critical patent/KR20190085644A/ko
Priority to US16/195,540 priority patent/US10871915B2/en
Priority to CN201811450740.XA priority patent/CN110047553B/zh
Publication of KR20190085644A publication Critical patent/KR20190085644A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/22—Accessing serial memories
    • G06F2003/0691—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Abstract

본 발명의 실시 예에 따른 데이터 처리 시스템은, 호스트 메모리, 호스트 컨트롤러를 포함하는 호스트 시스템 및 메모리 컨트롤러, 비휘발성 메모리 장치를 포함하는 메모리 시스템을 포함하고, 메모리 컨트롤러는, 호스트 컨트롤러로부터 수신된 라이트 데이터의 속성을 판단하는 데이터 속성 판단부 및 라이트 데이터의 속성에 따라, 호스트 메모리 및 비휘발성 메모리 장치 중 어느 하나를 라이트 데이터가 저장될 위치로 선택하는 메모리 선택부를 포함할 수 있다.

Description

데이터 처리 시스템 및 그것의 동작 방법{DATA PROCESSING DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 처리 시스템에 관한 것으로, 더욱 상세하게는 호스트 시스템 및 메모리 시스템을 포함하는 데이터 처리 시스템 시스템에 관한 것이다.
메모리 시스템은 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
메모리 장치를 이용한 메모리 시스템은 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템은 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는, 데이터의 속성에 따라 호스트 메모리 또는 비휘발성 메모리 장치에 선택적으로 저장할 수 있는 데이터 처리 시스템을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 처리 시스템은 호스트 메모리와, 호스트 컨트롤러를 포함하는 호스트 시스템 및 메모리 컨트롤러와, 비휘발성 메모리 장치를 포함하는 메모리 시스템을 포함하고, 메모리 컨트롤러는, 호스트 컨트롤러로부터 수신된 라이트 데이터의 속성을 판단하는 데이터 속성 판단부 및 라이트 데이터의 속성에 따라, 호스트 메모리 및 비휘발성 메모리 장치 중 어느 하나를 라이트 데이터가 저장될 위치로 선택하는 메모리 선택부를 포함한다.
본 발명의 실시 예에 따른 데이터 처리 시스템의 동작 방법은, 호스트 컨트롤러가, 메모리 컨트롤러로 라이트 데이터에 대한 라이트 요청을 전송하는 단계, 메모리 컨트롤러가, 라이트 데이터의 크기를 판단하는 단계 및 메모리 컨트롤러가, 라이트 데이터의 크기에 근거하여 라이트 데이터를 호스트 메모리 또는 비휘발성 메모리 장치에 선택적으로 저장하도록 제어하는 단계를 포함한다.
본 발명의 실시 예에 따른 데이터 처리 시스템의 동작 방법은, 호스트 컨트롤러가, 메모리 컨트롤러로 라이트 데이터에 대한 라이트 요청을 전송하는 단계, 메모리 컨트롤러가, 라이트 데이터가 시퀀셜 데이터인지 여부를 판단하는 단계 및 메모리 컨트롤러가, 판단 결과에 근거하여 라이트 데이터를 호스트 메모리 또는 비휘발성 메모리 장치에 선택적으로 저장하도록 제어하는 단계를 포함한다.
본 발명의 실시 예에 따른 데이터 처리 시스템은 데이터의 속성에 따라 호스트 메모리 또는 비휘발성 메모리 장치에 선택적으로 저장함으로써, 데이터의 라이트 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블록도이다.
도 2 내지 도 5는 본 발명의 실시 예에 따른 데이터 처리 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 6은 본 발명의 실시 예에 따른 SSD를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 7 및 도 8은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블록도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 데이터 처리 시스템(10)은 호스트 시스템(400) 및 메모리 시스템(100)을 포함할 수 있다.
호스트 시스템(400)은 호스트 컨트롤러(410) 및 호스트 메모리(420)를 포함할 수 있다. 호스트 시스템(400)은 컴퓨터, 휴대용 컴퓨터, UMPC(ultramobile PC), 워크스테이션(workstation), 데이터 서버(data server), 넷북, PDA, 웹 태블릿, 무선 폰, 모바일 폰, 스마트폰, 전자북, PMP(portable multimedia player), 디지털 카메라, 디지털오디오 녹음기/재생기, 디지털 사진기/비디오 기록기/재생기, 휴대용 게임 머신, 네비게이션 시스템, 블록 박스, 3D 텔레비전, 무선 환경에서 정보를 수신 및 송신하는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 어느 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 어느 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 어느 하나, RFID, 혹은 컴퓨팅 시스템을 구성하는 다양한 전자 장치들 중 어느 하나로 사용될 수 있다.
호스트 컨트롤러(410)는 호스트 시스템(400)의 전반적인 동작을 제어한다. 실시 예에 따라, 호스트 컨트롤러(410)는 적어도 하나의 프로세서, 어플리케이션 프로세서, 모뎀 통합 어플리케이션 프로세서 등 일 수 있다.
호스트 메모리(420)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 호스트 메모리(420)는 호스트 컨트롤러(410)의 구동에 필요한 데이터를 저장할 수 있다. 즉, 호스트 메모리(420)는 호스트 컨트롤러(410)의 동작 메모리(working memory)로서 동작할 수 있다.
메모리 시스템(100)은 호스트 컨트롤러(410)의 통신 프로토콜에 따라 데이터를 송수신하고, 다양한 기능들을 수행할 수 있다. 메모리 시스템(100)은, 통신 칩, 이미지 센서, 디스플레이 장치, 저장 장치(메모리, 카드 등) 등 통신을 통하여 데이터를 송수신하는 어떠한 장치를 포함할 수 있다.
실시 예에 있어서, 통신 프로토콜은 직렬 통신 프로토콜일 수 있다. 예를 들어, 직렬 통신 프로토콜은, UART(universal asynchronous receiver/transmitter) I2C(inter-integrated circuit), SPI(serial peripheral interconnect), USB (universal serial bus), HPMI(high definition multimedia interface), MHL(mobile high definition link), MIPI(mobile industry processer interface), MDDI(mobile display digital interface), MVI(mobile video interface), NVMe(non-volatile memory express), PCIe(peripheral component interconnect express), SATAe(serial advanced technology attachment express), SAS(serial attached SCSI(small computer system interface)), LLI(low latency interface) 등 어느 적어도 하나로 구현될 수 있다.
메모리 시스템(100)은 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 시스템(400)에 의해서 액세스되는 데이터를 저장할 수 있다.
메모리 시스템(100)은 호스트 시스템(400)과의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 메모리 시스템(100)은 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
메모리 시스템(100)은 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 메모리 시스템(100)은 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 시스템(100)은 메모리 컨트롤러(200) 및 비휘발성 메모리 장치(300)를 포함할 수 있다.
실시 예에 따라, 메모리 컨트롤러(200)는 컨트롤 유닛(210), 랜덤 액세스 메모리(220), 호스트 인터페이스 유닛(230) 및 메모리 컨트롤 유닛(240)을 포함할 수 있다.
컨트롤 유닛(210)은 마이크로 컨트롤 유닛(210)(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 컨트롤 유닛(210)은 호스트 장치로부터 전송된 리퀘스트를 처리할 수 있다. 컨트롤 유닛(210)은, 리퀘스트를 처리하기 위해서, 랜덤 액세스 메모리(220)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 펌웨어(FW)를 구동하고, 내부의 기능 블록들 및 비휘발성 메모리 장치(300)를 제어할 수 있다.
컨트롤 유닛(210)은 데이터 속성 판단부(211) 및 메모리 선택부(212)를 포함할 수 있다. 즉, 후술할 데이터 속성 판단부(211)의 수행 동작 및 메모리 선택부(212)의 수행 동작은 컨트롤 유닛(210)에 의하여 제어될 수 있다. 구체적으로, 컨트롤 유닛(210)은 제1 기준 및 제2 기준의 설정 및 변경을 제어할 수 있고, 데이터의 속성(INF_char)에 근거하여 라이트 데이터(DT)가 저장되는 메모리를 결정할 수 있다.
데이터 속성 판단부(211)는 호스트 시스템(400)으로부터 수신된 라이트 요청(RQ_write)의 대상이 되는 라이트 데이터(DT)의 속성(INF_char)을 판단할 수 있다. 예를 들어, 라이트 데이터(DT)의 크기, 라이트 데이터(DT)가 시퀀셜 데이터인지 여부 등을 판단할 수 있다.
메모리 선택부(212)는 데이터 속성 판단부(211)에 의해 판단된 라이트 데이터(DT)의 속성 정보(INF_char)에 근거하여 라이트 데이터(DT)가 저장될 위치를 선택할 수 있다. 또한, 라이트 데이터(DT)가 저장될 위치 정보를 포함하는 메모리 선택 신호(SEL_memory)를 출력할 수 있다. 예를 들어, 호스트 시스템(400)의 호스트 메모리(420), 메모리 시스템(100)의 비휘발성 메모리 장치(300) 중 라이트 데이터(DT)가 저장될 위치를 선택할 수 있다.
컨트롤 유닛(210)은, 메모리 선택부에 의하여 출력된 메모리 선택 신호(SEL_memory)가 랜덤 액세스 메모리(220)의 버퍼 메모리(221)에 대한 위치 정보를 포함하는 경우, 라이트 데이터(DT)가 버퍼 메모리(221)에 저장되도록 제어할 수 있다.
랜덤 액세스 메모리(220)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 랜덤 액세스 메모리(220)는 컨트롤 유닛(210)에 의해서 구동되는 펌웨어(FW)를 저장할 수 있다. 또한, 랜덤 액세스 메모리(220)는 펌웨어(FW)의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(220)는 컨트롤 유닛(210)의 동작 메모리(working memory)로서 동작할 수 있다. 또한, 본 발명의 실시 예에 따른 버퍼 메모리(221)는 랜덤 액세스 메모리(220)에 포함될 수 있다. 구체적으로, 데이터의 버퍼링 동작은 랜덤 액세스 메모리(220)에서 수행될 수 있고, 랜덤 액세스 메모리(220)에 저장된 데이터가 호스트 시스템(400) 또는 비휘발성 메모리 장치(300)로 이동되어 저장될 수 있을 것이다.
버퍼 메모리(221)는 호스트 시스템(400)으로부터 전달받은 데이터를 임시로 저장하거나, 비휘발성 메모리 장치(300)로부터 읽어낸 데이터를 임시로 저장하는 버퍼 영역으로 사용될 수 있다. 즉, 데이터를 버퍼링하기 위한 용도로 이용될 수 있다. 또한, 버퍼 메모리(221)는 비휘발성 메모리 장치(300)의 효율적 관리를 위해 사용되는 소프트웨어(S/W)를 구동하는데 사용될 수 있다. 또한, 버퍼 메모리(221)는 호스트 시스템(400)으로부터 입력받은 메타 데이터를 저장하거나, 캐시 데이터를 저장하는데 사용될 수 있다.
예시적으로, 버퍼 메모리(221)는 복수 개의 DRAM 패키지들을 포함할 수 있다. 상기 DRAM 패키지는 패키지 기판 및 상기 패키지 기판 상에 실장된 적어도 하나의 DRAM 칩을 포함할 수 있다. 또한, DRAM을 SRAM 등의 휘발성 메모리로 대체하거나, 플래시 메모리, PRAM, MRAM, ReRAM, FRAM 등의 비휘발성 메모리로 대체할 수 있다.
호스트 인터페이스 유닛(230)는 호스트 시스템(400)과 메모리 시스템(100)을 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(230)은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 전송 프로토콜들 중 어느 하나, 즉, 호스트 인터페이스를 이용해서 호스트 시스템(400)과 통신할 수 있다.
호스트 인터페이스 유닛(230)은 호스트 장치(400)로부터 라이트 데이터(DT) 및 라이트 데이터(DT)에 대한 라이트 요청(RQ_write)을 수신할 수 있다. 호스트 인터페이스 유닛(230)은, 메모리 선택부(212)에 의하여 출력된 메모리 선택 신호(SEL_memory)가 호스트 메모리(420)에 대한 위치 정보를 포함하는 경우, 라이트 데이터(DT)가 호스트 메모리(420)에 저장되도록 라이트 데이터(DT) 및 메모리 선택 신호(SEL_memory)를 호스트 시스템(400)으로 전송할 수 있고, 호스트 컨트롤러(410)는 수신된 라이트 데이터(DT) 및 메모리 선택 신호(SEL_memory)에 근거하여, 라이트 데이터(DT)가 호스트 메모리(420)에 저장되도록 제어할 수 있다.
메모리 컨트롤 유닛(240)은 컨트롤 유닛(210)의 제어에 따라서 비휘발성 메모리 장치(300)를 제어할 수 있다. 메모리 컨트롤 유닛(240)은 메모리 인터페이스 유닛으로도 불릴 수 있다. 메모리 컨트롤 유닛(240)은 제어 신호들을 비휘발성 메모리 장치(300)로 제공할 수 있다. 제어 신호들은 비휘발성 메모리 장치(300)를 제어하기 위한 커맨드, 어드레스, 제어 신호 등을 포함할 수 있다. 메모리 컨트롤 유닛(240)은 데이터를 비휘발성 메모리 장치(300)로 제공하거나, 비휘발성 메모리 장치(300)로부터 데이터를 제공 받을 수 있다.
메모리 컨트롤 유닛(240)은, 메모리 선택부(212)에 의하여 출력된 메모리 선택 신호(SEL_memory)가 비휘발성 메모리 장치(300)에 대한 위치 정보를 포함하는 경우, 라이트 데이터(DT)가 비휘발성 메모리 장치(300)에 저장되도록 라이트 데이터(DT) 및 메모리 선택 신호(SEL_memory)를 비휘발성 메모리 장치(300)로 전송할 수 있고, 라이트 데이터(DT) 및 메모리 선택 신호(SEL_memory)에 근거하여, 라이트 데이터(DT)가 비휘발성 메모리 장치(300)에 저장될 수 있다.
비휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 비휘발성 메모리 장치 중 어느 하나로 구성될 수 있다.
비휘발성 메모리 장치(300)는 메모리 셀 어레이(미도시)를 포함할 수 있다. 메모리 셀 어레이에 포함된 메모리 셀들은 동작의 관점에서 또는 물리적(또는 구조적) 관점에서 계층적인 메모리 셀 집합 또는 메모리 셀 단위로 구성될 수 있다. 예를 들면, 동일한 워드 라인에 연결되며, 동시에 읽혀지고 쓰여지는(또는 프로그램되는) 메모리 셀들은 페이지로 구성될 수 있다. 이하에서, 설명의 편의를 위해서, 페이지로 구성되는 메모리 셀들을 "페이지"라고 칭할 것이다. 또한, 동시에 삭제되는 메모리 셀들은 메모리 블록으로 구성될 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함하고, 메모리 블록들 각각은 복수의 페이지들을 포함할 수 있다.
메모리 시스템(100)은 호스트 시스템(400)의 라이트 요청(RQ_write)에 응답하여, 라이트 데이터(DT)에 대한 라이트 동작을 수행한다. 일반적으로 라이트 동작은 버퍼 메모리(221)에 라이트 데이터(DT)를 버퍼링한 후, 소정의 기준(예를 들면, 버퍼 메모리(221)가 가득 찬 경우)을 충족하면 비휘발성 메모리 장치(300)의 메모리 셀들에 저장된다. 근래에는 메모리 시스템(100)의 저장 공간 이외에 호스트 시스템(400) 내의 메모리(이하 "호스트 메모리(420)")에 데이터를 저장함으로써 공간의 활용도를 높이고, 시스템 전체의 효율을 증대시키는 방식이 사용되고 있다. 구체적으로, 메모리 시스템(100)이 호스트 시스템(400)으로부터 라이트 데이터(DT)를 동반한 라이트 요청(RQ_write)을 수신한 경우, 라이트 데이터(DT)를 메모리 시스템(100) 내의 버퍼 메모리(221)에 저장한다. 소정의 기준(예를 들면, 버퍼 메모리(221)가 가득 찬 경우)을 충족하면 호스트 메모리(420) 또는 비휘발성 메모리 장치(300) 중 데이터를 저장할 수 있는 저장 용량이 많이 남은 메모리에 버퍼링된 데이터(DT)를 전송하여 저장한다. 이러한 방식으로 호스트 메모리(420)를 사용하는 경우, 기존의 비휘발성 메모리 장치(300) 이외에 추가 메모리를 사용한다는 장점이 있으나, 상대적으로 저장 속도가 느린 호스트 메모리(420)에 저장해도 무방한 작은 크기의 데이터의 경우에도 비휘발성 메모리 장치(300)에 저장하게 되고, 결과적으로 전제 시스템의 효율이 낮아지는 문제점이 존재한다.
다시 도 1을 참조하면, 본 발명의 실시 예에 따른 데이터 처리 시스템(10)은 호스트 메모리(420)와 호스트 컨트롤러(410)를 포함하는 호스트 시스템(400) 및 메모리 컨트롤러(200)와 비휘발성 메모리 장치(300)를 포함하는 메모리 시스템(100)을 포함할 수 있다. 메모리 컨트롤러(200)는, 호스트 컨트롤러(410)로부터 요청되는 라이트 데이터의 속성(INF_char)을 판단하는 데이터 속성 판단부(211) 및 라이트 데이터의 속성(INF_char)에 따라, 호스트 메모리(420) 및 비휘발성 메모리 장치(300)중 어느 하나를 상기 라이트 데이터(DT)가 저장될 위치로 선택하는 메모리 선택부(212)를 포함할 수 있다.
호스트 컨트롤러(410)는 메모리 컨트롤러(200)로 라이트 데이터(DT)를 동반하여 라이트 요청(RQ_write)을 출력할 수 있고, 메모리 컨트롤러(200)는 호스트 인터페이스 유닛(230)을 통하여 라이트 요청(RQ_write)을 수신할 수 있다. 라이트 요청(RQ_write)을 수신한 후, 데이터 속성 판단부(211)는 라이트 데이터의 속성(INF_char)을 판단할 수 있다. 실시 예에 따라, 데이터 속성 판단부(211)는 라이트 데이터(DT)의 크기에 따라 속성을 분류할 수 있다. 예를 들어, 기설정된 적어도 하나의 기준에 근거하여 데이터가 기준 미만의 크기를 갖는지 또는 기준 이상의 크기를 갖는지를 판단할 수 있다.
데이터 속성 판단부(211)에서 판단된 결과(INF_char)는 메모리 선택부(212)로 전달될 수 있다. 실시 예에 따라, 라이트 데이터(DT)의 크기에 따라 속성이 분류된 경우, 호스트 시스템(400)으로부터 수신한 라이트 데이터(DT)의 크기가 기설정된 기준 미만의 크기를 가지는지 또는 기준 이상의 크기를 가지는지에 대한 속성 정보(INF_char)를 메모리 선택부(212)가 수신할 수 있고, 수신한 속성 정보(INF_char)에 근거하여 라이트 데이터(DT)가 저장될 위치를 선택할 수 있다.
실시 예에 따라, 라이트 데이터(DT)가 제1 기준 미만의 크기를 갖는다고 데이터 속성 판단부(211)에서 판단된 경우, 메모리 선택부(212)는 라이트 데이터(DT)가 저장될 위치를 호스트 메모리(420)로 선택할 수 있다. 또한, 라이트 데이터(DT)가 제1 기준 이상의 크기를 갖는다고 데이터 속성 판단부(211)에서 판단된 경우, 메모리 선택부(212)는 라이트 데이터(DT)가 저장될 위치를 비휘발성 메모리 장치(300)로 선택할 수 있다.
라이트 데이터(DT)가 저장될 위치가 호스트 메모리(420)로 선택된 경우, 호스트 인터페이스 유닛(230)을 통하여 라이트 데이터(DT)가 메모리 컨트롤러(200)에서 호스트 시스템(400)으로 전달되고, 호스트 컨트롤러(410)의 제어에 의하여 라이트 데이터(DT)가 호스트 메모리(420)에 저장될 수 있다.
라이트 데이터(DT)가 저장될 위치가 비휘발성 메모리 장치(300)로 선택된 경우, 메모리 컨트롤 유닛(240)을 통하여 라이트 데이터(DT)가 메모리 컨트롤러(200)에서 비휘발성 메모리 장치(300)로 전달되고, 비휘발성 메모리 장치(300)의 페이지에 라이트 데이터(DT)가 저장될 수 있을 것이다.
실시 예에 따라, 라이트 데이터(DT)가 제1 기준 이상의 크기를 갖는다고 판단된 경우, 데이터 속성 판단부(211)는 라이트 데이터(DT)가 제2 기준 미만의 크기를 갖는지 또는 제2 기준 이상의 크기를 갖는지 판단할 수 있다. 메모리 선택부(212)는 라이트 데이터(DT)가 제2 기준 미만의 크기를 갖는지 또는 제2 기준 이상의 크기를 갖는지에 따라 라이트 데이터(DT)가 저장될 위치를 선택할 수 있다. 예를 들어, 라이트 데이터(DT)가 제2 기준 미만의 크기를 갖는 경우, 즉 제1 기준 이상 및 제2 기준 미만의 크기를 갖는 경우, 메모리 선택부(212)는 라이트 데이터(DT)가 저장될 위치를 버퍼 메모리(221)로 선택할 수 있다. 상술한 바와 같이, 버퍼 메모리(221)는 데이터의 버퍼링 동작을 수행할 수 있고, 버퍼 메모리(221)가 가득찬 때, 라이트 데이터(DT)를 포함하여 버퍼 메모리(221)에 저장된 데이터가 비휘발성 메모리 장치(300)로 전송되어 저장될 수 있다. 다른 예로서, 라이트 데이터(DT)가 제2 기준 이상의 크기를 갖는 경우, 메모리 선택부(212)는 라이트 데이터(DT)가 저장될 위치를 비휘발성 메모리 장치(300)로 선택할 수 있다. 즉, 버퍼 메모리(221)에 버퍼링하지 않고 비휘발성 메모리 장치(300)에 저장할 수 있다. 예시적으로, 제2 기준은 버퍼 메모리(221)가 수용할 수 있는 저장 용량일 수 있다. 또한, 실시 예에 따라 제1 기준 및 제2 기준은 언제든지 설정 및 변경이 가능할 것이다.
실시 예에 따라, 제2 기준은 버퍼 메모리(221)가 수용할 수 있는 저장 용량일 수 있다. 상술한 바와 같이 버퍼 메모리(221)는 DRAM, SRAM 등으로 구성될 수 있고, 데이터를 수용할 수 있는 저장 용량은 한계가 있다. 이에 따라 라이트 데이터가 버퍼 메모리(221)가 수용할 수 있는 저장 용량, 즉 제2 기준 이상인 경우 버퍼 메모리(221)를 통한 버퍼링 동작을 수행하지 않고 비휘발성 메모리 장치(300)로 저장될 수 있다.
본 발명의 실시 예에 따른 데이터 처리 시스템(10)은, 라이트 데이터(DT)가 시퀀셜 데이터인지 여부에 근거하여 라이트 데이터(DT)가 저장될 위치가 결정될 수 있다.
데이터 속성 판단부(211)에서 판단된 결과(INF_char)는 메모리 선택부(212)로 전달될 수 있다. 실시 예에 따라, 라이트 데이터(DT)가 시퀀셜 데이터인지 여부에 따라 속성이 분류된 경우, 호스트 시스템(400)으로부터 수신한 라이트 데이터(DT)가 시퀀셜 데이터인지 또는 시퀀셜 데이터가 아닌지(예를 들면, 랜덤 데이터) 여부에 대한 속성 정보(INF_char)를 메모리 선택부(212)가 수신할 수 있고, 수신한 속성 정보(INF_char)에 근거하여 라이트 데이터(DT)가 저장될 위치를 선택할 수 있다.
실시 예에 따라, 라이트 데이터(DT)가 시퀀셜 데이터로 데이터 속성 판단부(211)에서 판단된 경우, 메모리 선택부(212)는 라이트 데이터(DT)가 저장될 위치를 비휘발성 메모리 장치(300)로 선택할 수 있다. 또한, 라이트 데이터(DT)가 시퀀셜 데이터가 아닌 것으로 데이터 속성 판단부(211)에서 판단된 경우, 메모리 선택부(212)는 라이트 데이터(DT)가 저장될 위치를 호스트 메모리(420)로 선택할 수 있다.
라이트 데이터(DT)가 저장될 위치가 비휘발성 메모리 장치(300)로 선택된 경우, 메모리 컨트롤 유닛(240)을 통하여 라이트 데이터(DT)가 메모리 컨트롤러(200)에서 비휘발성 메모리 장치(300)로 전달되고, 비휘발성 메모리 장치(300)의 페이지에 라이트 데이터(DT)가 저장될 수 있을 것이다.
라이트 데이터(DT)가 저장될 위치가 호스트 메모리(420)로 선택된 경우, 호스트 인터페이스 유닛(230)을 통하여 라이트 데이터(DT)가 메모리 컨트롤러(200)에서 호스트 시스템(400)으로 전달되고, 호스트 컨트롤러(410)의 제어에 의하여 라이트 데이터(DT)가 호스트 메모리(420)에 저장될 수 있다.
본 발명의 실시 예에 따라, 라이트 데이터(DT)의 속성에 따라 호스트 메모리(420)에 저장되는 경우, 라이트 데이터의 속성에 관계없이 비휘발성 메모리 장치(300)에 저장되는 종래의 방식에 비하여 데이터의 저장 속도가 향상되고, 이로 인하여 비휘발성 메모리 장치(300)를 활용하는 시간이 확보되고, 메모리 시스템(100) 전체의 효율이 향상될 수 있다. 구체적으로, 종래 비휘발성 메모리 장치(300)에 데이터가 저장되는 방식에 비하여 라이트 데이터를 버퍼 메모리(221)에 저장하고, 버퍼 메모리(221)에 저장된 라이트 데이터를 비휘발성 메모리 장치(300)로 이동시켜 저장하는 시간이 필요하지 않게 된다.
도 2 내지 도 5는 본 발명의 실시 예에 따른 데이터 처리 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 데이터 처리 시스템(10)의 동작 방법은, 호스트 컨트롤러(410)가 메모리 컨트롤러(200)로 라이트 데이터에 대한 라이트 요청을 전송하는 단계(S1100), 메모리 컨트롤러(200)가 라이트 데이터의 크기를 판단하는 단계(S1200), 라이트 데이터가 제1 기준보다 작은 때, 라이트 데이터를 호스트 메모리(420)에 저장하도록 제어하는 단계(S1300) 및 라이트 데이터가 제1 기준보다 크거나 같은 때, 라이트 데이터를 비휘발성 메모리 장치(300)에 저장하도록 제어하는 단계(S1400)를 포함할 수 있다.
도 1 및 도 3을 참조하면, 본 발명의 실시 예에 따른 데이터 처리 시스템의 동작 방법은, 호스트 컨트롤러(410)가 메모리 컨트롤러(200)로 라이트 데이터에 대한 라이트 요청을 전송하는 단계(S1100), 메모리 컨트롤러(200)가 라이트 데이터의 크기를 판단하는 단계(S1200), 라이트 데이터가 제1 기준보다 작은 때, 호스트 메모리(420)가 가득 찬 상태인지 여부를 판단하는 단계(S1500), 라이트 데이터가 제1 기준보다 작고, 호스트 메모리(420)가 가득차지 않은 때, 라이트 데이터를 호스트 메모리(420)에 저장하도록 제어하는 단계(S1510), 라이트 데이터가 제1 기준보다 작고, 호스트 메모리(420)가 가득찬 때, 라이트 데이터를 비휘발성 메모리 장치(300)에 저장하도록 제어하는 단계(S1520) 및 라이트 데이터가 제1 기준보다 크거나 같은 때, 라이트 데이터를 비휘발성 메모리 장치(300)에 저장하도록 제어하는 단계(S1400)를 포함할 수 있다.
도 1 및 도 4를 참조하면, 본 발명의 실시 예에 따른 데이터 처리 시스템의 동작 방법은, 호스트 컨트롤러(410)가 메모리 컨트롤러(200)로 라이트 데이터에 대한 라이트 요청을 전송하는 단계(S1100), 메모리 컨트롤러(200)가 라이트 데이터의 크기를 판단하는 단계(S1200), 라이트 데이터가 제1 기준보다 작은 때, 라이트 데이터를 호스트 메모리(420)에 저장하도록 제어하는 단계(S1300) 및 라이트 데이터가 제1 기준보다 크거나 같은 때, 라이트 데이터와 제2 기준의 상대적인 크기를 판단하는 단계(S1600), 라이트 데이터의 크기가 제2 기준보다 작은 때, 라이트 데이터를 버퍼 메모리(221)에 버퍼링하는 단계(S1610), 라이트 데이터를 버퍼 메모리(221)에서 비휘발성 메모리 장치(300)로 이동시키는 단계(S1620) 및 라이트 데이터의 크기가 제2 기준보다 크거나 같은 때, 라이트 데이터를 비휘발성 메모리 장치(300)에 저장하는 단계(S1630)를 포함할 수 있다.
도 1 및 도 5를 참조하면, 본 발명의 실시 예에 따른 데이터 처리 시스템의 동작 방법은, 호스트 컨트롤러(410)가 메모리 컨트롤러(200)로 라이트 데이터에 대한 라이트 요청을 전송하는 단계(S2100), 메모리 컨트롤러(200)가 시퀀셜 데이터인지 여부를 판단하는 단계(S2200), 라이트 데이터가 시퀀셜 데이터인 때, 라이트 데이터를 비휘발성 메모리 장치(300)에 저장하도록 제어하는 단계(S2300) 및 라이트 데이터가 시퀀셜 데이터가 아닌 때, 라이트 데이터를 호스트 메모리(420)에 저장하도록 제어하는 단계(S2400)를 포함할 수 있다.
도 6은 본 발명의 실시 예에 따른 SSD를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 6을 참조하면, 데이터 처리 시스템(10)은 호스트 시스템(400)과 메모리 시스템(100)을 포함할 수 있다.
메모리 시스템(100)은 메모리 컨트롤러(200), 버퍼 메모리(221), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
메모리 컨트롤러(200)는 메모리 시스템(100)의 제반 동작을 제어할 수 있다. 메모리 컨트롤러(200)는 컨트롤 유닛(210), 랜덤 액세스 메모리(220), 호스트 인터페이스 유닛(230), 메모리 인터페이스 유닛(240) 및 에러 정정 코드(ECC) 유닛(250)을 포함할 수 있다.
호스트 인터페이스 유닛(230)은 신호 커넥터(1250)를 통해서 호스트 시스템(400)과 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(230)은, 호스트 시스템(400)의 프로토콜에 따라서, 호스트 시스템(400)과 메모리 시스템(100)을 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(230)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 시스템(400)과 통신할 수 있다.
컨트롤 유닛(210)은 호스트 시스템(400)으로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(210)은 메모리 시스템(100)을 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블록들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(220)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(250)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(250)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(250)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(240)은, 컨트롤 유닛(210)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(240)은, 컨트롤 유닛(210)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(240)은 버퍼 메모리(221)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리(221)로 제공할 수 있다.
버퍼 메모리(221)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리(221)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리(221)에 임시 저장된 데이터는 메모리 컨트롤러(200)의 제어에 따라 호스트 시스템(400) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 메모리 시스템(100)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 메모리 컨트롤러(200)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 메모리 시스템(100) 내부에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, 메모리 시스템(100)이 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 시스템(400)과 메모리 시스템(100)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 시스템(400)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 7을 참조하면, 데이터 처리 시스템(10)은 호스트 시스템(400)과 메모리 시스템(100)을 포함할 수 있다.
호스트 시스템(400)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 시스템(400)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.
호스트 시스템(400)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(100)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(100)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(100)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(100)은 메모리 컨트롤러(200), 버퍼 메모리(221), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
메모리 컨트롤러(200)는 메모리 시스템(100)의 제반 동작을 제어할 수 있다. 메모리 컨트롤러(200)는 도 6에 도시된 메모리 컨트롤러(200)와 동일하게 구성될 수 있다.
버퍼 메모리(221)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리(221)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리(221)에 임시 저장된 데이터는 메모리 컨트롤러(200)의 제어에 따라 호스트 시스템(400) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(100)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(100) 내부에 제공할 수 있다. PMIC(2240)는, 메모리 컨트롤러(200)의 제어에 따라서, 메모리 시스템(100)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 시스템(400)과 메모리 시스템(100) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 시스템(400)과 메모리 시스템(100)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(100)의 어느 한 변에 배치될 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 1에 도시된 메모리 컨트롤러(200)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 메모리 시스템(100), 도 7의 메모리 시스템(100), 도 8의 메모리 시스템(3200)로 구성될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 10을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블록(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블록(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블록(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블록(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블록(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블록(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블록(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블록(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명의 일 실시 예에 따른 방법과 관련하여서는 전술한 시스템에 대한 내용이 적용될 수 있다. 따라서, 방법과 관련하여, 전술한 시스템에 대한 내용과 동일한 내용에 대하여는 설명을 생략하였다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
10 : 데이터 처리 시스템
100 : 메모리 시스템
200 : 컨트롤러
210 : 컨트롤 유닛
211 : 데이터 속성 판단부
212 : 메모리 선택부
220 : 랜덤 액세스 메모리
221 : 버퍼 메모리
230 : 호스트 인터페이스 유닛
240 : 메모리 컨트롤 유닛
300 : 비휘발성 메모리 장치
400 : 호스트 시스템
410 : 호스트 컨트롤러
420 : 호스트 메모리

Claims (21)

  1. 호스트 메모리와, 호스트 컨트롤러를 포함하는 호스트 시스템; 및
    메모리 컨트롤러와, 비휘발성 메모리 장치를 포함하는 메모리 시스템을 포함하되,
    상기 메모리 컨트롤러는,
    상기 호스트 컨트롤러로부터 수신된 라이트 데이터의 속성을 판단하는 데이터 속성 판단부; 및 상기 라이트 데이터의 속성에 따라, 상기 호스트 메모리 및 상기 비휘발성 메모리 장치 중 어느 하나를 상기 라이트 데이터가 저장될 위치로 선택하는 메모리 선택부를 포함하는 데이터 처리 시스템.
  2. 제1항에 있어서,
    상기 메모리 시스템은, 상기 라이트 데이터를 버퍼링하도록 구성된 버퍼 메모리를 더 포함하고,
    상기 메모리 선택부는, 상기 호스트 메모리, 상기 비휘발성 메모리 장치 및 상기 버퍼 메모리 중 어느 하나를 상기 라이트 데이터가 저장될 위치로 선택하는 데이터 처리 시스템.
  3. 제2항에 있어서,
    상기 버퍼 메모리는 SRAM 또는 DRAM으로 구성되는 데이터 처리 시스템.
  4. 제2항에 있어서,
    상기 데이터 속성 판단부는, 상기 라이트 데이터의 크기에 근거하여 상기 속성을 판단하는 데이터 처리 시스템.
  5. 제4항에 있어서,
    상기 메모리 선택부는,
    상기 라이트 데이터의 크기가 제1 기준보다 작은 때 상기 호스트 메모리를 선택하고, 상기 라이트 데이터의 크기가 상기 제1 기준보다 크거나 같은 때, 상기 비휘발성 메모리 장치를 선택하는 데이터 처리 시스템.
  6. 제4항에 있어서,
    상기 메모리 선택부는,
    상기 라이트 데이터의 크기가 제1 기준보다 작은 때 상기 호스트 메모리를 선택하고, 상기 라이트 데이터의 크기가 상기 제1 기준보다 크거나 같은 때, 상기 버퍼 메모리를 선택하는 데이터 처리 시스템.
  7. 제6항에 있어서,
    상기 메모리 컨트롤러는, 상기 라이트 데이터를 상기 버퍼 메모리에 버퍼링한 후, 상기 비휘발성 메모리 장치에 저장하도록 제어하는 데이터 처리 시스템.
  8. 제7항에 있어서,
    상기 메모리 컨트롤러는, 상기 버퍼 메모리가 가득 찬 때, 상기 라이트 데이터를 상기 비휘발성 메모리 장치에 저장하도록 제어하는 데이터 처리 시스템.
  9. 제4항에 있어서,
    상기 메모리 선택부는,
    상기 라이트 데이터의 크기가 제1 기준보다 작은 때 상기 호스트 메모리를 선택하고, 상기 라이트 데이터의 크기가 상기 제1 기준보다 크거나 같은 때, 상기 라이트 데이터의 크기를 제2 기준과 비교하여 상기 비휘발성 메모리 장치 또는 상기 버퍼 메모리를 선택하는 데이터 처리 시스템.
  10. 제9항에 있어서,
    상기 메모리 선택부는,
    상기 라이트 데이터가 상기 제2 기준보다 작은 때, 상기 버퍼 메모리를 선택하고, 상기 라이트 데이터가 상기 제2 기준보다 크거나 같은 때, 상기 비휘발성 메모리 장치를 선택하는 데이터 처리 시스템.
  11. 제9항에 있어서,
    상기 메모리 선택부는, 상기 라이트 데이터가 상기 제2 기준보다 작은 때, 상기 버퍼 메모리를 선택하고,
    상기 메모리 컨트롤러는, 상기 버퍼 메모리에 상기 라이트 데이터를 버퍼링한 후 상기 비휘발성 메모리 장치에 저장하도록 제어하는 데이터 처리 시스템.
  12. 제9항에 있어서,
    상기 제2 기준은, 상기 버퍼 메모리가 수용할 수 있는 저장 용량인 데이터 처리 시스템.
  13. 제1항에 있어서,
    상기 데이터 속성 판단부는, 상기 라이트 데이터가 시퀀셜 데이터인지 여부에 근거하여 상기 속성을 판단하는 데이터 처리 시스템.
  14. 제13항에 있어서,
    상기 메모리 선택부는,
    상기 라이트 데이터가 시퀀셜 데이터인 때, 상기 비휘발성 메모리 장치를 선택하고, 상기 라이트 데이터가 시퀀셜 데이터가 아닌 때, 상기 호스트 메모리를 선택하는 데이터 처리 시스템.
  15. 호스트 컨트롤러가, 메모리 컨트롤러로 라이트 데이터에 대한 라이트 요청을 전송하는 단계;
    상기 메모리 컨트롤러가, 상기 라이트 데이터의 크기를 판단하는 단계; 및
    상기 메모리 컨트롤러가, 상기 크기에 근거하여 상기 라이트 데이터를 호스트 메모리 또는 비휘발성 메모리 장치에 선택적으로 저장하도록 제어하는 단계를 포함하는 데이터 처리 시스템의 동작 방법.
  16. 제15항에 있어서,
    상기 라이트 데이터를 선택적으로 저장하도록 제어하는 단계는,
    상기 라이트 데이터가 제1 기준보다 작은 때, 상기 라이트 데이터를 상기 호스트 메모리에 저장하도록 제어하는 단계; 및
    상기 라이트 데이터가 상기 제1 기준보다 크거나 같은 때, 상기 라이트 데이터를 상기 비휘발성 메모리 장치에 저장하도록 제어하는 단계를 포함하는 데이터 처리 시스템의 동작 방법.
  17. 제16항에 있어서,
    상기 라이트 데이터가 제1 기준보다 작고, 상기 호스트 메모리가 가득 찬 때, 상기 라이트 데이터를 상기 비휘발성 메모리 장치에 저장하도록 제어하는 단계를 더 포함하는 데이터 처리 시스템의 동작 방법.
  18. 제15항에 있어서,
    상기 라이트 데이터를 상기 비휘발성 메모리 장치에 저장하도록 제어하는 단계는,
    상기 라이트 데이터가 제1 기준보다 크거나 같고 제2 기준보다 작은 때, 상기 라이트 데이터를 버퍼 메모리에 버퍼링하는 단계; 및
    상기 라이트 데이터를 상기 버퍼 메모리에서 상기 비휘발성 메모리 장치로 이동시키는 단계를 포함하는 데이터 처리 시스템의 동작 방법.
  19. 제15항에 있어서,
    상기 라이트 데이터를 상기 비휘발성 메모리 장치에 저장하도록 제어하는 단계는,
    상기 라이트 데이터가 제1 기준보다 크거나 같고 제2 기준보다 크거나 같은 때, 상기 라이트 데이터를 상기 비휘발성 메모리 장치에 저장하는 단계를 포함하는 데이터 처리 시스템의 동작 방법.
  20. 호스트 컨트롤러가, 메모리 컨트롤러로 라이트 데이터에 대한 라이트 요청을 전송하는 단계;
    상기 메모리 컨트롤러가, 상기 라이트 데이터가 시퀀셜 데이터인지 여부를 판단하는 단계; 및
    상기 메모리 컨트롤러가, 판단 결과에 근거하여 상기 라이트 데이터를 호스트 메모리 또는 비휘발성 메모리 장치에 선택적으로 저장하도록 제어하는 단계를 포함하는 데이터 처리 시스템의 동작 방법.
  21. 제20항에 있어서,
    상기 라이트 데이터를 선택적으로 저장하도록 제어하는 단계는,
    상기 라이트 데이터가 시퀀셜 데이터인 때, 상기 라이트 데이터를 상기 비휘발성 메모리 장치에 저장하도록 제어하는 단계; 및
    상기 라이트 데이터가 시퀀셜 데이터가 아닌 때, 상기 라이트 데이터를 상기 호스트 메모리에 저장하도록 제어하는 단계를 포함하는 데이터 처리 시스템의 동작 방법.
KR1020180003750A 2018-01-11 2018-01-11 데이터 처리 시스템 및 그것의 동작 방법 KR20190085644A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180003750A KR20190085644A (ko) 2018-01-11 2018-01-11 데이터 처리 시스템 및 그것의 동작 방법
US16/195,540 US10871915B2 (en) 2018-01-11 2018-11-19 Data processing system and operating method thereof
CN201811450740.XA CN110047553B (zh) 2018-01-11 2018-11-30 数据处理系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180003750A KR20190085644A (ko) 2018-01-11 2018-01-11 데이터 처리 시스템 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20190085644A true KR20190085644A (ko) 2019-07-19

Family

ID=67139565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180003750A KR20190085644A (ko) 2018-01-11 2018-01-11 데이터 처리 시스템 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10871915B2 (ko)
KR (1) KR20190085644A (ko)
CN (1) CN110047553B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210055408A (ko) * 2019-11-07 2021-05-17 주식회사 파두 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스
US11416168B2 (en) 2019-11-07 2022-08-16 FADU Inc. Memory controller and storage device including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021033848A (ja) 2019-08-28 2021-03-01 キオクシア株式会社 メモリシステムおよび制御方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003233534A (ja) * 2002-02-07 2003-08-22 Hitachi Ltd メモリシステム
KR101720101B1 (ko) * 2011-03-18 2017-03-28 삼성전자주식회사 메모리 시스템에 데이터를 쓰는 쓰기 방법 및 메모리 시스템의 데이터 쓰기 방법
JP5887568B2 (ja) * 2011-06-23 2016-03-16 パナソニックＩｐマネジメント株式会社 メモリカードコントローラ、メモリカードアダプタおよびメモリカードドライブ
KR102025263B1 (ko) * 2012-10-05 2019-09-25 삼성전자주식회사 메모리 시스템 및 그것의 읽기 교정 방법
KR101934519B1 (ko) * 2012-11-26 2019-01-02 삼성전자주식회사 저장 장치 및 그것의 데이터 전송 방법
KR20150055413A (ko) * 2013-11-13 2015-05-21 에스케이하이닉스 주식회사 데이터 저장 장치
US20160011790A1 (en) 2014-07-14 2016-01-14 Sandisk Technologies Inc. Systems and methods to enable access to a host memory associated with a unified memory architecture (uma)
KR102387460B1 (ko) 2015-04-09 2022-04-15 삼성전자주식회사 데이터 저장 장치와 이의 작동 방법
US9904490B2 (en) * 2015-06-26 2018-02-27 Toshiba Memory Corporation Solid-state mass storage device and method for persisting volatile data to non-volatile media
US10466908B2 (en) * 2015-08-25 2019-11-05 Toshiba Memory Corporation Memory system that buffers data before writing to nonvolatile memory
KR20170027922A (ko) * 2015-09-02 2017-03-13 삼성전자주식회사 복수의 랭크들을 형성하는 복수의 메모리 장치들 및 복수의 메모리 랭크들을 액세스하는 메모리 컨트롤러를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170094674A (ko) * 2016-02-11 2017-08-21 에스케이하이닉스 주식회사 데이터 저장 장치
KR102474937B1 (ko) * 2016-03-21 2022-12-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10521118B2 (en) * 2016-07-13 2019-12-31 Sandisk Technologies Llc Methods, systems, and computer readable media for write classification and aggregation using host memory buffer (HMB)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210055408A (ko) * 2019-11-07 2021-05-17 주식회사 파두 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스
US11416168B2 (en) 2019-11-07 2022-08-16 FADU Inc. Memory controller and storage device including the same

Also Published As

Publication number Publication date
CN110047553B (zh) 2023-03-21
US20190212943A1 (en) 2019-07-11
CN110047553A (zh) 2019-07-23
US10871915B2 (en) 2020-12-22

Similar Documents

Publication Publication Date Title
US10949105B2 (en) Data storage device and operating method of the data storage device
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20200218653A1 (en) Controller, data storage device, and operating method thereof
US11163696B2 (en) Controller, memory system and operating method thereof for controlling a non-volatile memory device during a sync-up operation
US11520694B2 (en) Data storage device and operating method thereof
KR20200025184A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
KR20210098717A (ko) 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치
KR102474035B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10871915B2 (en) Data processing system and operating method thereof
KR20170094674A (ko) 데이터 저장 장치
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
KR20190106005A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR20210006556A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190090629A (ko) 메모리 시스템 및 그것의 동작 방법
US20210397558A1 (en) Storage device and operating method thereof
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR20210028405A (ko) 서치 회로 및 컨트롤러
KR20200015260A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11314461B2 (en) Data storage device and operating method of checking success of garbage collection operation
US11450394B2 (en) Controller and operating method thereof