KR102653373B1 - 컨트롤러 및 컨트롤러의 동작방법 - Google Patents

컨트롤러 및 컨트롤러의 동작방법 Download PDF

Info

Publication number
KR102653373B1
KR102653373B1 KR1020180109656A KR20180109656A KR102653373B1 KR 102653373 B1 KR102653373 B1 KR 102653373B1 KR 1020180109656 A KR1020180109656 A KR 1020180109656A KR 20180109656 A KR20180109656 A KR 20180109656A KR 102653373 B1 KR102653373 B1 KR 102653373B1
Authority
KR
South Korea
Prior art keywords
buffer
segment
segments
memory
controller
Prior art date
Application number
KR1020180109656A
Other languages
English (en)
Other versions
KR20200030866A (ko
Inventor
이종용
이동섭
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180109656A priority Critical patent/KR102653373B1/ko
Priority to US16/427,449 priority patent/US11194507B2/en
Priority to CN201910717632.2A priority patent/CN110895447B/zh
Publication of KR20200030866A publication Critical patent/KR20200030866A/ko
Application granted granted Critical
Publication of KR102653373B1 publication Critical patent/KR102653373B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)

Abstract

메모리 장치를 제어하는 컨트롤러는, 복수의 세그먼트들을 포함하는 버퍼; 및 상기 복수의 세그먼트들 각각이 어떤 종류의 버퍼 할당 요청에 대해 할당될 수 있는지를 나타내는 세그먼트 속성을 결정하고, 상기 세그먼트 속성에 기초하여 상기 복수의 세그먼트들 각각의 세그먼트 할당의 우선순위를 결정하고, 버퍼 할당 요청이 있으면 상기 세그먼트 속성 및 우선순위에 기초하여 상기 복수의 세그먼트들 중 하나 이상의 세그먼트를 할당하는 버퍼 매니저를 포함한다.

Description

컨트롤러 및 컨트롤러의 동작방법 {CONTROLLER AND OPERATION METHOD THEREOF}
본 발명은 컨트롤러에 관한 것으로, 구체적으로 메모리 장치를 제어하는 컨트롤러 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 메모리 시스템의 성능을 향상시킬 수 있는 데이터 버퍼를 갖는 컨트롤러 및 그의 동작 방법의 제공을 목적으로 한다.
본 발명의 일 실시예에 따라 메모리 장치를 제어하는 컨트롤러는, 복수의 세그먼트들을 포함하는 버퍼; 및 상기 복수의 세그먼트들 각각이 어떤 종류의 버퍼 할당 요청에 대해 할당될 수 있는지를 나타내는 세그먼트 속성을 결정하고, 상기 세그먼트 속성에 기초하여 상기 복수의 세그먼트들 각각의 세그먼트 할당의 우선순위를 결정하고, 버퍼 할당 요청이 있으면 상기 세그먼트 속성 및 우선순위에 기초하여 상기 복수의 세그먼트들 중 하나 이상의 세그먼트를 할당하는 버퍼 매니저를 포함한다.
본 발명의 일 실시예에 따라 메모리 장치를 제어하는 컨트롤러의 동작 방법은, 상기 컨트롤러의 버퍼에 포함된 복수의 세그먼트들 각각이 어떤 종류의 버퍼 할당 요청에 대해 할당될 수 있는지를 나타내는 세그먼트 속성을 결정하는 단계; 상기 세그먼트 속성에 기초하여 상기 복수의 세그먼트들 각각의 세그먼트 할당의 우선순위를 결정하는 단계; 및 버퍼 할당 요청이 있으면 상기 세그먼트 속성 및 우선순위에 기초하여 상기 복수의 세그먼트들 중 하나 이상의 세그먼트를 할당하는 단계를 포함한다.
본 발명은 메모리 시스템의 성능을 향상시킬 수 있는 데이터 버퍼를 갖는 컨트롤러 및 그의 동작 방법을 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 3a 및 3b는 종래기술에 따른 컨트롤러의 버퍼를 개략적으로 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 버퍼 및 세그먼트를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 버퍼 속성 테이블을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 버퍼 우선순위 테이블을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 나타낸 흐름도이다.
도 8 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함할 수 있다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 운영 시스템은 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있다. 예를 들면, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템(110)에서 메모리 장치(150)의 일 예를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)에 포함된 복수의 메모리 블록들 각각은 하나의 메모리 셀에 저장할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록, 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 쿼드러플 레벨 셀(QLC: Quadraple Level Cell) 메모리 블록 및 멀티플 레벨 셀(multiple level cell) 메모리 블록 중 어느 하나일 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다시 도 1을 참조하면, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 버퍼(400)를 포함할 수 있다. 본 발명의 일 실시예에 따르면 메모리(144)는 버퍼 속성 테이블(500) 및 버퍼 우선순위 테이블(600)을 저장할 수 있다. 본 발명의 실시예에 따른 버퍼(400), 버퍼 속성 테이블(500) 및 버퍼 우선순위 테이블(600)에 대해서는 도 4 내지 도 6에서 설명된다.
도 3a 및 3b는 종래기술에 따른 컨트롤러의 버퍼를 개략적으로 도시한 도면이다. 설명의 편의를 위하여, 도 3a 및 도 3b는 메모리(144)가 리드 버퍼 및 라이트 버퍼만을 포함하는 경우를 예로 들어 설명한다.
도 3a를 참조하면, 컨트롤러의 메모리는 독립적인 리드 버퍼(312) 및 라이트 버퍼(314)를 포함할 수 있다. 이러한 종래기술에 따르면, 프로세서는 호스트 인터페이스 또는 메모리 인터페이스로부터의 버퍼 할당 요청에 응하여 리드 버퍼(312) 및 라이트 버퍼(314) 중 어느 하나의 버퍼 영역을 할당할 수 있다.
도 3a의 리드 버퍼(312) 및 라이트 버퍼(314)에 도시된 음영은 현재 할당되어 있는 버퍼 영역을 나타낸다. 　도 3a는 메모리 시스템의 리드 동작에 대한 워크로드가 적어서 리드 버퍼(312)는 완전히 할당되지 않고, 라이트 동작에 대한 워크로드가 많아서 라이트 버퍼(314)가 완전히 할당된 상황을 예시하고 있다.
이 상황에서 프로세서가 추가적인 라이트 버퍼 할당 요청에 대응하여 버퍼 영역을 할당하고자 하는 경우, 라이트 버퍼(314)의 버퍼 영역은 완전히 할당되었기 때문에 설령 리드 버퍼(312)의 버퍼 영역이 남아 있더라도 프로세서는 상기 추가적인 라이트 데이터를 위한 버퍼 영역을 할당할 수 없다. 따라서 할당된 버퍼 영역에 대응하는 라이트 동작이 완료되어 라이트 버퍼(314)의 버퍼 영역의 할당이 해제되어, 상기 추가적인 라이트 버퍼 할당 요청에 대응하여 버퍼 영역을 할당할 수 있게 될 때까지 상기 추가적인 라이트 동작의 수행은 지연될 수 있다.
즉, 도 3a의 예와 같이 동작의 종류에 따라 독립적인 버퍼 영역을 사용하는 경우, 메모리 시스템(110)의 워크로드에 따라서는 버퍼 영역이 남아 있음에도 불구하고 버퍼 영역을 할당할 수 없게 되는 문제가 발생하여 메모리 시스템(110)의 성능이 저하될 수 있다.
도 3b를 참조하면, 컨트롤러의 메모리는 모든 종류의 동작에 대응하는 데이터를 버퍼링할 수 있는 공용 버퍼(330)를 포함할 수 있다. 이러한 종래기술에 따르면, 프로세서는 예컨대 라이트 버퍼 할당 요청에 대응하여 공용 버퍼(330)의 영역을 할당하여 라이트 동작에 대응하는 라이트 데이터를 버퍼링할 수 있다.
도 3b의 공용 버퍼(330)에 도시된 음영은 메모리 시스템(110)의 모든 종류의 동작에 대응하여 현재 할당되어 있는 버퍼 영역을 나타낸다. 도 3b는 메모리 시스템(110)의 워크로드가 많아서 공용 버퍼(330)가 완전히 할당된 상황을 예시하고 있다.
공용 버퍼(330)에는 리드 동작에 대응하는 리드 데이터 및 라이트 동작에 대응하는 라이트 데이터가 모두 저장될 수 있으나, 메모리 시스템(110)의 워크로드가 라이트 동작 수행에 집중되어 있는 경우 라이트 데이터만이 저장되어 있을 수 있다. 이 상황에서 프로세서(134)가 리드 버퍼 할당 요청에 대응하여 공용 버퍼(330)의 버퍼 영역을 할당하고자 하는 경우, 상기 버퍼 영역이 모두 할당되었기 때문에 버퍼 영역을 할당할 수 없어 리드 동작의 수행이 지연될 수 있다.
즉, 도 3b의 예와 같이 동작에 상관없이 공용 버퍼 영역을 사용하는 경우, 메모리 시스템(110)의 워크로드가 특정 종류의 동작 수행에 집중되어 있는 경우 다른 종류의 동작을 수행하기 위한 버퍼를 전혀 할당할 수 없어 메모리 시스템(110)의 성능이 저하될 수 있다.
본 발명의 일 실시예에 따르면, 컨트롤러(130)는 전체 버퍼 영역을 복수의 세그먼트들로 분할하고, 상기 세그먼트들 각각이 어떤 종류의 버퍼 할당 요청에 대해 할당될 수 있는지에 대한 세그먼트 속성을 결정할 수 있다. 컨트롤러(130)는 상기 세그먼트 속성에 기초하여, 한 종류의 버퍼 할당 요청에 대해서만 할당될 수 있는, 전용 세그먼트에 높은 우선순위를 부여하고, 두 종류 이상의 버퍼 할당 요청에 대해서 할당될 수 있는, 공용 세그먼트에 낮은 우선순위를 부여할 수 있다. 버퍼 할당 요청이 있으면, 컨트롤러(130)는 상기 세그먼트 속성 및 상기 우선순위에 기초하여 상기 복수의 세그먼트들 중 하나 이상의 세그먼트를 할당할 수 있다. 이러한 본 발명의 일 실시예에 대해서 도 4 내지 도 7에서 설명된다.
다시 도 1을 참조하면, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
본 발명의 일 실시예에 따른 메모리 시스템(110)의 프로세서(134)는 버퍼 할당을 수행하는 버퍼 매니저(136)를 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 버퍼(400) 및 세그먼트를 설명하기 위한 도면이다.
버퍼(400)는 복수의 세그먼트들로 구성될 수 있다. 점선으로 도시된 부분(402)은 하나의 세그먼트를 나타낸다. 버퍼 매니저(136)는 호스트 인터페이스(132) 또는 메모리 인터페이스(142)의 버퍼 할당 요청이 있으면 버퍼(400)를 세그먼트 단위로 할당할 수 있다.
상기 세그먼트들 각각은 어느 종류의 버퍼 할당 요청에 할당 가능한지에 대한 세그먼트 속성을 가질 수 있다.
버퍼 할당 요청의 종류는 라이트 버퍼 할당 요청, 리드 버퍼 할당 요청, 맵(map) 캐시 버퍼 할당 요청, 가비지 콜렉션 버퍼 할당 요청 등을 포함할 수 있다. 상기 세그먼트들은 상기 버퍼 할당 요청에 응하여 할당되어, 라이트 동작, 리드 동작, 맵 캐시 동작, 가비지 콜렉션 동작 중 어느 하나를 수행하기 위한 데이터를 임시로 저장할 수 있다.
본 발명은 버퍼 할당 요청의 종류를 제한하지는 않으나, 본 명세서에서는 설명의 편의를 위하여, 버퍼 매니저(136) 및 버퍼(400)가 리드 버퍼 할당 요청, 라이트 버퍼 할당 요청 및 맵 캐시 버퍼 할당 요청의 세 가지 종류의 버퍼 할당 요청에 응하여 동작하는 경우를 예로 들어 설명한다.
도 5는 본 발명의 일 실시예에 따른 버퍼 속성 테이블(500)을 설명하기 위한 도면이다.
버퍼 속성 테이블(500)은 버퍼(400)에 포함된 복수의 세그먼트들 각각의 세그먼트 속성 정보를 저장하고 있는 자료구조이다. 도 5는 복수의 세그먼트들 각각이 리드, 라이트 및 맵 버퍼 할당 요청 중 어떤 종류의 버퍼 할당 요청을 위해 할당될 수 있는지를 비트맵으로 저장함으로써 상기 세그먼트 속성을 나타내는 버퍼 속성 테이블(500)을 예시하고 있다.
버퍼 속성 테이블(500)은 버퍼(400)의 세그먼트들의 식별자를 인덱스로 포함할 수 있다. 도 5의 예에서는 버퍼 속성 테이블(500)이 12개의 세그먼트 각각의 식별자를 인덱스로 포함하고 있다. 각 인덱스별 엔트리에는 리드(Read), 라이트(Write) 및 맵(Map)을 필드로 하는 비트 값이 설정 또는 해제될 수 있다.
리드, 라이트 및 맵 필드의 비트 값은 각각 리드, 라이트 및 맵 캐시 버퍼 할당 요청에 응하여 개별 세그먼트가 할당될 수 있는지 여부를 나타낸다. 예컨대 버퍼 속성 테이블(500)의 제3 세그먼트의 리드 필드 및 라이트 필드의 비트 값이 '1'이므로, 제3 세그먼트는 리드 및 라이트 버퍼 할당 요청에 응하여 할당될 수 있다. 반면에, 제3 세그먼트의 맵 필드의 비트 값은 '0'이므로 제3 세그먼트는 맵 캐시 버퍼 할당 요청에 응하여서는 할당될 수 없다. 즉, 제3 세그먼트의 속성은 리드 및 라이트 버퍼 요청에 응하여 할당될 수 있는 세그먼트이다.
본 발명의 일 실시예에 따르면, 상기 세그먼트 속성은 정적으로 설정되어 있을 수 있고, 메모리 시스템(110)의 워크로드에 따라 동적으로 설정될 수도 있다. 이하, 세그먼트 속성이 동적으로 설정될 수 있는 세그먼트를 동적 세그먼트, 세그먼트 속성이 정적으로 설정될 수 있는 세그먼트를 정적 세그먼트로 정의한다.
도 5를 예로 들어 버퍼 매니저(136)가 상기 각 세그먼트들에 대한 세그먼트 속성을 결정하는 방법의 일 예를 설명한다.
도 5의 예에서, 버퍼 매니저(136)는 복수의 세그먼트들 각각을 동적 세그먼트 및 정적 세그먼트 중 어느 하나로 결정할 수 있다. 예컨대, 버퍼 매니저(136)는 제1 내지 제6 세그먼트는 동적 세그먼트, 제7 내지 제12 세그먼트는 정적 세그먼트로 결정할 수 있다.
호스트 인터페이스(132)는 호스트(102)로부터 커맨드를 수신하여 내부의 커맨드 큐(미도시)에 큐잉할 수 있다. 버퍼 매니저(136)는 상기 큐잉된 커맨드의 종류, 속성 및 상기 커맨드에 응하여 버퍼링될 데이터의 크기에 기초하여 세그먼트들 각각의 세그먼트 속성을 결정할 수 있다.
호스트(102)로부터 수신되는 커맨드의 종류는 리드 커맨드 및 라이트 커맨드일 수 있고, 커맨드의 속성은 시퀀셜 커맨드 및 랜덤 커맨드일 수 있다.
버퍼 매니저(136)는 리드 커맨드가 많이 큐잉된 경우 리드 버퍼 할당 요청을 많이 수신할 수 있고, 라이트 커맨드가 많이 큐잉된 경우 라이트 버퍼 할당 요청을 많이 수신할 수 있다.
커맨드의 종류에 불구하고 랜덤 커맨드가 많이 수신되는 경우, 버퍼 매니저(136)는 맵 캐시 버퍼 할당 요청을 많이 수신할 수 있다. 각각의 랜덤 커맨드에 해당하는 어드레스에 대한 맵 데이터가 버퍼(400)에 버퍼링되어있지 않을 확률이 높기 때문이다.
버퍼 매니저(136)는 커맨드 큐에 큐잉된 커맨드들의 종류, 속성 및 상기 커맨드에 응하여 버퍼링될 데이터의 크기에 기초하여, 버퍼(400)에 버퍼링될 리드 데이터의 크기, 라이트 데이터의 크기 및 맵 데이터의 크기를 산출할 수 있다. 버퍼 매니저(136)는 상기 산출 결과에 기초하여 리드 버퍼 할당 요청, 라이트 버퍼 할당 요청 및 맵 캐시 버퍼 할당 요청 각각에 대해 할당될 수 있는 세그먼트의 개수를 결정할 수 있다.
버퍼 매니저(136)는 버퍼 할당 요청의 종류에 따라 상기 설정된 개수에 기초하여, 제1 세그먼트부터 소정 개수의 연속적인 세그먼트들을 해당 종류의 버퍼 할당 요청에 응하여 할당될 수 있는 세그먼트로 결정할 수 있다.
예컨대 상기 버퍼링될 리드 데이터, 라이트 데이터 및 맵 데이터의 크기의 비(ratio)가 3:2:1로 결정될 수 있다. 도 5의 예에서 동적 세그먼트의 개수가 6개이다. 버퍼 매니저(136)는 상기 버퍼링될 리드 데이터, 라이트 데이터 및 맵 데이터의 크기에 비례하여 리드 버퍼 할당 요청, 라이트 버퍼 할당 요청 및 맵 캐시 버퍼 할당 요청에 응하여 할당될 수 있는 동적 세그먼트 개수를 6개, 4개, 2개로 설정할 수 있다.
도 5를 참조하면, 제1 내지 제6 세그먼트는 리드 버퍼 할당 요청, 제1 내지 제4 세그먼트는 라이트 버퍼 할당 요청, 제1 및 제2 세그먼트는 맵 캐시 버퍼 할당 요청을 위해 할당될 수 있도록 동적 세그먼트들의 속성이 결정될 수 있다
다시 말해서, 제1 및 제2 세그먼트는 모든 종류의 버퍼 할당 요청에 응하여로 설정될 수 있는 세그먼트이고, 제3 및 제4 세그먼트는 리드 및 라이트 버퍼 할당 요청에 응하여 할당될 수 있는 세그먼트이고, 제5 및 제6 세그먼트는 리드 버퍼 할당 요청 전용 세그먼트이다.
버퍼 매니저(136)는 정적 세그먼트인 제7 내지 제12 세그먼트 각각은 전용 세그먼트로 설정할 수 있다. 도 5를 참조하면, 제7 및 제8 세그먼트는 맵 전용 세그먼트, 제9 및 제10 세그먼트는 라이트 전용 세그먼트, 제11 및 제12 세그먼트는 리드 전용 세그먼트로 설정될 수 있다. 예컨대 맵 버퍼 할당 요청이 있는 경우, 제1 및 제2 세그먼트가 모두 리드 동작 수행을 위해 할당되어 있어도 제7 및 제8 세그먼트를 상기 맵 버퍼 할당 요청에 할당하여 최소한의 맵 캐싱 동작을 수행할 수 있다.
동적 세그먼트의 세그먼트 속성 결정은, 메모리 시스템(110)의 워크로드 변화에 따라 주기적으로 갱신될 수 있다.
도 6은 본 발명의 일 실시예에 따른 버퍼 우선순위 테이블(600)을 설명하기 위한 도면이다.
버퍼 우선순위 테이블(600)은 세그먼트 할당의 우선순위 정보 및 현재 세그먼트가 할당되어있는지 여부를 나타내는 자료구조이다. 버퍼 매니저(136)가 버퍼 할당 요청에 대응하여 세그먼트를 할당하는 경우, 버퍼 우선순위 테이블(600)을 참조하여 현재 할당되지 않은 세그먼트들 중 우선순위가 높은 세그먼트를 먼저 할당할 수 있다.
버퍼 우선순위 테이블(600)은 버퍼(400)의 세그먼트들의 식별자를 인덱스로 포함할 수 있다. 각 인덱스별 엔트리에는 할당 여부(Allocated), 제1 순위(1st), 제2 순위(2nd), 제3 순위(3rd)를 필드로 하는 비트 값이 설정 또는 해제될 수 있다.
상기 할당 여부 필드의 비트의 비트 값은 각 세그먼트들이 버퍼 할당 요청에 응하여 현재 할당된 상태인지 여부에 따라 설정 또는 해제될 수 있다.
도 6의 예시에서 버퍼(400)의 일부 세그먼트에는 음영이 도시되어 있고 나머지 세그먼트에는 음영이 도시되어 있지 않다. 상기 음영이 도시된 세그먼트는 현재 할당된 세그먼트를 나타내며, 음영이 도시되지 않은 세그먼트는 현재 할당되지 않은 세그먼트를 나타낸다. 예컨대 버퍼 우선순위 테이블(600)의 제1 엔트리의 할당 여부 필드의 비트 값이 '1'로 설정된 경우, 제1 세그먼트는 현재 할당되지 '않은'상태일 수 있다.
상기 제1 내지 제3 순위 필드들 각각은 세그먼트를 할당하는 우선순위를 나타내는 비트 값을 가질 수 있다. 각 비트 값은 버퍼 속성 테이블(500)의 비트 값에 기초하여 결정될 수 있다.
구체적으로, 본 발명의 일 실시예에 따르면, 버퍼 매니저(136)는 버퍼 할당 요청이 있으면 전용 세그먼트가 우선 할당되도록 상기 비트 값을 결정할 수 있다. 상기 할당 가능한 전용 세그먼트가 이미 할당된 경우 할당 가능한 공용 세그먼트가 다음 순서로 할당되도록 상기 비트 값을 결정할 수 있다. 버퍼 매니저(136)는 공용 세그먼트 중에서도 많은 종류의 버퍼 할당 요청에 응하여 할당될 수 있는 세그먼트가 더 나중에 할당되도록 상기 비트 값을 결정할 수 있다.
예컨대, 버퍼 속성 테이블(500)의 제5 세그먼트의 각 필드의 비트 값이 각각 '1', '0', '0'으로 설정되어 있다. 상기 비트 값들은 제5 세그먼트가 리드 버퍼 할당 요청 전용 세그먼트임을 나타낸다. 버퍼 매니저(136)는 제5 세그먼트가 리드 버퍼 할당 요청이 있으면 우선 할당되도록, 버퍼 우선순위 테이블(600)의 제5 엔트리의 상기 제1 내지 제3 순위 필드들의 비트 값들을 각각 '1', '0', '0'으로 설정할 수 있다.
다른 예로, 버퍼 속성 테이블(500)의 제1 세그먼트의 각 필드의 비트 값이 각각 '1', '1', '1'로 설정되어 있다. 상기 비트 값들은 제1 세그먼트가 모든 종류의 버퍼 할당 요청에 의해 할당될 수 있는 전용 세그먼트임을 나타낸다. 버퍼 매니저(136)는 제1 세그먼트가 버퍼 할당 요청이 있을 때 가장 나중에 할당되도록, 버퍼 우선순위 테이블(600)의 제1 엔트리의 상기 제1 내지 제3 순위 필드들의 비트 값들을 각각 '0', '0', '1'로 설정할 수 있다.
도 7은 본 발명의 일 실시예에 따른 메모리 시스템(110)의 동작을 나타낸 흐름도이다.
도 7을 참조하면, 단계 S720에서, 버퍼 매니저(136)는 호스트 인터페이스(132) 및 메모리 인터페이스(142) 중 어느 하나로부터 버퍼 할당 요청을 제공할 수 있다.
예컨대 호스트(102)로부터의 라이트 커맨드에 응하여 라이트 동작을 수행하는 경우, 호스트 인터페이스(132)가 버퍼 매니저(136)로 라이트 버퍼 할당을 요청할 수 있다.
리드 동작을 수행하는 경우, 메모리 장치(150)로부터 리드한 리드 데이터를 버퍼(400)에 임시 저장하기 위해 메모리 인터페이스(142)가 버퍼 매니저(136)로 리드 버퍼 할당을 요청할 수 있다.
맵 캐싱을 수행하는 경우, 메모리 장치(150)로부터 리드한 맵 데이터를 버퍼(400)에 저장하기 위해 메모리 인터페이스(142)가 버퍼 매니저(136)로 맵 버퍼 할당을 요청할 수 있다.
단계 S740에서 버퍼 매니저(136)는 단계 S720에서의 버퍼 할당 요청에 대응하여 세그먼트를 할당한다. 구체적으로, 버퍼 매니저(136)는 버퍼 속성 테이블(500) 및 버퍼 우선순위 테이블(600)을 참조하여, 상기 버퍼 할당 요청의 종류에 따라서 할당 가능한 세그먼트들 중 현재 할당되지 않은 세그먼트, 즉 현재 할당 가능한 세그먼트들을 1순위, 2순위, 3순위 세그먼트의 순서로 할당할 수 있다.
본 발명의 일 실시예에 따르면, 이러한 단계 S740의 동작은 아래에서 설명되는 세부 단계 S742 내지 S748에 따라 수행될 수 있다.
단계 S742에서, 버퍼 매니저(136)는 상기 버퍼 할당 요청의 종류에 따라서 각 세그먼트의 리드, 라이트 및 맵 필드 중 어느 하나의 비트 값, 할당 여부 필드의 비트 값 및 제1 순위 필드의 비트 값을 모두 AND연산하여 상기 AND연산의 값이 '1'인 세그먼트가 존재하는지 확인할 수 있다. 상기 AND연산의 값이 '1'인 세그먼트는 현재 할당 가능한 1순위 세그먼트이다.
상기 현재 할당 가능한 1순위 세그먼트가 존재하는 경우(단계 S742에서, "Y"), 버퍼 매니저(136)는 단계 S748에서 상기 현재 할당 가능한 1순위 세그먼트를 상기 버퍼 할당 요청에 대응하여 할당할 수 있다. 상기 현재 할당 가능한 1순위 세그먼트는 복수 개일 수 있으며, 버퍼 매니저(136)는 상기 버퍼 할당 요청에서 필요로 하는 버퍼의 크기에 따라 상기 복수의 1순위 세그먼트 중 적어도 어느 하나를 할당할 수 있다.
도 6의 예에서, 만약 단계 S720에서 버퍼 매니저(136)가 라이트 버퍼 할당 요청을 수신한 경우, 열두 개의 세그먼트 중 라이트 필드의 비트 값, 할당 여부 필드의 비트 값, 제1 순위 필드의 비트 값이 모두 '1'인 세그먼트는 존재하지 않는다. 따라서 상기 AND연산의 값이 '1'인 세그먼트가 존재하지 않아, 현재 리드 버퍼 할당 요청에 대응하여 할당할 수 있는 1순위 세그먼트는 존재하지 않는다.
상기 현재 할당 가능한 1순위 세그먼트가 존재하지 않는 경우(단계 S742에서, "N"), 버퍼 매니저(136)는 단계 S744에서 상기 버퍼 할당 요청의 종류에 따라서 각 세그먼트의 리드, 라이트 및 맵 필드 중 어느 하나의 비트 값, 할당 여부 필드의 비트 값 및 2순위 필드의 비트 값을 모두 AND연산하여 상기 AND연산의 값이 '1'인 세그먼트가 존재하는지 확인할 수 있다. 상기 AND연산의 값이 '1'인 세그먼트는 현재의 버퍼 할당 요청에 대응하여 할당할 수 있는 2순위 세그먼트이다.
상기 현재 할당 가능한 2순위 세그먼트가 존재하는 경우(단계 S744에서, "Y"), 버퍼 매니저(136)는 단계 S748에서, 상기 버퍼 할당 요청에서 필요로 하는 버퍼의 크기에 따라 상기 현재 할당 가능한 2순위 세그먼트 중 적어도 어느 하나를 상기 버퍼 할당 요청에 대응하여 할당할 수 있다.
도 6의 예에서, 여덟 개의 세그먼트 중 라이트 필드의 비트 값, 할당 필드의 비트 값, 2순위 필드의 비트 값이 모두 '1'인 세그먼트는 존재하지 않는다. 따라서 상기 AND연산의 값이 '1'인 세그먼트가 존재하지 않아, 현재 리드 버퍼 할당 요청에 대응하여 할당할 수 있는 2순위 세그먼트는 존재하지 않는다
상기 현재 할당 가능한 2순위 세그먼트가 존재하지 않는 경우(단계 S744에서, "Y"), 버퍼 매니저(136)는 단계 S746에서 상기 버퍼 할당 요청의 종류에 따라서 각 세그먼트의 리드, 라이트 및 맵 필드 중 어느 하나의 비트 값, 할당 여부 필드의 비트 값 및 3순위 필드의 비트 값을 모두 AND연산하여 상기 AND연산의 값이 '1'인 세그먼트가 존재하는지 확인할 수 있다. 상기 AND연산의 값이 '1'인 세그먼트는 현재의 버퍼 할당 요청에 대응하여 할당할 수 있는 3순위 세그먼트이다.
상기 현재 할당 가능한 3순위 세그먼트가 존재하는 경우(단계 S746에서, "Y"), 버퍼 매니저(136)는 단계 S748에서, 상기 버퍼 할당 요청에서 필요로 하는 버퍼의 크기에 따라 상기 현재 할당 가능한 3순위 세그먼트 중 적어도 어느 하나를 상기 버퍼 할당 요청에 대응하여 할당할 수 있다.
도 6의 예에서, 여덟 개의 세그먼트 중 라이트 필드의 비트 값, 할당 여부 필드의 비트 값, 3순위 필드의 비트 값이 모두 '1'인 세그먼트는 제1 및 제2 세그먼트이다. 따라서 버퍼 매니저(136)는 단계 S748에서 제1 및 제2 세그먼트중 적어도 어느 하나를 리드 버퍼 할당 요청에 대응하여 할당할 수 있다.
상기 현재 할당 가능한 3순위 세그먼트가 존재하지 않는 경우(단계 S746에서, "N"), 해당 동작 수행을 위해 할당 가능한 세그먼트가 현재 존재하지 않으므로 버퍼 매니저(136)는 할당 가능한 세그먼트가 존재할 때까지 단계 S742 내지 단계 S746을 반복 수행할 수 있다.
단계 S740의 버퍼 할당이 완료되면 단계 S760에서 호스트 인터페이스(132) 및 메모리 인터페이스(142) 중 어느 하나는 상기 할당된 세그먼트에 데이터를 버퍼링할 수 있다.
이러한 본 발명의 일 실시예에 따르면 메모리 시스템(110)의 워크로드가 예컨대 라이트 동작 수행에 집중되어 있는 경우, 상기 라이트 동작에 대해서는 상기 공용 세그먼트를 추가로 할당함으로써 상기 라이트 동작 수행의 성능을 유지할 수 있고, 나머지 종류의 동작, 예컨대 리드 동작에 대해서는 상기 리드 버퍼 할당 요청 전용 세그먼트를 할당함으로써 최소한의 리드 동작 수행을 가능하게 할 수 있다.
그러면 이하에서는, 도 8 내지 도 16을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 7에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 8은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 8을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 이러한 컨트롤러(130)는 복수의 프로세서를 포함할 수 있다. 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리 소자들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 9를 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 9에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, ECC 유닛(138)과 동일하게 동작할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 10을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 도 1에서 설명된 메모리(144)와 대응될 수 있으며, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함한 맵 데이터를 임시 저장한다. 도 10에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 도 1에서 설명된 ECC 유닛(138)과 대응되며, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 11을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ?, UFS 인터페이스가 될 수 있다.
도 8 내지 11에서 설명한 메모리 컨트롤러(6120), 메모리 컨트롤러(6220), 컨트롤러(6320), 컨트롤러(6430) 각각은 복수의 세그먼트들을 포함하는 버퍼, 및 상기 복수의 세그먼트들 각각에 대한 세그먼트 속성을 결정하고, 상기 세그먼트 속성에 기초하여 상기 복수의 세그먼트들 각각에 대한 세그먼트 할당의 우선순위를 결정하고, 버퍼 할당 요청이 있으면 상기 세그먼트 속성 및 세그먼트 할당의 우선순위에 기초하여 상기 복수의 세그먼트들 중 하나 이상의 세그먼트를 할당하는 버퍼 매니저를 포함할 수 있다.
도 12 내지 도 15는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12 내지 도 15는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다. 도 1 내지 도 11에서 설명된 다양한 실시예의 메모리 시스템은 도 12 내지 도 15에서 설명되는 UFS에 적용될 수 있다.
도 12 내지 도 15를 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 12 내지 도 14에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 9에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 12에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(switching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 13에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 14에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 15에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 16은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 16을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 메모리 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 8 내지 도 13에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
실시예에 따라, 스토리지 모듈(6950)은 복수의 세그먼트들을 포함하는 버퍼, 및 상기 복수의 세그먼트들 각각에 대한 세그먼트 속성을 결정하고, 상기 세그먼트 속성에 기초하여 상기 복수의 세그먼트들 각각에 대한 세그먼트 할당의 우선순위를 결정하고, 버퍼 할당 요청이 있으면 상기 세그먼트 속성 및 세그먼트 할당의 우선순위에 기초하여 상기 복수의 세그먼트들 중 하나 이상의 세그먼트를 할당하는 버퍼 매니저를 포함할 수 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (18)

  1. 메모리 장치를 제어하는 컨트롤러에 있어서,
    복수의 세그먼트들을 포함하는 버퍼; 및
    상기 복수의 세그먼트들 각각이 어떤 종류의 버퍼 할당 요청에 대해 할당될 수 있는지를 나타내는 세그먼트 속성을 결정하고, 상기 세그먼트 속성에 기초하여 상기 복수의 세그먼트들의 할당의 우선순위를 결정하고, 버퍼 할당 요청을 수신하면 상기 세그먼트 속성 및 상기 우선순위에 기초하여 상기 복수의 세그먼트들 중 적어도 하나의 세그먼트를 할당하는 버퍼 매니저를 포함하며,
    상기 버퍼 매니저는
    호스트로부터 수신된 커맨드들의 종류 및 속성에 따라 각 종류의 버퍼 할당 요청에 의해 버퍼링될 데이터의 크기를 결정하고, 상기 버퍼링될 데이터의 크기 및 동적 세그먼트의 개수에 기초하여 서로 다른 종류의 버퍼 할당 요청 각각에 할당될 수 있는 세그먼트의 개수를 결정하고, 상기 결정된 세그먼트의 개수에 기초하여 상기 세그먼트 속성을 결정하는
    컨트롤러.
  2. 제1항에 있어서,
    상기 버퍼 매니저는
    적은 종류의 버퍼 할당 요청에 대해서 할당될 수 있는 세그먼트일수록 상위 우선순위를 부여함으로써 상기 우선순위를 결정하는
    컨트롤러.
  3. 삭제
  4. 제1항에 있어서,
    메모리를 더 포함하되,
    상기 메모리는 세그먼트 속성을 저장하는 버퍼 속성 테이블, 및 상기 우선순위 및 현재 세그먼트가 할당되어있는지 여부 정보를 저장하는 버퍼 우선순위 테이블을 더 포함하는
    컨트롤러.
  5. 제4항에 있어서,
    상기 버퍼 속성 테이블은 상기 복수의 세그먼트들 각각의 세그먼트 속성을 비트맵으로 저장하는
    컨트롤러.
  6. 제5항에 있어서,
    상기 버퍼 우선순위 테이블은 상기 복수의 세그먼트들 각각의 우선순위 및 현재 세그먼트가 할당되어있는지 여부 정보를 비트맵으로 저장하는
    컨트롤러.
  7. 제6항에 있어서,
    상기 버퍼 매니저는 상기 세그먼트 속성, 상기 우선순위 및 상기 세그먼트가 할당되어있는지 여부 정보를 비트 연산함으로써 상기 복수의 세그먼트들 중 하나 이상의 세그먼트를 할당하는
    컨트롤러.
  8. 제1항에 있어서,
    상기 버퍼 할당 요청의 종류는
    리드 버퍼 할당 요청, 라이트 버퍼 할당 요청, 맵 버퍼 할당 요청 중 어느 하나인
    컨트롤러.
  9. 제1항에 있어서,
    호스트 인터페이스; 및
    메모리 인터페이스를 더 포함하되,
    상기 호스트 인터페이스 및 메모리 인터페이스 중 적어도 어느 하나는 상기 버퍼 매니저로 상기 버퍼 할당 요청을 수행하는
    컨트롤러.
  10. 제9항에 있어서,
    상기 호스트 인터페이스 및 메모리 인터페이스 중 적어도 어느 하나는 상기 할당된 세그먼트에 버퍼링을 수행하는
    컨트롤러.
  11. 메모리 장치를 제어하는 컨트롤러의 동작 방법에 있어서,
    상기 컨트롤러의 버퍼에 포함된 복수의 세그먼트들 각각이 어떤 종류의 버퍼 할당 요청에 대해 할당될 수 있는지를 나타내는 세그먼트 속성을 결정하는 단계;
    상기 세그먼트 속성에 기초하여 상기 복수의 세그먼트들 각각의 세그먼트 할당의 우선순위를 결정하는 단계; 및
    버퍼 할당 요청이 있으면 상기 세그먼트 속성 및 우선순위에 기초하여 상기 복수의 세그먼트들 중 하나 이상의 세그먼트를 할당하는 단계
    를 포함하며,
    상기 세그먼트 속성을 결정하는 단계는
    호스트로부터 수신된 커맨드들의 종류 및 속성에 따라 각 종류의 버퍼 할당 요청에 의해 버퍼링될 데이터의 크기를 결정하는 단계;
    상기 버퍼링될 데이터의 크기 및 동적 세그먼트의 개수에 기초하여 서로 다른 종류의 버퍼 할당 요청 각각에 할당될 수 있는 세그먼트의 개수를 결정하는 단계; 및
    상기 결정된 세그먼트의 개수에 기초하여 상기 복수의 세그먼트들 각각의 세그먼트 속성을 결정하는 단계
    를 포함하는 동작 방법.
  12. 제11항에 있어서,
    상기 우선순위를 결정하는 단계는
    적은 종류의 버퍼 할당 요청에 대해서 할당될 수 있는 세그먼트일수록 상위 우선순위를 부여하는 단계
    를 포함하는 동작 방법.
  13. 삭제
  14. 제11항에 있어서,
    상기 복수의 세그먼트들 각각의 세그먼트 속성을 비트맵으로 저장하는 단계
    를 더 포함하는 동작 방법.
  15. 제14항에 있어서,
    상기 복수의 세그먼트들 각각의 우선순위 및 현재 세그먼트가 할당되어있는지 여부 정보를 비트맵으로 저장하는 단계
    를 더 포함하는 동작 방법.
  16. 제15항에 있어서,
    상기 하나 이상의 세그먼트를 할당하는 단계는
    상기 세그먼트 속성, 상기 우선순위 및 상기 세그먼트가 할당되어있는지 여부 정보를 비트 연산함으로써 상기 복수의 세그먼트들 중 하나 이상의 세그먼트를 할당하는 단계
    를 포함하는 동작 방법.
  17. 제11항에 있어서,
    상기 버퍼 할당 요청의 종류는
    리드 버퍼 할당 요청, 라이트 버퍼 할당 요청, 맵 버퍼 할당 요청 중 어느 하나인
    동작 방법.
  18. 제11항에 있어서,
    상기 할당된 세그먼트에 버퍼링을 수행하는 단계
    를 더 포함하는 동작 방법.

KR1020180109656A 2018-09-13 2018-09-13 컨트롤러 및 컨트롤러의 동작방법 KR102653373B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180109656A KR102653373B1 (ko) 2018-09-13 2018-09-13 컨트롤러 및 컨트롤러의 동작방법
US16/427,449 US11194507B2 (en) 2018-09-13 2019-05-31 Controller and operation method thereof
CN201910717632.2A CN110895447B (zh) 2018-09-13 2019-08-05 控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180109656A KR102653373B1 (ko) 2018-09-13 2018-09-13 컨트롤러 및 컨트롤러의 동작방법

Publications (2)

Publication Number Publication Date
KR20200030866A KR20200030866A (ko) 2020-03-23
KR102653373B1 true KR102653373B1 (ko) 2024-04-02

Family

ID=69774394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180109656A KR102653373B1 (ko) 2018-09-13 2018-09-13 컨트롤러 및 컨트롤러의 동작방법

Country Status (3)

Country Link
US (1) US11194507B2 (ko)
KR (1) KR102653373B1 (ko)
CN (1) CN110895447B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220067872A (ko) * 2020-11-18 2022-05-25 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
KR20220079212A (ko) * 2020-12-04 2022-06-13 삼성전자주식회사 가비지 컬렉션을 수행하기 위한 전자 장치 및 방법
US12056390B2 (en) * 2021-09-17 2024-08-06 SK Hynix Inc. Memory controller, storage device, and host device
US20240231689A1 (en) * 2023-01-05 2024-07-11 Western Digital Technologies, Inc. Data Storage Device and Method for Dynamic Controller Memory Buffer Allocation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050114605A1 (en) * 2003-11-26 2005-05-26 Iyer Ravishankar R. Methods and apparatus to process cache allocation requests based on priority

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06100987B2 (ja) * 1987-04-10 1994-12-12 日本電信電話株式会社 アドレス変換制御方法
JP2809962B2 (ja) * 1993-03-02 1998-10-15 株式会社東芝 資源管理方式
TW580619B (en) * 2002-04-03 2004-03-21 Via Tech Inc Buffer control device and the management method
US7139878B2 (en) * 2003-06-20 2006-11-21 Freescale Semiconductor, Inc. Method and apparatus for dynamic prefetch buffer configuration and replacement
WO2005008472A1 (en) * 2003-07-10 2005-01-27 Computer Associates Think, Inc. System and method for buffering variable-length data
US7484065B2 (en) * 2004-04-20 2009-01-27 Hewlett-Packard Development Company, L.P. Selective memory allocation
US7584465B1 (en) * 2004-09-20 2009-09-01 The Mathworks, Inc. Memory mapping for single and multi-processing implementations of code generated from a block diagram model
US7571295B2 (en) * 2005-08-04 2009-08-04 Intel Corporation Memory manager for heterogeneous memory control
US7900010B2 (en) * 2007-07-09 2011-03-01 Ittiam Systems (P) Ltd. System and method for memory allocation management
KR101355193B1 (ko) * 2007-12-11 2014-01-27 삼성전자주식회사 실시간 임베디드 시스템의 메모리 관리 장치 및 메모리할당/해제/관리 방법
KR20120097136A (ko) * 2011-02-24 2012-09-03 삼성전자주식회사 가상화 환경에서의 메모리 풀 관리
US20140215177A1 (en) * 2012-08-02 2014-07-31 Boo Jin Kim Methods and Systems for Managing Heterogeneous Memories
KR20140142793A (ko) 2013-06-04 2014-12-15 삼성전자주식회사 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 시스템
US10078471B2 (en) * 2015-05-19 2018-09-18 Toshiba Memory Corporation Memory device that sorts access commands to a nonvolatile semiconductor memory unit thereof
KR20160148948A (ko) * 2015-06-17 2016-12-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170008339A (ko) 2015-07-13 2017-01-24 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180041898A (ko) * 2016-10-17 2018-04-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10394475B2 (en) * 2017-03-01 2019-08-27 International Business Machines Corporation Method and system for memory allocation in a disaggregated memory architecture
KR102384759B1 (ko) * 2017-11-13 2022-04-11 삼성전자주식회사 호스트 메모리 버퍼를 사용하기 위해 호스트 장치와 속성 정보를 공유하는 스토리지 장치 및 그것을 포함하는 전자 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050114605A1 (en) * 2003-11-26 2005-05-26 Iyer Ravishankar R. Methods and apparatus to process cache allocation requests based on priority

Also Published As

Publication number Publication date
US11194507B2 (en) 2021-12-07
US20200089427A1 (en) 2020-03-19
KR20200030866A (ko) 2020-03-23
CN110895447B (zh) 2023-11-10
CN110895447A (zh) 2020-03-20

Similar Documents

Publication Publication Date Title
US11086537B2 (en) Method and system to perform urgency level garbage collection based on write history of memory blocks
KR102533072B1 (ko) 블록의 상태에 따라 사용 여부를 결정하는 메모리 시스템 및 메모리 시스템의 동작 방법
US20190278518A1 (en) Memory system and operating method thereof
KR102653373B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
US11144449B2 (en) Memory system and operation method thereof
US9396108B2 (en) Data storage device capable of efficiently using a working memory device
US12079131B2 (en) Memory system and operating method thereof
KR20190090635A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102571629B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200016074A (ko) 데이터 처리 시스템 및 그의 동작 방법
KR20180114649A (ko) 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법 그리고 멀티 프로세서 시스템
KR20210144249A (ko) 저장 장치 및 이의 동작 방법
US11042317B2 (en) Memory system for reducing fragmentation based on sequential index and operating method thereof
US20200150867A1 (en) Memory system and operation method thereof
US20220300205A1 (en) Controller and operating method thereof
KR102702680B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US11520519B2 (en) Storage device and method of operating the same
US10908836B2 (en) Memory system and operation method thereof
US11144406B2 (en) Memory system performing check pointing operation and operating method thereof
US11657000B2 (en) Controller and memory system including the same
US20230103797A1 (en) Memory controller and method of operating the same
US20220156003A1 (en) Controller and operation method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant