CN106816169B - 存储器件、刷新方法以及包括其的系统 - Google Patents

存储器件、刷新方法以及包括其的系统 Download PDF

Info

Publication number
CN106816169B
CN106816169B CN201610150640.XA CN201610150640A CN106816169B CN 106816169 B CN106816169 B CN 106816169B CN 201610150640 A CN201610150640 A CN 201610150640A CN 106816169 B CN106816169 B CN 106816169B
Authority
CN
China
Prior art keywords
refresh
signal
address
row
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610150640.XA
Other languages
English (en)
Other versions
CN106816169A (zh
Inventor
金昌铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106816169A publication Critical patent/CN106816169A/zh
Application granted granted Critical
Publication of CN106816169B publication Critical patent/CN106816169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

可以提供一种存储器件。所述存储器件可以包括激活控制部，被配置为当激活信号被激活时，响应于刷新信号来输出行激活信号。所述存储器件可以包括刷新管理部，被配置为响应于刷新命令信号和刷新跳过信号来控制刷新信号以跳过对未用行地址的刷新操作，并且输出用于控制刷新操作的激活行地址。所述存储器件可以包括存储部，被配置为响应于行激活信号和激活行地址来仅对单元阵列中与已用行地址相对应的区域执行刷新操作。

Description

存储器件、刷新方法以及包括其的系统
相关申请的交叉引用
本申请要求2015年11月30日向韩国知识产权局提交的申请号为10-2015-0169382的韩国申请的优先权，其通过引用整体合并于本文。
技术领域
各种实施例总体而言涉及一种存储器件、刷新方法和包括其的系统。更具体地，各种实施例可以涉及一种能够降低存储器件的刷新电流的技术。
背景技术
近来，在包括智能手机等的移动电子产品中，存在对具有大容量的DRAM的需求。通常，在诸如DRAM的半导体存储器件中，存储在存储单元中的数据可能被泄漏电流改变。因此，为了周期性地对存储在存储单元中的数据进行再充电，需要刷新操作。
即，诸如DRAM的动态半导体存储器中的存储单元将数据存储在电容性元件上。由于来自电容性元件的电荷泄漏，所以应当周期性地刷新存储单元。刷新过程典型地包括执行读取操作的步骤，以照原样地读取存储在存储单元中的电荷的电平。
具体地，诸如DDR SDRAM(双数据速率同步DRAM)的半导体存储器件包括用于存储数据的多个存储体，其中，多个存储体中的每个包括数千万个存储单元或者更多个存储单元。每个存储单元包括单元电容器和单元晶体管，并且半导体存储器件通过将电荷充电至单元电容器或者将电荷从单元电容器放电的操作来存储数据。
存储在单元电容器中的电荷量应当始终是恒定的，理想地，不存在单独的控制。然而，实际上，由于外围电路的电压差，所以存储在单元电容器中的电荷量会变化。
即，在单元电容器被充电的状态下，电荷可能被放电，或者在单元电容器被放电的状态下，电荷可能被引入。如上所述，单元电容器的电荷量中的电荷表示存储在单元电容器中的数据的电荷，其表示存储数据的损耗。为了大体上防止这种数据损耗，半导体存储器件执行刷新操作。
随着时间的推移，已经开发了不同类型的刷新方法。在正常的自动刷新方法中，刷新定时器存在于存储芯片的外部，并且存储芯片响应于由控制器供应的周期性刷新命令而执行刷新操作。
在自刷新方法中，刷新定时器存在于存储芯片的内部，并且全部的存储芯片需要来自控制器的刷新开始命令。
发明内容
各种实施例可以针对一种存储器件、刷新方法以及包括其的系统，并且涉及通过仅对使用程序的区域执行刷新来降低刷新电流。
在一个实施例中，可以提供一种存储器件。所述存储器件可以包括激活控制部，被配置为当激活信号被激活时，响应于刷新信号来输出行激活信号。所述存储器件可以包括刷新管理部，被配置为响应于刷新命令信号和刷新跳过信号来控制刷新信号以跳过对未用行地址的刷新操作，以及输出用于控制刷新操作的激活行地址。所述存储器件可以包括存储部，被配置为响应于行激活信号和激活行地址来仅对单元阵列中与已用行地址相对应的区域执行刷新操作。
在一个实施例中，可以提供一种存储器件的刷新方法。存储器件的刷新方法可以包括如下的步骤：将在存储器管理单元的表中的虚拟地址映射至物理地址，加载物理地址的特定位，以及设定用于屏蔽存储器件的刷新操作的信号。存储器件的刷新方法可以包括：在存储器件的模式寄存器组中设定用于屏蔽存储器件的刷新操作的信号的步骤。存储器件的刷新方法可以包括：当进入刷新管理模式时，响应于在模式寄存器组中设定的行控制信号和刷新信号来仅对已用存储区执行刷新的步骤。存储器件的刷新方法可以包括解除刷新管理模式的步骤。
在一个实施例中，可以提供一种系统。所述系统可以包括中央处理单元，被配置为接收程序命令以及运行相应的程序。所述系统可以包括存储器管理单元，被配置为响应于从中央处理单元施加的命令信号来将虚拟地址映射至物理地址，以及从物理地址中提取用于仅对程序被运行的区域执行刷新操作的行地址信息。所述系统可以包括存储器控制器，被配置为响应于从存储器管理单元施加的行地址信息来输出命令信号和地址。所述系统可以包括存储器件，被配置为响应于从存储器控制器施加的命令信号和地址来执行刷新操作，以及响应于在存储器管理单元中设定的行地址信息来仅对已用存储区执行刷新操作。
根据一个实施例，通过仅对使用程序的区域执行刷新可以降低刷新电流。
附图说明
图1是图示根据一个实施例的包括存储器件的系统的示例表示的配置图。
图2是图示图1中的存储器件的示例表示的配置图。
图3是用于解释根据图2的实施例的存储器件的刷新方法的示例的流程图表示。
图4和图5是表示用于解释根据图2的实施例的存储器件的操作的示例的示图。
具体实施方式
在下文中，将通过实施例的各种示例，参考附图来描述一种存储器件、刷新方法和包括存储器件的系统。
图1是图示根据一个实施例的包括存储器件的系统的示例表示的配置图。
根据一个实施例的系统可以包括：CPU(中央处理单元)10、MMU(存储器管理单元)20、存储器控制器30以及存储器件100。
CPU 10接收来自用户的编程命令，并且执行编程命令。这种CPU 10可以包括：控制单元、运算单元和存储单元等等。
MMU 20可以执行实际存储器与虚拟存储器之间的地址转换。即，在包括OS(操作系统)的系统中，需要执行用于在存储器件100中动态地产生程序或将程序从存储器件100中擦除的操作。
MMU 20处理虚拟存储区和物理存储区的地址。这种MMU 20将从CPU 10施加的物理地址和命令信号进行转换，并且将转换结果输出至存储器控制器30。
MMU 20是执行大体上管理存储资源的功能的程序，并且OS通过该程序来大体上管理基于程序的存储区。
例如，MMU 20包括：程序ID字段、虚拟地址字段和物理地址字段。此外，MMU 20大体上通过运行用于将虚拟地址映射至物理地址的表来管理存储器件100。
图1中的表表示了存储在MMU 20中的存储器分配的一个示例。
例如，该表表示了当程序ID被设定为0至5时，程序0至程序5的状态被激活的状态。与程序ID相对应的虚拟地址可以被设定为8000、A000、5021、8000、BCDD和8000。
该表表示了相应的程序ID将与虚拟地址相对应的存储区映射至物理地址的方法。MMU 20将这种虚拟地址转换至物理地址5AF000、3BF000、2CF000、1DF000、7EF000和6FF000。
使用这种物理地址来产生存储器件100的地址。物理地址的特定区域的位被匹配成存储器件100的行地址。
即，MMU 20将物理地址中的区域A的位信息设定为存储器件100的行刷新信息，并且将该行刷新信息输出至存储器控制器30。存储器件100可以对应于从存储器控制器30施加的行地址信息而跳过刷新操作。
系统在通过MMU 20产生程序时动态地分配存储区，以及在程序不存在时解除存储区的分配。因此，MMU 20大体上管理对应的存储区，使得在运行其它程序时可以分配这些存储区。通过这种方法，系统可以大体上更有效地管理有限的物理存储区。
存储器控制器30对应于从MMU 20施加的物理地址和控制信号来输出用于控制存储器件100的操作的命令信号CMD和地址ADD。
例如，存储器件100对应于从存储器控制器30施加的命令信号CMD和地址ADD来执行激活操作、预充电操作、刷新操作、读取操作和写入操作等等。这种存储器件100可以包括随后将要描述的存储器件100中的刷新管理部120。
随着计算系统的存储容量增加，用于操作存储器的电流也增加。具体地，由于DRAM根据其特性来使用与存储容量成比例的刷新电流，所以存储器的刷新电流的问题在未来大容量的存储计算系统中可能成为最大的问题。
存储系统基本上刷新全部的存储单元阵列。在本文中，该系统刷新全部的单元，而与相应区域是否被使用无关。因此，减少对实际上未用区域的刷新是一种降低电流同时大体上保持系统的可靠性的方法。
在存储系统中，OS(操作系统)MMU 20大体上保持关于存储单元的物理地址是否被实际使用的信息。OS具有用于操作其中的MMU 20的程序。该程序操作以使得有限的物理存储区可以由若干个程序来使用。因此，可以通过OS程序而实际得知被使用的物理地址区或被丢弃的物理地址区。
在一个实施例中，通过物理地址来确定系统中不使用程序的区域和使用程序的区域。存储器件100的命令解码器通过存储器控制器30从MMU 20接收关于不使用程序的行地址的信息以及使用程序的行地址的信息。
此外，在一个实施例中，对存储器件100不使用程序的区域的刷新被控制为跳过，使得可以降低存储器件100的刷新电流。
图2是图示图1中的存储器件的示例表示的配置图。
根据一个实施例的存储器件100可以包括：命令解码器110、刷新管理部120、预充电控制部130、激活控制部140以及存储部150。
刷新管理部120可以包括：控制部分121、MRS(模式寄存器组)122、计数器123、组合部分124、刷新控制部分125和选择部分126。存储部150包括：单元阵列151、行解码器152以及列解码器153。
命令解码器110对从预充电控制部130施加的命令信号CMD解码，并且输出激活信号PACT、刷新命令信号PREF和刷新跳过信号REF_SKIP。
命令解码器110将激活信号PACT输出至激活控制部140，将刷新命令信号PREF输出至刷新控制部分125，以及将刷新跳过信号REF_SKIP输出至MRS 122。在刷新跳过信号REF_SKIP被激活的状态下，不执行刷新操作。
刷新管理部120对应于刷新命令信号PREF、激活信号PACT、地址ADD以及刷新跳过信号REF_SKIP来输出用于控制对预充电控制部130和激活控制部140的刷新操作的刷新信号REF，并且将激活行地址ATROW(例如，激活行地址ATROW[0:15])输出至存储部150。
例如，在刷新命令信号PREF和刷新跳过信号REF_SKIP的激活时刻，刷新管理部120去激活及输出刷新信号REF。在刷新跳过信号REF_SKIP的去激活时刻，刷新管理部120对应于刷新命令信号PREF来控制刷新信号REF。
控制部分121接收激活信号PACT和地址ADD，并且将释放信号FREE输出至MRS 122。地址ADD例如可以被设定为锁存地址TLA[15]。锁存地址TLA[15]可以是在从存储器控制器30缓冲之后被锁存的地址中的特定地址。在正常操作中，当激活信号PACT被激活时，控制部分121对应于锁存地址TLA[15]来激活释放信号FREE。
MRS 122接收刷新跳过信号REF_SKIP和释放信号FREE，并且将行控制信号RA15_CTRL和RA15B_CTRL输出至组合部分124。行控制信号RA15B_CTRL为行控制信号RA15_CTRL的反相信号。在释放信号FREE的激活时刻，MRS 122重置行控制信号RA15_CTRL和RA15B_CTRL。
计数器123对刷新信号iREF计数，将行地址RA[15]输出至组合部分124，并且将行地址RA[0:15]输出至选择部分126。
组合部分124将行地址RA[15]与行控制信号RA15_CTRL和RA15B_CTRL彼此组合，并且将刷新使能信号EN_REF输出至刷新控制部分125。这种组合部分124包括多个反相器IV1和IV2以及多个逻辑门(例如，与非门ND1至ND3)。
例如，与非门ND1对行地址RA[15]与行控制信号RA15_CTRL执行与非运算。与非门ND2对通过反相器IV1反相的行地址RA[15]与行控制信号RA15B_CTRL执行与非运算。与非门ND3将与非门ND1的输出与与非门ND2的输出反相，并且将反相结果输出至反相器IV2。反相器IV2将与非门ND3的输出反相，并且输出刷新使能信号EN_REF。
例如，当行地址RA[15]处于高电平，并且行控制信号RA15_CTRL处于高电平时，刷新使能信号EN_REF进入低电平，使得不执行刷新操作。然而，当行地址RA[15]处于低电平，并且行控制信号RA15B_CTRL处于高电平时，刷新使能信号EN_REF进入高电平，使得执行刷新操作。
刷新控制部分125对应于刷新命令信号PREF和刷新使能信号EN_REF来将刷新信号REF输出至预充电控制部130、激活控制部140和选择部分126，并且将刷新信号iREF输出至计数器123。
选择部分126对应于刷新信号REF来选择行地址RA[0:15]和地址ADD中的任意一个。例如，地址ADD可以被设定为锁存地址TLA[0:15]。锁存地址TLA[0:15]可以是在从存储器控制器30缓冲之后被锁存的地址。
选择部分126将激活行地址ATROW输出至行解码器152。例如，当刷新信号REF处于高电平时，选择部分126对应于行地址RA[0:15]来输出激活行地址ATROW。例如，当刷新信号REF处于低电平时，选择部分126对应于锁存地址TLA[0:15](其是外部地址)来输出激活行地址ATROW。
预充电控制部130对应于刷新信号REF来将预充电信号PRE_REF输出至激活控制部140。在刷新信号REF被激活之后，当延迟了预定时间时，预充电控制部130激活用于预充电激活控制部140的预充电信号PRE_REF。当预充电信号PRE_REF被激活时，存储部150的禁止区可以被使能。
例如，在存储部150中，为了访问其它的行区域，预充电信号PRE_REF可以被控制为复位并且被再次激活。在这种情况下，关于对应行线是使能行线还是禁止行线的信息可以通过从存储器控制器30施加的地址ADD(例如，锁存地址TLA[0:15])来得知。
激活控制部140对应于预充电信号PRE_REF、激活信号PACT和刷新信号REF来将行激活信号RACT输出至行解码器152。
在存储部150的单元阵列151中，对应于行解码器152和列解码器153的解码信号而在选中单元中执行数据的读取操作、写入操作、预充电操作或者刷新操作。行解码器152对应于激活行地址ATROW和行激活信号RACT来选择单元阵列151的行线。列解码器153对应于列地址来选择单元阵列151的列线。参见图2，位线BL从列解码器153延伸至单元阵列151，而字线WL从行解码器152延伸至单元阵列151。
图3是用于解释根据图2的实施例的存储器件的刷新方法的示例的流程图表示。
进入MRP(管理式刷新处理)模式(步骤S1)，并且基本设定值Result被设定为“FFFF..”(FFFF为十六进制的位值)(步骤S2)。物理地址被加载为来自MMU 20的Py值(步骤S3)。例如，提取物理地址的区域A的行地址。
然后，“存储器的行地址区屏蔽”被设定为屏蔽(MASK)值，并且Py值被设定为Py&MASK值(&表示与运算)(步骤S4)。例如，读取全部的行地址，并且根据尺寸来分配与区域A相对应的行地址。在存储器件100中，通过参照MASK值来屏蔽和忽略刷新操作的方法，刷新操作可以被控制为不执行。基本设定值Result被设定为Result&Py的值(步骤S5)。
然后，确定MMU 20的操作程序是否结束(步骤S6)。当操作程序未结束时，MMU 20的程序ID值逐步地增加，并且顺序地加载物理地址Py值(步骤S7)。
当操作程序结束时，确定全部的基本设定值Result是否都为“0”(步骤S8)。当全部的基本设定值Result都不为“0”时，MRS 122被设定为使得对与“1”相对应的行地址在基本设定值Result中为“0”的区域不执行刷新。
然而，当全部的基本设定值Result都为“0”时，设定值Result被设定为“0000..”(0000为十六进制的位值)(步骤S10)。然后，物理地址被加载为来自MMU 20的Py值(步骤S11)。即，提取出物理地址的区域A的行地址。
然后，“存储器的行地址区屏蔽”被设定为屏蔽(MASK)值，并且Py值被设定为Py&MASK值(&表示与运算)(步骤S12)。基本设定值Result被设定为Result|Py值(|表示或运算)(步骤S13)。
然后，确定MMU 20的操作程序是否结束(步骤S14)。当操作程序未结束时，MMU 20的程序ID值逐步地增加，并且顺序地加载物理地址Py值(步骤S15)。
当操作程序结束时，确定全部的基本设定值Result是否都为“1”(步骤S16)。当全部的基本设定值Result都不为“1”时，MRS 122被设定为使得对与“0”相对应的行地址在基本设定值Result中为“1”的区域不执行刷新(步骤S17)。
在一个实施例中，以上所述的刷新控制操作的算法可以通过CPU 10来运行。然而，实施例不限制于此，并且这种算法还可以通过MMU 20或者存储器控制器30来运行。
根据一个实施例的存储器件的刷新方法可以主要分为四个步骤：MRP(管理式刷新程序)步骤、MRS(模式寄存器组)设定步骤、MR(管理式刷新，刷新管理模式)步骤以及释放FREE步骤。
在MRP步骤中，MMU 20的OS操作为大体上保持刷新程序。在MRS设定步骤中，存储器控制器30设定存储器件100的MRS 122。在MR步骤中，存储器件100对应于MRS 122的设定模式来执行刷新减少操作。在刷新步骤中，避开MR步骤。
以下将描述每个步骤的操作。
MRP步骤可以通过OS MMU 20来开始。当在通过系统监控的存储器分配情况下存在相对的裕度时，OS可以执行MRP步骤。
这类似于存储器管理操作(诸如，垃圾收集)，并且可以在分配的闲暇时间执行以改善系统性能。这是因为当被分配至存储器的程序小时，基本刷新减少是可能的。因此，OS可以使用MRP模式作为节电的理念。
当MMU 20满足特定条件时，进入MRP模式，并且执行MRP操作，其为MR(管理式刷新)的先前步骤。在MRP步骤中，如例如图1中所示，使用了MMU 20的表。
在MMU 20的表中，可以使用在针对每个程序ID所设定的物理地址Py之中、与存储器件100的行地址相对应的区域A。
例如，如图4中所示，可以假设映射至MMU 20的表的物理地址为5AF000、3BF000、2CF000、1DF000、7EF000和6FF000。
可以假设，物理地址的上面的4位(1-六)为存储器件100的行地址。从物理地址中提取区域A的行地址，并且对全部的值执行或运算。
表1
Figure BDA0000942927680000081
Figure BDA0000942927680000091
即，如以上表1中所示，当执行5|3|2|1|7|6的或运算(|表示或运算)时，运算结果为7。
7＝4’b0111，并且其表示MMU 20基本上仅管理在4位行地址RA[3]、RA[2]、RA[1]和RA[0]中最高有效1位为“0”的区域。即，由于4位行地址不超过8，所以其表示在存储器件100的单元阵列151中不需要刷新8或更大的行地址。
在另一个示例中，如图5中所示，假设映射至MMU 20的表的物理地址为2AF000、3BF000、6CF000、ADF000、BEF000和FFF000。此外，从物理地址中提取区域A的行地址，并且对全部的值执行与运算。
表2
Figure BDA0000942927680000092
即，如以上表2中所示，当执行2&3&6&10&11&14&15的与运算(&表示与运算)时，运算结果为2。
2＝4’b0010，并且其表示仅在4位行地址RA[3]、RA[2]、RA[1]和RA[0]的最低有效位中，第二位为1(行地址RA[1]＝1)的区域被使用。在这种情况下，在存储器件100的单元阵列151中，在行地址中具有较低的第二位“0”的行地址不需要被刷新。
在MRS步骤中，OS查找不需要被刷新的行地址的空位，并且基于该空位而通过存储器控制器30来设定存储器件100。
然后，存储器控制器30将命令信号CMD施加至命令解码器110，并且当刷新跳过信号REF_SKIP被施加至MRS 122时，进入MR步骤。此时，锁存地址TLA[15]作为地址ADD可以被施加至控制部分121。
为了执行MR模式，可能需要根据行地址RA处于逻辑高电平还是处于逻辑低电平来选择性地执行刷新的电路。
为此，当行地址RA[15]处于逻辑高电平时，刷新管理部120跳过刷新。为此，MRS122将行控制信号RA15_CTRL输出为高电平。当行地址RA[15]进入逻辑高电平时，刷新使能信号EN_REF进入逻辑低电平。
当行地址RA[15]处于逻辑低电平时，刷新管理部120跳过刷新。为此，MRS 122将行控制信号RA15B_CTRL输出为高电平。当行地址RA[15]进入逻辑低电平时，刷新使能信号EN_REF进入逻辑低电平。
然后，刷新控制部分125将刷新信号REF输出为逻辑低电平。因此，激活控制部140将行激活信号RACT输出为逻辑低电平，使得存储部150不执行刷新。
当行激活信号RACT处于低电平时，其表示了存储器件100的相应存储区处于禁止状态。然后，行解码器152被去激活，使得对相应的区域不执行刷新操作。
通过MMU 20和存储器控制器30来将程序分配至存储器件100。因此，存储器件100不知道存储部150的数据区被使能(程序分配)还是被禁止(程序分配解除)。在这种情况下，由于在存储部150中解除了程序分配的存储区是没有意义的，所以不需要刷新。
因此，在一个实施例中，可以对应于MMU 20的物理地址而仅对在存储器件100的数据区上被使能的区域执行刷新。因此，在一个实施例中，可以降低由于不必要的刷新操作导致的刷新电流的损耗。
在释放FREE步骤中，解除刷新跳过模式。当有必要解除刷新被阻止的区域时，系统可以使用该区域。
在激活操作中，当激活信号PACT被激活，并且相应的地址ADD被输入时，控制部分121将释放信号FREE激活至高电平。然后，MRS 122将全部的行控制信号RA15_CTRL和RA15B_CTRL去激活。
例如，当行控制信号RA15_CTRL进入低电平，并且行地址RA[15]进入高电平时，刷新使能信号EN_REF进入逻辑高电平。因此，存储部150解除刷新跳过区被设定的模式。
当刷新跳过区被解除时，激活控制部140将行激活信号RACT输出为高电平。当行激活信号RACT进入高电平时，其表示存储部150的相应区域处于使能状态。然后，行解码器152被激活，使得对相应的区域执行刷新操作。
在一个实施例中，描述了刷新控制部分125设置在存储器件100中的示例。然而，实施例不限制于此，以及刷新控制部分125还可以被包括在MMU 20或者存储器控制器30中，或者还可以单独地位于MMU 20、存储器控制器30和存储器件100的外部。
尽管以上已经描述了各种实施例，但是对于本领域的技术人员将理解的是，所述的实施例仅作为示例。因此，本文中所述的存储器件、刷新方法以及包括其的系统不应当基于所述的实施例而受到限制。
附图中每个元件的附图标记
10：CPU(中央处理单元)
20：MMU(存储器管理单元)
30：存储器控制器
100：存储器件

Claims (18)

1.一种存储器件，包括：
激活控制部，被配置为当激活信号被激活时，响应于刷新信号来输出行激活信号；
刷新管理部，被配置为响应于刷新命令信号和刷新跳过信号来控制刷新信号以跳过针对未用行地址的刷新操作，以及输出用于控制刷新操作的激活行地址；以及
存储部，被配置为响应于行激活信号和激活行地址来仅对单元阵列中与已用行地址相对应的区域执行刷新操作，
其中，刷新管理部响应于刷新命令信号和刷新跳过信号来去激活及输出刷新信号，以及响应于刷新命令信号和刷新跳过信号来控制刷新信号。
2.根据权利要求1所述的存储器件，还包括：
命令解码器，被配置为对从外部施加的命令信号解码，以及输出激活信号、刷新命令信号和刷新跳过信号；以及
预充电控制部，被配置为响应于刷新信号来将预充电信号输出至激活控制部。
3.根据权利要求2所述的存储器件，其中，命令解码器从外部存储器管理单元接收关于未用行地址和已用行地址的信息。
4.根据权利要求1所述的存储器件，其中，刷新管理部包括：
模式寄存器组，被配置为响应于刷新跳过信号和释放信号来输出行控制信号；
计数器，被配置为对刷新信号计数，以及输出行地址；
组合部分，被配置为将行地址与行控制信号组合，以及输出刷新使能信号；
刷新控制部分，被配置为响应于刷新命令信号和刷新使能信号来控制刷新信号；以及
选择部分，被配置为响应于刷新信号来选择计数器的输出地址和外部地址中的任意一个，以及输出激活行地址。
5.根据权利要求4所述的存储器件，其中，刷新管理部还包括：
控制部分，被配置为接收激活信号和外部地址，以及产生用于重置模式寄存器组的释放信号。
6.根据权利要求4所述的存储器件，其中，在行地址中的特定的第一行地址处于高电平并且行控制信号处于高电平时，当刷新使能信号进入低电平时，刷新管理部允许不执行刷新操作，以及
在第一行地址处于低电平并且行控制信号处于高电平时，当刷新使能信号进入高电平时，刷新管理部允许执行刷新操作。
7.根据权利要求4所述的存储器件，其中，选择部分在刷新信号被激活时选择计数器的输出地址，以及在刷新信号被去激活时选择外部地址。
8.一种系统，包括：
中央处理单元，被配置为接收程序命令，以及运行相应的程序；
存储器管理单元，被配置为响应于从中央处理单元施加的命令信号来将虚拟地址映射至物理地址，以及从物理地址中提取用于仅对程序在其中被运行的区域执行刷新操作的行地址信息；
存储器控制器，被配置为响应于从存储器管理单元施加的行地址信息来输出命令信号和地址；以及
存储器件，被配置为响应于从存储器控制器施加的命令信号和地址来执行刷新操作，以及响应于在存储器管理单元中设定的行地址信息来仅对已用存储区执行刷新操作，
其中，存储器管理单元通过包括表的操作系统来映射所述表中的地址，所述表包括程序ID、虚拟地址和物理地址。
9.根据权利要求8所述的系统，其中，在物理地址中用于特定区域的地址位被加载为行地址信息，并且用于特定区域的地址位彼此逻辑组合，使得对具有行地址“0”或“1”的区域的刷新被控制为跳过。
10.根据权利要求8所述的系统，其中，存储器件包括：
激活控制部，被配置为当激活信号被激活时，对应于刷新信号来输出行激活信号；
刷新管理部，被配置为响应于刷新命令信号和刷新跳过信号来控制刷新信号以跳过对未用行地址的刷新操作，以及输出用于控制刷新操作的激活行地址；以及
存储部，被配置为响应于行激活信号和激活行地址来仅对单元阵列中与已用行地址相对应的区域执行刷新操作。
11.根据权利要求10所述的系统，还包括：
命令解码器，被配置为对从存储器控制器施加的命令信号解码，以及输出激活信号、刷新命令信号和刷新跳过信号；以及
预充电控制部，被配置为响应于刷新信号来将预充电信号输出至激活控制部。
12.根据权利要求10所述的系统，其中，当刷新命令信号和刷新跳过信号被激活时，刷新管理部去激活及输出刷新信号，以及
当刷新跳过信号被去激活时，响应于刷新命令信号来控制刷新信号。
13.根据权利要求10所述的系统，其中，刷新管理部包括：
模式寄存器组，被配置为响应于刷新跳过信号和释放信号来输出行控制信号；
计数器，被配置为对刷新信号计数，以及输出行地址；
组合部分，被配置为将行地址与行控制信号组合，以及输出刷新使能信号；
刷新控制部分，被配置为响应于刷新命令信号和刷新使能信号来控制刷新信号；以及
选择部分，被配置为响应于刷新信号来选择计数器的输出地址和从存储器控制器施加的地址中的任意一个，以及输出激活行地址。
14.根据权利要求13所述的系统，其中，刷新管理部还包括：
控制部分，被配置为接收从存储器控制器施加的激活信号和地址，以及产生用于重置模式寄存器组的释放信号。
15.根据权利要求13所述的系统，其中，在行地址中的特定的第一行地址处于高电平并且行控制信号处于高电平时，当刷新使能信号进入低电平时，刷新管理部允许不执行刷新操作，以及
在第一行地址处于低电平并且行控制信号处于高电平时，当刷新使能信号进入高电平时，刷新管理部允许执行刷新操作。
16.根据权利要求13所述的系统，其中，选择部分在刷新信号被激活时选择计数器的输出地址，以及在刷新信号被去激活时选择从存储器控制器施加的地址。
17.一种刷新方法，包括以下步骤：
在存储器管理单元的表中将虚拟地址映射至物理地址，加载物理地址的特定位；
从物理地址中提取用于仅对程序在其中被运行的区域执行刷新操作的行地址信息；
在存储器件的模式寄存器组中，设定用于屏蔽存储器件的刷新操作的信号；
响应于从存储器管理单元施加的行地址信息来输出刷新命令信号和地址；
响应于刷新命令信号和用于屏蔽刷新操作的刷新跳过信号来控制刷新信号；
当进入刷新管理模式时，对应于在模式寄存器组中设定的刷新信号和行地址信息，响应于刷新命令信号、从存储器控制器施加的地址、以及刷新跳过信号来仅对已用存储区执行刷新操作；
解除刷新管理模式；以及
响应于激活信号和外部地址来重置模式寄存器组。
18.根据权利要求17所述的刷新方法，其中，设定用于屏蔽刷新操作的信号的步骤包括：
将物理地址中用于特定区域的地址位加载为行地址信息；以及
将用于特定区域的地址位彼此逻辑组合以产生刷新跳过信号，以及将对具有行地址为“0”或“1”的区域的刷新控制为跳过。
CN201610150640.XA 2015-11-30 2016-03-16 存储器件、刷新方法以及包括其的系统 Active CN106816169B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0169382 2015-11-30
KR1020150169382A KR20170063240A (ko) 2015-11-30 2015-11-30 메모리 장치, 리프레쉬 방법 및 이를 포함하는 시스템

Publications (2)

Publication Number Publication Date
CN106816169A CN106816169A (zh) 2017-06-09
CN106816169B true CN106816169B (zh) 2020-09-01

Family

ID=58777738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610150640.XA Active CN106816169B (zh) 2015-11-30 2016-03-16 存储器件、刷新方法以及包括其的系统

Country Status (3)

Country Link
US (2) US9728244B2 (zh)
KR (1) KR20170063240A (zh)
CN (1) CN106816169B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102578002B1 (ko) * 2018-07-03 2023-09-14 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102870089A (zh) * 2009-12-15 2013-01-09 实录系统有限公司 将数据存储到虚拟高速存储系统中的系统和方法
CN103065674A (zh) * 2011-10-21 2013-04-24 三星电子株式会社 实现综合局部阵列自刷新方案的半导体存储器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033228A (ja) * 2010-07-30 2012-02-16 Elpida Memory Inc 半導体装置および半導体装置の制御方法
KR102089665B1 (ko) * 2012-12-28 2020-04-14 삼성전자주식회사 메모리 모듈 및 메모리 시스템
KR102120825B1 (ko) 2013-01-03 2020-06-09 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102870089A (zh) * 2009-12-15 2013-01-09 实录系统有限公司 将数据存储到虚拟高速存储系统中的系统和方法
CN103065674A (zh) * 2011-10-21 2013-04-24 三星电子株式会社 实现综合局部阵列自刷新方案的半导体存储器件

Also Published As

Publication number Publication date
US9728244B2 (en) 2017-08-08
CN106816169A (zh) 2017-06-09
US10121527B2 (en) 2018-11-06
KR20170063240A (ko) 2017-06-08
US20170301387A1 (en) 2017-10-19
US20170154670A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
CN107025927B (zh) 执行锤刷新操作的存储器设备和包括其的存储器系统
US10600470B2 (en) Memory device and memory system performing a hammer refresh operation and associated operations
JP5063041B2 (ja) 向上されたリフレッシュメカニズムを有するダイナミック半導体メモリ
US20170140810A1 (en) Memory device and memory system including the same for controlling collision between access operation and refresh operation
CN112669889A (zh) 用于动态目标刷新窃取的设备和方法
US20160246525A1 (en) Detection of multiple accesses to a row address of a dynamic memory within a refresh period
KR100685547B1 (ko) 메모리 제어 시스템 및 메모리 뱅크 리프레쉬 방법
TWI700585B (zh) 半導體裝置及包含該半導體裝置的記憶體系統
US9336855B2 (en) Methods and systems for smart refresh of dynamic random access memory
US11482275B2 (en) Apparatuses and methods for dynamically allocated aggressor detection
KR20050046427A (ko) 리플레쉬 동작을 수행하는 반도체 메모리 장치
US9886992B2 (en) Memory device and system including the same
CN106816169B (zh) 存储器件、刷新方法以及包括其的系统
US20060221744A1 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
KR102501651B1 (ko) 리프레쉬 제어 장치
US20180025769A1 (en) Refresh control circuit and memory device including the same
KR20170093053A (ko) 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법
JP2004185686A (ja) 半導体記憶装置
CN107301874B (zh) 刷新控制装置
KR20130044129A (ko) 종합적인 파아셜 어레이 셀프 리프레쉬 스킴을 구현하는 반도체 메모리 장치
US11875040B2 (en) Semiconductor system for performing row hammering tracking operation
US20230266893A1 (en) Memory system including memory device and memory controller, and operating method thereof
US10241683B2 (en) Non-volatile RAM system
JPH01146195A (ja) ダイナミック型半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea