KR102389232B1 - 메모리 장치 및 이를 포함하는 시스템 - Google Patents

메모리 장치 및 이를 포함하는 시스템 Download PDF

Info

Publication number
KR102389232B1
KR102389232B1 KR1020150144665A KR20150144665A KR102389232B1 KR 102389232 B1 KR102389232 B1 KR 102389232B1 KR 1020150144665 A KR1020150144665 A KR 1020150144665A KR 20150144665 A KR20150144665 A KR 20150144665A KR 102389232 B1 KR102389232 B1 KR 102389232B1
Authority
KR
South Korea
Prior art keywords
signal
refresh
flag
response
precharge
Prior art date
Application number
KR1020150144665A
Other languages
English (en)
Other versions
KR20170044937A (ko
Inventor
김창현
김민창
이도윤
이용우
이재진
정헌삼
정회권
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150144665A priority Critical patent/KR102389232B1/ko
Priority to US15/058,332 priority patent/US9653140B2/en
Priority to CN202010602642.4A priority patent/CN111899774A/zh
Priority to CN201610133027.7A priority patent/CN106601284B/zh
Priority to US15/486,044 priority patent/US9886992B2/en
Publication of KR20170044937A publication Critical patent/KR20170044937A/ko
Application granted granted Critical
Publication of KR102389232B1 publication Critical patent/KR102389232B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

본 발명은 메모리 장치 및 이를 포함하는 시스템에 관한 것으로, 메모리 장치의 리프레쉬 전류를 줄일 수 있도록 하는 기술이다. 이러한 본 발명은 액티브신호의 활성화시 리프레쉬 제어신호와 로오 인에이블신호에 대응하여 로오 액티브신호를 출력하는 액티브 제어부; 리프레쉬 신호, 프리차지 신호 및 프리차지 중지신호에 대응하여 리프레쉬 동작을 제어하기 위한 플래그 비트를 생성하여 저장하고, 저장된 플래그 비트에 대응하는 로오 인에이블신호를 액티브 제어부에 출력하는 리프레쉬 제어부; 및 로오 액티브신호에 대응하여 해당하는 메모리 셀 어레이 영역별로 리프레쉬 동작을 수행하는 셀 어레이부를 포함한다.

Description

메모리 장치 및 이를 포함하는 시스템{Refresh control device and system including the same}
본 발명은 메모리 장치 및 이를 포함하는 시스템에 관한 것으로, 메모리 장치의 리프레쉬 전류를 줄일 수 있도록 하는 기술이다.
최근 스마트 폰 등을 포함하는 모바일 전자 제품에서 대용량 디램(DRAM)의 수요가 존재한다. 일반적으로, 디램(DRAM)과 같은 반도체 메모리 장치는 메모리 셀에 저장된 데이터가 누설전류에 의하여 변경될 수 있다. 따라서, 메모리 셀에 저장된 데이터를 주기적으로 재충전하기 위하여 리프레쉬(Refresh) 동작이 요구된다
즉, 디램(DRAM)과 같은 동적 반도체 메모리의 메모리 셀은 용량성 소자(capacitive element) 상에 데이터를 저장한다. 용량성 소자로부터의 전하 누설 때문에, 메모리 셀은 주기적으로 리프레쉬 되어야 한다. 리프레쉬 프로세스는 통상적으로, 메모리 셀에 저장된 전하 레벨을 그 원래 상태로 가져오기 위하여 읽기 동작을 수행하는 단계를 포함한다.
특히, DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치는 데이터를 저장하기 위한 다수의 메모리 뱅크를 구비하고 있으며, 다수의 메모리 뱅크 각각은 수천만 개 이상의 메모리 셀을 구비하고 있다. 여기서, 메모리 셀 각각은 셀 커패시터와 셀 트랜지스터로 구성되며, 반도체 메모리 장치는 이 셀 커패시터에 전하를 충전하거나 방전하는 동작을 통해 데이터를 저장한다.
셀 커패시터에 저장된 전하량은 별다른 제어가 없다면 이상적으로 항상 일정해야만 한다. 하지만, 실질적으로는 주변 회로와의 전압 차이로 인하여 셀 커패시터에 저장된 전하량이 변하게 된다.
즉, 셀 커패시터가 충전된 상태에서 전하가 유출되거나 셀 커패시터가 방전된 상태에서 전하가 유입될 수 있다. 이와 같이 셀 커패시터의 전하량이 변화된다는 것은 셀 커패시터에 저장된 데이터가 변화됨을 의미하며, 이는 곧 저장된 데이터의 유실을 의미한다. 반도체 메모리 장치는 이와 같이 데이터가 유실되는 현상을 방지하기 위하여 리프레쉬 동작(refresh operation)을 수행한다.
시간이 지남에 따라 상이한 유형의 리프레쉬 방법이 발전하였다. 보통 오토 리프레쉬(auto refresh) 방법은 메모리 칩 외부에, 리프레쉬 타이머가 존재하고, 컨트롤러에 의해 공급되는 주기적 리프레쉬 명령에 응답하여, 메모리 칩이 리프레쉬 동작을 수행한다.
그리고, 셀프 리프레쉬(self refresh) 방법은 메모리 칩 내부에, 리프레쉬 타이머가 존재하고, 모든 메모리 칩이 컨트롤러로부터의 리프레쉬 시작 명령을 요구한다.
본 발명은 메모리 장치 및 이를 포함하는 시스템에 관한 것으로, 메모리에서 프로그램이 사용되는 영역만 리프레쉬를 수행하여 리프레쉬 전류를 줄일 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 메모리 장치는, 액티브신호의 활성화시 리프레쉬 제어신호와 로오 인에이블신호에 대응하여 로오 액티브신호를 출력하는 액티브 제어부; 리프레쉬 신호, 프리차지 신호 및 프리차지 중지신호에 대응하여 리프레쉬 동작을 제어하기 위한 플래그 비트를 생성하여 저장하고, 저장된 플래그 비트에 대응하는 로오 인에이블신호를 액티브 제어부에 출력하는 리프레쉬 제어부; 및 로오 액티브신호에 대응하여 해당하는 메모리 셀 어레이 영역별로 리프레쉬 동작을 수행하는 셀 어레이부를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 메모리 장치를 포함하는 시스템은, 프로그램 명령을 인가받아 해당 프로그램을 실행하는 중앙처리장치; 중앙처리장치로부터 인가되는 물리적 어드레스 및 명령신호를 변환하고, 프로그램의 실행 여부를 나타내는 프로그램 영역을 포함하는 메모리 관리 장치; 메모리 관리 장치로부터 인가되는 물리적 어드레스 및 명령신호에 대응하여 제어신호와 어드레스를 출력하는 메모리 제어부; 및 메모리 제어부로부터 인가되는 제어신호와 어드레스에 대응하여 리프레쉬 동작을 수행하되, 메모리 관리 장치에 설정된 프로그램 영역에 대응하여 프로그램이 실행되는 영역에만 리프레쉬 동작이 수행되는 메모리 장치를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 메모리 장치를 포함하는 시스템은, 리프레쉬 신호, 프리차지 신호 및 프리차지 중지신호에 대응하여 리프레쉬 동작을 제어하기 위한 플래그 비트를 생성하여 저장하고, 저장된 플래그 비트에 대응하는 로오 인에이블신호를 액티브 제어부에 출력하는 리프레쉬 제어부; 및 로오 액티브신호에 대응하여 해당하는 메모리 셀 어레이 영역별로 리프레쉬 동작을 수행하되, 프로그램이 실행되는 영역에만 리프레쉬 동작이 수행되는 셀 어레이부를 포함하는 것을 특징으로 한다.
본 발명은 메모리에서 프로그램이 사용되는 영역만 리프레쉬를 수행하여 리프레쉬 전류를 줄일 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 메모리 장치를 포함하는 시스템의 구성도.
도 2 내지 도 4는 도 1의 실시예에 따른 시스템의 동작을 설명하기 위한 도면.
도 5는 본 발명의 다른 실시예에 따른 메모리 장치의 구성도.
도 6은 본 발명의 또 다른 실시예에 따른 메모리 장치를 포함하는 시스템의 구성도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 메모리 장치를 포함하는 시스템의 구성도이다.
본 발명의 실시예에 따른 시스템은 CPU(Central Processing Unit, 이하, '중앙처리장치'라 함)(10)와, MMU(Memory Management Unit, 이하, '메모리 관리 장치'라 함)(20)와, 메모리 제어부(Memory Controller; 30) 및 메모리 장치(100)를 포함한다.
중앙처리장치(10)는 유저(User)로부터 프로그램 명령을 인가받아 이를 실행한다. 이러한 중앙처리장치(10)는 제어부, 연산부, 저장부 등을 포함할 수 있다.
그리고, 메모리 관리 장치(20)는 실제 메모리와 가상 메모리 사이에서 어드레스 변환 역할을 수행할 수 있다. 즉, 운영 시스템(OS; Operating System)을 포함하는 시스템에서는 메모리 장치(100)에 프로그램을 동적으로 생성하거나 사라지도록 하는 동작을 수행해야 한다.
이를 위해, 메모리 관리 장치(20)는 가상 메모리 영역과 물리적 메모리 영역의 어드레스를 처리한다. 이러한 메모리 관리 장치(20)는 중앙처리장치(10)로부터 인가되는 물리적 어드레스 및 명령신호를 변환하여 메모리 제어부(30)에 출력한다.
시스템은 메모리 관리 장치(20)를 통해 프로그램이 생성될 때 동적으로 메모리 영역을 할당하고, 프로그램이 사라질 때 다시 메모리 영역의 할당을 해제한다. 이에 따라, 메모리 관리 장치(20)는 다른 프로그램이 실행될 때 해당하는 메모리 영역이 할당될 수 있도록 관리한다. 이러한 방식을 통해 시스템은 한정되어 있는 물리적 메모리 영역을 더욱 효율적으로 관리할 수 있게 된다.
또한, 메모리 제어부(30)는 메모리 관리 장치(20)로부터 인가되는 물리적 어드레스 ADD 및 명령신호 CMD에 대응하여, 메모리 장치(100)의 동작을 제어하기 위한 제어신호 CON 및 어드레스 ADD를 출력한다.
메모리 장치(100)는 메모리 제어부(30)로부터 인가되는 제어신호 CON 및 어드레스 ADD에 대응하여 액티브 동작, 프리차지 동작, 리프레쉬 동작, 리드동작 또는 라이트동작 등을 수행한다. 이러한 메모리 장치(100)는 후술하는 리프레쉬 제어부(140)를 메모리 장치(100) 내에 포함할 수 있다.
도 2 내지 도 4는 도 1의 실시예에 따른 시스템의 동작을 설명하기 위한 도면이다.
예를 들어, 시스템의 메모리 맵(System memory map) MAP에 시스템 영역, 프로그램 영역 1, 2가 할당되어 있다고 가정한다. 여기서, 시스템의 메모리 맵 MAP은 메모리 관리 장치(20)에 설정될 수 있다.
그리고, 메모리 장치(100)는 프로그램 데이터를 저장하는 데이터 영역 DATA과, 플래그 데이터를 저장하는 플래그 영역 FLAG으로 구분된다. 플래그 영역 FLAG은 데이터 영역 DATA에서 해당 메모리 영역을 시스템에서 할당한 영역인지 할당하지 않은 영역인지를 플래그 비트로 표시하게 된다.
여기서, 데이터 영역 DATA은 시스템 영역과, 프로그램 영역 1, 2(User program1, 2)으로 구분된다. 메모리 관리 장치(20)의 메모리 맵 MAP에 해당하는 각 영역이 실제 메모리 장치(100)에 할당된다.
메모리 관리 장치(20)에서 메모리 장치(100)를 관리하기 위한 별도의 영역이 메모리 장치(100)의 '시스템 영역'에 지정된다. 그리고, 프로그램 영역 1, 2는 '시스템 영역'을 제외한 나머지 영역에 할당된다.
메모리 장치(100)의 프로그램 영역 1, 2에 할당된 프로그램이 동작하면, 메모리 제어부(30)로부터 인가되는 제어신호 CON와 어드레스 ADD에 대응하여 시스템에서 요구하는 데이터의 리드 또는 라이트 동작이 수행된다.
메모리 맵 MAP의 프로그램 1에 의해 데이터 영역 DATA에 프로그램 1이 설정된다. 그리고, 메모리 맵 MAP의 프로그램 2에 의해 데이터 영역 DATA에 프로그램 2가 설정된다.
데이터 영역 DATA에서 프로그램 1, 2가 사용되는 영역은 리프레쉬 동작이 이루어져야 한다. 하지만, 데이터 영역 DATA에서 프로그램이 실행될 때마다 인에이블 되는 영역이 있고, 프로그램이 실행되지 않으면 디스에이블되는 영역이 있다. 이에 따라, 데이터 영역 DATA에서 프로그램 1, 2가 실행되는 영역을 제외하고, 그 이외의 영역은 프로그램이 실행되지 않는다.
이에 따라, 도 2에서와 같이, 데이터 영역 DATA에서 프로그램이 실행되지 않는 영역은 플래그 영역 FLAG에 플래그 데이터 비트를 "0"으로 설정한다. 그리고, 데이터 영역 DATA에서 프로그램이 실행되는 영역은 플래그 영역 FLAG에 플래그 데이터 비트를 "1"로 설정한다.
또한, 메모리 맵 MAP의 프로그램 1에 의해 데이터 영역 DATA에 프로그램 1이 설정된다. 데이터 영역 DATA에서 프로그램 1이 사용되는 영역은 리프레쉬 동작이 이루어져야 한다.
시스템은 항상 메모리 장치(100)의 모든 메모리 영역을 사용하는 것은 아니다. 메모리 맵 MAP의 프로그램 2가 더 이상 실행되지 않는 경우(Killed) 데이터 영역 DATA에 설정된 프로그램 2도 실행되지 않게 되므로 이 영역에는 리프레쉬를 수행하지 않아도 된다.
이에 따라, 도 3에서와 같이, 데이터 영역 DATA에서 프로그램 2의 할당이 해제된 영역은 플래그 영역 FLAG에 플래그 데이터 비트를 "0"으로 변경한다. 즉, 메모리 장치(100)에서 메모리 제어부(30)로부터 인가되는 제어신호 CON와 어드레스 ADD에 대응하여 플래그 영역 FLAG의 플래그 데이터 비트를 "0"으로 디스에이블시킨다.
이렇게 메모리 장치(100)의 메모리 영역별로 플래그 비트를 관리하게 되는 경우 메모리 장치(100)는 리프레쉬 동작에 그 플래그 비트를 사용할 수 있다.
도 4는 메모리 장치(100)의 프로그램 2가 저장된 메모리 영역이 디스에이블 된 상태에서 리프레쉬의 동작 여부를 나타낸다.
도 4에서와 같이, 메모리 장치(100)의 플래그 영역 FLAG 중 플래그 데이터 비트가 "1"로 설정되는 영역에는 리프레쉬 동작을 수행하게 된다. 즉, 메모리 장치(100)의 '시스템 영역'과 프로그램 1 영역의 플래그 데이터 비트는 "1" 이므로 해당 영역에 대해서만 리프레쉬 동작을 수행하게 된다.
반면에, 메모리 장치(100)의 플래그 영역 FLAG 중 플래그 데이터 비트가 "0"으로 설정되는 영역에는 리프레쉬 동작을 수행하지 않는다. 예를 들어, 메모리 장치(100)가 디램으로 이루어진다고 가정한다. 그러면, 시스템에서는 64ms 당 8k 비트 번의 리프레쉬 동작 명령을 디램에 인가할 수 있다. 디램에서는 플래그 데이터 비트를 참조하여 리프레쉬 동작 명령을 무시하는 방식으로 리프레쉬 동작이 수행되지 않도록 제어할 수 있다.
메모리 장치(100)는 메모리 관리장치(20)와 메모리 제어부(30)에 의해 프로그램이 할당된다. 이에 따라, 메모리 장치(100)의 입장에서는 데이터 영역 DATA이 인에이블(프로그램 할당) 되고, 디스에이블(프로그램 할당 해제)되는 상황을 알지 못한다.
이때, 데이터 영역 DATA에서 프로그램 할당이 해제되는 메모리 영역은 의미없는 영역이므로 리프레쉬를 수행할 필요가 없다.
이에 따라, 본 발명의 실시예는 메모리 장치(100)에서 데이터 영역 DATA을 직접 관리하여, 메모리 장치(100)의 데이터 영역 DATA 상에서 인에이블 된 영역만 리프레쉬를 수행한다. 따라서, 본 발명의 실시예는 불필요한 리프레쉬 동작으로 인한 리프레쉬 전류의 소모를 줄일 수 있도록 한다.
도 5는 본 발명의 다른 실시예에 따른 메모리 장치의 구성도이다.
본 발명의 다른 실시예에 따른 메모리 장치(100)는 명령 디코더(110), 프리차지 제어부(120), 액티브 제어부(130), 리프레쉬 제어부(140), 셀 어레이부(150)를 포함한다.
여기서, 리프레쉬 제어부(140)는 리프레쉬신호 입력부(141), 리프레쉬 카운터(142), 어드레스 래치부(143), 선택부(144), 플래그 제어부(145), 플래그 저장부(146) 및 디코더(147, 148)를 포함한다. 그리고, 셀 어레이부(150)는 메모리 셀 어레이(151)와 컬럼 디코더(152) 및 로오 디코더(153)를 포함한다.
명령 디코더(110)는 메모리 제어부(30)로부터 인가되는 제어신호 CON를 디코딩하여 액티브신호 ACT, 프리차지 신호 PRE, 프리차지 중지신호 PREK 및 리프레쉬신호 REF를 출력한다.
그리고, 프리차지 제어부(120)는 프리차지 신호 PRE, 프리차지 중지신호 PREK에 대응하여 프리차지 제어신호 PRE_CON를 액티브 제어부(130)에 출력한다. 또한, 액티브 제어부(130)는 프리차지 제어신호 PRE_CON, 액티브신호 ACT, 리프레쉬 제어신호 ACT_REF 및 로오 인에이블신호 EN_ROW에 대응하여 로오 액티브신호 RACT를 로오 디코더(153)에 출력한다.
리프레쉬 제어부(140)는 리프레쉬 신호 REF, 액티브신호 ACT, 어드레스 ADD, 프리차지 신호 PRE 및 프리차지 중지신호 PREK에 대응하여 리프레쉬 동작을 제어하기 위한 리프레쉬 제어신호 ACT_REF와 로오 인에이블신호 EN_ROW를 액티브 제어부(130)에 출력한다.
이를 위해, 리프레쉬신호 입력부(141)는 리프레쉬 신호 REF에 대응하여 카운팅 제어신호 CNT, 선택신호 SEL 및 리프레쉬 제어신호 ACT_REF를 생성한다. 리프레쉬 카운터(142)는 카운팅 제어신호 CNT에 대응하여 선택부(144)에 카운팅신호를 출력한다.
그리고, 어드레스 래치부(143)는 액티브신호 ACT의 활성화시 메모리 제어부(30)로부터 인가된 어드레스 ADD를 래치하여 선택부(144)에 출력한다. 또한, 선택부(144)는 선택신호 SEL에 대응하여 리프레쉬 카운터(142)의 출력 또는 어드레스 래치부(143)의 출력 중 어느 하나를 선택한다.
플래그 제어부(145)는 프리차지 신호 PRE, 프리차지 중지신호 PREK에 대응하여 라이트신호 WT 및 플래그신호 FLAG를 디코더(148)에 출력한다. 플래그 저장부(146)는 디코더(147, 148)로부터 인가되는 신호에 대응하여 플래그 데이터를 저장하고, 저장된 플래그 데이터를 디코더(148)에 출력한다.
디코더(147)는 선택부(144)의 출력을 디코딩하여 플래그 저장부(146)에 출력한다. 또한, 디코더(148)는 플래그 저장부(146)에 저장된 데이터를 디코딩하여 로오 인에이블신호 EN_ROW를 액티브 제어부(130)에 출력한다.
또한, 셀 어레이부(150)의 메모리 셀 어레이(151)는 로오 디코더(153)와 컬럼 디코더(152)의 디코딩신호에 대응하여 선택된 셀에서 데이터의 리드 동작이 이루어지거나 라이트 동작이 이루어진다. 그리고, 컬럼 디코더(152)는 컬럼 어드레스에 대응하여 메모리 셀 어레이(150)의 컬럼 라인을 선택한다. 그리고, 로오 디코더(152)는 선택부(144)의 출력과 로오 액티브신호 RACT에 대응하여 메모리 셀 어레이(150)의 로오 라인을 선택한다.
이러한 구성을 갖는 본 발명의 실시예에 대한 동작 과정을 설명하면 다음과 같다.
먼저, 액티브신호 ACT의 활성화시 어드레스 래치부(143)가 어드레스 ADD를 래치한다. 그리고, 선택신호 SEL의 비활성화시에는 선택부(144)가 어드레스 래치부(143)의 출력을 선택하여 디코더(147, 148)와 로오 디코더(153)에 출력한다.
디코더(147)는 선택부(144)의 출력 어드레스를 디코딩하여 플래그 저장부(146)의 해당 영역에 어드레스를 할당한다. 그리고, 플래그 제어부(145)는 프리차지신호 PRE와 프리차지 중지신호 PREK에 대응하여 라이트신호 WT와 플래그신호 FLAG를 디코더(148)에 출력한다.
예를 들어, 프리차지신호 PRE가 하이 레벨이고 프리차지 중지신호 PREK가 로우 레벨인 경우 플래그신호 FLAG가 하이 레벨이 되어 플래그 저장부(146)에 플래그 비트가 "1"로 저장될 수 있다. 반면에, 프리차지신호 PRE가 로우 레벨이고 프리차지 중지신호 PREK가 하이 레벨인 경우 플래그신호 FLAG가 로우 레벨이 되어 플래그 저장부(146)에 플래그 비트가 "0"으로 저장될 수 있다.
본 발명의 실시예에서는 프리차지신호 PRE가 하이 레벨이면 플래그 비트가 "1"이고, 프리차지신호 PRE가 로우 레벨이면 플래그 비트가 "0"인 것을 일 예로 설명하였다. 하지만, 본 발명의 실시예는 이에 한정되는 것이 아니라, 반대의 경우, 즉, 프리차지신호 PRE가 하이 레벨이면 플래그 비트가 "0"이고, 프리차지신호 PRE가 로우 레벨이면 플래그 비트가 "1"로 저장될 수도 있다.
디코더(148)에서 디코딩된 플래그신호 FLAG는 플래그 저장부(146)의 해당 어드레스 영역에 플래그 비트로 저장된다. 초기 상태에서는 플래그신호 FLAG의 플래그 비트는 "0"이므로 플래그 저장부(146)에 플래그 비트 "0"이 저장된다.
플래그 저장부(146)에 저장된 플래그 비트가 "0"인 경우 로오 인에이블신호 EN_ROW가 로우 레벨이 된다. 액티브 제어부(130)는 로오 인에이블신호 EN_ROW가 로우 레벨인 경우 로오 액티브신호 RACT를 비활성화시킨다.
로오 인에이블신호 EN_ROW가 로우 레벨인 경우는 메모리 장치(100)의 해당 메모리 영역이 디스에이블 상태인 것을 나타낸다. 그러면, 로오 디코더(153)가 비활성화되어 해당 영역에 대해서는 리프레쉬 동작이 이루어지지 않는다.
한편, 리프레쉬 신호 REF가 활성화되면 리프레쉬신호 입력부(141)는 카운팅 제어신호 CNT, 선택신호 SEL 및 리프레쉬 제어신호 ACT_REF를 활성화시킨다. 그러면, 리프레쉬 카운터(142)는 카운팅 제어신호 CNT에 대응하여 리프레쉬신호를 카운팅하여 카운팅신호를 선택부(144)에 출력한다.
그리고, 선택부(144)는 선택신호 SEL의 활성화시 리프레쉬 카운터(142)의 카운팅신호를 선택하여 디코더(147, 148)와 로오 디코더(153)에 출력한다. 또한, 디코더(147)는 리프레쉬 카운터(142)의 카운팅신호를 디코딩하여 플래그 저장부(146)에 출력한다.
플래그 저장부(146)에 저장된 플래그 비트 정보는 디코더(148)를 통해 로오 인에이블신호 EN_ROW로 출력된다. 즉, 리프레쉬 신호 REF의 활성화시 플래그 저장부(146)는 리프레쉬를 진행해야 하는 메모리 영역에 대한 플래그 비트 정보를 로오 인에이블신호 EN_ROW로 출력하게 된다.
그리고, 액티브 제어부(130)는 액티브신호 ACT와, 리프레쉬 제어신호 ACT_REF, 프리차지 제어신호 PRE_CON의 활성화시 로오 인에이블신호 EN_ROW에 대응하여 로오 액티브신호 RACT를 활성화시킨다. 프리차지 제어신호 PRE_CON는 액티브 제어부(130)를 실질적으로 액티브하기 위한 신호이다.
이때, 프리차지신호 PRE가 하이 레벨이고 프리차지 중지신호 PREK가 로우 레벨인 경우 프리차지 제어부(120)는 프리차지 제어신호 PRE_CON를 활성화시켜 출력한다.
그러면, 로오 액티브신호 RACT에 의해 로오 디코더(153)가 활성화된다. 이에 따라, 메모리 셀 어레이(151)의 해당 셀 들에 대한 리프레쉬 동작이 수행된다.
즉, 프리차지신호 PRE가 하이 레벨이고 프리차지 중지신호 PREK가 로우 레벨인 경우 플래그신호 FLAG가 하이 레벨이 되어 플래그 저장부(146)에 플래그 비트가 "1"로 저장될 수 있다. 플래그 저장부(146)에 저장된 플래그 비트가 "1"인 경우 로오 인에이블신호 EN_ROW가 하이 레벨이 된다.
액티브 제어부(130)는 로오 인에이블신호 EN_ROW가 하이 레벨인 경우 로오 액티브신호 RACT를 활성화시킨다. 로오 인에이블신호 EN_ROW가 하이 레벨인 경우는 메모리 장치(100)의 해당 메모리 영역이 인에이블 상태인 것을 나타낸다. 그러면, 로오 디코더(153)가 활성화되어 해당 영역에 대해서 리프레쉬 동작이 수행된다.
즉, 프리차지신호 PRE를 활성화시켜 메모리 장치(100)의 디스에이블된 영역을 인에이블시키도록 할 수 있다. 메모리 셀 어레이(150)에서 다른 로오 영역을 액세스하기 위해서는 프리차지신호 PRE를 리셋하여 다시 활성화되도록 제어할 수 있다.
이때, 해당하는 로오 라인이 인에이블된 로오 라인인지 디스에이블된 로오 라인인지에 대한 정보는 메모리 제어부(30)로부터 인가되는 어드레스 ADD에 의해 알 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 메모리 장치를 포함하는 시스템의 구성도이다.
도 6의 실시예에 따른 시스템은 CPU(Central Processing Unit, 이하, '중앙처리장치'라 함)(10)와, MMU(Memory Management Unit, 이하, '메모리 관리 장치'라 함)(20)와, 메모리 제어부(Memory Controller; 30) 및 메모리 장치(100)를 포함한다.
메모리 제어부(30)는 메모리 관리 장치(20)로부터 인가되는 물리적 어드레스 ADD 및 명령신호 CMD에 대응하여, 메모리 장치(100)의 동작을 제어하기 위한 제어신호 CON 및 어드레스 ADD를 출력한다.
메모리 장치(100)는 메모리 제어부(30)로부터 인가되는 제어신호 CON 및 어드레스 ADD에 대응하여 액티브 동작, 프리차지 동작, 리프레쉬 동작, 리드동작 또는 라이트동작 등을 수행한다.
도 6의 실시예는 도 5에 도시된 리프레쉬 제어부(140)가 메모리 제어부(30) 내에 포함되는 것을 나타낸다.
이때, 메모리 관리 장치(20)에서 메모리 제어부(30)로 인가되는 명령신호 CMD는 리프레쉬 신호 REF, 액티브신호 ACT, 프리차지신호 PRE 및 프리차지 중지신호 PREK를 포함할 수 있다. 그리고, 메모리 제어부(30)로부터 메모리 장치(100)에 인가되는 제어신호 CON는 리프레쉬 제어신호 ACT_REF, 로오 인에이블신호 EN_ROW 및 선택부(144)의 출력신호를 포함할 수 있다.
또한, 본 발명의 실시예에서 리프레쉬 제어부(140)의 구성이 메모리 장치(100)에 구비되거나 메모리 제어부(30)에 포함되는 것을 그 예로 설명하였다. 하지만, 본 발명의 실시예는 이에 한정되는 것이 아니라 리프레쉬 제어부(140)의 구성은 메모리 관리 장치(20) 내에 구비될 수도 있으며, 메모리 관리 장치(20)와 메모리 제어부(30) 및 메모리 장치(100)의 외부에 별도의 위치할 수도 있다.
본 발명의 실시예가 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 실시예에 따른 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 액티브신호의 활성화시 리프레쉬 제어신호와 로오 인에이블신호에 대응하여 로오 액티브신호를 출력하는 액티브 제어부;
    리프레쉬 신호, 프리차지 신호 및 프리차지 중지신호에 대응하여 리프레쉬 동작을 제어하기 위한 플래그 비트를 생성하여 저장하고, 저장된 플래그 비트에 대응하는 상기 로오 인에이블신호를 상기 액티브 제어부에 출력하는 리프레쉬 제어부; 및
    상기 로오 액티브신호에 대응하여 해당하는 메모리 셀 어레이 영역별로 리프레쉬 동작을 수행하는 셀 어레이부를 포함하는 것을 특징으로 하는 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    외부로부터 인가되는 제어신호를 디코딩하여 상기 액티브신호, 상기 프리차지 신호, 상기 프리차지 중지신호 및 상기 리프레쉬 신호를 출력하는 명령 디코더; 및
    상기 프리차지 신호, 상기 프리차지 중지신호에 대응하여 프리차지 제어신호를 상기 액티브 제어부에 출력하는 프리차지 제어부를 더 포함하는 것을 특징으로 하는 메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 플래그 비트가 "0"인 경우 상기 로오 인에이블신호가 로우 레벨이 되어 상기 셀 어레이부의 해당 메모리 영역에 대해서 리프레쉬 동작이 수행되지 않고,
    상기 플래그 비트가 "1"인 경우 상기 로오 인에이블신호가 하이 레벨이 되어 상기 셀 어레이부의 해당 메모리 영역에 대해서 리프레쉬 동작이 수행되는 것을 특징으로 하는 메모리 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 리프레쉬 제어부는
    상기 리프레쉬 신호에 대응하여 카운팅 제어신호, 선택신호 및 상기 리프레쉬 제어신호를 생성하는 리프레쉬신호 입력부;
    상기 카운팅 제어신호에 대응하여 카운팅신호를 출력하는 리프레쉬 카운터;
    상기 액티브신호의 활성화시 입력되는 어드레스를 래치하는 어드레스 래치부;
    상기 선택신호에 대응하여 상기 리프레쉬 카운터의 출력 또는 상기 어드레스 래치부의 출력 중 어느 하나를 선택하는 선택부; 및
    상기 선택부의 출력에 대응하여 상기 플래그 비트를 해당하는 어드레스 영역에 저장하는 플래그 저장부를 포함하는 것을 특징으로 하는 메모리 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서, 상기 리프레쉬 제어부는
    상기 선택부의 출력을 디코딩하여 상기 플래그 저장부에 출력하는 제 1디코더;
    상기 플래그 저장부에 저장된 상기 플래그 비트를 디코딩하여 상기 로오 인에이블신호를 출력하는 제 2디코더; 및
    상기 프리차지 신호와 상기 프리차지 중지신호에 대응하여 상기 플래그 저장부에 상기 플래그 비트를 저장하기 위한 라이트신호와 플래그신호를 생성하는 플래그 제어부를 더 포함하는 것을 특징으로 하는 메모리 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서, 상기 플래그 제어부는
    상기 프리차지신호가 활성화되고 상기 프리차지 중지신호가 비활성화되면 상기 플래그신호가 활성화되어 상기 플래그 저장부의 해당 어드레스 영역에 상기 플래그 비트가 "1"로 저장되고,
    상기 프리차지신호가 비활성화되고 상기 프리차지 중지신호가 활성화되면 상기 플래그신호가 비활성화되어 상기 플래그 저장부의 해당 어드레스 영역에 상기 플래그 비트가 "0"으로 저장되는 것을 특징으로 하는 메모리 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서, 상기 선택부는
    상기 선택신호의 활성화시 상기 리프레쉬 카운터의 카운팅신호를 선택하여 상기 플래그 저장부에 출력하고, 상기 선택신호의 비활성화시 상기 어드레스 래치부의 출력을 선택하여 상기 플래그 저장부에 출력하는 것을 특징으로 하는 메모리 장치.
  8. 프로그램 명령을 인가받아 해당 프로그램을 실행하는 중앙처리장치;
    상기 중앙처리장치로부터 인가되는 물리적 어드레스 및 명령신호를 변환하고, 프로그램의 실행 여부를 나타내는 프로그램 영역을 포함하는 메모리 관리 장치;
    상기 메모리 관리 장치로부터 인가되는 상기 물리적 어드레스 및 상기 명령신호에 대응하여 제어신호와 어드레스를 출력하는 메모리 제어부; 및
    상기 메모리 제어부로부터 인가되는 상기 제어신호와 상기 어드레스에 대응하여 리프레쉬 동작을 수행하되, 상기 메모리 관리 장치에 설정된 상기 프로그램 영역에 대응하여 프로그램이 실행되는 영역에만 상기 리프레쉬 동작이 수행되는 메모리 장치를 포함하고,
    상기 메모리 장치는
    액티브신호의 활성화시 리프레쉬 제어신호와 로오 인에이블신호에 대응하여 로오 액티브신호를 출력하는 액티브 제어부;
    리프레쉬 신호, 프리차지 신호 및 프리차지 중지신호에 대응하여 리프레쉬 동작을 제어하기 위한 플래그 비트를 생성하여 저장하고, 저장된 플래그 비트에 대응하는 상기 로오 인에이블신호를 상기 액티브 제어부에 출력하는 리프레쉬 제어부; 및
    상기 로오 액티브신호에 대응하여 해당하는 메모리 셀 어레이 영역별로 리프레쉬 동작을 수행하는 셀 어레이부를 포함하는 것을 특징으로 하는 시스템.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서, 상기 메모리 장치는
    프로그램 데이터를 저장하는 데이터 영역과, 상기 프로그램의 실행 여부를 나타내는 플래그 데이터를 저장하는 플래그 영역으로 구분되는 것을 특징으로 하는 시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서, 상기 메모리 장치는
    상기 플래그 영역 중 프로그램이 실행되지 않는 영역은 플래그 비트를 "0"으로 설정하고, 프로그램이 실행되는 영역은 플래그 비트를 "1"로 설정하는 것을 특징으로 하는 시스템.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서, 상기 메모리 장치는
    상기 메모리 제어부로부터 인가되는 상기 제어신호와 상기 어드레스에 대응하여, 상기 데이터 영역에서 프로그램의 할당이 해제된 영역은 상기 플래그 비트를 "1"에서 "0"으로 변경하는 것을 특징으로 하는 시스템.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서, 상기 메모리 장치는
    메모리 영역별로 상기 플래그 비트를 설정하고, 상기 플래그 비트에 대응하여 메모리 영역별로 리프레쉬 동작을 수행하는 것을 특징으로 하는 시스템.
  13. 삭제
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서, 상기 메모리 장치는
    외부로부터 인가되는 제어신호를 디코딩하여 상기 액티브신호, 상기 프리차지 신호, 상기 프리차지 중지신호 및 상기 리프레쉬 신호를 출력하는 명령 디코더; 및
    상기 프리차지 신호, 상기 프리차지 중지신호에 대응하여 프리차지 제어신호를 상기 액티브 제어부에 출력하는 프리차지 제어부를 더 포함하는 것을 특징으로 하는 시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 플래그 비트가 "0"인 경우 상기 로오 인에이블신호가 로우 레벨이 되어 상기 셀 어레이부의 해당 메모리 영역에 대해서 리프레쉬 동작이 수행되지 않고,
    상기 플래그 비트가 "1"인 경우 상기 로오 인에이블신호가 하이 레벨이 되어 상기 셀 어레이부의 해당 메모리 영역에 대해서 리프레쉬 동작이 수행되는 것을 특징으로 하는 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서, 상기 리프레쉬 제어부는
    상기 리프레쉬 신호에 대응하여 카운팅 제어신호, 선택신호 및 상기 리프레쉬 제어신호를 생성하는 리프레쉬신호 입력부;
    상기 카운팅 제어신호에 대응하여 카운팅신호를 출력하는 리프레쉬 카운터;
    상기 액티브신호의 활성화시 입력되는 어드레스를 래치하는 어드레스 래치부;
    상기 선택신호에 대응하여 상기 리프레쉬 카운터의 출력 또는 상기 어드레스 래치부의 출력 중 어느 하나를 선택하는 선택부; 및
    상기 선택부의 출력에 대응하여 상기 플래그 비트를 해당하는 어드레스 영역에 저장하는 플래그 저장부를 포함하는 것을 특징으로 하는 시스템.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서, 상기 리프레쉬 제어부는
    상기 선택부의 출력을 디코딩하여 상기 플래그 저장부에 출력하는 제 1디코더;
    상기 플래그 저장부에 저장된 상기 플래그 비트를 디코딩하여 상기 로오 인에이블신호를 출력하는 제 2디코더; 및
    상기 프리차지 신호와 상기 프리차지 중지신호에 대응하여 상기 플래그 저장부에 상기 플래그 비트를 저장하기 위한 라이트신호와 플래그신호를 생성하는 플래그 제어부를 더 포함하는 것을 특징으로 하는 시스템.
  18. 리프레쉬 신호, 프리차지 신호 및 프리차지 중지신호에 대응하여 리프레쉬 동작을 제어하기 위한 플래그 비트를 생성하여 저장하고, 저장된 플래그 비트에 대응하는 로오 인에이블신호를 액티브 제어부에 출력하는 리프레쉬 제어부; 및
    로오 액티브신호에 대응하여 해당하는 메모리 셀 어레이 영역별로 리프레쉬 동작을 수행하되, 프로그램이 실행되는 영역에만 상기 리프레쉬 동작이 수행되는 셀 어레이부를 포함하는 것을 특징으로 하는 시스템.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18항에 있어서, 상기 리프레쉬 제어부는
    메모리 관리 장치, 메모리 제어부 중 어느 하나에 포함되는 것을 특징으로 하는 시스템.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18항에 있어서, 상기 리프레쉬 제어부는
    상기 리프레쉬 신호에 대응하여 카운팅 제어신호, 선택신호 및 리프레쉬 제어신호를 생성하는 리프레쉬신호 입력부;
    상기 카운팅 제어신호에 대응하여 카운팅신호를 출력하는 리프레쉬 카운터;
    상기 액티브신호의 활성화시 입력되는 어드레스를 래치하는 어드레스 래치부;
    상기 선택신호에 대응하여 상기 리프레쉬 카운터의 출력 또는 상기 어드레스 래치부의 출력 중 어느 하나를 선택하는 선택부; 및
    상기 선택부의 출력에 대응하여 상기 플래그 비트를 해당하는 어드레스 영역에 저장하는 플래그 저장부를 포함하는 것을 특징으로 하는 시스템.
KR1020150144665A 2015-10-16 2015-10-16 메모리 장치 및 이를 포함하는 시스템 KR102389232B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150144665A KR102389232B1 (ko) 2015-10-16 2015-10-16 메모리 장치 및 이를 포함하는 시스템
US15/058,332 US9653140B2 (en) 2015-10-16 2016-03-02 Memory device and system including the same
CN202010602642.4A CN111899774A (zh) 2015-10-16 2016-03-09 存储器件和包括其的系统
CN201610133027.7A CN106601284B (zh) 2015-10-16 2016-03-09 存储器件和包括其的系统
US15/486,044 US9886992B2 (en) 2015-10-16 2017-04-12 Memory device and system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150144665A KR102389232B1 (ko) 2015-10-16 2015-10-16 메모리 장치 및 이를 포함하는 시스템

Publications (2)

Publication Number Publication Date
KR20170044937A KR20170044937A (ko) 2017-04-26
KR102389232B1 true KR102389232B1 (ko) 2022-04-22

Family

ID=58524284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150144665A KR102389232B1 (ko) 2015-10-16 2015-10-16 메모리 장치 및 이를 포함하는 시스템

Country Status (3)

Country Link
US (2) US9653140B2 (ko)
KR (1) KR102389232B1 (ko)
CN (2) CN111899774A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141042B1 (en) * 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
CN107481752B (zh) * 2017-08-22 2018-06-08 睿力集成电路有限公司 半导体存储器的刷新方法、刷新控制电路及半导体存储器
KR20200093363A (ko) 2019-01-28 2020-08-05 에스케이하이닉스 주식회사 메모리 시스템
US11487339B2 (en) * 2019-08-29 2022-11-01 Micron Technology, Inc. Operating mode register
KR20210114639A (ko) 2020-03-11 2021-09-24 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030217246A1 (en) * 2002-05-17 2003-11-20 Kenichi Kubota Memory control apparatus, method and program

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928365A (en) * 1995-11-30 1999-07-27 Kabushiki Kaisha Toshiba Computer system using software controlled power management method with respect to the main memory according to a program's main memory utilization states
CA2313954A1 (en) * 2000-07-07 2002-01-07 Mosaid Technologies Incorporated High speed dram architecture with uniform latency
US6452834B1 (en) * 2001-02-13 2002-09-17 Silicon Access Networks 2T dual-port DRAM in a pure logic process with non-destructive read capability
KR100396894B1 (ko) * 2001-06-27 2003-09-02 삼성전자주식회사 버스 효율을 향상시키는 메모리 시스템 및 반도체 메모리장치와 상기 반도체 메모리 장치의 리프레쉬 방법
KR100455393B1 (ko) * 2002-08-12 2004-11-06 삼성전자주식회사 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템.
JP2004152363A (ja) * 2002-10-29 2004-05-27 Renesas Technology Corp 半導体記憶装置
JP2005285271A (ja) * 2004-03-30 2005-10-13 Nec Electronics Corp 半導体記憶装置
US20070180187A1 (en) * 2006-02-01 2007-08-02 Keith Olson Reducing power consumption by disabling refresh of unused portions of DRAM during periods of device inactivity
KR100776737B1 (ko) * 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
TWI367486B (en) * 2007-12-25 2012-07-01 Ind Tech Res Inst Memory device and refresh method thereof
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US8284615B2 (en) * 2010-12-28 2012-10-09 Hynix Semiconductor Inc. Refresh control circuit and method for semiconductor memory device
KR102078562B1 (ko) * 2013-02-25 2020-02-18 삼성전자 주식회사 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치
KR102082441B1 (ko) * 2013-04-02 2020-02-27 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030217246A1 (en) * 2002-05-17 2003-11-20 Kenichi Kubota Memory control apparatus, method and program

Also Published As

Publication number Publication date
CN111899774A (zh) 2020-11-06
US20170221545A1 (en) 2017-08-03
US9653140B2 (en) 2017-05-16
CN106601284A (zh) 2017-04-26
US9886992B2 (en) 2018-02-06
US20170110176A1 (en) 2017-04-20
KR20170044937A (ko) 2017-04-26
CN106601284B (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
KR102389232B1 (ko) 메모리 장치 및 이를 포함하는 시스템
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102168115B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9978440B2 (en) Method of detecting most frequently accessed address of semiconductor memory based on probability information
US9286157B2 (en) Address detection circuit and memory including the same
US9087602B2 (en) Volatile memory device capable of relieving disturbances of adjacent memory cells and refresh method thereof
KR102021401B1 (ko) 메모리 장치
KR20180026958A (ko) 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
TWI700585B (zh) 半導體裝置及包含該半導體裝置的記憶體系統
KR101834625B1 (ko) 동적 랜덤 액세스 메모리의 스마트 리프레시를 위한 방법들 및 시스템들
US9129704B2 (en) Semiconductor memory devices and semiconductor systems including the same
US9165622B2 (en) Address detection circuit and memory device including the same
JP2017521808A (ja) ダイナミック・ランダム・アクセス・メモリ（ｄｒａｍ）をリフレッシュするための方法およびシステム、およびデバイス
KR20170030305A (ko) 메모리 장치의 리프레쉬 방법
JP2012033248A (ja) 半導体装置
US20110007592A1 (en) Semiconductor storage device and refresh control method thereof
JP2018512690A (ja) 記憶素子をリフレッシュするためのシステムおよび方法
KR102403340B1 (ko) 리프레쉬 제어 장치
US20110280086A1 (en) Semiconductor memory device and semiconductor memory system
KR102591121B1 (ko) 반도체장치
KR102501651B1 (ko) 리프레쉬 제어 장치
KR102464305B1 (ko) 반도체 장치
KR20180010805A (ko) 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치
KR20090126976A (ko) 자동 리프레쉬 제어회로
CN106816169B (zh) 存储器件、刷新方法以及包括其的系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant