JP2013114644A - メモリモジュールおよび半導体記憶装置 - Google Patents

メモリモジュールおよび半導体記憶装置 Download PDF

Info

Publication number
JP2013114644A
JP2013114644A JP2011263311A JP2011263311A JP2013114644A JP 2013114644 A JP2013114644 A JP 2013114644A JP 2011263311 A JP2011263311 A JP 2011263311A JP 2011263311 A JP2011263311 A JP 2011263311A JP 2013114644 A JP2013114644 A JP 2013114644A
Authority
JP
Japan
Prior art keywords
memory
address
block
memory module
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011263311A
Other languages
English (en)
Inventor
Rikizo Nakano
力藏 中野
Osamu Ishibashi
修 石橋
Sadao Miyazaki
貞夫 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011263311A priority Critical patent/JP2013114644A/ja
Priority to US13/675,265 priority patent/US8972822B2/en
Priority to KR1020120136789A priority patent/KR101430087B1/ko
Publication of JP2013114644A publication Critical patent/JP2013114644A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Abstract

【課題】電流の集中や発熱の集中を低減することができるメモリモジュールおよび半導体記憶装置の提供を図る。
【解決手段】複数のメモリチップ１Ａ〜１Ｄが積層されたメモリモジュール１０であって、前記各メモリチップは、複数のブロックに分割されたメモリセル部ｂｌｏｃｋ０〜ｂｌｏｃｋ３と、入力アドレス信号を処理して、動作させるブロックを選択するアドレススクランブル回路１１Ａ〜１１Ｄと、を有する。
【選択図】図４

Description

開示の技術は、メモリモジュールおよび半導体記憶装置に関する。
近年、例えば、ＤＲＡＭ（Dynamic Random Access Memory）等の半導体記憶装置を大容量化および高速化するものとして、複数のＤＲＡＭチップ（ダイ）を積層するシリコン貫通ビア（ＴＳＶ：Through Silicon Via）技術の開発が進んでいる。
ＴＳＶとは、チップに小さな孔を開け、そこに金属を充填して複数のチップを積層するＦことによって、その積層された複数のチップを電気的に接続し、３次元のスタックパッケージとするものである。
このように、ＴＳＶ技術を利用することにより、例えば、複数のメモリチップをワイヤボンディングで接続するよりも、配線距離を大幅に短縮できるため、高速化，省電力化および小型化等の面で有利なものとすることができる。
ところで、従来、ＴＳＶ技術に関連した半導体記憶装置としては、様々なものが提案されている。
特開平０１−０７６３４１号公報 特開平０３−２８２６５２号公報 特開平０４−２７９９４９号公報 特開昭５９−１６１７４４号公報 特開２００４−２０６６１５号公報
上述したように、近年、ＴＳＶ技術を利用して高速化，省電力化および小型化等を向上させた半導体集積回路の開発が進んでいる。
特に、ＤＲＡＭ（ＳＤＲＡＭ：Synchronous DRAM）等の半導体記憶装置は、メモリセル等の配列が共通とされた複数のメモリチップを積層することで、転送レートと共に、高速化，省電力化および小型化等の向上を図っている。
ところで、例えば、ＴＳＶ技術を適用して３次元実装した半導体記憶装置においては、電力供給や発熱、或いは、ノイズや不良チップの救済方法等が重要となっている。具体的に、例えば、積層された複数のメモリチップが同時にアクティブになって同時に動作すると、電流の集中や発熱の集中が生じるため、動作条件が厳しくなる。
開示の技術の一実施形態によれば、複数のメモリチップが積層されたメモリモジュールであって、前記各メモリチップは、複数のブロックに分割されたメモリセル部と、アドレススクランブル回路と、を有する、ことを特徴とするメモリモジュールが提供される。
前記アドレススクランブル回路は、入力アドレス信号を処理して、動作させるブロックを選択する。
開示のメモリモジュールおよび半導体記憶装置は、電流の集中や発熱の集中を低減することができるという効果を奏する。
図１は、半導体記憶装置の一例を示すブロック図である。 図２は、図１の半導体記憶装置における問題点を説明するための図である。 図３は、本実施例に係る半導体記憶装置を示すブロック図である。 図４は、図３の半導体記憶装置を示す斜視図である。 図５は、図３の半導体記憶装置におけるさらなる効果を説明するための図である。 図６は、図３の半導体記憶装置におけるアドレススクランブル回路の例を説明するための図である。 図７は、図６のアドレススクランブル回路を制御する信号の一例を説明するための図である。 図８は、図３の半導体記憶装置における１つのメモリチップの一例をメモリコントローラと共に示すブロック図（その１）である。 図９は、図３の半導体記憶装置における１つのメモリチップの一例をメモリコントローラと共に示すブロック図（その２）である。
まず、半導体記憶装置の実施例を詳述する前に、半導体記憶装置およびその問題点を図１および図２を参照して説明する。図１は、半導体記憶装置の一例を示すブロック図であり、図２は、図１の半導体記憶装置における問題点を説明するための図である。
図１に示されるように、半導体記憶装置は、メモリモジュール１００およびメモリコントローラ１０２を含む。図２に示されるように、メモリモジュール１００は、例えば、ＴＳＶ技術による積層された４枚のメモリチップ１０１Ａ〜１０１Ｄを含み、基板１０５上に設けられている。
メモリコントローラ１０２は、アドレスマッピング部１２１を含み、例えば、図２（ｂ）を参照して説明する欠陥セルに対する冗長処理を可能としている。
各メモリチップ１０１Ａ〜１０１Ｄは、それぞれ４つのブロックｂｌｏｃｋ０〜ｂｌｏｃｋ３を有する。すなわち、メモリチップ１０１Ａは、ブロックｂｌｏｃｋ０Ａ〜ｂｌｏｃｋ３Ａを有し、メモリチップ１０１Ｂは、ブロックｂｌｏｃｋ０Ｂ〜ｂｌｏｃｋ３Ｂを有する。
同様に、メモリチップ１０１Ｃは、ブロックｂｌｏｃｋ０Ｃ〜ｂｌｏｃｋ３Ｃを有し、メモリチップ１０１Ｄは、ブロックｂｌｏｃｋ０Ｄ〜ｂｌｏｃｋ３Ｄを有する。ここで、各メモリチップ１０１Ａ〜１０１Ｄには、メモリコントローラ１０２からアドレスバス１０３を介して共通のアドレス信号が入力される。
また、各メモリチップ１０１Ａ〜１０１Ｄは、メモリコントローラ１０２とデータバス１０４を介して接続され、アドレス信号により選択されたメモリセルに対するデータの書き込みおよび読み出しが行われる。
なお、図１では、各メモリチップ１０１Ａ〜１０１Ｄは、１６ビットのデータ幅を有し、４つのメモリチップ１０１Ａ〜１０１Ｄにより６４ビットのデータ同時に書き込みおよび読み出しできるようになっている。
すなわち、図１および図２に示す半導体記憶装置では、４枚のメモリチップ１０１Ａ〜１０１Ｄを同時にアクセスすることにより１ワードの構成となるため、これらメモリチップ１０１Ａ〜１０１Ｄには、共通のアドレス信号が入力される。
ところで、メモリコントローラ１０２からのアドレス信号により、選択されるメモリ領域（動作ブロック）は、各メモリチップにおいて、共通の位置がアクセスされる。
具体的に、図２（ａ）に示されるように、あるアドレスに対しては、各メモリチップ１０１Ａ〜１０１Ｄのブロックｂｌｏｃｋ０Ａ〜ｂｌｏｃｋ０Ｄが動作ブロックとして選択される。
また、別のアドレスに対しては、各メモリチップ１０１Ａ〜１０１Ｄのブロックｂｌｏｃｋ１Ａ〜ｂｌｏｃｋ１Ｄが動作ブロックとして選択される。
このように、ＴＳＶ技術による積層された４枚のメモリチップ１０１Ａ〜１０１Ｄを含むメモリモジュール１００では、積層された各メモリチップ１０１Ａ〜１０１Ｄにおいて、同じ位置のブロックが動作ブロックとして選択される。
具体的に、メモリコントローラ１０２のアドレスマッピング部１２１は、アドレスバス１０３を介して全てのメモリチップ１０１Ａ〜１０１Ｄへ共通のアドレス信号を入力するため、そのアドレスが変更しても、相変わらず局所的に電流および発熱が集中する。
すなわち、ある時点では、動作ブロックｂｌｏｃｋ０Ａ〜ｂｌｏｃｋ０Ｄが選択されるため、その領域で電流および発熱が集中し、また、次の時点では、動作ブロックｂｌｏｃｋ１Ａ〜ｂｌｏｃｋ１Ｄが選択されるため、その領域で電流および発熱が集中する。
図２（ｂ）は、例えば、メモリチップ１０１Ｄのブロックｂｌｏｃｋ１Ｄにエラー個所ＥＰがあった場合を示し、このエラー個所ＥＰを他のブロックの冗長個所ＲＰに置き換えて使用する様子を示す。
この場合、メモリコントローラ１０２のアドレスマッピング部１２１には、エラー個所ＥＰに対応する冗長個所ＲＰのアドレスが格納され、エラー個所ＥＰの代わりに冗長個所ＲＰがアクセスされる。
このように、図２（ｂ）のように、エラー個所ＥＰを他のブロックの冗長個所ＲＰに置き換えて使用する場合でも、その特定のエラー個所ＥＰについては、他のブロックの冗長個所ＲＰで動作するが、基本的には、局所的に電流および発熱が集中する。
その結果、ＴＳＶ技術を適用した半導体記憶装置では、例えば、メモリモジュール１００の局所的な領域で電流の集中や発熱の集中が生じるため、動作条件が厳しくなる。或いは、局所的に発熱が集中すると、その発熱状態に適した放熱を行わなければならず、また、局所的に電流が集中すると、配線幅や配線間隔を広げなければならない。
以下、メモリモジュールおよび半導体記憶装置の実施例を、添付図面を参照して詳述する。図３は、本実施例に係る半導体記憶装置を示すブロック図であり、図４は、図３の半導体記憶装置を示す斜視図である。
図３に示されるように、本実施例の半導体記憶装置は、メモリモジュール１０およびメモリコントローラ２を含む。図４に示されるように、メモリモジュール１０は、例えば、ＴＳＶ技術による積層された４枚のメモリチップ１Ａ〜１Ｄを含み、基板５上に設けられている。
メモリコントローラ２は、アドレスマッピング部２１を含み、図２（ｂ）を参照して説明した欠陥セルに対する冗長処理を可能としている。
各メモリチップ１Ａ〜１Ｄは、それぞれ４つのブロックｂｌｏｃｋ０〜ｂｌｏｃｋ３を有する。すなわち、メモリチップ１Ａは、ブロックｂｌｏｃｋ０Ａ〜ｂｌｏｃｋ３Ａを有し、メモリチップ１Ｂは、ブロックｂｌｏｃｋ０Ｂ〜ｂｌｏｃｋ３Ｂを有する。
同様に、メモリチップ１Ｃは、ブロックｂｌｏｃｋ０Ｃ〜ｂｌｏｃｋ３Ｃを有し、メモリチップ１Ｄは、ブロックｂｌｏｃｋ０Ｄ〜ｂｌｏｃｋ３Ｄを有する。ここで、各メモリチップ１Ａ〜１Ｄには、メモリコントローラ２からアドレスバス３を介して共通のアドレス信号が入力される。
また、各メモリチップ１Ａ〜１Ｄは、メモリコントローラ２とデータバス４を介して接続され、アドレス信号により選択されたメモリセルに対するデータの書き込みおよび読み出しが行われる。
なお、図３では、各メモリチップ１Ａ〜１Ｄは、１６ビットのデータ幅を有し、４つのメモリチップ１Ａ〜１Ｄにより６４ビットのデータ同時に書き込みおよび読み出しできるようになっている。
すなわち、図３および図４に示す半導体記憶装置では、４枚のメモリチップ１Ａ〜１Ｄを同時にアクセスすることにより１ワードの構成となるため、これらメモリチップ１Ａ〜１Ｄには、共通のアドレス信号が入力される。
なお、図３は単なる例であり、本実施例は、図３の構成に限定されるものではない。すなわち、ＴＳＶ技術により積層するメモリチップの数は、４枚に限定されるものではなく、８枚、或いは、さらに複数枚であってもよく、また、各メモリチップのデータ幅も適宜変更することができる。
ここで、図３および図４に示されるように、本実施例の半導体記憶装置（メモリモジュール）において、各メモリチップ１Ａ〜１Ｄは、それぞれアドレススクランブル回路１１Ａ〜１１Ｄを含む。
アドレススクランブル回路１１Ａ〜１１Ｄは、メモリコントローラ２からアドレスバス３を介して与えられる論理アドレスを、外部からの設定（モード設定）に従い、メモリチップ１Ａ〜１Ｄ内部で、その論理アドレスを変えることなく物理アドレスを変化させる。
すなわち、各メモリチップ１Ａ〜１Ｄに設けたアドレススクランブル回路１１Ａ〜１１Ｄにより、同時にアクセスされる動作ブロックを、積層されたメモリチップ１Ａ〜１Ｄの異なる位置のブロックとするようになっている。
具体的に、図４に示されるように、あるアドレスに対しては、メモリチップ１Ａのブロックｂｌｏｃｋ３Ａ，メモリチップ１Ｂのブロックｂｌｏｃｋ２Ｂ，メモリチップ１Ｃのブロックｂｌｏｃｋ１Ｃおよびメモリチップ１Ｄのブロックｂｌｏｃｋ０Ｄを選択する。
従って、あるアドレスに対する動作ブロックは、ブロックｂｌｏｃｋ３Ａ，ｂｌｏｃｋ２Ｂ，ｂｌｏｃｋ１Ｃおよびｂｌｏｃｋ０Ｄとなり、積層されたメモリチップ１Ａ〜１Ｄの異なる位置に分散されることになる。
また、別のアドレスに対しては、メモリチップ１Ａのブロックｂｌｏｃｋ１Ａ，メモリチップ１Ｂのブロックｂｌｏｃｋ０Ｂ，メモリチップ１Ｃのブロックｂｌｏｃｋ３Ｃおよびメモリチップ１Ｄのブロックｂｌｏｃｋ２Ｄを選択する。
従って、別のアドレスに対する動作ブロックは、ブロックｂｌｏｃｋ１Ａ，ｂｌｏｃｋ０Ｂ，ｂｌｏｃｋ３Ｃおよびｂｌｏｃｋ２Ｄとなり、積層されたメモリチップ１Ａ〜１Ｄの異なる位置に分散されることになる。
このように、ＴＳＶ技術による積層された４枚のメモリチップ１Ａ〜１Ｄを含むメモリモジュール１００では、積層された各メモリチップ１Ａ〜１Ｄにおいて、異なる位置のブロックが動作ブロックとして選択される。
従って、本実施例の半導体記憶装置（メモリモジュール）によれば、電流の集中や発熱の集中を低減することができる。これは、配線幅や放熱に要求される条件を緩和することができ、設計の自由度を向上させることにもなる。
なお、図４において、例えば、メモリブロック１０が積層された８枚のメモリチップを有する場合、同時に動作するブロック（動作ブロック）としては、メモリブロック１０の上面に対して均等に２つの動作ブロックを配置すればよい。
さらに、この場合、必ずしも全ての動作ブロックを均等に配置しなくとも、例えば、８枚のメモリチップにおける各動作ブロックの位置が分散するように配置すれば、電流や発熱の集中を低減するという効果が得られることになる。
図５は、図３の半導体記憶装置におけるさらなる効果を説明するための図である。図５において、参照符号ＥＢＡおよびＥＢＢは、エラービットの位置を示し、１１０Ａ〜１１０Ｄは、前述したアドレススクランブル回路１１Ａ〜１１Ｄとロウおよびコラムアドレスバッファを含めた回路部分を示す。
ここで、エラービットＥＢＡおよびＥＢＢは、アドレスバス３を介して入力される共通のアドレス信号に対応したメモリチップ１Ａおよび１Ｂにおけるビット位置を示す。
ところで、メモリコントローラ２がエラー訂正回路（ＥＣＣ(Error Checking and Correcting)回路）を有しているとき、例えば、ＥＣＣの対象とするｎビット（ｎは１自然数）に２ビットのエラービットが含まれると、エラー訂正を行うことができない。
そこで、ＥＣＣ回路でエラー訂正が発生したメモリチップを予め認識し、例えば、共通のアドレス信号により異なるメモリチップで選択される２つのメモリセルがエラー訂正を行う対象のｎビットに含まれる場合には、同時に選択されないようにする。このように、不良ビットが存在する場合でも、各メモリチップの不良ビットを分散させることで、ＥＣＣにより救済可能とすることができる。
すなわち、積層された複数枚のメモリチップにおいて同時に選択されるブロックの位置は、電流や発熱の集中を低減するという条件だけでなく、不良ビットやエラー訂正といった条件も考慮して規定することができる。
これは、アドレススクランブル回路１１（モードレジスタ１２）は、各メモリチップ１Ａ〜１Ｄに対して設けられるため、電流や発熱の集中だけでなく、他の条件を考慮して同時に動作するブロックの位置を決めることが可能であることを意味する。
図６は、図３の半導体記憶装置におけるアドレススクランブル回路の例を説明するための図であり、アドレススクランブル回路１０は、モードレジスタ１２に設定されるモードに従って、図６（ａ）および図６（ｂ）のような処理を行う。
すなわち、図６（ａ）に示されるように、例えば、モードレジスタ１２に対して第１モードを設定すると、アドレススクランブル回路１１は、入力されたアドレス信号Ａ０〜Ａ８において、最下位ビットＡ８を反転してＡ８＃として出力する。
また、図６（ｂ）に示されるように、例えば、モードレジスタ１２に対して第２モードを設定すると、アドレススクランブル回路１１は、入力されたアドレス信号Ａ０〜Ａ８において、下位２ビットＡ７，Ａ８を入れ換えてＡ０〜Ａ６，Ａ８，Ａ７として出力する。
なお、図６（ａ）および図６（ｂ）は単なる例であり、様々な変形が可能である。例えば、メモリモジュール１０に含まれるメモリチップの数が多く、また、各メモリチップにおけるブロック数も多い場合には、複数のモードに対して入力アドレスと出力アドレスを対応させたルックアップテーブル（ＬＡＴ）を利用することもできる。
図７は、図６のアドレススクランブル回路を制御する信号の一例を説明するための図である。
図７（ａ）に示されるように、モードレジスタ１２のモードは、例えば、チップセレクト信号ＣＳ＃，ロウアドレスストローブ信号ＲＡＳ＃，コラムアドレスストローブ信号ＣＡＳ＃およびライトイネーブル信号ＷＥ＃を全て低レベル『Ｌ』として設定する。ここで、『＃』は、各信号がローイネーブル信号であることを示す。
すなわち、例えば、コントロール入力ＣＳ＃，ＲＡＳ＃，ＣＡＳ＃およびＷＥ＃を『Ｌ』とし、バンクアドレスＢＡ０〜２によりモード設定を行うモードレジスタ１２を選択し、そして、アドレス信号Ａ０〜Ａｎによりモード（オペコード）を設定する。
このようにして、図７（ｂ）に示されるように、各メモリチップのモードレジスタＭＲ１〜ＭＲｎ（例えば、メモリチップ１Ａ〜１Ｄにおける各モードレジスタ１２）に対するモード設定を順次行うことになる。
なお、コントロール入力ＣＳ＃，ＲＡＳ＃，ＣＡＳ＃およびＷＥ＃、並びに、アドレス入力ＢＡ０〜２およびＡ０〜Ａｎによる制御は、例えば、活性化ＡＣＴＩＶＥ，書き込みＷＲＩＴＥおよび読み出しＲＥＡＤ等の通常の動作モードの設定に利用される。
図８および図９は、図３の半導体記憶装置における１つのメモリチップの一例をメモリコントローラと共に示すブロック図である。図８および図９に示されるように、本実施例の半導体記憶装置におけるメモリチップ１（１Ａ）は、モードレジスタ１２、および、アドレススクランブル回路１１ｘ，１１ｙ，１１ｚを有する。
ここで、アドレススクランブル回路が３つの回路１１ｘ，１１ｙ，１１ｚに分割されているのは、アドレス信号ＡＤを処理して、例えば、電流や発熱が集中しないブロックを選択するアドレスに変換するには、各回路ブロックに設けるのが好ましいからである。
メモリコントローラ２は、論理アドレスと物理アドレスを対応付けるアドレスマッピング部２１、および、所定の対象ビットに対するエラー訂正を行うエラー訂正回路（ＥＣＣ回路）２２を有する。なお、メモリコントローラ２は、前述したように、アドレスバス３およびデータバス４を介してメモリチップ１と接続されると共に、様々な制御信号を入力して制御する。
すなわち、メモリチップ１は、アドレスバス３を介してアドレス信号ＡＤおよびバンクアドレスＢＡを受け取り、データバス４を介して入出力データＤＱ［１５：０］の受け渡しを行う。
なお、図７を参照して説明したように、これらの信号ＡＤ／ＢＡは、コントロール入力ＣＳ＃，ＲＡＳ＃，ＣＡＳ＃およびＷＥ＃によるモードレジスタ１２へのモード設定状態とした後、モード設定するモードレジスタ１２の選択および設定するモードを規定する。
メモリチップ１は、制御ロジック部３１，アドレスレジスタ３２，リフレッシュカウンタ３３，ロウアドレスマルチプレクサ（ＭＵＸ）３４，バンク制御ロジック部３５およびコラムアドレスカウンタラッチ３６を有する。ここで、リフレッシュカウンタ３３は、リフレッシュアドレスを発生させ、ロウアドレスＭＵＸ３４は、リフレッシュアドレスと外部アドレスの選択を行う。
また、メモリチップ１は、１６個のロウアドレスラッチ＆デコーダ３７−０〜３７−１５，１６個のメモリアレイ３８−０〜３８−１５，Ｉ／Ｏゲーティングデータマスク（ＤＭ）ロジック部３９および１６個のコラムデコーダ４０−０〜４０−１５を有する。
ここで、ロウアドレスラッチ＆デコーダ３７−０〜３７−１５，メモリアレイ３８−０〜３８−１５およびコラムデコーダ４０−０〜４０−１５は、それぞれ対応するバンクｂａｎｋ０〜ｂａｎｋ１５に対して設けられている。
なお、各メモリアレイ３８−０〜３８−１５は、それぞれ冗長メモリセル領域およびセンスアンプを含み、また、各ロウアドレスラッチ＆デコーダ３７−０〜３７−１５は、不良があった場合に、冗長メモリセル領域の予備ラインに切り換える冗長選択回路を含む。
さらに、メモリチップ１は、読み出しＦＩＦＯ（First In First Out）＆データマルチプレクサ（ＭＵＸ）４１，読み出しドライバ４２，ＤＬＬ（Delay Locked Loop）４３，データインターフェース４４および書き込みドライバ＆入力ロジック部４５を有する。
ここで、読み出しＦＩＦＯ＆データＭＵＸ４１は読み出しデータの制御を行い、読み出しドライバ４２は読み出しを出力し、ＤＬＬ４３は位相調整を行い、そして、データインターフェース４４は書き込みデータの制御を行う。なお、書き込みドライバ＆入力ロジック部４５は、書き込みデータを入力する回路である。
上述した図８および図９に示すメモリチップ１において、モードレジスタ１２は、制御ロジック部３１に設けられている。アドレススクランブル回路はロウアドレスＭＵＸ３４に設けられた回路１１ｘ，バンク制御ロジック部３５に設けられた回路１１ｙ，および，コラムアドレスカウンタラッチ３６に設けられた回路１１ｚを含む。
制御ロジック部３１は、コマンド発生するコマンドデコード部３１０を含み、例えば、図７を参照して説明したコントロール入力によるモードレジスタ１２のモード設定を行うためのコマンドを発生する。
ここで、コマンドデコード部３１０には、チップセレクト信号ＣＳ＃，ロウアドレスストローブ信号ＲＡＳ＃，カラムアドレスストローブ信号ＣＡＳ＃およびライトイネーブル信号ＷＥ＃が入力されている。
また、制御ロジック部３１には、リセット信号ＲＥＳＥＴ，クロックイネーブル信号ＣＫＥ，アドレス信号とバーストチョップ（バースト動作の中断）Ａ１２／ＢＣおよび差動クロック信号ＣＫ／ＣＫ＃が入力されている。
なお、参照符号ＤＱ［１５：０］は、メモリチップ１Ａにおけるデータ信号（データ入出力）を示し、例えば、メモリチップ１ＢではＤＱ［１６：３１］，メモリチップ１ＣではＤＱ［３２：４７］，そして，メモリチップ１ＤではＤＱ［４８：６３］となる。
また、参照符号ＤＱＳ／ＤＱＳ＃は、データストローブ信号を示し、そして、ＤＭは、データマスク信号を示す。なお、図８および図９に示すメモリチップは、単なる例であり、本実施例は、様々な構成のメモリチップに対して適用することができる。
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。
（付記１）
複数のメモリチップが積層されたメモリモジュールであって、
前記各メモリチップは、
複数のブロックに分割されたメモリセル部と、
入力アドレス信号を処理して、動作させるブロックを選択するアドレススクランブル回路と、を有する、
ことを特徴とするメモリモジュール。
（付記２）
前記各メモリチップは、さらに、
前記アドレススクランブル回路が選択するブロックを規定するためのモードを保持するモードレジスタを有する、
ことを特徴とする付記１に記載のメモリモジュール。
（付記３）
前記アドレススクランブル回路は、入力アドレス信号に対して異なるブロックを対応させる複数のモードパターンを有し、
前記モードレジスタは、前記複数のモードパターンのいずれかを選択するモードを保持する、
ことを特徴とする付記２に記載のメモリモジュール。
（付記４）
前記複数のメモリチップには、共通のアドレス信号が入力され、
前記各メモリチップの前記アドレススクランブル回路は、積層された前記複数のメモリチップのそれぞれで動作するブロックの位置が分散するように選択する、
ことを特徴とする付記１乃至付記３のいずれか１項に記載のメモリモジュール。
（付記５）
前記アドレススクランブル回路は、前記共通のアドレス信号に対応する、前記複数のメモリチップにおける第１メモリチップで選択される第１メモリセルと、前記複数のメモリチップにおける第２メモリチップで選択される第２メモリセルがエラーデータを出力する場合には、前記第２メモリチップにおける前記第２メモリセルを含むブロックを、前記第１メモリチップにおける前記第１メモリセルを含むブロックのアドレス信号とは異なるアドレス信号に対応させて選択する、
ことを特徴とする付記４に記載のメモリモジュール。
（付記６）
付記１乃至付記５のいずれか１項に記載のメモリモジュールと、
前記メモリモジュールにおける前記各メモリチップに対してアドレス信号を入力して、データの読み出しおよび書き込みを制御するメモリコントローラと、を有する、
ことを特徴とする半導体記憶装置。
（付記７）
付記５に記載のメモリモジュールと、前記メモリモジュールにおける前記各メモリチップに対してアドレス信号を入力して、データの読み出しおよび書き込みを制御するメモリコントローラと、を有する半導体記憶装置であって、
前記メモリコントローラは、前記複数のメモリチップの出力をまとめてｎビット（ｎは１自然数）のエラー訂正を行うエラー訂正回路を有し、
前記メモリコントローラは、前記共通のアドレス信号に対応する前記第１メモリセルと前記第２メモリセルが前記エラー訂正回路によりエラー訂正を行う対象のｎビットに含まれるかどうかを予め認識し、
前記アドレススクランブル回路は、前記共通のアドレス信号に対応する前記第１メモリセルと前記第２メモリセルが前記エラー訂正回路によりエラー訂正を行う対象のｎビットに含まれる場合には、前記第２メモリチップにおける前記第２メモリセルを含むブロックを、前記第１メモリチップにおける前記第１メモリセルを含むブロックのアドレス信号とは異なるアドレス信号に対応させて選択する、
ことを特徴とする半導体記憶装置。
１，１Ａ〜１Ｄ，１０１Ａ〜１０１Ｄ メモリチップ
２，１０２ メモリコントローラ
３，１０３ アドレスバス
４，１０４ データバス
５，１０５ 基板
１０，１００ メモリモジュール
１１，１１Ａ〜１１Ｄ，１１ｘ，１１ｙ，１１ｚ アドレススクランブル回路
１２， モードレジスタ
２１，１２１ アドレスマッピング部
２２ エラー訂正回路（ＥＣＣ回路）
３１ 制御ロジック部
３２ アドレスレジスタ
３３ リフレッシュカウンタ
３４ ロウアドレスＭＵＸ
３５ バンク制御ロジック部
３６ コラムアドレスカウンタラッチ
３７−０〜３７−１５ ロウアドレスラッチ＆デコーダ
３８−０〜３８−１５ メモリアレイ
３９ Ｉ／ＯゲーティングＤＭロジック部
４０−０〜４０−１５ コラムデコーダ
４１ 読み出しＦＩＦＯ＆データＭＵＸ
４２ 読み出しドライバ
４３ ＤＬＬ
４４ データインターフェース
４５ 書き込みドライバ＆入力ロジック部
３１０ コマンドデコード部

Claims (5)

  1. 複数のメモリチップが積層されたメモリモジュールであって、
    前記各メモリチップは、
    複数のブロックに分割されたメモリセル部と、
    入力アドレス信号を処理して、動作させるブロックを選択するアドレススクランブル回路と、を有する、
    ことを特徴とするメモリモジュール。
  2. 前記各メモリチップは、さらに、
    前記アドレススクランブル回路が選択するブロックを規定するためのモードを保持するモードレジスタを有する、
    ことを特徴とする請求項１に記載のメモリモジュール。
  3. 前記アドレススクランブル回路は、入力アドレス信号に対して異なるブロックを対応させる複数のモードパターンを有し、
    前記モードレジスタは、前記複数のモードパターンのいずれかを選択するモードを保持する、
    ことを特徴とする請求項２に記載のメモリモジュール。
  4. 前記複数のメモリチップには、共通のアドレス信号が入力され、
    前記各メモリチップの前記アドレススクランブル回路は、積層された前記複数のメモリチップのそれぞれで動作するブロックの位置が分散するように選択する、
    ことを特徴とする請求項１乃至請求項３のいずれか１項に記載のメモリモジュール。
  5. 請求項１乃至請求項４のいずれか１項に記載のメモリモジュールと、
    前記メモリモジュールにおける前記各メモリチップに対してアドレス信号を入力して、データの読み出しおよび書き込みを制御するメモリコントローラと、を有する、
    ことを特徴とする半導体記憶装置。
JP2011263311A 2011-12-01 2011-12-01 メモリモジュールおよび半導体記憶装置 Pending JP2013114644A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011263311A JP2013114644A (ja) 2011-12-01 2011-12-01 メモリモジュールおよび半導体記憶装置
US13/675,265 US8972822B2 (en) 2011-12-01 2012-11-13 Memory module and semiconductor storage device
KR1020120136789A KR101430087B1 (ko) 2011-12-01 2012-11-29 메모리 모듈 및 반도체 기억 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011263311A JP2013114644A (ja) 2011-12-01 2011-12-01 メモリモジュールおよび半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2013114644A true JP2013114644A (ja) 2013-06-10

Family

ID=48524901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011263311A Pending JP2013114644A (ja) 2011-12-01 2011-12-01 メモリモジュールおよび半導体記憶装置

Country Status (3)

Country Link
US (1) US8972822B2 (ja)
JP (1) JP2013114644A (ja)
KR (1) KR101430087B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104809074A (zh) * 2014-01-28 2015-07-29 日本电气株式会社 存储器控制设备、信息处理装置和存储器控制方法
JP2019067469A (ja) * 2017-09-29 2019-04-25 富士通株式会社 メモリシステム及び三次元積層型メモリの制御方法
US10790266B2 (en) 2016-09-23 2020-09-29 Toshiba Memory Corporation Memory device with a plurality of stacked memory core chips
JP7137477B2 (ja) 2016-04-27 2022-09-14 マイクロン テクノロジー，インク． データキャッシング

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230609B2 (en) * 2012-06-05 2016-01-05 Rambus Inc. Memory bandwidth aggregation using simultaneous access of stacked semiconductor memory die
KR102133573B1 (ko) * 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
TWI509622B (zh) * 2013-07-09 2015-11-21 Univ Nat Taiwan Science Tech 具分散錯誤功能的記憶體及其分散錯誤位元的方法
KR101508836B1 (ko) * 2013-08-06 2015-04-07 한양대학교 산학협력단 3 차원 적층 구조의 반도체 장치 및 그 동작 방법
US9690510B2 (en) * 2014-04-23 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Two-stage read/write 3D architecture for memory devices
KR20170060205A (ko) * 2015-11-23 2017-06-01 에스케이하이닉스 주식회사 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
US10534545B2 (en) 2017-12-20 2020-01-14 International Business Machines Corporation Three-dimensional stacked memory optimizations for latency and power
KR20200075184A (ko) 2018-12-17 2020-06-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US11335405B2 (en) 2018-12-17 2022-05-17 Samsung Electronics Co., Ltd. Nonvolatile memory device and operation method thereof
US11335402B2 (en) * 2018-12-19 2022-05-17 Micron Technology, Inc. Systems and techniques for accessing multiple memory cells concurrently
KR20210098728A (ko) 2020-02-03 2021-08-11 삼성전자주식회사 적층형 메모리 장치 및 상기 적층형 메모리 장치의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58177600A (ja) * 1982-03-29 1983-10-18 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン メモリ・システム
JPS5966000A (ja) * 1982-09-30 1984-04-14 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション メモリ・システム
JP2009027073A (ja) * 2007-07-23 2009-02-05 Elpida Memory Inc 積層メモリ
JP2012059348A (ja) * 2010-09-03 2012-03-22 Samsung Electronics Co Ltd 半導体メモリ装置
JP2012119022A (ja) * 2010-11-30 2012-06-21 Elpida Memory Inc 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161744A (ja) 1983-03-04 1984-09-12 Hitachi Ltd 情報処理装置のスキヤン方式
JPS6476341A (en) 1987-09-18 1989-03-22 Fujitsu Ltd Memory managing unit
JPH03282652A (ja) 1990-03-29 1991-12-12 Nec Shizuoka Ltd メモリ装置
JPH04279949A (ja) 1991-03-08 1992-10-06 Seiko Epson Corp 情報処理装置
JPH0935496A (ja) * 1995-07-12 1997-02-07 Advantest Corp メモリ試験装置
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
DE19922155A1 (de) 1999-05-12 2000-11-23 Giesecke & Devrient Gmbh Speicheranordnung mit Adreßverwürfelung
JP2004206615A (ja) 2002-12-26 2004-07-22 Matsushita Electric Ind Co Ltd 記憶装置
KR20070107415A (ko) * 2006-05-03 2007-11-07 주식회사 하이닉스반도체 반도체 메모리 소자의 데이터 스크램블 및 메모리 블럭선택 회로
KR20110057646A (ko) * 2009-11-24 2011-06-01 삼성전자주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 장치의 제어 방법
US8443263B2 (en) * 2009-12-30 2013-05-14 Sandisk Technologies Inc. Method and controller for performing a copy-back operation
JP2011180848A (ja) * 2010-03-01 2011-09-15 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム、並びに、半導体装置を制御するコントローラ
JP2012003797A (ja) * 2010-06-15 2012-01-05 Toshiba Corp 半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58177600A (ja) * 1982-03-29 1983-10-18 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン メモリ・システム
JPS5966000A (ja) * 1982-09-30 1984-04-14 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション メモリ・システム
JP2009027073A (ja) * 2007-07-23 2009-02-05 Elpida Memory Inc 積層メモリ
JP2012059348A (ja) * 2010-09-03 2012-03-22 Samsung Electronics Co Ltd 半導体メモリ装置
JP2012119022A (ja) * 2010-11-30 2012-06-21 Elpida Memory Inc 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104809074A (zh) * 2014-01-28 2015-07-29 日本电气株式会社 存储器控制设备、信息处理装置和存储器控制方法
JP2015141517A (ja) * 2014-01-28 2015-08-03 日本電気株式会社 メモリ制御装置、情報処理装置、メモリ制御方法、および、コンピュータ・プログラム
JP7137477B2 (ja) 2016-04-27 2022-09-14 マイクロン テクノロジー，インク． データキャッシング
US11520485B2 (en) 2016-04-27 2022-12-06 Micron Technology, Inc. Data caching for ferroelectric memory
US10790266B2 (en) 2016-09-23 2020-09-29 Toshiba Memory Corporation Memory device with a plurality of stacked memory core chips
JP2019067469A (ja) * 2017-09-29 2019-04-25 富士通株式会社 メモリシステム及び三次元積層型メモリの制御方法

Also Published As

Publication number Publication date
KR101430087B1 (ko) 2014-08-13
KR20130061638A (ko) 2013-06-11
US8972822B2 (en) 2015-03-03
US20130145233A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
JP2013114644A (ja) メモリモジュールおよび半導体記憶装置
US11216339B2 (en) Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
US10846169B2 (en) Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
JP4662740B2 (ja) 積層型半導体メモリ装置
JP5559507B2 (ja) 半導体装置及びこれを備える情報処理システム
US20210193245A1 (en) Semiconductor memory devices and memory systems
US8687443B2 (en) Semiconductor apparatus
JP2011034645A (ja) 半導体装置
JP5647014B2 (ja) 半導体装置
JP2011082449A (ja) 半導体装置
JP2012155814A (ja) 半導体装置及びこれを備える情報処理システム
JP2011081886A (ja) 半導体装置
US10600498B1 (en) Reduced footprint fuse circuit
KR20200046245A (ko) 메모리 모듈 및 메모리 시스템의 동작 방법
JP2013182635A (ja) 半導体装置及びこれを備える情報処理システム並びに半導体装置の制御方法
US10224960B2 (en) Memory device with error check function of memory cell array and memory module including the same
US20220405165A1 (en) Semiconductor memory devices
JP2001084754A (ja) 半導体集積回路および当該半導体集積回路を備えるメモリモジュール
JP6054017B2 (ja) 半導体記憶装置
US9658783B2 (en) DRAM having SDRAM interface and flash memory consolidated memory module
JP2004005856A (ja) 半導体記憶装置
JP2011090754A (ja) 半導体装置
US11860734B2 (en) Semiconductor memory devices and memory systems
US11545211B2 (en) Semiconductor memory device and a method of operating the semiconductor memory device
JP5040306B2 (ja) 記憶制御装置及び記憶制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150929