KR20100076872A - 정보 처리 장치, 수명 평가 방법, 및 기록 매체 - Google Patents

정보 처리 장치, 수명 평가 방법, 및 기록 매체 Download PDF

Info

Publication number
KR20100076872A
KR20100076872A KR1020090117048A KR20090117048A KR20100076872A KR 20100076872 A KR20100076872 A KR 20100076872A KR 1020090117048 A KR1020090117048 A KR 1020090117048A KR 20090117048 A KR20090117048 A KR 20090117048A KR 20100076872 A KR20100076872 A KR 20100076872A
Authority
KR
South Korea
Prior art keywords
data
memory
life
elapsed time
section
Prior art date
Application number
KR1020090117048A
Other languages
English (en)
Other versions
KR101081689B1 (ko
Inventor
가즈노리 가스가
요시노리 메사키
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20100076872A publication Critical patent/KR20100076872A/ko
Application granted granted Critical
Publication of KR101081689B1 publication Critical patent/KR101081689B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Debugging And Monitoring (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 메모리의 수명을 평가하는 기술을 제공하는 것을 목적으로 한다.
다이내믹 랜덤 액세스 메모리와, 다이내믹 랜덤 액세스 메모리와 협조하여 처리를 행하는 프로세서와, 수명 평가 장치를 포함하는 내장된 진단 모듈을 구비하는 정보 처리 장치를 포함하고, 수명 평가 장치는, 메모리에 데이터가 유지된 후의 경과 시간을 재는 타이머부와, 경과 시간이 미리 정해진 값에 도달한 경우에 데이터를 메모리로부터 판독하는 판독 제어부와, 판독한 데이터의 에러의 유무 및 경과 시간에 기초하여 메모리의 수명을 평가하는 평가부를 구비하였다.

Description

정보 처리 장치, 수명 평가 방법, 및 기록 매체{INFORMATION PROCESSING SYSTEM, LONGEVITY EVALUATION METHOD, AND RECORDING MEDIUM}
메모리의 수명을 평가하는 기술에 관한 것이다.
DRAM(Dynamic Random Access Memory)은 휘발성 메모리이고, 메모리 셀의 콘덴서에 정보를 축적하는 구조로 되어 있기 때문에, 한번 셀에 데이터를 기록한 후, 시간이 경과하면, 전하가 누설되어 정보를 잃게 된다. 그래서, 일정 시간 내에, 기록한 데이터를 리프레시하고 있다.
예컨대, 일반적으로 512 Mbit DDR SDRAM이 보증하는 데이터 유지 시간은 64 ms이고, 데이터를 계속 유지하기 위해서는 32768개의 ROW 라인에 대하여 64 ms 이내에 리프레시 동작을 행해야 한다.
한편 DRAM 등 반도체 소자에는 통전 수명이 있고, 통전 시간의 증가에 수반하여 기능 특성이 열화되어, 결국 보증 규격값을 만족시키지 못하는 상태가 되고, 수명이 종료된다.
DRAM에서는 열화되는 특성의 하나로 데이터 유지 시간이 있다. DRAM의 통전 시작 직후에는, 데이터 유지 시간의 보증 규격값에 대하여 충분한 마진이 있지만, 통전 시간의 증가에 따라서 마진이 감소하고, 보증 규격값을 밑도는 시점에서 수명이 종료된다.
또한, 본원 발명에 관련되는 선행 기술로서, 예컨대 하기의 특허문헌에 개시되는 기술력이 있다.
[특허문헌 1] 일본 특허 공개 평06-333387호 공보
[특허문헌 2] 일본 특허 공개 제2002-269979호 공보
[특허문헌 3] 일본 특허 공개 제2007-48347호 공보
DRAM이 수명이 다 되었을 때에는 교환 작업이 필요해지지만, 컴퓨터 시스템상에서 데이터 부정합의 에러를 검출하여 비로소 교환이 필요한 것이 발각되기 때문에, 컴퓨터 시스템의 신뢰도가 일시적으로 저하된다.
이 때문에, 컴퓨터 시스템상에서 데이터 부정합 에러가 발생하기 전에, DRAM의 수명에 근접한 것을 평가하여, 컴퓨터 시스템 관리자에게 통지하는 수단이 요구되고 있다.
그래서, 메모리의 수명을 평가하는 기술을 제공한다.
상기 과제를 해결하기 위해, 본건의 일 형태인 정보 처리 장치는,
다이내믹 랜덤 액세스 메모리와,
상기 다이내믹 랜덤 액세스 메모리와 협조하여 처리를 행하는 프로세서와,
수명 평가 장치를 포함하는 내장된 진단 모듈을 구비하고,
상기 수명 평가 장치는,
메모리에 데이터가 유지된 후의 경과 시간을 재는 타이머부와, 상기 경과 시간이 미리 정해진 값에 도달한 경우에 상기 데이터를 상기 메모리로부터 판독하는 판독 제어부와, 판독한 상기 데이터의 에러의 유무 및 상기 경과 시간에 기초하여 상기 메모리의 수명을 평가하는 평가부를 포함하였다.
또한, 상기 과제를 해결하기 위해, 본건의 일 형태인 메모리의 수명 평가 방 법은,
다이내믹 랜덤 액세스 메모리와, 상기 다아내믹 랜덤 액세스 메모리와 협조하여 처리를 행하는 프로세서와, 수명 평가 장치를 포함하는 내장된 진단 모듈을 구비하는 정보 처리 장치에 의해 행해지는 수명 평가 방법으로서,
메모리에 데이터가 유지된 후의 경과 시간을 재는 단계와,
상기 경과 시간이 미리 정해진 값에 도달한 경우에 상기 데이터를 상기 메모리로부터 판독하는 단계와,
판독한 상기 데이터의 에러의 유무 및 상기 경과 시간에 기초하여 상기 메모리의 수명을 평가하는 단계를 포함하다.
또한, 상기 과제를 해결하기 위해, 본건의 일 형태인 기억 매체는,
다이내믹 랜덤 액세스 메모리와, 상기 다이내믹 랜덤 액세스 메모리와 협조하여 처리를 행하는 프로세서와, 수명 평가 장치를 포함하는 내장된 진단 모듈을 구비하는 정보 처리 장치에,
메모리에 데이터가 유지된 후의 경과 시간을 재는 단계와,
상기 경과 시간이 미리 정해진 값에 도달한 경우에 상기 데이터를 상기 메모리로부터 판독하는 단계와,
판독한 상기 데이터의 에러의 유무 및 상기 경과 시간에 기초하여 상기 메모리의 수명을 평가하는 단계
를 실행시키는 수명 평가 프로그램을 저장한, 컴퓨터로 판독할 수 있는 기록 매체이다.
본건에 의하면, 메모리의 수명을 평가하는 기술을 제공할 수 있다.
<실시형태 1>
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다.
도 1은 본 실시형태에 따른 메모리의 수명 평가 장치를 도시하는 도면, 도 2는 수명 평가 장치의 기능 블록도이다.
도 1에 도시하는 바와 같이, 수명 평가 장치(1)는, 주기억부인 메모리 모듈(14), 중앙 연산 장치인 CPU(13)를 구비한 정보 처리 장치(컴퓨터)이다. 본 실시형태의 메모리 모듈(14)은, DRAM(141)과 SPD(Serial Presence Detect) ROM(142)을 구비하고 있다. 또한, 메모리 모듈(14)에서의 휘발성 메모리는 DRAM에 한하지 않고, 통전 시간에 따라서 데이터 유지 시간이 짧아지는 휘발성 메모리이면 좋다.
또한, 수명 평가 장치(1)는 CPU(13), 메모리 모듈(14) 등과의 사이에서 고속으로 정보 통신 및 제어를 행하는 칩 세트(North Bridge)(11)나, 이 칩 세트(11)와 접속하는 칩 세트(South Bridge)(12)를 구비한다. 칩 세트(11)는 그래픽 회로를 가지며, 이 그래픽 회로와 접속한 표시 장치(15)에 CPU(13)의 처리 결과 등을 표시시킨다.
또한, 수명 평가 장치(1)는, 실시간 시계로부터 취득한 시각에 기초하여 현재 일시를 카운트하는 시스템 타이머(17)나, USB 대응 기기 또는 PCI 버스 대응 기기와 접속하는 USB/PCI 인터페이스(18)를 구비한다. 또한, 수명 평가 장치(1)는 네 트워크 보드와 접속하여 외부와 통신할 수 있게 하는 통신 제어부, 예컨대 LAN 인터페이스(16)를 구비한다. 또한 수명 평가 장치(1)는 보조 기억 장치(10)나, 주변 기기에 관계된 기본적인 입출력을 제어하는 프로그램군(BIOS) 및 수명 평가 프로그램을 저장한 BIOS ROM(19)을 구비한다.
본 실시형태의 보조 기억 장치(10)는, 칩 세트(12)와 접속한 자기 기억 장치이고, 오퍼레이팅 시스템(OS)이나 애플리케이션 소프트웨어가 인스톨되어 있다.
CPU(13)는, BIOS나 OS, 수명 평가 프로그램 등의 프로그램을 BIOS ROM(19) 또는 보조 기억 장치(10)로부터 적절하게 판독하여 실행하고, USB/PCI 인터페이스(18)나 제어부[본 실시형태에서는 LAN 인터페이스(16)] 등으로부터 입력된 정보나, 보조 기억 장치(10)로부터 판독한 정보를 연산 처리한다. 이것에 의해, CPU(13)는 타이머부(21)나, 판독 제어부(22), 수명 평가부(23), 경고부(24), 리프레시 지시부(25), 기록부(26)로서도 기능한다.
타이머부(21)로서 CPU(13)는 메모리 모듈(14)에 데이터가 유지된 후의 경과 시간을 잰다. 또한, 본 실시형태의 메모리 모듈(14)은 DRAM이기 때문에, 메모리 모듈(14)에 데이터를 기록한 후, 주기적으로 데이터를 리프레시하고 있다. 또한 데이터의 판독시에도 각 셀의 전하를 기정 레벨로 되돌리고 있다. 이 때문에, 데이터가 유지된 후의 경과 시간이란, 마지막으로 데이터의 기록, 판독, 또는 리프레시를 한 후의 경과 시간이다.
판독 제어부(22)로서 CPU(13)는, 판독하는 어드레스와 함께 판독 커맨드를 메모리 모듈(14)에 보내고, 메모리 모듈(14)의 해당 어드레스로부터 데이터를 판독 한다. 또한 판독 제어부(22)는, 메모리 모듈(14)의 수명을 측정하는 경우, 타이머부(21)를 참조하여 미리 정해진 경과 시간에 데이터를 판독하도록 제어한다.
수명 평가부(23)로서 CPU(13)는, 판독한 데이터의 에러의 유무 및 경과 시간에 기초하여 메모리 모듈(14)의 수명을 평가한다. 또한 본 실시형태에서 에러의 유무는, 기록한 데이터와 판독한 데이터를 비교하여, 일치하면 에러 없음, 일치하지 않으면 에러 있음으로 하고 있다. 또한 에러의 유무는, 이것에 한하지 않고, 측정하는 메모리 셀의 행에, 데이터를 체크 비트와 함께 기록하고, 데이터와 체크 비트가 정합하면 에러 없음, 정합하지 않으면 에러 있음으로 하여도 좋다.
경고부(24)로서 CPU(13)는, 수명에 근접한 경우나 수명이 다 된 경우에 경고 메시지를 미리 정해진 출력처에 경고 메시지를 출력한다. 본 실시형태에서, 미리 정해진 출력처란, 예컨대 표시 장치(15), 미리 정해진 IP 어드레스, 미리 정해진 메일 어드레스 또는 보조 기억 장치(10)이다.
리프레시 지시부(25)로서 CPU(13)는 주기적으로 메모리 모듈(14)에 리프레시 지시를 보내어, 리프레시 동작을 하게 한다.
기록부(26)로서 CPU(13)는, 메모리 모듈(14)에 데이터와 함께 기록 커맨드를 보내고, 데이터를 기록한다.
본 실시형태의 수명 평가 장치(1)는, CPU(13)가 수명 평가 프로그램을 실행하고 상기 각 부 21∼26의 기능을 소프트웨어적으로 실현하는 장치이지만, 이것에 한하지 않고 수명 평가 장치(1)는, 타이머부(21)나, 판독 제어부(22), 수명 평가부(23), 경고부(24), 리프레시 지시부(25), 기록부(26)로서 설계된 전자 회로(하드 웨어)로 구성된 전자 기기여도 좋다.
도 3은 메모리 모듈(14)의 개략도이다. 메모리 모듈(14)은 데이터를 기억하는 DRAM(141)과, 메모리 모듈 고유의 정보를 기억한 SPD ROM(142)을 구비하고 있다. DRAM(141)은 셀을 매트릭스형으로 배열한 셀 어레이(141A)와, 데이터의 기록 및 판독을 제어하는 메모리 제어부(141B)를 구비하고 있다. SPD ROM(142)은 셀을 매트릭스형으로 배열한 셀 어레이(142A)와, 데이터의 기록 및 판독을 제어하는 메모리 제어부(142B)를 구비하고 있다.
기록부(26)로부터 데이터 및 데이터를 기록하는 커맨드가 메모리 모듈(14)에 보내지면, DRAM(141)의 메모리 제어부(141B)가 커맨드에 포함되는 어드레스에 따라서, 셀 어레이(141A)의 셀을 선택하여 데이터를 기억시킨다.
또한, 판독 제어부(22)로부터 데이터를 판독하는 커맨드가 메모리 모듈(14)에 보내지면, DRAM(141)의 메모리 제어부(141B)가 커맨드에 포함되는 어드레스에 따라서 셀 어레이(141A)의 셀을 선택하여, 판독한 데이터를 CPU(13)에 보낸다.
또한, 리프레시 지시부(25)로부터 리프레시 지시가 메모리 모듈(14)에 보내지면, DRAM(141)의 메모리 제어부(141B)의 리프레시 회로(104)가 리프레시 동작을 행한다.
다음에 본 실시형태의 수명 평가 장치(1)가 수명 평가 프로그램에 따라서 행하는 수명 평가 방법에 대해서 설명한다.
도 4는 본 실시형태의 수명 평가 장치가 수명 평가 프로그램에 따라서 실행하는 수명 평가 방법의 설명도이다.
수명 평가 장치(1)의 전원이 투입되면, CPU(13)는 BIOS ROM(19)으로부터 BIOS를 판독하고(S1), 메모리 모듈(14)을 초기화한다(S2).
다음에 CPU(13)는, 미리 정해진 기억부로부터 초기의 데이터 유지 시간(Initial Retention Time)을 판독한다(S3). 또한 이 기억부는 BIOS ROM(19), SPD ROM(142), 자기 기억 장치(10), USB 메모리나 메모리카드 등의 프레시 메모리(도시 생략) 등이어도 좋다. 본 실시형태에서는 BIOS ROM(19)에 기억하고 있다.
그리고 CPU(13)는 초기의 데이터 유지 시간을 변수 M에 대입하고(S4), 변수 M이 0인지의 여부에 의해, 초기의 데이터 유지 시간이 등록되었는지의 여부를 판단한다(S5). 즉, 변수 M이 O이면(S5, Yes), S6으로 이행하여 초기의 데이터 유지 시간의 등록 처리를 행하고, 변수 M이 0이 아니면(S5, No), S7로 이행하여 수명의 평가 처리를 행한다. 그리고, 초기의 데이터 유지 시간의 등록 처리(S6)나 수명의 측정 처리(S7)가 완료되면, CPU(13)는 OS를 기동한다.
도 5는 초기의 데이터 유지 시간의 등록 처리(S6)를 도시하는 도면이다.
S5에서 변수 M이 O인 경우, 카운터부(21)는 리프레시 간격(tR)을 재는 리프레시 타이머를 시작한다. 또한, 리프레시 지시부(25)는 메모리 모듈(14)중의 리프레시하는 셀의 행을 나타내는 값(RR: Refresh Row)을 리셋하여 초기값으로 되돌린다(S601).
그리고, 리프레시 지시부(25)는 리프레시 간격(tR)에 도달한 행의 리프레시를 행한다(S602). 본 실시형태에서, 메모리 모듈(14)은 주기억 장치이기 때문에, 측정하는 행 이외에도 CPU(13)가 사용하는 데이터가 기억되어 있기 때문에, 리프레 시 지시부(25)는, 메모리 모듈(14)의 측정행(MR) 이외의 행을 주기적으로 리프레시한다. 또한, 리프레시 동작의 상세에 대해서는 후술한다.
다음에, 기록부(26)는 데이터(D)를 메모리 모듈(14)에 기록한다. 또한, 타이머부(21)는 경과 시간(tM)을 재는 측정 타이머를 시작한다(S603).
또한, 리프레시 지시부(25)는 리프레시 간격(tR)에 도달한 행의 리프레시를 행한다(S604).
판독 제어부(22)는, 경과 시간(tM)이 미리 정해진 시간(W)에 도달했는지의 여부를 판정하고(S605), 미리 정해진 시간(W)에 도달해 있지 않으면(S605, No), S604에 되돌아가며, 미리 정해진 시간(W)에 도달해 있으면(S605, Yes), 데이터(D)를 판독한다(S606).
그리고, 수명 평가부(23)는, S603에서 기록한 값과 S606에서 판독한 값을 비교하고(S607), 일치한 경우에는(S607, pass) 미리 정해진 경과 시간(W)을 증가시켜 S603에 되돌아간다. 즉, 본 실시형태에서는, 미리 정해진 경과 시간(W)으로서 최저한으로 필요한 시간을 설정해 두고, 이 시간이 경과하여도 정확하게 판독할 수 있는 것이라면, 미리 정해진 증분(X)을 가하여 비교를 반복한다.
그리고, S607에서 값이 일치하지 않은 경우, 리프레시(S608) 후, 수명 평가부(23)는 경과 시간(W)에서 증분(X)을 감하여 초기의 데이터 유지 시간을 구한다(S609). 또한 리프레시(S610) 후, 수명 평가부(23)는 초기의 데이터 유지 시간과 측정일을 BIOS ROM(19)에 기억시키고(S611), 도 4의 S8에 되돌아간다.
도 6은 수명의 평가 처리(S7)를 도시하는 도면이다.
S5에서 변수 M이 0이 아닌 경우, 카운터부(21)는, 리프레시 간격(tR)을 재는 리프레시 타이머를 시작한다. 또한, 리프레시 지시부(25)는 메모리 모듈(14)중의 리프레시하는 셀의 행을 나타내는 값(RR: Refresh Row)을 리셋하여 초기값으로 되돌린다(S701).
리프레시(S702) 후, 기록부(26)는 데이터(D)를 메모리 모듈(14)에 기록한다. 또한, 타이머부(21)는 경과 시간(tM)을 재는 측정 타이머를 시작한다(S703).
그리고, 리프레시(S704) 후, 판독 제어부(22)는 경과 시간(tM)이, 초기의 데이터 유지 시간(M)에서 임계값(시간)(Z)을 감한 기준 시간(M-Z)에 도달했는지의 여부를 판정하고(S705), 기준 시간(M-Z)에 도달해 있지 않으면(S705, No), S704에 되돌아가며, 기준 시간(M-Z)에 도달해 있으면(S705, Yes), 데이터(D)를 판독한다(S706).
그리고, 수명 평가부(23)는 S703에서 기록한 값과 S706에서 판독한 값을 비교하여(S707), 일치한 경우에는(S707, pass), 수명이 다 되어 있지 않은 것을 평가하며, S8에 이행한다.
한편, S707에서 값이 일치하지 않은 경우, 수명 평가부(23)가 수명이 다 되었다는 것을 평가하고, 이것에 따라 경고부(24)가 경고 메시지를 출력한다(708).
도 7은 S602, S604, S608, S610, S702, S704의 리프레시 처리를 도시하는 설명도이다.
리프레시 지시부(25)는, 리프레시 간격(tR)이 미리 정해진 값(tRI)에 도달했는지의 여부를 판정하고(S21), 도달해있지 않으면 리프레시의 필요가 없기 때문에 도 7의 리프레시 처리를 생략하고, 도 5 또는 도 6의 처리에 되돌아간다.
한편, 리프레시 간격(tR)이 미리 정해진 값(tRI)에 도달한 경우, 리프레시 지시부(25)는 리프레시 대상의 행이 측정 대상의 행과 동일한지의 여부를 판정하고(S22), 동일하지 않으면(S22, No), 리프레시 지시를 행한다(S23).
리프레시 지시 후, 리프레시 지시부(25)는 리프레시 대상의 행을 나타내는 값(RR)을 1 증가시키고(S24), 리프레시 대상의 행이 최종 행에 도달했는지의 여부를 판정한다(S25).
리프레시 지시부(25)는, 리프레시 대상의 행이 최종 행에 도달했다고 판정한 경우(S25, Yes), 리프레시 타이머의 리프레시 간격(tR)과 리프레시 대상의 행(RR)을 리셋하여 초기값으로 되돌린다(S26). 또한, 리프레시 대상의 행이 최종 행에 도달해 있지 않다고 판정한 경우(S25, No), 리프레시 지시부(25)는 리셋하지 않고 도 7의 리프레시 처리를 생략하여 도 5 또는 도 6의 처리에 되돌아간다.
또한, S22에서, 리프레시 대상의 행이 측정 대상의 행과 동일한 경우, 리프레시 지시부(25)는 리프레시를 금지하고, 리프레시 처리를 생략한다(S22, Yes). 즉, 수명 평가부(23)가 미리 정해진 경과 시간에 도달하는 것을 대기하고 있는 측정 대상의 행까지, 주기적으로 리프레시해서는 데이터 유지 시간을 측정할 수 없기 때문에, 측정 대상의 행을 피해 리프레시를 행하고 있다.
도 8은 리프레시 지시를 받은 메모리 모듈(14)의 DRAM(141)의 메모리 제어부(141B)에 의한 리프레시 동작의 설명도이다.
메모리 제어부(141B)는 리프레시 대상의 행(RR)을 액티베이트하고, 시간(t) 의 계측을 시작한다(S31).
메모리 제어부(141B)는, 액티베이트로부터 판독할 수 있게 될 때까지의 규정 시간(tRCD)을 대기하여(S32), 리프레시 대상의 행(RR)의 데이터를 판독한다(S33).
그리고 메모리 제어부(141B)는 액티베이트로부터 프리차지할 수 있게 될 때까지의 규정 시간(tRAS)을 대기하고(S34) 프리차지를 행한다(S35).
또한, 메모리 제어부(141B)는 프리차지로부터 다음 동작을 할 수 있게 될 때까지의 규정 시간(tRP)을 대기하고(S36) 리프레시 동작을 끝낸다.
도 9는 리프레시 동작의 다른 예를 도시하는 설명도이다. 메모리 제어부(141B)에 의한 리프레시 동작은, 도 8 대신에 도 9에 도시하는 처리여도 좋다.
메모리 제어부(141B)는, 리프레시 대상의 행(RR)을 액티베이트하고, 시간(t)의 계측을 시작한다(S41).
메모리 제어부(141B)는 액티베이트로부터 판독할 수 있게 될 때까지의 규정 시간(tRCD)을 대기하여(S42), 리프레시 대상의 행(RR)의 데이터의 판독과 오토 프리차지를 행한다(S43).
그리고, 메모리 제어부(141B)는 액티베이트로부터 다음 행의 액티베이트를 할 수 있게 될 때까지의 규정 시간(tRC)을 대기하고(S44), 리프레시 동작을 끝낸다.
또한 도 10은 리프레시 동작의 다른 예를 도시하는 설명도이다. 메모리 제어부(141B)에 의한 리프레시 동작은, 도 8 대신에 도 10에 도시하는 처리여도 좋다.
메모리 제어부(141B)는 리프레시 대상의 행(RR)을 액티베이트한다(S51).
메모리 제어부(141B)는 액티베이트로부터 프리차지를 할 수 있게 될 때까지의 규정 시간(tRAS)을 대기하고(S52) 프리차지를 행한다(S53).
그리고, 메모리 제어부(141B)는 프리차지로부터 다음 동작을 할 수 있게 될 때까지의 규정 시간(tRP)을 대기하고(S54), 리프레시 동작을 끝낸다.
도 11은 경고부(24)가 경고 메시지를 표시 장치(15)에 출력하는 경우의 설명도이다.
도 6의 S708에서 수명 평가부(23)로부터 수명이 다 된 취지의 통지를 받으면, 경고부(24)는 「이 컴퓨터의 메인 메모리가 수명이 다 되었습니다. 교환한 후 기동해 주십시오.」와 같이 경고 메시지를 BIOS ROM(19)으로부터 판독하고, 표시 명령을 생성한다(S61).
그리고, 경고부(24)는, 칩 세트(11)에 보내고, 표시 장치(15)에 표시시킨다(S62).
도 12는 경고부(24)가 경고 메시지를 미리 정해진 IP 어드레스에 출력하는 경우의 설명도이다.
도 6의 S708에서 수명 평가부(23)로부터 수명이 다 되었다는 취지의 통지를 받으면, 경고부(24)는 「이 컴퓨터의 메인 메모리가 수명이 다 되었습니다. 교환한 후 기동해 주십시오.」와 같이 경고 메시지를 BIOS ROM(19)으로부터 판독하고, 송신 명령을 생성한다(S71).
그리고, 경고부(24)는 미리 정해진 IP 어드레스를 BIOS ROM(19)으로부터 판독하고(S72), 칩 세트(12)에 보내며, LAN 인터페이스(16)를 통해 미리 정해진 IP 어드레스에 경고 메시지를 송신한다(S73).
도 13은 경고부(24)가 경고 메시지를 미리 정해진 메일 어드레스에 출력하는 경우의 설명도이다.
도 6의 S708에서 수명 평가부(23)로부터 수명이 다 되었다는 취지의 통지를 받으면, 경고부(24)는 「이 컴퓨터의 메인 메모리가 수명이 다 되었습니다. 교환한 후 기동해 주십시오.」와 같이 경고 메시지를 BIOS ROM(19)으로부터 판독하고, 송신 명령을 생성한다(S81).
그리고, 경고부(24)는 미리 정해진 송신처 메일 어드레스나 송신 서버의 정보, 송신자의 정보를 BIOS ROM(19)으로부터 판독하고(S82), 송신을 시작하기 위한 커맨드를 송신 서버에 보낸다(S83). 또한 경고부(24)는, 서버의 준비가 완료된 경우(S84, Yes), HELO 커맨드를 서버에 송신하고(S85), 정상적으로 처리된 경우(S86), 송신자 정보를 서버에 송신한다(S87).
송신자 정보가 정상적으로 처리된 경우(S88, Yes), 경고부(24)는 송신처 어드레스를 서버에 송신하고(S89), 정상적으로 처리된 경우(S90, Yes), 데이터 송신을 시작하는 취지의 커맨드를 서버에 송신한다(S91). 서버로부터 데이터의 송신 시작을 지시받은 경우(S92, Yes), 경고부(24)는 경고 메시지를 송신하고(S93), 정상적으로 처리된 경우(S94, Yes), 종료하는 취지의 커맨드를 송신하여 종료한다(S95).
또한, 상기 도 4 내지 도 13에 도시한 수명 평가 방법은, 기동시에 실행하도록 나타내었지만, 이것에 한하지 않고, 종료시나, 사용자에 의한 측정의 지시가 입 력된 경우 등, 기동시 이외에 실행하여도 좋다.
또한, 초기의 데이터 유지 시간을 미리 측정하여 설정해 두고, 도 4의 S5, S6을 생략하여 S4 후에, S7의 수명을 측정하여도 좋다.
또한, 도 5, 도 6에서는 메모리 모듈(14)의 측정 대상의 행에 대한 처리 사이에, 측정 대상 이외의 행의 리프레시 처리 S602, S604, S608, S610, S702, S704를 행했지만, 이것에 한하지 않고, 측정 대상의 행에 대한 처리와는 별도의 루프로 리프레시 간격을 계시하고, 미리 정해진 주기로 인터럽트를 발생시켜 도 7의 리프레시 처리를 행하여도 좋다.
전술과 같이 본 실시형태 1에서는 도 6에 도시한 바와 같이, DRAM인 메모리 모듈(14)의 수명을 평가할 수 있다. 또한, 수명이 다 된 경우, 도 6에 도시하는 바와 같이, OS를 기동하지 않기 때문에 정보 처리 장치(수명 평가 장치)(1)의 신뢰성이 유지된다.
또한, 본 실시형태 1에서는, 데이터 유지 시간을 구하고, 이 데이터 유지 시간에 기초하여 수명을 평가하기 때문에, 메모리 모듈(14)의 통전 시간의 증가에 따른 데이터 유지 시간의 저하에 기초하여 수명이 다 된 것을 평가할 수 있다.
또한, 본 실시형태 1에서는, 도 11 내지 도 13에 도시하는 바와 같이 경고부(24)가 경고 메시지를 출력하기 때문에, 임의의 방법으로 사용자에게 경고할 수 있다.
<실시형태 2>
도 14, 도 15는, 실시형태 2의 수명을 예측하는 방법의 설명도이다. 실시형 태 1에서는 수명이 다 되었는지의 여부를 평가했지만, 본 실시형태 2는 이후 어느 정도로 수명이 다 되었는지를 평가한 점이 상이하다. 또한 다른 구성은 실시형태 1과 거의 동일하기 때문에, 동일한 요소에 같은 부호를 붙이는 등하여 재차 설명을 생략하고 있다.
본 실시형태 2에서는, 수명 평가 장치(1)의 기동시나 종료시 등, 미리 정해진 측정 타이밍에 도달한 경우나, 사용자에 의한 측정의 지시가 입력된 경우, 수명 평가부(23)는 도 14에 도시하는 처리를 시작한다. 우선, 수명 평가부(23)는 BIOS ROM(19)으로부터 초기의 데이터 유지 시간(제1 데이터 유지 시간)(M)과 이 데이터 유지 시간의 측정일을 판독하고, 현재의 날짜를 시스템 타이머(17)로부터 취득한다(S101).
수명 평가부(23)는, 초기의 데이터 유지 시간을 변수 M에, 측정일을 변수 N에, 현재의 날짜를 변수 Y에 각각 대입한다. 또한, 경과 시간(P)의 초기값을 초기의 데이터 유지 시간(M)과 동일하게 한다(S102).
다음에 기록부(26)는, 메모리 모듈(14)에 데이터를 기록한다(S103).
그리고, 판독 제어부(22)는, 경과 시간(P)을 대기하여 메모리 모듈(14)로부터 데이터를 판독한다(S104, S105).
수명 평가부(23)는, S103에서 기록한 데이터와 S105에서 판독한 데이터를 비교하고(S106), 일치하지 않으면 경과 시간(P)으로부터 미리 정해진 단축분(X)을 감하여 S103에 되돌아간다.
수명 평가부(23)는, S106에서 데이터가 일치할 때까지 S103 내지 S107을 반 복하고, 일치한 경우, 경과 시간(P)을 현재의 데이터 유지 시간(제2 데이터 유지 시간)으로 하며, 초기의 데이터 유지 시간(M)에서 현재의 데이터 유지 시간(P)을 감산하여 차분(dR)을 구한다. 또한, 수명 평가부(23)는 현재의 날짜(Y)에서 측정일(N)을 감산하여 측정 기간(dT)을 구한다(S108).
그리고, 수명 평가부(23)는 차분(dR)과 측정 기간(dT)에 기초하여 데이터 유지 시간의 저하율(DR)을 구하고, 이 저하율(DR)로부터 수명을 산출한다. 구체적으로는 수명 평가부(23)가, 차분(dR)을 측정 기간(dT)으로 나누고, 경과 일수에 대한 데이터 유지 시간의 저하율(DR), 즉 도 15에 도시하는 그래프의 경사를 구한다. 그리고 수명 평가부(23)는, 데이터를 유지할 수 있는 하한이 되는 데이터 유지 시간을 현재의 데이터 유지 시간(P)에서 감하여 차분을 구하고, 이 차분을 저하율(DR)로 나눠 수명이 다 될 때까지의 일수(E)를 예측한다(S109).
경고부(24)는, S109에서 예측한 일수(E)를 포함한 경고 메시지를 출력한다. 예컨대 경고부(24)는, 「이 컴퓨터의 메인 메모리가, 이후 E일로 수명이 다 될 지도 모릅니다.」 「이 컴퓨터의 메인 메모리의 수명은, 대략 Y+E입니다.」와 같이 경고 메시지를 생성하고, 도 11 내지 도 13과 마찬가지로 표시 장치(15)나, 미리 정해진 IP 어드레스, 미리 정해진 메일 어드레스에 대하여 출력한다(S110).
또한, 도 14에서는 측정 대상의 행 이외의 리프레시 처리를 생략하여 도시했지만, 도 6과 마찬가지로 메모리 모듈(14)의 측정 대상의 행에 대한 단계 사이에서 도 7에 도시하는 리프레시 처리를 행하여도 좋고, 주기적으로 리프레시 처리를 행하여도 좋다.
이상과 같이 본 실시형태 2에 의하면, 제1 데이터 유지 시간과 제2 데이터 유지 시간과의 차 및 측정 기간으로부터 데이터 유지 시간의 저하율을 구하고, 이 저하율에 기초하여 수명까지의 일수를 구할 수 있다.
<실시형태 3>
도 16은 실시형태 3의 수명을 예측하여 측정 간격을 변경하는 방법의 설명도이다. 본 실시형태 3에서는 미리 정해진 타이밍으로 주기적으로 상기 실시형태 2의 수명을 평가하고, 평가한 수명에 기초하여 근접함에 따라 평가하는 타이밍을 변경한다. 또한, 다른 구성은 실시형태 2와 대략 동일하기 때문에, 동일한 요소에 같은 부호를 붙이는 등하여 재차 설명을 생략하고 있다.
수명 평가 장치(1)의 전원이 투입되면, CPU(13)는 BIOS ROM(19)으로부터 BIOS를 판독하고(S121), 메모리 모듈(14)을 초기화한다(S122).
다음에 CPU(13)는, 미리 정해진 기억부로부터 최신 측정일, 현재 날짜, 미리 정해진 측정 간격을 판독한다(S123). 또한, 이 기억부는 BIOS ROM(19), SPD ROM(142), 자기 기억 장치(10), USB 메모리나 메모리카드 등의 플래시 메모리(도시 생략) 등이어도 좋다. 본 실시형태에서는, BIOS ROM(19)에 기억되어 있다.
그리고 CPU(13)는, 최신 측정일을 변수 Q에, 현재 날짜를 변수 Y에, 측정 간격을 변수 I에 대입하고(S124), 최신 측정일(Q)부터 현재 날짜(Y)까지의 경과 일수(Y-Q)가, 미리 정해진 측정 간격(I)에 도달해 있는지의 여부를 판정한다(S125).
CPU(13)는, 경과 일수(Y-Q)가 미리 정해진 측정 간격(I)에 도달해 있지 않은 경우, 수명 평가 처리를 행하지 않고 처리를 종료하고(S125, No), 경과 일수(Y-Q) 가 미리 정해진 측정 간격(I)에 도달한 경우(S125, Yes), 수명 평가 처리를 행한다(S126). 수명 평가 처리(S126)는 도 14에 도시한 처리와 동일하고, 수명이 다 될 때까지의 일수(E)를 구한다.
그리고, CPU(13)는 평가한 수명에 기초하여 수명에 가까우면 측정 간격(I)을 짧게 변경한다. 예컨대 CPU(13)는, 수명이 다 될 때까지의 날짜(E)가 임계값(R) 미만인지의 여부를 판정하고(S127), 임계값(R) 미만이 아닌 경우(S127, No) 처리를 종료하며, 임계값(R) 미만인 경우(S127, Yes) 측정 간격(I)을 변경한다(S128). 본 실시형태 3에서는, 측정 간격(I)을 절반으로 변경하고 있다. 또한, 변경량은 절반에 한하지 않고 임의로 설정하여도 좋다. 또한 S128에서, 측정 간격(I)과 함께 임계값(R)을 변경하여도 좋다. 예컨대 임계값(R)이 200일 때에 경과 일수(Y-Q)가 임계값(R)을 상회한 경우, CPU(13)는 측정 간격(I)을 변경하고 임계값(R)을 절반으로 한다.
본 실시형태 3에 의하면, 미리 정해진 측정 간격(I)으로 주기적으로 수명을 평가하고, 수명에 근접함에 따라서 짧은 간격으로 수명을 평가하기 때문에, 수명의 경고를 적절하게 출력할 수 있다.
(그 외)
본 발명은, 전술의 도시예에만 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위 내에서 여러 가지 변경을 가할 수 있는 것은 물론이다.
예컨대 이하에 부기한 구성이어도 좋다. 이들 구성 요소는 가능한 한 조합할 수 있다.
(부기 1)
다이내믹 랜덤 액세스 메모리와,
상기 다이내믹 랜덤 액세스 메모리와 협조하여 처리를 행하는 프로세서와,
수명 평가 장치를 포함하는 내장된 진단 모듈을 구비하는 정보 처리 장치로서,
상기 수명 평가 장치는, 메모리에 데이터가 유지된 후의 경과 시간을 재는 타이머부와, 상기 경과 시간이 미리 정해진 값에 도달한 경우에 상기 데이터를 상기 메모리로부터 판독하는 판독 제어부와, 판독한 상기 데이터의 에러의 유무 및 상기 경과 시간에 기초하여 상기 메모리의 수명을 평가하는 평가부를 포함한 정보 처리 장치.
(부기 2)
상기 평가부는, 상기 판독 제어부에 의해 상기 데이터를 에러 없음으로 판독할 수 있는 경우의 상기 경과 시간을 데이터 유지 시간으로서 구하고, 이 데이터 유지 시간에 기초하여 상기 메모리의 수명을 평가하는 것인 부기 1에 기재된 정보 처리 장치.
(부기 3)
상기 메모리에 대해서 구한 데이터 유지 시간을 기억하는 기억부와, 상기 판독 제어부가, 상기 기억부에 기억시킨 데이터 유지 시간에서 미리 정해진 임계값을 감한 시간을 상기 미리 정해진 값으로 하고, 상기 경과 시간이 이 미리 정해진 값에 도달한 경우에 데이터를 판독하며, 이 데이터에 에러가 있는 경우에 상기 평가 부가 수명이 다 되었다는 것을 평가하는 것인 부기 2에 기재된 정보 처리 장치.
(부기 4)
상기 기억부는, BIOS를 기억한 BIOS ROM, 메모리 모듈상의 SPD ROM, 자기 기억 장치, 또는 플래시 메모리인 것인 부기 3에 기재된 정보 처리 장치.
(부기 5)
상기 평가부가 수명을 평가한 경우에 경고 메시지를 출력하는 경고부를 포함한 부기 2에 기재된 정보 처리 장치.
(부기 6)
상기 경고부는, 상기 경고 메시지를 표시 장치, 미리 정해진 IP 어드레스, 미리 정해진 메일 어드레스 또는 상기 기억부에 출력하는 것인 부기 5에 기재된 정보 처리 장치.
(부기 7)
상기 평가부는, 제1 데이터 유지 시간을 구하고, 이 제1 데이터 유지 시간을 구한 후 측정 기간을 두고 제2 데이터 유지 시간을 구하며, 상기 측정 기간에 저하된 상기 제1 데이터 유지 시간과 상기 제2 데이터 유지 시간과의 차 및 상기 측정 기간에 기초하여 데이터 유지 시간의 저하율을 구하고, 이 저하율로부터 상기 수명을 평가하는 것인 부기 2에 기재된 정보 처리 장치.
(부기 8)
상기 평가부는, 상기 수명의 평가를 미리 정해진 타이밍으로 행하고, 평가한 수명에 기초하여 상기 미리 정해진 타이밍을 변경하는 것인 부기 7에 기재된 정보 처리 장치.
(부기 9)
상기 메모리의 데이터를 리프레시하는 리프레시부를 더 포함하고,
상기 판독 제어부는, 상기 수명의 평가를 위해 상기 데이터의 판독을 미리 정해진 경과 시간까지 대기하고 있는 경우, 상기 리프레시부는 상기 리프레시 동작을 금지하는 것인 부기 1에 기재된 정보 처리 장치.
(부기 10)
다이내믹 랜덤 액세스 메모리와, 상기 다이내믹 랜덤 액세스 메모리와 협조하여 처리를 행하는 프로세서와, 수명 평가 장치를 포함하는 내장된 진단 모듈을 구비하는 정보 처리 장치에 의해 행해지는 수명 평가 방법으로서,
메모리에 데이터가 유지된 후의 경과 시간을 재는 단계와,
상기 경과 시간이 미리 정해진 값에 도달한 경우에 상기 데이터를 상기 메모리로부터 판독하는 단계와,
판독한 상기 데이터의 에러의 유무 및 상기 경과 시간에 기초하여 상기 메모리의 수명을 평가하는 단계
를 포함하는 수명 평가 방법.
(부기 11)
상기 데이터를 에러 없음으로 판독할 수 있는 경우의 상기 경과 시간을 데이터 유지 시간으로서 구하고, 이 데이터 유지 시간에 기초하여 상기 메모리의 수명을 평가하는 부기 10에 기재된 수명 평가 방법.
(부기 12)
상기 메모리에 대해서 구한 데이터 유지 시간을 기억부에 기억시키고, 상기 기억부에 기억시킨 데이터 유지 시간에서 미리 정해진 임계값을 감한 시간을 상기 미리 정해진 값으로 하며, 상기 경과 시간이 이 미리 정해진 값에 도달한 경우에 데이터를 판독하고, 이 데이터에 에러가 있는 경우에 수명이 다 된 것을 평가하는 부기 11에 기재된 수명 평가 방법.
(부기 13)
상기 기억부는, BIOS를 기억한 BIOS ROM, 메모리 모듈상의 SPD ROM, 자기 기억 장치, 또는 플래시 메모리인 것인 부기 12에 기재된 수명 평가 방법.
(부기 14)
상기 수명을 평가한 경우에 경고 메시지를 출력하는 단계를 포함한 부기 11에 기재된 수명 평가 방법.
(부기 15)
상기 경고 메시지의 출력처는, 표시 장치, 미리 정해진 IP 어드레스, 미리 정해진 메일 어드레스 또는 기억 매체인 것인 부기 14에 기재된 수명 평가 방법.
(부기 16)
제1 데이터 유지 시간을 구하고, 이 제1 데이터 유지 시간을 구한 후 측정 기간을 두고 제2 데이터 유지 시간을 구하며, 상기 측정 기간에 저하된 상기 제1 데이터 유지 시간과 상기 제2 데이터 유지 시간과의 차 및 상기 측정 기간에 기초하여 데이터 유지 시간의 저하율을 구하고, 이 저하율로부터 상기 수명을 평가하는 부기 11에 기재된 수명 평가 방법.
(부기 17)
상기 수명의 평가를 미리 정해진 타이밍으로 행하고, 평가한 수명에 기초하여 상기 미리 정해진 타이밍을 변경하는 부기 16에 기재된 수명 평가 방법.
(부기 18)
상기 메모리의 데이터를 리프레시하는 단계를 더 포함하고,
상기 수명의 평가를 위해 상기 데이터의 판독을 미리 정해진 경과 시간까지 대기하고 있는 경우, 상기 리프레시부에 의한 리프레시를 금지하는 부기 10에 기재된 수명 평가 방법.
(부기 19)
다이내믹 랜덤 액세스 메모리와, 상기 다이내믹 랜덤 액세스 메모리와 협조하여 처리를 행하는 프로세서와, 수명 평가 장치를 포함하는 내장된 진단 모듈을 구비하는 정보 처리 장치에,
메모리에 데이터가 유지된 후의 경과 시간을 재는 단계와,
상기 경과 시간이 미리 정해진 값에 도달한 경우에 상기 데이터를 상기 메모리로부터 판독하는 단계와,
판독한 상기 데이터의 에러의 유무 및 상기 경과 시간에 기초하여 상기 메모리의 수명을 평가하는 단계
를 실행시키는 수명 평가 프로그램을 저장한 컴퓨터로 판독할 수 있는 기록 매체.
(부기 20)
상기 데이터를 에러 없음으로 판독할 수 있는 경우의 상기 경과 시간을 데이터 유지 시간으로서 구하고, 이 데이터 유지 시간에 기초하여 상기 메모리의 수명을 평가하는 부기 19에 기재된 기록 매체.
또한, 상기 프로그램을 컴퓨터가 판독할 수 있는 기록 매체에 기록하여도 좋다. 컴퓨터에, 이 기록 매체의 프로그램을 읽어 들여 실행시킴으로써, 그 기능을 제공시킬 수 있다.
여기서, 컴퓨터가 판독할 수 있는 기록 매체란, 데이터나 프로그램 등의 정보를 전기적, 자기적, 광학적, 기계적, 또는 화학적 작용에 의해 축적하고, 컴퓨터로부터 판독할 수 있는 기록 매체를 말한다. 이러한 기록 매체 중 컴퓨터로부터 제거할 수 있는 것으로서는, 예컨대 플렉서블 디스크, 광자기 디스크, CD-ROM, CD-R/W, DVD, DAT, 8 ㎜ 테이프, 메모리카드 등이 있다.
도 1은 수명 평가 장치의 개략도
도 2는 수명 평가 장치의 기능 블록도
도 3은 메모리 모듈의 개략도
도 4는 수명 평가 방법의 설명도
도 5는 초기의 데이터 유지 시간의 등록 처리를 도시하는 도면
도 6은 수명의 평가 처리를 도시하는 도면
도 7은 리프레시 처리의 설명도
도 8은 메모리 제어부에서의 리프레시 동작의 설명도
도 9는 리프레시 동작의 다른 예를 도시하는 설명도
도 10은 리프레시 동작의 다른 예를 도시하는 설명도
도 11은 경고 메시지를 표시 장치에 출력하는 경우의 설명도
도 12는 경고 메시지를 미리 정해진 IP 어드레스에 출력하는 경우의 설명도
도 13은 경고 메시지를 미리 정해진 메일 어드레스에 출력하는 경우의 설명도
도 14는 실시형태 2의 수명 평가 방법의 설명도
도 15는 실시형태 2의 수명을 예측하는 방법의 설명도
도 16은 실시형태 3의 측정 간격을 변경하는 방법의 설명도
<부호의 설명>
1: 수명 평가 장치 14: 메모리 모듈
13: CPU 11, 12: 칩 세트
15: 표시 장치 21: 타이머부
22: 판독 제어부 23: 수명 평가부
24: 경고부 25: 리프레시 지시부
26: 기록부

Claims (7)

  1. 다이내믹 랜덤 액세스 메모리와,
    상기 다이내믹 랜덤 액세스 메모리와 협조하여 처리를 행하는 프로세서와,
    수명 평가 장치를 포함하는 내장된 진단 모듈
    을 구비하는 정보 처리 장치로서,
    상기 수명 평가 장치는, 메모리에 데이터가 유지된 후의 경과 시간을 재는 타이머부와, 상기 경과 시간이 미리 정해진 값에 도달한 경우에 상기 데이터를 상기 메모리로부터 판독하는 판독 제어부와, 판독한 상기 데이터의 에러의 유무 및 상기 경과 시간에 기초하여 상기 메모리의 수명을 평가하는 평가부를 포함하는 것인 정보 처리 장치.
  2. 제1항에 있어서,
    상기 평가부는, 상기 판독 제어부에 의해 상기 데이터를 에러 없음으로 판독할 수 있는 경우의 상기 경과 시간을 데이터 유지 시간으로서 구하고, 이 데이터 유지 시간에 기초하여 상기 메모리의 수명을 평가하는 것인 정보 처리 장치.
  3. 제2항에 있어서,
    상기 평가부가 수명을 평가한 경우에 경고 메시지를 출력하는 경고부를 포함한 정보 처리 장치.
  4. 제2항에 있어서,
    상기 평가부는, 제1 데이터 유지 시간을 구하고, 이 제1 데이터 유지 시간을 구한 후 측정 기간을 두고 제2 데이터 유지 시간을 구하며, 상기 측정 기간에 저하된 상기 제1 데이터 유지 시간과 상기 제2 데이터 유지 시간과의 차 및 상기 측정 기간에 기초하여 데이터 유지 시간의 저하율을 구하며, 이 저하율로부터 상기 수명을 평가하는 것인 정보 처리 장치.
  5. 제4항에 있어서,
    상기 평가부는, 상기 수명의 평가를 미리 정해진 타이밍으로 행하고, 평가한 수명에 기초하여 상기 미리 정해진 타이밍을 변경하는 것인 정보 처리 장치.
  6. 다이내믹 랜덤 액세스 메모리와, 상기 다이내믹 랜덤 액세스 메모리와 협조하여 처리를 행하는 프로세서와, 수명 평가 장치를 포함하는 내장된 진단 모듈을 구비하는 정보 처리 장치에 의해 행해지는 수명 평가 방법으로서,
    메모리에 데이터가 유지된 후의 경과 시간을 재는 단계와,
    상기 경과 시간이 미리 정해진 값에 도달한 경우에 상기 데이터를 상기 메모리로부터 판독하는 단계와,
    판독한 상기 데이터의 에러의 유무 및 상기 경과 시간에 기초하여 상기 메모리의 수명을 평가하는 단계
    를 포함하는 수명 평가 방법.
  7. 다이내믹 랜덤 액세스 메모리와, 상기 다이내믹 랜덤 액세스 메모리와 협조하여 처리를 행하는 프로세서와, 수명 평가 장치를 포함하는 내장된 진단 모듈을 구비하는 정보 처리 장치에,
    메모리에 데이터가 유지된 후의 경과 시간을 재는 단계와,
    상기 경과 시간이 미리 정해진 값에 도달한 경우에 상기 데이터를 상기 메모리로부터 판독하는 단계와,
    판독한 상기 데이터의 에러의 유무 및 상기 경과 시간에 기초하여 상기 메모리의 수명을 평가하는 단계
    를 실행시키는 수명 평가 프로그램을 저장한 컴퓨터로 판독할 수 있는 기록 매체.
KR1020090117048A 2008-12-26 2009-11-30 정보 처리 장치, 수명 평가 방법, 및 기록 매체 KR101081689B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-333910 2008-12-26
JP2008333910A JP5544712B2 (ja) 2008-12-26 2008-12-26 メモリの寿命検出装置及び方法

Publications (2)

Publication Number Publication Date
KR20100076872A true KR20100076872A (ko) 2010-07-06
KR101081689B1 KR101081689B1 (ko) 2011-11-09

Family

ID=41665107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090117048A KR101081689B1 (ko) 2008-12-26 2009-11-30 정보 처리 장치, 수명 평가 방법, 및 기록 매체

Country Status (6)

Country Link
US (1) US8161333B2 (ko)
EP (1) EP2202753B1 (ko)
JP (1) JP5544712B2 (ko)
KR (1) KR101081689B1 (ko)
CN (1) CN101770407B (ko)
TW (1) TWI426513B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012088780A (ja) * 2010-10-15 2012-05-10 Canon Electronics Inc 情報処理装置、情報処理装置の制御方法、及び、プログラム
JP6062768B2 (ja) * 2013-03-01 2017-01-18 Ｎｅｃプラットフォームズ株式会社 メモリ検査装置、メモリ検査方法、およびメモリ検査プログラム
US9263158B2 (en) * 2013-08-16 2016-02-16 Seagate Technology Llc Determining data retention time in a solid-state non-volatile memory
US20160373321A1 (en) * 2015-06-16 2016-12-22 Ricoh Company, Ltd. System, apparatus and method for managing devices
KR20200071916A (ko) 2018-12-11 2020-06-22 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11929130B2 (en) * 2020-09-30 2024-03-12 Changxin Memory Technologies, Inc. Method and device for testing sr cycle as well as method and device for testing ar number
US11656936B2 (en) * 2021-09-07 2023-05-23 Micron Technology, Inc. Managing write disturb for units of memory in a memory sub-system

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534302A (en) * 1978-08-31 1980-03-10 Fujitsu Ltd Memory device diagnostic system
JPS57138089A (en) * 1981-02-18 1982-08-26 Toshiba Corp Check system for dynamic memory
JPS63146138A (ja) * 1986-12-09 1988-06-18 Nec Corp コンピユ−タシステム稼働状況の自動診断装置
JPH04355852A (ja) * 1991-06-03 1992-12-09 Fujitsu Ltd 記憶装置のテスト方法
JPH0512137A (ja) * 1991-06-28 1993-01-22 Fuji Xerox Co Ltd 情報処理装置
JPH0652694A (ja) 1992-07-30 1994-02-25 Hitachi Ltd フラッシュメモリの寿命検出方式
JPH06333387A (ja) 1993-05-19 1994-12-02 Fanuc Ltd Ｄｒａｍのリフレッシュ周期監視回路
US6483764B2 (en) 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring
JP2002269979A (ja) 2001-03-07 2002-09-20 Hitachi Ltd 半導体装置
US6978406B2 (en) * 2002-05-24 2005-12-20 Agilent Technologies, Inc. System and method for testing memory arrays
JP2004310930A (ja) * 2003-04-08 2004-11-04 Renesas Technology Corp 不揮発性半導体記憶装置
CN1553327A (zh) * 2003-05-30 2004-12-08 上海华园微电子技术有限公司 测试eeprom的电路及其测试方法
JP4478974B2 (ja) * 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
JP2005267761A (ja) * 2004-03-19 2005-09-29 Meidensha Corp フラッシュメモリの劣化監視方法
JP2008508632A (ja) * 2004-08-02 2008-03-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データ記憶及び再生装置
JP4537909B2 (ja) 2005-08-08 2010-09-08 株式会社東芝 情報記録装置
US7512847B2 (en) 2006-02-10 2009-03-31 Sandisk Il Ltd. Method for estimating and reporting the life expectancy of flash-disk memory

Also Published As

Publication number Publication date
TW201025323A (en) 2010-07-01
CN101770407A (zh) 2010-07-07
US20100169726A1 (en) 2010-07-01
US8161333B2 (en) 2012-04-17
EP2202753B1 (en) 2013-11-20
JP5544712B2 (ja) 2014-07-09
TWI426513B (zh) 2014-02-11
CN101770407B (zh) 2013-09-11
KR101081689B1 (ko) 2011-11-09
EP2202753A1 (en) 2010-06-30
JP2010157276A (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
KR101081689B1 (ko) 정보 처리 장치, 수명 평가 방법, 및 기록 매체
US10210925B2 (en) Row hammer refresh command
US9117544B2 (en) Row hammer refresh command
EP1132922B1 (en) Ferroelectric memory
US7742355B2 (en) Dynamic random access memory with low-power refresh
US20080068873A1 (en) Ferroelectric memory apparatus and control method of the same
US8699263B2 (en) DRAM security erase
KR20200067292A (ko) 휘발성 메모리 장치를 포함하는 메모리 모듈 및 이를 포함하는 메모리 시스템
US20180059970A1 (en) Storage device and method of writing data into storage device
US20050096863A1 (en) System and method for testing a component in a computer system using voltage margining
KR20110018947A (ko) 전기 회로, 방법 및 동적 랜덤 액세스 메모리
JP7053585B2 (ja) 不揮発性メモリのリフレッシュサイクルを制御する装置および方法
US7145814B2 (en) RAS time control circuit and method for use in DRAM using external clock
KR100634440B1 (ko) 오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들
KR102543920B1 (ko) Icp 타입 가속도 측정 모듈 및 그 방법
JP6137659B2 (ja) 計量装置および計量データ記録方法
CN106997784B (zh) 动态随机存取存储器以及搭载其系统的测试方法
KR20210083228A (ko) 메모리 저장 장치 및 동작 방법
KR20090065945A (ko) 반도체 메모리 장치
JP2021044974A (ja) 電子機器、算出方法及びプログラム
KR100922886B1 (ko) 다이나믹 메모리 소자용 리프레쉬 장치
KR20220055505A (ko) 반도체 기억장치
CN114283862A (zh) 半导体存储装置
TW200931414A (en) Random access memory and executing method of data resetting thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 9