KR100922886B1 - 다이나믹 메모리 소자용 리프레쉬 장치 - Google Patents
다이나믹 메모리 소자용 리프레쉬 장치 Download PDFInfo
- Publication number
- KR100922886B1 KR100922886B1 KR1020030038749A KR20030038749A KR100922886B1 KR 100922886 B1 KR100922886 B1 KR 100922886B1 KR 1020030038749 A KR1020030038749 A KR 1020030038749A KR 20030038749 A KR20030038749 A KR 20030038749A KR 100922886 B1 KR100922886 B1 KR 100922886B1
- Authority
- KR
- South Korea
- Prior art keywords
- refresh
- voltage
- transistor
- present
- dynamic memory
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4065—Low level details of refresh operations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 다이나믹 메모리 소자용 리프레쉬 장치에 관한 것으로, 특히 DRAM 과 같은 다이나믹 메모리 소자에 저장된 데이타를 유지하기 위한 리프레쉬 장치에 관한 것이다.
본 발명의 다이나믹 메모리 소자용 리프레쉬 장치는 워드라인에 의하여 인에이블되는 트랜지스터를 통하여 제 1 전압을 수신하고 상기 제 1 전압의 전압치가 일정 수준 이하로 하강하면 상기 워드라인에 대한 리프레쉬 동작을 수행한다.
본 발명에 따른 리프레쉬 장치를 사용하는 경우 메모리 셀에 저장된 데이타가 손실되기 전에 이를 감지하여 리프레쉬 동작을 수행함으로써 일률적으로 리프레쉬 동작을 실시하던 종래의 기술과 차이가 있다. 또한, 본 발명에 의한 리프레쉬 동작을 하는 경우, 저전력 메모리 소자를 구현할 수 있다는 장점이 있다.
Description
도 1 은 본 발명에 따른 다이나믹 메모리 소자의 리프레쉬 장치에 관한 회로도.
본 발명은 다이나믹 메모리 소자용 리프레쉬 장치에 관한 것으로, 특히 DRAM 과 같은 다이나믹 메모리 소자에 저장된 데이타를 유지하기 위한 리프레쉬 장치에 관한 것이다.
일반적으로, DRAM 과 같은 다이나믹 메모리 소자는 메모리 셀에 저장된 데이타를 유지(retention)하기 위하여, 셀 데이타에 대한 리프레쉬 동작을 수행한다. 이러한 리프레쉬 방법으로 기존에 사용되고 있는 것은 외부 펄스를 이용하는 오토 리프레쉬 방법과 메모리 소자 내부에서 발생된 펄스를 이용하는 셀프 리프레쉬 방법이 있다.
그런데, 기존의 다이나믹 메모리 소자에 대한 리프레쉬 방법은 데이타 리드 또는 라이트 동작 후, 리프레쉬가 필요하지 않는 경우에도 일정 시간이 경과하면 강제적인 리프레쉬 펄스로 인해 리프레쉬 동작을 수행하게 한다.
이러한 리프레쉬 동작은 일정한 전력을 소비하게 되는 바, 메모리 소자를 필요로 하는 모바일 전자제품들이 늘어나는 현 추세에서는 메모리 소자의 소비전력을 감소시킬 필요가 증대되고 있다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 메모리 소자에 대한 리프레쉬 동작을 효율적으로 수행함으로써 메모리 소자의 전력소모를 감소시킬 수 있는 메모리 소자용 리프레쉬 장치를 제공하고자 한다.
이를 위하여, 본 발명은 리프레쉬 동작을 필요로 하는 메모리 셀이 속해 있는 로우(ROW)에 소정의 용량을 갖는 커패시터와 전압 센서 회로를 구비한 메모리 소자용 리프레쉬 장치를 제공하여 리프레쉬가 필요한 시기에 리프레쉬 동작을 수행하여 메모리 셀 데이타를 유지하고자 한다.
본 발명의 다이나믹 메모리 소자용 리프레쉬 장치는 워드라인에 의하여 인에이블되는 트랜지스터를 통하여 제 1 전압을 수신하고 상기 제 1 전압의 전압치가 일정 수준 이하로 하강하면 상기 워드라인에 대한 리프레쉬 동작을 수행한다.
본 발명에 따른 다이나믹 메모리 소자용 리프레쉬 장치는 메모리 장치의 각 워드라인에 의하여 인에이블되는 제 1 트랜지스터(NM1), 제 1 트랜지스터를 통하여 제 1 전압(RTO)을 수신하는 커패시터(C1),게이트를 통하여 상기 커패시터(C1)의 일단자에 충전되는 상기 제 1 전압을 수신하는 제 2 트랜지스터(PM1), 제 2 트랜지스 터(PM1)를 통하여 제 2 전압(Vcore)을 수신하는 인버터(18), 인버터(18)의 출력신호를 수신하여 리프레쉬 요청 신호를 출력하는 리프레쉬 요청 신호 발생부(16)를 구비한다.
전술한 본 발명은 워드라인에 의하여 턴온/오프되며, 턴온시에 인버터의 전압을 로우 레벨로 안정화시키는 제 3 트랜지스터(NM3)를 더 구비한다.
본 발명에 있어서, 커패시터에 충전된 상기 제 1 전압이 일정 수준 이하로 떨어지면 상기 리프레쉬 요청 신호 발생부는 상기 리프레쉬 요청 신호를 발생한다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
일반적으로, 종래의 경우, 다이나믹 메모리 소자에 대한 리프레쉬 방법은 메모리 소자의 워드 라인을 리프레쉬 펄스로 턴온시킴으로써 누설 전류로 인하여 불안정한 셀 데이타를 해당 컬럼의 감지 증폭기로 증폭하여 재차 라이트하는 방법을 사용한다.
반면에, 본 발명에 따른 리프레쉬 방법은 리프레쉬 요청 신호가 있는 경우에만 리프레쉬 동작을 수행하는 방법을 개시한다.
도 1 은 본 발명에 따른 다이나믹 메모리 소자의 리프레쉬 장치에 관한 회로도이다.
도 1 에 있어서, Vcore 전압은 내부전압의 일종인 코아전압으로 그 전압 크기는 메모리 셀에 저장된 데이타의 하이 레벨과 동일한 것이 보통이다. 그리고, 1/2Vcore 는 코아전압의 절반이며, 여기서는 메모리 셀의 셀 플레이트 전압으로 사용되고 있다. 또한, 감지 증폭기(14, 15)와 연결된 트랜지스터는 셀 트랜지스터를 나타내고, 이러한 셀 트랜지스터와 연결된 커패시터는 데이타를 저장하는 셀 커패시터를 나타낸다. 그리고, 노드(a)와 연결된 트랜지스터(NM1)와 노드(b)와 연결된 트랜지스터(NM2)와 커패시터(C1, C2)는 본 발명의 기술적 사상에 의하여 구현된 부분으로서, 로우별로 셀 커패시터의 전압을 감지할 수 있도록 셀 커패시터(C1, C2)를 추가로 형성하여 리프레쉬후 해당 로우의 리프레쉬 필요 여부를 판별할 기준으로 삼는다. 여기서, 커패시터(C1, C2)의 크기는 셀 커패시터와 동일한 것이 바람직하나, 일반적으로 셀 커패시터의 용량은 일정한 오차를 가지고서 변동하기 때문에 그 대표값을 산정하기 어려우며, 따라서, 셀 커패시터보다 대략 10 배 내외의 큰 용량을 갖는 커패시터를 사용하여는 것이 바람직할 수도 있다. 이 경우, 누설 전하에 의하여 전압 하강은 PMOS 트랜지스터의 임계 전압과의 관계와 연계시키는 것이 바람직할 것이다.
워드라인(10)이 인에이블된 경우를 일예로 하여 본 발명에 따른 리프레쉬 동작을 설명하기로 한다.
리프레쉬 동작시(또는 데이타 리드, 라이트시), RTO 에 인가된 하이레벨 전압은 트랜지스터(NM1)를 거쳐 커패시터(C1)에 충전된다. 누설 현상에 의하여 커패시터에 충전된 전하기 빠져나감으로 인하여 리프레쉬가 필요하게 되는 경우, 이는 트랜지스터(PM1)의 소오스-게이트간의 전압 강하를 의미한다. 그 결과, 트랜지스터(PM1)가 턴온 되면서 인버터(18)를 동작시켜 리프레쉬 요청 신호 발생부(16)로부 터 리프레쉬 요청 신호가 발생되도록 한다.
여기서, 트랜지스터(PM1)의 임계전압은 커패시터(C1)가 속해있는 로우(즉, 워드라인 10)의 리프레쉬 필요 시기를 감지하는 목적이므로, 해당 로우의 메모리 셀들이 데이타를 잃어 버리기 전에 턴온될 수 있도록 공정 마아진을 고려하여 설정하여야 한다.
트랜지스터(NM3)는 해당 워드라인(10)이 턴온되는 경우마다 트랜지스터(PM1) 및 인버터(18)사이의 전압을 안정적으로 유지시켜 주는 역할을 한다. 또한, 트랜지스터(NM4)는 해당 워드라인이 턴온되는 경우마다 트랜지스터(PM2) 및 인버터(19)사이의 전압을 안정적으로 유지시켜 주는 역할을 한다.
참고적으로, 커패시터(C1, C2)의 크기와 용량은 감지 증폭기와 연결된 메모리 셀 커패시터의 크기와 용량과 동일한 것이 바람직하지만, 트랜지스터(PM1, PM2)의 안정도에 따라서 적절히 조절할 수 있다.
전술한 동작은 워드라인(11)의 경우도 동이하게 적용된다.
지금까지 설명한 본 발명의 리프레쉬 방법 및 장치는 하이 전압이 메모리 셀에 저장되어 유지되는 경우에 대하여 기술하였지만, 로우 데이타가 저장되어 유지되는 경우에도 동일하게 적용될 수 있다. 즉, 본 발명의 경우 커패시터(C1, C2)의 일단자에 하이 레벨의 RTO 전압을 인가하여 전하 누설에 따른 리프레쉬 타이밍을 판단하고 있지만, 메모리 셀 커패시터에 로우 데이타가 저장되어 있는 경우에도 그 누설 시간은 매우 메모리 셀에 하이 데이타가 저장되어 있는 경우와 비교하여 매우 유사하다고 볼수 있다. 따라서, 메모리 셀에 로우 데이타가 저장된 경우에도, 커 패시터(C1, C2)의 일단자에 하이 레벨의 전압을 인가하여 그 누설 정도를 감지하여 리프레쉬 동작을 수행하면 메모리 셀에 저장된 로우 데이타를 적절히 재생시킬 수 있다.
이상에서 알 수 있는 바와같이, 본 발명에 따른 리프레쉬 장치를 사용하는 경우 메모리 셀에 저장된 데이타가 손실되기 전에 이를 감지하여 리프레쉬 동작을 수행함으로써 일률적으로 리프레쉬 동작을 실시하던 종래의 기술과 차이가 있다.
또한, 본 발명에 의한 리프레쉬 동작을 하는 경우, 저전력 메모리 소자를 구현할 수 있다는 장점이 있다.
Claims (4)
- 다이나믹 메모리 소자용 리프레쉬 장치에 있어서,메모리 장치의 각 워드라인에 의하여 인에이블되는 제 1 트랜지스터,상기 제 1 트랜지스터를 통하여 제 1 전압을 수신하는 커패시터,게이트를 통하여 상기 커패시터의 일단자에 충전되는 상기 제 1 전압을 수신하는 제 2 트랜지스터,상기 제 2 트랜지스터를 통하여 제 2 전압을 수신하는 인버터,상기 워드라인에 의하여 턴온/오프되며, 턴온시에 상기 인버터의 입력전압을 로우 레벨로 안정화시키는 제 3 트랜지스터, 및상기 인버터의 출력신호를 수신하여 리프레쉬 요청 신호를 출력하는 리프레쉬 요청 신호 발생부를 구비하는 다이나믹 메모리 소자용 리프레쉬 장치.
- 삭제
- 제 1 항에 있어서, 상기 커패시터에 충전된 상기 제 1 전압이 일정 수준 이하로 떨어지면 상기 리프레쉬 요청 신호 발생부는 상기 리프레쉬 요청 신호를 발생하는 것을 특징으로 하는 다이나믹 메모리 소자용 리프레쉬 장치.
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030038749A KR100922886B1 (ko) | 2003-06-16 | 2003-06-16 | 다이나믹 메모리 소자용 리프레쉬 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030038749A KR100922886B1 (ko) | 2003-06-16 | 2003-06-16 | 다이나믹 메모리 소자용 리프레쉬 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040108016A KR20040108016A (ko) | 2004-12-23 |
KR100922886B1 true KR100922886B1 (ko) | 2009-10-20 |
Family
ID=37382015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030038749A KR100922886B1 (ko) | 2003-06-16 | 2003-06-16 | 다이나믹 메모리 소자용 리프레쉬 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100922886B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06124587A (ja) * | 1992-10-09 | 1994-05-06 | Mitsubishi Electric Corp | ダイナミックランダムアクセスメモリ装置 |
KR960006285B1 (ko) * | 1993-12-18 | 1996-05-13 | 삼성전자주식회사 | 반도체 메모리 장치의 셀프 리프레시 방법 및 그 회로 |
KR19990040680A (ko) * | 1997-11-19 | 1999-06-05 | 전주범 | 전기 보온 밥솥의 취사량 판정에 의한 이상공정 처리 방법 |
KR20000066944A (ko) * | 1999-04-22 | 2000-11-15 | 김영환 | Dram의 리프레시 회로 |
-
2003
- 2003-06-16 KR KR1020030038749A patent/KR100922886B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06124587A (ja) * | 1992-10-09 | 1994-05-06 | Mitsubishi Electric Corp | ダイナミックランダムアクセスメモリ装置 |
KR960006285B1 (ko) * | 1993-12-18 | 1996-05-13 | 삼성전자주식회사 | 반도체 메모리 장치의 셀프 리프레시 방법 및 그 회로 |
KR19990040680A (ko) * | 1997-11-19 | 1999-06-05 | 전주범 | 전기 보온 밥솥의 취사량 판정에 의한 이상공정 처리 방법 |
KR20000066944A (ko) * | 1999-04-22 | 2000-11-15 | 김영환 | Dram의 리프레시 회로 |
Also Published As
Publication number | Publication date |
---|---|
KR20040108016A (ko) | 2004-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4152094B2 (ja) | 半導体記憶装置の制御方法及び半導体記憶装置 | |
JP4652324B2 (ja) | メモリのための可変リフレッシュ制御 | |
KR100608370B1 (ko) | 메모리 장치의 리프레쉬 수행 방법 | |
US7203119B2 (en) | Semiconductor memory device | |
KR100502659B1 (ko) | 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치 | |
KR20070025754A (ko) | 페리 전압 발생 장치 | |
KR100363108B1 (ko) | 반도체 메모리장치와 그 장치의 리프레쉬주기 조절방법 | |
JPH06333388A (ja) | 半導体記憶装置 | |
KR100462085B1 (ko) | 반도체 기억 회로 | |
JP2004319057A (ja) | 強誘電体メモリへの過剰駆動アクセス方法と強誘電体記憶装置 | |
US7349282B2 (en) | Power voltage supplier of semiconductor memory device | |
KR100922886B1 (ko) | 다이나믹 메모리 소자용 리프레쉬 장치 | |
TWI287793B (en) | Increasing a refresh period in a semiconductor memory device | |
US7046564B2 (en) | Semiconductor memory | |
JP2002313076A (ja) | 強誘電体メモリデバイス | |
KR100481928B1 (ko) | 휘발성 메모리 소자의 리프래쉬 주기 제어 회로 및 이를이용한 리프래쉬 방법 | |
US20010036100A1 (en) | Method for operating an integrated memory | |
KR100576457B1 (ko) | 반도체 메모리의 리프레쉬 장치 | |
KR100569562B1 (ko) | Psram의 액티브 제어회로 | |
US6445611B1 (en) | Method and arrangement for preconditioning in a destructive read memory | |
KR19990015345A (ko) | 긴 리프레쉬간격을 갖는 메모리셀 제어방법 | |
KR100280458B1 (ko) | 반도체메모리셀 | |
JPH06232361A (ja) | 半導体記憶装置 | |
JPH07296581A (ja) | 半導体記憶装置 | |
JP2002124100A (ja) | 強誘電体メモリデバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |