DE102016216005A1 - Verfahren zum Bewerten einer Halbleitervorrichtung und Gerät zum Bewerten einer Halbleitervorrichtung - Google Patents

Verfahren zum Bewerten einer Halbleitervorrichtung und Gerät zum Bewerten einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102016216005A1
DE102016216005A1 DE102016216005.2A DE102016216005A DE102016216005A1 DE 102016216005 A1 DE102016216005 A1 DE 102016216005A1 DE 102016216005 A DE102016216005 A DE 102016216005A DE 102016216005 A1 DE102016216005 A1 DE 102016216005A1
Authority
DE
Germany
Prior art keywords
voltage
semiconductor device
source
gate
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016216005.2A
Other languages
English (en)
Other versions
DE102016216005B4 (de
Inventor
Mitsuru SOMETANI
Manabu Takei
Shinsuke Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Publication of DE102016216005A1 publication Critical patent/DE102016216005A1/de
Application granted granted Critical
Publication of DE102016216005B4 publication Critical patent/DE102016216005B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Verfahren zum Bewerten einer Halbleitervorrichtung, die eine isolierte Gate-Struktur aufweist, die aus einem Metalloxidschicht-Halbleiter besteht, umfasst das Bestimmen einer Variation einer Schwellenspannung Vth beim Einschalten der Halbleitervorrichtung, während an ein Gate der Halbleitervorrichtung ständig eine AC-Spannung Vg angelegt wird, die eine Höchstspannung gleich oder höher als die Schwellenspannung Vth der Halbleitervorrichtung aufweist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Invention
  • Die hier besprochenen Ausführungsformen betreffen ein Verfahren zum Bewerten einer Halbleitervorrichtung und ein Gerät zum Bewerten einer Halbleitervorrichtung.
  • Allgemeiner Stand der Technik
  • In den letzten Jahren hat sich bei Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) die Variation der Schwellenspannung beim Einschalten nach dem Anlegen einer Spannung an ein Gate als problematisch erwiesen. Die Variation der Schwellenspannung führt zu Problemen, wie etwa einer Unsymmetrie des elektrischen Stroms, der in der Halbleitervorrichtung fließt (der elektrische Strom ist nicht symmetrisch), und zu verringerter Stromausbeute. Daher muss eine Variation der Schwellenspannung beim Einschalten unterdrückt werden, und um diese Variation zu unterdrücken, muss die Schwellenspannung beim Einschalten genau gemessen werden.
  • Unter den herkömmlichen Verfahren zum Messen der Schwellenspannung bedingt ein vorgeschlagenes Verfahren das Anlegen einer Spannung (Gate-Spannung) an ein Gate während eines willkürlichen Zeitraums, und nachdem das Anlegen der Spannung an das Gate aufgehoben wurde, das Messen der Schwellenspannung durch Messen der Abhängigkeit der Gate-Spannung von dem Strom, der zwischen einer Source und einem Drain fließt, um zu berechnen, wie sehr die Schwellenspannung variiert (siehe beispielsweise Denais, M., et al., „On-the-fly characterization of NBTI in ultra-thin gate oxide PMOSFET's", IEEE International Electron Devices Meeting (IEDM) 2004, S. 109–112).
  • Gemäß einem anderen vorgeschlagenen Verfahren wird eine Wechselstrom-(AC)Spannung (Gate-Spannung), wie etwa eine Spannung eines Rechteckimpulses, während eines willkürlichen Zeitraums an ein Gate angelegt, und nachdem das Anlegen der AC-Spannung an das Gate aufgehoben wurde, wird die Schwellenspannung durch Messen der Abhängigkeit der Gate-Spannung von dem Strom, der zwischen einer Source und einem Drain fließt, gemessen, wodurch berechnet wird, wie sehr die Schwellenspannung variiert (siehe beispielsweise die japanische Offenlegungsschrift Nr. H8-5706 ).
  • Dennoch benötigt bei den zuvor beschriebenen Verfahren das Anlegen von Spannung an das Gate und das Messen der Schwellenspannung, nachdem das Anlegen der Spannung an das Gate aufgehoben wurde, eine gewisse Zeit. Dadurch entsteht das Problem, dass die Auswirkung des Anlegens der Spannung an das Gate während einer Periode von der Aufhebung des Anlegens der Spannung an das Gate bis zu der Messung der Schwellenspannung nachlässt, wodurch die Variation der Schwellenspannung unterschätzt wird.
  • Entsprechend wurde ein Verfahren zum Messen der Schwellenspannung in einem Zustand, in dem eine konstante Spannung ständig an ein Gate angelegt wird, vorgeschlagen (siehe beispielsweise Sometani, Mitsuru, et al., „Exact Characterization of Threshold voltage Instability in 4H-SiC MOSFETs by Non-relaxation Method", Materials Science Forum, Bd. 821–823 (2015), S. 685–688). 10 ist ein Schaltbild, das schematisch ein Gerät zum Bewerten einer Halbleitervorrichtung gemäß einer herkömmlichen Technik, die von Sometani, Mitsuru, et al. beschrieben wird, abbildet.
  • Das Gerät zum Bewerten einer Halbleitervorrichtung gemäß einer in 10 abgebildeten Ausführungsform ist ein Beispiel einer Bewertungsvorrichtung, die eine Variation einer Schwellenspannung Vth eines MOSFET 11 misst, um die Zuverlässigkeit des MOSFET 11 zu bewerten. Das Gerät zum Bewerten einer Halbleitervorrichtung umfasst den MOSFET 11, der beispielsweise ein n-Kanal-Typ ist und einer Messung unterzogen wird, und eine Quelle konstanter Spannung 12 und eine Quelle konstanten Stroms 13, die eine elektrische Belastung an den MOSFET 11 anlegen. Ein Drain des MOSFET 11 ist mit der Quelle konstanten Stroms 13 verbunden, wobei eine Source und ein Hauptteil des MOSFET 11 geerdet sind. Ein Gate des MOSFET 11 ist mit einer positiven Klemme der Quelle konstanter Spannung 12 verbunden. Eine negative Klemme der Quelle konstanter Spannung 12 ist geerdet.
  • 11 ist ein Kennlinienfeld der Spannung, die an das Gate des MOSFET 11 durch die Quelle konstanter Spannung 12 gemäß der herkömmlichen Technik angelegt wird. Die Quelle konstanter Spannung 12 weist eine elektromotorische Kraft gleich oder höher als die Schwellenspannung Vth des MOSFET 11 auf, und legt ständig an das Gate des MOSFET 11 eine konstante Gate-Spannung Vg (≥ Vth) gleich oder höher als die Schwellenspannung Vth des MOSFET 11 an. Der Variationsbetrag ΔVth der Schwellenspannung Vth des MOSFET 11 wird durch Umwandeln des Variationsbetrags einer Source-Drain-Spannung Vsd des MOSFET 11, gemessen in einem Zustand, in dem ein Source-Drain-Strom Isd des MOSFET 11 konstant gehalten wird, gefunden.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Um die obigen Probleme zu lösen, umfasst gemäß einem Aspekt der Erfindung ein Verfahren zum Bewerten einer Halbleitervorrichtung, die eine isolierte Gate-Struktur aufweist, die aus einem Metalloxidschicht-Halbleiter besteht, das Bestimmen der Variation einer Schwellenspannung beim Einschalten der Halbleitervorrichtung, während an ein Gate der Halbleitervorrichtung ständig eine AC-Spannung angelegt wird, die eine Höchstspannung gleich oder höher als die Schwellenspannung der Halbleitervorrichtung aufweist.
  • Bei dem Verfahren ist eine Mindestspannung der AC-Spannung geringer als die Schwellenspannung der Halbleitervorrichtung.
  • Bei dem Verfahren wird die Variation folgendermaßen bestimmt: eine konstante Spannung wird zwischen einer Hochspannungsseite und einer Niederspannungsseite der Halbleitervorrichtung angelegt, während die AC-Spannung ständig an das Gate der Halbleitervorrichtung angelegt wird, eine Änderung eines elektrischen Stroms, der von der Hochspannungsseite zu der Niederspannungsseite der Halbleitervorrichtung fließt und einer Anlegungszeit der AC-Spannung entspricht, wird gemessen, und die Variation der Schwellenspannung beim Einschalten der Halbleitervorrichtung wird basierend auf der gemessenen Änderung des elektrischen Stroms erzielt.
  • Bei dem Verfahren wird die konstante Spannung eingestellt, um geringer als eine Differenz der Höchstspannung und der Schwellenspannung zu sein.
  • Bei dem Verfahren wird die Variation der Schwellenspannung beim Einschalten der Halbleitervorrichtung basierend auf einem Produkt der gemessenen Änderung des elektrischen Stroms multipliziert mit einem Kehrwert eines Verhältnisses eines Zeitraums, in dem eine Spannung gleich oder höher als die Schwellenspannung der Halbleitervorrichtung angelegt wird, zu einem Anlegungszeitraum der AC-Spannung erzielt.
  • Bei dem Verfahren werden, bevor die Variation bestimmt wird, die Trägerbeweglichkeit des Halbleiters und die Kapazität der Oxidschicht basierend auf einem elektrischen Strom, der in einer Richtung von der Hochspannungsseite zu der Niederspannungsseite der Halbleitervorrichtung fließt, und auf einer Spannung, die an das Gate der Halbleitervorrichtung angelegt wird, eingestellt.
  • Gemäß einem anderen Aspekt der Erfindung umfasst eine Vorrichtung zum Bewerten einer Halbleitervorrichtung, die eine isolierte Gate-Struktur aufweist, die aus einem Metalloxidschicht-Halbleiter besteht, eine Spannungsquelle, die mit einem Gate der Halbleitervorrichtung verbunden ist und an das Gate der Halbleitervorrichtung eine AC-Spannung anlegt, die eine Höchstspannung gleich oder höher als eine Schwellenspannung der Halbleitervorrichtung aufweist. Wie sehr die Schwellenspannung beim Einschalten der Halbleitervorrichtung variiert, wird bestimmt, während die AC-Spannung durch die Spannungsquelle ständig an das Gate der Halbleitervorrichtung angelegt wird.
  • Bei der Vorrichtung ist eine Mindestspannung der AC-Spannung geringer als die Schwellenspannung der Halbleitervorrichtung.
  • Die Vorrichtung umfasst ferner eine Quelle konstanter Spannung, die mit einer Hochspannungsseite der Halbleitervorrichtung verbunden ist und eine konstante Spannung zwischen der Hochspannungsseite und einer Niederspannungsseite der Halbleitervorrichtung anlegt. Die konstante Spannung wird an die Halbleitervorrichtung durch die Quelle konstanter Spannung angelegt, während die AC-Spannung durch die Spannungsquelle ständig an das Gate der Halbleitervorrichtung angelegt wird. Eine Änderung eines elektrischen Stroms, der von der Hochspannungsseite zu der Niederspannungsseite der Halbleitervorrichtung fließt und einem Anlegungszeitraum der AC-Spannung entspricht, wird gemessen, und wie sehr die Schwellenspannung beim Einschalten der Halbleitervorrichtung variiert, wird basierend auf der gemessenen Änderung des elektrischen Stroms erzielt.
  • Bei der Vorrichtung wird die konstante Spannung eingestellt, um geringer als eine Differenz der Höchstspannung und der Schwellenspannung zu sein.
  • Bei der Vorrichtung wird basierend auf einem Produkt der gemessenen Änderung des elektrischen Stroms multipliziert mit einem Kehrwert eines Verhältnisses eines Zeitraums, in dem eine Spannung, die gleich oder höher als die Schwellenspannung der Halbleitervorrichtung ist, angelegt wird, zu einem Anlegungszeitraum der AC-Spannung, erzielt, wie sehr die Schwellenspannung beim Einschalten der Halbleitervorrichtung variiert.
  • Bei der Vorrichtung werden vor dem Anlegen der AC-Spannung an das Gate der Halbleitervorrichtung die Trägerbeweglichkeit des Halbleiters und die Kapazität der Oxidschicht basierend auf dem elektrischen Strom, der in einer Richtung von einer Hochspannungsseite zu einer Niederspannungsseite der Halbleitervorrichtung fließt, und auf einer Spannung, die an das Gate der Halbleitervorrichtung angelegt wird, erzielt.
  • Bei der Vorrichtung ist die Halbleitervorrichtung unter Verwendung von Silizium als Halbleitermaterial konfiguriert.
  • Bei der Vorrichtung ist die Halbleitervorrichtung unter Verwendung von Siliziumcarbid als Halbleitermaterial konfiguriert.
  • Bei der Vorrichtung ist die Halbleitervorrichtung unter Verwendung von Germanium als Halbleitermaterial konfiguriert.
  • Bei der Vorrichtung ist die Halbleitervorrichtung unter Verwendung von Silizium-Germanium als Halbleitermaterial konfiguriert.
  • Bei der Vorrichtung ist die Halbleitervorrichtung unter Verwendung von Gallium-Arsen als Halbleitermaterial konfiguriert.
  • Bei der Vorrichtung ist die Halbleitervorrichtung unter Verwendung von Galliumnitrid als Halbleitermaterial konfiguriert.
  • Bei der Vorrichtung ist die Halbleitervorrichtung unter Verwendung von Diamant als Halbleitermaterial konfiguriert.
  • Die Vorrichtung umfasst ferner eine Speichervorrichtung, die vorbestimmte Informationen speichert. Wie sehr die Schwellenspannung beim Einschalten der Halbleitervorrichtung variiert, wird durch Ausführen eines Programms, das im Voraus in der Speichervorrichtung gespeichert wird, automatisch gemessen.
  • Die Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden in der nachstehenden ausführlichen Beschreibung der Erfindung spezifisch dargelegt oder gehen daraus hervor, wenn diese in Verbindung mit den beiliegenden Zeichnungen gelesen wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
  • 1 ein Schaltbild, das schematisch ein Gerät zum Bewerten einer Halbleitervorrichtung gemäß einer Ausführungsform abbildet;
  • 2 ein Kennlinienfeld, das eine zeitliche Variation der Spannung, die an einem Gate eines MOSFET 1 durch eine AC-Spannungsquelle 2 angelegt wird, abbildet;
  • 3 eine Querschnittsansicht, die ein Beispiel einer Struktur eines MOSFET abbildet, der einer Messung durch das Gerät zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform unterzogen wird;
  • 4 ein Ablaufschema, das einen Überblick über ein Verfahren zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform abbildet;
  • 5 ein Kennlinienfeld, das die Kennlinien Source-Drain-Strom Isd – Gate-Spannung Vg abbildet, die von dem Verfahren zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform gemessen werden;
  • 6 ein Kennlinienfeld, das die zeitliche Variation eines Source-Drain-Stroms Isd abbildet, der von dem Verfahren zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform gemessen wird;
  • 7 ein Kennlinienfeld, das die zeitliche Variation der Schwellenspannung Vth abbildet, die unter Verwendung des Verfahrens zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform gemessen wird;
  • 8 eine Schnittansicht, die ein Beispiel einer Struktur eines senkrechten, doppelt diffundierten MOSFET abbildet, der durch das Gerät zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform einer Messung unterzogen wird;
  • 9 eine Schnittansicht, die ein Beispiel einer Struktur eines MOSFET mit senkrechten Gräben abbildet, der durch das Gerät zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform einer Messung unterzogen wird;
  • 10 ein Schaltbild, das schematisch ein Gerät zum Bewerten einer Halbleitervorrichtung gemäß einer herkömmlichen Technik abbildet; und
  • 11 ein Kennlinienfeld einer Spannung, die an ein Gate eines MOSFET 11 durch eine Quelle konstanter Spannung 12 gemäß einer herkömmlichen Technik angelegt wird.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Die Ausführungsformen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung werden mit Bezug auf die beiliegenden Zeichnungen ausführlich beschrieben. Bei der vorliegenden Beschreibung und in den beiliegenden Zeichnungen bedeuten Schichten und Regionen mit dem Präfix n oder p, dass die Majoritätsträger Elektronen oder Löcher sind. Zudem bedeutet ein + oder –, das an n oder p angehängt wird, dass die Störstellenkonzentration jeweils höher oder niedriger ist als in Schichten und Regionen ohne + oder Bei der nachstehenden Beschreibung der Ausführungsformen und in den beiliegenden Zeichnungen erhalten identische Bestandteile die gleichen Bezugszahlen und werden nicht wiederholt beschrieben.
  • Es wird ein Gerät zum Bewerten einer Halbleitervorrichtung gemäß einer Ausführungsform beschrieben. 1 ist ein Schaltbild, das schematisch ein Gerät zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform abbildet. Das in 1 abgebildete Gerät zum Bewerten einer Halbleitervorrichtung ist ein Beispiel einer Bewertungsvorrichtung, die den Variationsbetrag einer Schwellenspannung Vth eines MOSFET 1 misst, um die Zuverlässigkeit des MOSFET 1 zu bewerten. Das Gerät zum Bewerten einer Halbleitervorrichtung umfasst den MOSFET 1, der beispielsweise ein n-Kanal-Typ ist und einer Messung unterzogen wird, und eine AC-Spannungsquelle 2 und eine Quelle konstanter Spannung 3, die eine elektrische Belastung an den MOSFET 1 anlegt. Ein Drain des MOSFET 1 ist mit der Quelle konstanter Spannung 3 verbunden, wobei eine Source und ein Hauptteil des MOSFET 1 geerdet sind. Ein Gate des MOSFET 1 ist mit einer positiven Klemme der AC-Spannungsquelle 2 verbunden. Eine negative Klemme der AC-Spannungsquelle 2 ist geerdet.
  • Die AC-Spannungsquelle 2 weist eine elektromotorische Kraft gleich oder höher als die Schwellenspannung Vth des MOSFET 1 auf und legt ständig eine AC-Spannung (nachstehend „Belastungsspannung”) Vg an das Gate des MOSFET 1 an, wie etwa diejenige, die in 2 abgebildet ist, und wobei sich die Spannung beispielsweise periodisch im Verlauf der Zeit ändert und die Höchstspannung gleich oder höher als die Schwellenspannung Vth des MOSFET 1 ist.
  • 2 ist ein Kennlinienfeld, das eine zeitliche Variation der Spannung abbildet, die durch die AC-Spannungsquelle 2 an das Gate des MOSFET 1 angelegt wird. Die AC-Spannungsquelle 2 legt periodisch an das Gate des MOSFET 1 eine Rechteckspannung an, die eine Einschaltspannung (Von) gleich oder höher als die Schwellenspannung Vth während eines bestimmten Einschaltzeitraums und eine Ausschaltspannung (Voff) niedriger als die Schwellenspannung Vth während eines bestimmten Ausschaltzeitraums aufweist, und schaltet dadurch den MOSFET 1 periodisch ein und aus. 2 bildet ein Beispiel des Anlegens einer Rechteckspannung ab. Die Spannung ist nicht auf eine Rechteckspannung eingeschränkt. Beispielsweise kann die AC-Spannungsquelle 2 eine Sinusform aufweisen, die einen Höchstwert gleich oder höher als die Schwellenspannung Vth und einen Mindestwert niedriger als die Schwellenspannung Vth aufweist.
  • Die Quelle konstanter Spannung 3 legt ständig eine Belastung mit konstanter Spannung (Source-Drain-Spannung) Vsd zwischen der Source und dem Drain des MOSFET 1 an. Wenn die Einschaltspannung an das Gate des MOSFET 1 durch die AC-Spannungsquelle 2 angelegt wird, weil die Einschaltspannung gleich oder höher als die Schwellenspannung Vth ist, wird der MOSFET 1 entsprechend eingeschaltet und tritt in einen Zustand ein, in dem der Source-Drain-Strom Isd des MOSFET 1 fließt. Wenn die Ausschaltspannung an das Gate des MOSFET 1 durch die AC-Spannungsquelle 2 angelegt wird, weil die Ausschaltspannung niedriger als die Schwellenspannung Vth ist, wird der MOSFET 1 ausgeschaltet und tritt in einen Zustand ein, in dem der Source-Drain-Strom Isd des MOSFET 1 nicht fließt.
  • Die Quelle konstanter Spannung 3 dient auch als Strommesseinheit, und wenn die konstante Source-Drain-Spannung Vsd an den MOSFET 1 angelegt ist, misst und überwacht die Quelle konstanter Spannung 3 ständig den Source-Drain-Strom Isd, der in dem MOSFET 1 fließt. D. h. die Quelle konstanter Spannung 3 misst die zeitliche Variation des Source-Drain-Stroms Isd, der in dem MOSFET 1 fließt, in einem Zustand, in dem die Source-Drain-Spannung Vsd des MOSFET 1 konstant gehalten wird. Als Quelle konstanter Spannung 3 kann beispielsweise eine so genannte Quellenmesseinheit (SMU) verwendet werden, die Strom oder Spannung an einen zu messenden Gegenstand anlegt und gleichzeitig die Spannung misst, die an den Gegenstand angelegt wird, oder den Strom, der in dem Gegenstand fließt.
  • Falls der Einschaltzeitraum und der Ausschaltzeitraum der AC-Spannungsquelle 2 in Mikrosekunden (μs) eingestellt sind, kann die Quellenmesseinheit (SMU), die an dem Gerät zum Bewerten einer Halbleitervorrichtung angebracht ist, die Änderungen des Source-Drain-Stroms Isd auf Grund der Änderung der Einschaltspannung und der Ausschaltspannung nicht verfolgen. Beispielsweise wird der Source-Drain-Strom Isd, der von der SMU gemessen wird, der durchschnittliche Strom für 1 Millisekunde, den die SMU verfolgen kann. Falls beispielsweise das Verhältnis zwischen dem Einschaltzeitraum und dem Ausschaltzeitraum jeweils 50% beträgt, wird der Source-Drain-Strom Isd zu 50% davon im Vergleich dazu, wenn die konstante Spannung angelegt ist. Daher kann durch Multiplizieren des Source-Drain-Stroms Isd mit dem Kehrwert des Verhältnisses des Einschaltzeitraums zu dem Zeitraum der Spannungsanlegung (1/(Einschaltzeitraum/(Einschaltzeitraum + Ausschaltzeitraum))), ein Source-Drain-Strom Ion sd erzielt werden, wenn nur die Einschaltspannung ständig angelegt wird.
  • Falls beispielsweise das Verhältnis zwischen dem Einschaltzeitraum und dem Ausschaltzeitraum jeweils 50% beträgt, kann durch Multiplizieren des Source-Drain-Stroms Isd mit dem Kehrwert des Verhältnisses des Einschaltzeitraums zu dem Zeitraum der Spannungsanlegung (1/(0,5/(0,5 + 0,5))) = 2, der Source-Drain-Strom Ion sd erzielt werden, wenn nur die Einschaltspannung ständig angelegt wird.
  • Ein Variationsbetrag ΔVth der Schwellenspannung Vth des MOSFET 1 wird durch die Quelle konstanter Spannung 3 gemessen und kann durch Umwandeln des Variationsbetrags des Source-Drain-Stroms Ion sd des MOSFET 1, der für einen Fall einer ständigen Anwendung nur der Einschaltspannung umgewandelt wird, gefunden werden. Insbesondere wird der Variationsbetrag ΔVth der Schwellenspannung Vth des MOSFET 1 folgendermaßen berechnet. Bei einer Randbedingung, bei der die Source-Drain-Spannung Vsd des MOSFET 1 ausreichend kleiner als die Differenz der Einschaltspannung der Belastungsspannung Vg ist, die durch die AC-Spannungsquelle 2 zugeführt wird, abzüglich der Schwellenspannung Vth des MOSFET 1 (Vsd << Einschaltspannung Vg – Vth), wird der Source-Drain-Strom Isd des MOSFET 1 durch die Gleichung (1) ausgedrückt. Isd = Z / LμnCox(Vg – Vth)Vsd (1)
  • Ferner wird die Gleichung (1) in eine Gleichung umgewandelt, für welche die Lösung die Schwellenspannung Vth des MOSFET 1 ist. Basierend auf dieser Gleichung wird die Gleichung (2) zum Umwandeln des Variationsbetrags des Source-Drain-Stroms Isd des MOSFET 1 von einem Zeitpunkt (t = 0), an dem die Source-Drain-Spannung Vsd an den MOSFET 1 angelegt wird, bis zu einem vorbestimmten Zeitpunkt t, in den Variationsbetrag ΔVth der Schwellenspannung Vth des MOSFET 1 erzielt. L ist eine Kanallänge (kürzester Abstand zwischen Source und Drain), Z ist eine Kanalbreite (Breite eines Kanalabschnitts in einer Richtung, die zur Kanallänge orthogonal ist), μn ist die Trägerbeweglichkeit, und Cox ist die Kapazität der Gate-Isolierschicht (Oxidschicht).
  • Figure DE102016216005A1_0002
  • Z/L × μn × Cox in der obigen Gleichung ist ein Faktor, der benötigt wird, wenn der Variationsbetrag des Source-Drain-Stroms Isd in den Variationsbetrag ΔVth der Schwellenspannung Vth umgewandelt wird (nachstehend „Umwandlungsfaktor”). Der Source-Drain-Strom Isd des MOSFET 1 weist im Wesentlichen eine proportionale Beziehung zu der Belastungsspannung Vg auf, die an das Gate des MOSFET 1 angelegt wird (nachstehend „Kennlinie Isd – Vg”), und der Umwandlungsfaktor (= Z/L × μn × Cox) in Ausdruck (2) stimmt mit dem Richtungskoeffizienten der Kennlinie Isd – Vg überein.
  • Dadurch kann durch Messen der Kennlinie Isd – Vg vor dem Anlegen der konstanten Spannungsbelastung (der Source-Drain-Spannung Vsd durch die Quelle konstanter Spannung 3) an den MOSFET 1 und durch Einsetzen des Source-Drain-Stroms Ion sd, wenn nur die Einschaltspannung ständig an den MOSFET 1 angelegt wird, für Isd in Gleichung (2) der Variationsbetrag ΔVth der Schwellenspannung Vth des MOSFET 1 geschätzt werden.
  • Wie zuvor beschrieben, kann durch Umwandeln des Variationsbetrags des Source-Drain-Stroms Isd, der von der Quelle konstanter Spannung 3 gemessen wird, in den Source-Drain-Strom Ion sd, wenn nur die Einschaltspannung ständig an den MOSFET 1 angelegt wird, und durch Einsetzen des umgewandelten Source-Drain-Stroms Ion sd für Isd in Gleichung (2) der Variationsbetrag ΔVth der Schwellenspannung Vth des MOSFET 1 geschätzt werden.
  • Es wird ein Beispiel einer Struktur des MOSFET 1, bei der das Ausmaß der Variation der Schwellenspannung Vth durch das Gerät zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform bewertet wird, beschrieben. 3 ist eine Querschnittsansicht, die ein Beispiel der Struktur des MOSFET abbildet, der durch das Gerät zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform einer Messung unterzogen wird. In 3 ist ein seitlicher MOSFET als Beispiel der Struktur des MOSFET 1 abgebildet.
  • Bei dem in 3 abgebildeten MOSFET 1 wird eine p-dotierte epitaktische Schicht 12, bei der es sich um eine p-dotierte Hauptteilregion handelt, auf einem n-dotierten Halbleitersubstrat 11 bereitgestellt. Eine n+-dotierte Source-Region 13, eine n+-dotierte Drain-Region 14 und eine p+-dotierte Hauptteilkontaktregion 15 werden jeweils selektiv auf einer Oberflächenschicht der p-dotierten epitaktischen Schicht 12 auf einer gegenüberliegenden Seite der p-dotierten epitaktischen Schicht 12 im Verhältnis zu einer Seite des n-dotierten Halbleitersubstrats 11 der p-dotierten epitaktischen Schicht 12 bereitgestellt.
  • Auf der Oberfläche eines Abschnitts der p-dotierten epitaktischen Schicht 12 zwischen der n+-dotierten Source-Region 13 und der n+-dotierten Drain-Region 14 wird eine Gate-Elektrode 17 anhand einer Gate-Isolierschicht 16 bereitgestellt. Eine Source-Elektrode 18 kontaktiert die n+-dotierte Source-Region 13. Eine Drain-Elektrode 19 kontaktiert die n+-dotierte Drain-Region 14. Eine Hauptteilelektrode 20 kontaktiert die p+-dotierte Hauptteilkontaktregion 15. Die Source-Elektrode 18 und die Hauptteilelektrode 20 sind geerdet.
  • Obwohl sie nicht insbesondere darauf eingeschränkt sind, können die Dimensionen und Störstellenkonzentrationen der jeweiligen Teile des MOSFET 1 beispielsweise die folgenden Werte aufweisen. Der spezifische Widerstand und die Dicke des n-dotierten Halbleitersubstrats 11 sind jeweils 0,02 Ωcm und 350 μm. Die Störstellenkonzentration und die Dicke der p-dotierten epitaktischen Schicht 12 sind jeweils 5 × 1015/cm3 und 5 μm. Die Störstellenkonzentration und die Dicke der n+-dotierten Source-Region 13 sind jeweils 2 × 1020/cm3 und 0,3 μm. Die Störstellenkonzentration und die Dicke der n+-dotierten Drain-Region 14 sind jeweils 2 × 1020/cm3 und 0,3 μm. Die Störstellenkonzentration und die Dicke der p+-dotierten Hauptteilkontaktregion 15 sind jeweils 2 × 1020/cm3 und 0,3 μm. Die Gate-Isolierschicht 16 besteht aus einer Oxidschicht (SiO2), die 50 nm dick ist.
  • Das Verfahren zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform wird an dem Beispiel eines Falls beschrieben, bei dem der Variationsgrad der Schwellenspannung Vth des MOSFET 1, der unter den zuvor erläuterten Bedingungen vorbereitet wird, bewertet wird. 4 ist ein Ablaufschema, das einen Überblick über das Verfahren zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform abbildet.
  • Die Source und der Hauptteil des MOSFET 1 werden zuerst geerdet, und der Source-Drain-Strom Isd des MOSFET 1 wird durch Wobbeln (Ändern) der Gate-Spannung des MOSFET 1 in einem Bereich von 0 bis 15 Volt in einem Zustand, in dem die Source-Drain-Spannung Vsd auf eine konstante Spannung von 0,1 Volt eingestellt ist, gemessen, wodurch die Kennlinien Isd – Vg des MOSFET 1 erzielt werden (Schritt S1).
  • Die Kennlinien Isd – Vg des MOSFET 1 in Schritt Si, wenn der Höchstwert der Gate-Spannung Vg, die an den MOSFET 1 angelegt werden soll, auf einen Bereich von der Schwellenspannung Vth des MOSFET 1 (= 4 Volt) bis zu der Einschaltspannung der AC-Spannungsquelle 2 (= 15 Volt) angewendet wird, sind in 5 abgebildet. 5 ist ein Kennlinienfeld, das die Kennlinien Source-Drain-Strom Isd – Gate-Spannung Vg abbildet, und zwar gemessen durch das Verfahren zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform.
  • Die Trägerbeweglichkeit μn und die Kapazität der Gate-Isolierschicht Cox des MOSFET 1 werden basierend auf den Kennlinien Isd – Vg des MOSFET 1, die in Schritt S1 erzielt werden, eingestellt (Schritt S2). Insbesondere wird der Richtungskoeffizient (= Z/L × μn × Cox) der Kennlinien Isd – Vg des MOSFET 1, der einer Messung unterzogen wird, basierend auf den Kennlinien Isd – Vg für eine Gate-Spannung Vg, wodurch die Kennlinien Isd – Vg eine proportionale Beziehung (eine Gerade) aufweisen, und höher eingestellt.
  • Mit Bezug auf die in 5 abgebildeten Kennlinien Isd – Vg weisen die Kennlinien Isd – Vg eine im Wesentlichen proportionale Beziehung auf einer Gate-Spannung Vg von 8 Volt und höher auf. Daher werden die Trägerbeweglichkeit μn und die Kapazität der Gate-Isolierschicht Cox des MOSFET 1, d. h. der Umwandlungsfaktor (= Z/L × μn × Cox = 5,6 × 10–8 A/V) in Gleichung (2) basierend auf einem Abschnitt der Kennlinien Isd – Vg für die Gate-Spannungen Vg von 8 Volt und höher eingestellt.
  • Die Source und der Hauptteil des MOSFET 1 werden dann geerdet, und eine konstante Spannung (die Source-Drain-Spannung Vsd) von beispielsweise 0,1 Volt wird zwischen der Source und dem Drain des MOSFET 1 durch die Quelle konstanter Spannung 3 in einem Zustand angelegt, bei dem die Rechteckbelastungsspannung Vg die Einschaltspannung von 15 Volt, den Einschaltzeitraum von 10 μs, die Ausschaltspannung von 0 Volt und den Ausschaltzeitraum von 10 μs aufweist, die an das Gate des MOSFET 1 durch die AC-Spannungsquelle 2 angelegt werden. Dann wird der Variationsbetrag des Source-Drain-Stroms Isd, der zwischen der Source und dem Drain des MOSFET 1 fließt, gemessen (Schritt S3).
  • 6 bildet die zeitliche Variation des Source-Drain-Stroms Isd ab, gemessen in Schritt S3, im Verhältnis zu dem Anlegungszeitpunkt (Vorspannzeitpunkt) der Belastungsspannung Vg. 6 ist ein Kennlinienfeld, das die zeitliche Variation des Source-Drain-Stroms Isd abbildet, gemessen durch das Verfahren zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. Wie in 6 abgebildet, variiert der Source-Drain-Strom Isd in dem Maße, wie die Anlegungszeit der Belastungsspannung Vg zunimmt.
  • Durch Multiplizieren des Variationsbetrags des in Schritt S3 gemessenen Source-Drain-Stroms Isd mit dem Kehrwert des Verhältnisses des Einschaltzeitraums zu einem Spannungsanlegungszeitraum (1/(Einschaltzeitraum/(Einschaltzeitraum + Ausschaltzeitraum))) kann der Variationsbetrag des Source-Drain-Stroms Ion sd geschätzt werden, wenn nur die Einschaltspannung ständig an den MOSFET 1 angelegt wird (Schritt S4).
  • Unter den obigen Bedingungen kann durch Multiplizieren des in Schritt S3 gemessenen Variationsbetrags des Source-Drain-Stroms Isd mit 1/(10 μs/(10 μs + 10 μs)) = 2 der Variationsbetrag des Source-Drain-Stroms Ion sd geschätzt werden, wenn nur die Einschaltspannung ständig an den MOSFET 1 angelegt wird.
  • Durch Umwandeln des Variationsbetrags des Source-Drain-Stroms Ion sd, der in Schritt S4 geschätzt wird, in den Variationsbetrag ΔVth der Schwellenspannung Vth, basierend auf dem Umwandlungsfaktor (= Z/L × μn × Cox = 5,6 × 10–8 A/V), der in Schritt S2 eingestellt wird, und dem obigen Ausdruck (2) (Schritt S5) ist die Bewertung der Zuverlässigkeit des MOSFET 1 beendet.
  • Anschließend werden Maßnahmen zum Unterdrücken der Variationen der Schwellenspannung beim Einschalten des MOSFET 1 mit Bezug auf den MOSFET 1 und die Schaltungseinheiten in der Nähe des MOSFET 1 basierend auf dem Variationsbetrag ΔVth der Schwellenspannung Vth, der in Schritt S5 erzielt wird, getroffen. Ein Beispiel der Maßnahmen, die getroffen werden, kann das Erhöhen der H2-Konzentrationen, wenn eine Postoxidationstemper-(POA)Behandlung nach der Bildung einer Oxidschicht erfolgt, oder das Verlängern der Temperzeit umfassen, um Variationen zu unterdrücken.
  • Zum Beispiel ist der Variationsbetrag ΔVth der Schwellenspannung Vth, wenn der Source-Drain-Strom Isd von 3,3868 × 10–7 Ampere auf 3,3679 × 10–7 Ampere variiert hat, gleich 0,0674 Volt. Das Verfahren zum Bewerten einer Halbleitervorrichtung gemäß der zuvor beschriebenen Ausführungsform wird beispielsweise unter Verwendung des Geräts zum Bewerten einer Halbleitervorrichtung gemäß der in 1 abgebildeten Ausführungsform ausgeführt.
  • Die zeitliche Variation der Schwellenspannung Vth des MOSFET 1, die unter Verwendung des Verfahrens zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform gemessen wird, wird als Nächstes beschrieben. 7 ist ein Kennlinienfeld, das die zeitliche Variation der Schwellenspannung Vth abbildet, gemessen unter Verwendung des Verfahrens zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. 7 bildet die zeitliche Variation der Schwellenspannung Vth des MOSFET 1 ab, gemessen unter Verwendung des Verfahrens zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform (nachstehend „offenbartes Bewertungsverfahren”). 7 bildet auch die zeitliche Variation der Schwellenspannung Vth des MOSFET 1, gemessen unter Verwendung beispielsweise des zuvor beschriebenen Verfahrens von Denais, M., et al. (nachstehend „herkömmliches Bewertungsverfahren”), zum Vergleich ab.
  • Die in 7 abgebildeten Ergebnisse bestätigen, dass die Messwerte der Schwellenspannung Vth gemäß dem offenbarten Bewertungsverfahren größer als die Messwerte der Schwellenspannung Vth gemäß dem herkömmlichen Bewertungsverfahren sind. Der Grund dafür ist folgender. Da bei dem herkömmlichen Bewertungsverfahren die Schwellenspannung Vth des MOSFET 1 nach der Aufhebung des Anlegens der Gate-Spannung an den MOSFET 1 gemessen wird, lässt die Variation der Schwellenspannung Vth in einer Periode von dem Anlegen der Gate-Spannung an den MOSFET 1 bis zu der Messung der Schwellenspannung Vth nach, und der Wert der Schwellenspannung Vth wird unterschätzt.
  • Da andererseits bei dem offenbarten Bewertungsverfahren die Belastungsspannung Vg ständig an das Gate des MOSFET 1 angelegt wird, kann die Variation der Schwellenspannung Vth ohne Nachlassen der Schwellenspannung Vth genau gemessen werden.
  • Obwohl der in 3 abgebildete seitliche MOSFET bei der Ausführungsform beschrieben wird, ist das Verfahren zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Erfindung beispielsweise auf einen senkrechten, doppelt diffundierten MOSFET (DMOSFET), der in 8 abgebildet ist, und auf einen MOSFET mit senkrechten Gräben, der in 9 abgebildet ist, anwendbar.
  • 8 ist eine Schnittansicht, die ein Beispiel einer Struktur eines senkrechten, doppelt diffundierten MOSFET, der durch das Gerät zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform einer Messung unterzogen wird. Bei dem in 8 abgebildeten senkrechten doppelt diffundierten MOSFET wird eine n–-dotierte epitaktische Schicht 82, bei der es sich um eine n–-dotierte Drift-Region handelt, auf einer Oberfläche eines n+-dotierten Halbleitersubstrats 81, bei dem es sich um eine n+-dotierte Drain-Region handelt, bereitgestellt. Zwei p+-dotierte Regionen 83, bei denen es sich um p+-dotierte Basisregionen handelt, werden selektiv voneinander entfernt auf einer Oberflächenschicht der n–-dotierten epitaktischen Schicht 82 auf einer gegenüberliegenden Seite der n–-dotierten epitaktischen Schicht 82 im Verhältnis zu einer Seite des n+-dotierten Halbleitersubstrats 81 der n–-dotierten epitaktischen Schicht 82 bereitgestellt.
  • N+-dotierte Regionen 84, bei denen es sich um n+-dotierte Source-Regionen handelt, werden selektiv auf einer Oberflächenschicht auf einer gegenüberliegenden Seite im Verhältnis zu einer Seite des n+-dotierten Halbleitersubstrats 81 der beiden p+-dotierten Regionen 83 bereitgestellt. Eine Gate-Elektrode 86 wird anhand einer Gate-Isolierschicht 85 auf der Oberfläche eines Abschnitts der n–-dotierten epitaktischen Schicht 82 zwischen den beiden p+-dotierten Regionen 83 bereitgestellt. Die Source-Elektroden 87 kontaktieren die p+-dotierte Region 83 und die n+-dotierte Region 84. Eine Drain-Elektrode 88 wird auf einer Rückseite des n+-dotierten Halbleitersubstrats 81 bereitgestellt.
  • Obwohl sie darauf nicht insbesondere eingeschränkt sind, können die Dimensionen und Störstellenkonzentrationen der jeweiligen Teile des senkrechten, doppelt diffundierten MOSFET 1 folgende Werte aufweisen. Der spezifische Widerstand und die Dicke des n+-dotierten Halbleitersubstrats 81 sind jeweils 0,02 Ωcm und 350 μm. Die Störstellenkonzentration und die Dicke der n–-dotierten epitaktischen Schicht 82 sind jeweils 5 × 1016/cm3 und 10 μm. Die Störstellenkonzentration und die Dicke der p+-dotierten Region 83 sind jeweils 2 × 1017/cm3 und 0,5 μm. Die Störstellenkonzentration und die Dicke der n+-dotierten Region 84 sind jeweils 2 × 1020/cm3 und 0,3 μm. Die Gate-Isolierschicht 85 besteht aus einer Oxidschicht (SiO2), die 50 nm dick ist.
  • 9 ist eine Schnittansicht, die ein Beispiel einer Struktur des MOSFET mit senkrechten Gräben abbildet, der durch das Gerät zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform einer Messung unterzogen wird. Bei dem in 9 abgebildeten MOSFET mit senkrechten Gräben wird eine n–-dotierte epitaktische Schicht 92, bei der es sich um eine n–-dotierte Drift-Region handelt, auf einer Oberfläche eines n+-dotierten Halbleitersubstrats 91, bei dem es sich um eine n+-dotierte Drain-Region handelt, bereitgestellt. Die p+-dotierten Regionen 93, bei denen es sich um p+-dotierte Basisregionen handelt, werden selektiv auf einer Oberflächenschicht der n–-dotierten epitaktischen Schicht 92, auf einer gegenüberliegenden Seite der n–-dotierten epitaktischen Schicht 92 im Verhältnis zu einer Seite des n+-dotierten Halbleitersubstrats 91 der n–-dotierten epitaktischen Schicht 92 bereitgestellt. Die n+-dotierten Regionen 94, bei denen es sich um n+-dotierte Source-Regionen handelt, werden selektiv auf einer Oberflächenschicht auf einer gegenüberliegenden Seite im Verhältnis zu einer Seite des n+-dotierten Halbleitersubstrats 91 der p+-dotierten Regionen 93 bereitgestellt. Eine Grabenstruktur wird in dem n+-dotierten Halbleitersubstrat 91 auf der Seite gebildet, auf der die n–-dotierte epitaktische Schicht 92 bereitgestellt wird.
  • Ein Graben 95 dringt in die n+-dotierte Region 94 und die p+-dotierte Region 93 von der Oberfläche der gegenüberliegenden Seite der n–-dotierten epitaktischen Schicht 92 im Verhältnis zu der Seite des n+-dotierten Halbleitersubstrats 91 ein und erreicht die n–-dotierte epitaktische Schicht 92. Eine Gate-Isolierschicht 96 wird auf dem Boden und der Seitenwand des Grabens 95 entlang einer Innenwand des Grabens 95 gebildet, und eine Gate-Elektrode 97 wird auf einer Seite der Gate-Isolierschicht 96 in dem Graben 95 gebildet. Eine Source-Elektrode 98 kontaktiert die p+-dotierte Region 93 und die n+-dotierte Region 94. Eine Drain-Elektrode 99 wird auf einer Rückseite des n+-dotierten Halbleitersubstrats 91 bereitgestellt.
  • Obwohl sie nicht insbesondere darauf eingeschränkt sind, können die Dimensionen und Störstellenkonzentrationen der jeweiligen Teile des MOSFET mit senkrechten Gräben beispielsweise die folgenden Werte annehmen. Der spezifische Widerstand und die Dicke des n+-dotierten Halbleitersubstrats 91 sind jeweils 0,02 Ωcm und 350 μm. Die Störstellenkonzentration und die Dicke der n–-dotierten epitaktischen Schicht 92 sind jeweils 5 × 1016/cm3 und 10 μm. Die Störstellenkonzentration und die Dicke der p+-dotierten Region 93 sind jeweils 2 × 1017/cm3 und 0,5 μm. Die Störstellenkonzentration und die Dicke der n+-dotierten Region 94 sind jeweils 2 × 1020/cm3 und 0,3 μm. Die Gate-Isolierschicht 96 besteht aus einer Oxidschicht (SiO2), die 50 nm dick ist.
  • Bei dem Verfahren zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Erfindung können die Prozesse in den jeweiligen Schritten automatisch ausgeführt werden, indem ein vorbereitetes Programm auf einem Computer, wie etwa einem PC oder einer Arbeitsstation, ausgeführt wird. Das Programm wird auf einem computerlesbaren Aufzeichnungsmedium, wie etwa einem Festkörperlaufwerk (SSD), einer Festplatte, einer Diskette, einer CD-ROM, einer MO oder einer DVD, aufgezeichnet und wird durch den Computer von dem Aufzeichnungsmedium gelesen und ausgeführt. Das Programm ist ein Übertragungsmedium, das über ein Netzwerk, wie etwa das Internet, verteilt werden kann.
  • Wie zuvor beschrieben, kann gemäß der vorliegenden Ausführungsform durch Multiplizieren des Kehrwertes des Verhältnisses eines Einschaltzeitraum zu einem Spannungsanlegungszeitraum und des Variationsbetrags eines Source-Drain-Stroms, der durch Anlegen einer konstanten Spannungsbelastung an den Drain des MOSFET gemessen wird, wobei eine AC-Spannung ständig an das Gate des MOSFET angelegt wird, der Variationsbetrag des Source-Drain-Stroms geschätzt werden, wenn nur die Einschaltspannung ständig angelegt wird. Durch das Berechnen des Variationsbetrags der Schwellenspannung basierend auf dem Variationsbetrag des geschätzten Source-Drain-Stroms kann der Source-Drain-Strom berechnet werden, wenn nur die Einschaltspannung ständig angelegt wird.
  • Selbst wenn die AC-Spannung an das Gate angelegt wird, kann dadurch der Variationsbetrag der Source-Drain-Spannung des MOSFET in einem Zustand gemessen werden, in dem es zu keinerlei Nachlassen der Schwellenspannung kommt, und das Ausmaß der zeitlichen Variation der Schwellenspannung kann basierend auf dem Messwert ohne Unterschätzung genau bewertet werden. Entsprechend kann man eine Unsymmetrie des Stroms, der in der Halbleitervorrichtung fließt (der Strom ist nicht symmetrisch) und eine verringerte Stromausbeute unterdrücken.
  • Die vorliegende Erfindung ist nicht auf die zuvor beschriebene Ausführungsform eingeschränkt, und diverse Änderungen können vorgenommen werden, ohne den Umfang der vorliegenden Erfindung zu verlassen. Beispielsweise wurde bei der zuvor beschriebenen Ausführungsform ein Fall der Verwendung einer Quelle konstanter Spannung, die eine Funktion des Zuführens von AC-Strom zu einem zu messenden Gegenstand und eine Funktion des Messens von Strom, der an den Gegenstand angelegt wird, erfüllt, beschrieben. Die vorliegende Erfindung ist jedoch nicht darauf eingeschränkt, und die Quelle konstanter Spannung kann nur eine Anlegung einer konstanten Spannung an den zu messenden Gegenstand ausführen, und eine Strommesseinheit, die den an den Gegenstand angelegten Strom misst, kann neu bereitgestellt werden.
  • Bei der zuvor beschriebenen Ausführungsform wird der Variationsbetrag der Schwellenspannung basierend auf dem Variationsbetrag des Source-Drain-Stroms berechnet. Die vorliegende Erfindung ist jedoch nicht darauf eingeschränkt, und die Source-Drain-Spannung kann unter Verwendung beispielsweise einer Quellenmesseinheit in einem Zustand gemessen werden, in dem der Source-Drain-Strom eines MOSFET konstant gehalten wird, um den Variationsbetrag der Schwellenspannung basierend auf dem Variationsbetrag der Source-Drain-Spannung zu berechnen.
  • Die vorliegende Erfindung ist auf eine Halbleitervorrichtung anwendbar, bei der Silizium (Si), Siliziumcarbid (SiC), Germanium (Ge), Silizium-Germanium (SiGe), Gallium-Arsen (GaAs), Galliumnitrid (GaN) oder Diamant (C) als Halbleitermaterial verwendet wird. Ferner wurde bei der zuvor beschriebenen Ausführungsform der MOSFET beispielsweise als zu messender Gegenstand beschrieben. Die vorliegende Erfindung ist jedoch nicht auf die zuvor beschriebene Ausführungsform eingeschränkt, und eine Halbleitervorrichtung mit diversen Strukturen, die ein MOS-Gate-(isoliertes Gate, das aus einem Metalloxidschicht-Halbleiter besteht)Struktur umfasst, kann als zu messender Gegenstand eingesetzt werden. Die vorliegende Erfindung ist ferner anwendbar, wenn der Leitfähigkeitstyp der jeweiligen Regionen der Halbleitervorrichtung, die der Messung unterzogen wird, umgekehrt ist.
  • Wenn jedoch der herkömmliche MOSFET 11 als Leistungsvorrichtung verwendet wird, ist die Spannung, die an das Gate angelegt wird, nicht immer eine konstante Spannung, und es kann eine AC-Spannung, beispielsweise mit einem Rechteckimpuls, angelegt werden. Gemäß dem Verfahren von Sometani, Mitsuru, et al., kann durch ständiges Anlegen einer konstanten Spannung an das Gate die Auswirkung des Nachlassens der Schwellenspannungsvariation bei der Messung der Schwellenspannung eliminiert werden. Gemäß dem Verfahren von Sometani, Mitsuru, et al., falls eine AC-Spannung, beispielsweise mit einem Rechteckimpuls angelegt wird, wird es jedoch schwierig, die Auswirkung des Nachlassens der Schwellenspannungsvariation bei der Messung der Schwellenspannung zu eliminieren. Gemäß dem Verfahren von Denais, M., et al., wird die Schwellenspannung gemessen, nachdem das Anlegen der AC-Spannung an das Gate aufgehoben wurde. Daher lässt die Auswirkung des Anlegens der Spannung an das Gate nach, und die Variation der Schwellenspannung wird unterschätzt.
  • Gemäß dem Verfahren zum Bewerten einer Halbleitervorrichtung und dem Gerät zum Bewerten einer Halbleitervorrichtung der vorliegenden Erfindung kann das Ausmaß, in dem die Schwellenspannung variiert, durch Anlegen einer Belastungsspannung an ein Gate einer Halbleitervorrichtung, während eine AC-Spannung daran angelegt wird, bewertet werden. Selbst wenn die AC-Spannung an das Gate angelegt wird, kann demnach der Variationsbetrag der Spannung, die zwischen einer Hochspannungsseite und einer Niederspannungsseite der Halbleitervorrichtung angelegt wird, in einem Zustand gemessen werden, in dem es zu keinerlei Nachlassen der Schwellenspannung kommt, und die Schwellenspannung beim Einschalten kann basierend auf dem Messwert genau gemessen werden. Entsprechend kann das Ausmaß der zeitlichen Variation der Schwellenspannung genau bewertet werden, und somit kann man die Unsymmetrie des Stroms, der in der Halbleitervorrichtung fließt, und eine verringerte Stromausbeute unterdrücken.
  • Wie zuvor beschrieben, sind das Verfahren zum Bewerten einer Halbleitervorrichtung und das Gerät zum Bewerten einer Halbleitervorrichtung gemäß der vorliegenden Erfindung für die Bewertung der Kennlinien einer Halbleitervorrichtung nützlich, und sind besonders zum Bewerten des Ausmaßes der Variation der Schwellenspannung beim Einschalten auf Grund des Anlegens der Gate-Spannung geeignet.
  • Obwohl die Erfindung mit Bezug auf eine spezifische Ausführungsform für eine vollständige und deutliche Offenbarung beschrieben wurde, sind die beiliegenden Ansprüche nicht darauf einzuschränken, sondern sind als alle Änderungen und alternativen Bauformen ausbildend, die dem Fachmann im Rahmen der hier dargelegten grundlegende Lehren ohne Weiteres einfallen, anzusehen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 8-5706 [0004]
  • Zitierte Nicht-Patentliteratur
    • Denais, M., et al., „On-the-fly characterization of NBTI in ultra-thin gate oxide PMOSFET's”, IEEE International Electron Devices Meeting (IEDM) 2004, S. 109–112 [0003]
    • Sometani, Mitsuru, et al., „Exact Characterization of Threshold voltage Instability in 4H-SiC MOSFETs by Non-relaxation Method”, Materials Science Forum, Bd. 821–823 (2015), S. 685–688 [0006]
    • Sometani, Mitsuru, et al. [0006]
    • Denais, M., et al. [0071]
    • Sometani, Mitsuru, et al. [0087]
    • Denais, M., et al., [0087]

Claims (12)

  1. Verfahren zum Bewerten einer Halbleitervorrichtung, die eine isolierte Gate-Struktur aufweist, die aus einem Metalloxidschicht-Halbleiter gebildet ist, wobei das Verfahren den folgenden Schritt umfasst: Bestimmen der Variation einer Schwellenspannung (Vth) beim Einschalten der Halbleitervorrichtung, während an ein Gate der Halbleitervorrichtung ständig eine AC-Spannung (Vg) angelegt wird, die eine Höchstspannung gleich oder höher als die Schwellenspannung (Vth) der Halbleitervorrichtung aufweist.
  2. Verfahren nach Anspruch 1, wobei eine Mindestspannung der AC-Spannung (Vg) geringer als die Schwellenspannung (Vth) der Halbleitervorrichtung ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei beim Bestimmen der Variation: eine konstante Spannung (Vsd) zwischen einer Hochspannungsseite und einer Niederspannungsseite der Halbleitervorrichtung angelegt wird, während die AC-Spannung (Vg) ständig an das Gate der Halbleitervorrichtung angelegt wird, eine Änderung eines elektrischen Stroms, der von der Hochspannungsseite zu der Niederspannungsseite der Halbleitervorrichtung fließt und einer Anlegungszeit der AC-Spannung (Vg) entspricht, gemessen wird, und die Variation der Schwellenspannung (Vth) beim Einschalten der Halbleitervorrichtung basierend auf der gemessenen Änderung des elektrischen Stroms erzielt wird.
  4. Verfahren nach Anspruch 3, wobei die Variation der Schwellenspannung (Vth) beim Einschalten der Halbleitervorrichtung basierend auf einem Produkt der gemessenen Änderung des elektrischen Stroms, multipliziert mit einem Kehrwert eines Verhältnisses eines Zeitraums, während dessen eine Spannung gleich oder höher als die Schwellenspannung (Vth) der Halbleitervorrichtung angelegt wird, zu einem Anlegungszeitraum der AC-Spannung (Vg) erzielt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei, bevor die Variation bestimmt wird, die Trägerbeweglichkeit der Halbleiter und die Kapazität der Oxidschicht basierend auf einem elektrischen Strom, der in einer Richtung von der Hochspannungsseite zu der Niederspannungsseite der Halbleitervorrichtung fließt, und auf einer Spannung, die an das Gate der Halbleitervorrichtung angelegt wird, eingestellt werden.
  6. Vorrichtung zum Bewerten einer Halbleitervorrichtung, die eine isolierte Gate-Struktur aufweist, die aus einem Metalloxidschicht-Halbleiter gebildet ist, wobei die Vorrichtung Folgendes umfasst: eine Spannungsquelle (2), die mit einem Gate der Halbleitervorrichtung verbunden ist und an das Gate der Halbleitervorrichtung eine AC-Spannung (Vg) anlegt, die eine Höchstspannung gleich oder höher als eine Schwellenspannung (Vth) der Halbleitervorrichtung aufweist, wobei ein Ausmaß, in dem die Schwellenspannung (Vth) beim Einschalten der Halbleitervorrichtung variiert, bestimmt wird, während die AC-Spannung (Vg) ständig an das Gate der Halbleitervorrichtung durch die Spannungsquelle (2) angelegt wird.
  7. Vorrichtung nach Anspruch 6, wobei eine Mindestspannung der AC-Spannung (Vg) geringer als die Schwellenspannung (Vth) der Halbleitervorrichtung ist.
  8. Vorrichtung nach Anspruch 6 oder 7, ferner umfassend: eine Quelle konstanter Spannung (3), die mit einer Hochspannungsseite der Halbleitervorrichtung verbunden ist und eine konstante Spannung (Vsd) zwischen der Hochspannungsseite und einer Niederspannungsseite der Halbleitervorrichtung anlegt, wobei die konstante Spannung (Vsd) an die Halbleitervorrichtung durch die Quelle konstanter Spannung (3) angelegt wird, während die AC-Spannung (Vg) an das Gate der Halbleitervorrichtung durch die Spannungsquelle (2) ständig angelegt wird, und eine Änderung eines elektrischen Stroms, der von der Hochspannungsseite zu der Niederspannungsseite der Halbleitervorrichtung fließt und einem Anlegungszeitraum der AC-Spannung (Vg) entspricht, gemessen wird, und das Ausmaß, in dem die Schwellenspannung (Vth) beim Einschalten der Halbleitervorrichtung variiert, basierend auf der gemessenen Änderung des elektrischen Stroms erzielt wird.
  9. Vorrichtung nach Anspruch 8, wobei das Ausmaß, in dem die Schwellenspannung (Vth) beim Einschalten der Halbleitervorrichtung variiert, basierend auf einem Produkt der gemessenen Änderung des elektrischen Stroms, multipliziert mit einem Kehrwert eines Verhältnisses eines Zeitraums, in dem eine Spannung, die gleich oder höher als die Schwellenspannung (Vth) der Halbleitervorrichtung ist, angelegt wird, zu einem Anlegungszeitraum der AC-Spannung (Vg) erzielt wird.
  10. Vorrichtung nach einem der Ansprüche 6 bis 9, wobei vor dem Anlegen der AC-Spannung (Vg) an das Gate der Halbleitervorrichtung die Trägerbeweglichkeit des Halbleiters und die Kapazität der Oxidschicht basierend auf dem elektrischen Strom, der in einer Richtung von einer Hochspannungsseite zu einer Niederspannungsseite der Halbleitervorrichtung fließt, und auf einer Spannung, die an das Gate der Halbleitervorrichtung angelegt wird, eingestellt werden.
  11. Vorrichtung nach einem der Ansprüche 6 bis 10, wobei die Halbleitervorrichtung unter Verwendung von Silizium, Siliziumcarbid, Galliumnitrid oder Diamant als Halbleitermaterial konfiguriert wird.
  12. Vorrichtung nach einem der Ansprüche 6 bis 11, ferner umfassend eine Speichervorrichtung, die vorbestimmte Informationen speichert, wobei das Ausmaß, in dem die Schwellenspannung (Vth) beim Einschalten der Halbleitervorrichtung variiert, durch Ausführen eines Programms, das im Voraus in der Speichervorrichtung gespeichert wird, automatisch gemessen wird.
DE102016216005.2A 2015-10-16 2016-08-25 Verfahren zum Bewerten einer Halbleitervorrichtung und Gerät zum Bewerten einer Halbleitervorrichtung Active DE102016216005B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-204678 2015-10-16
JP2015204678A JP6656692B2 (ja) 2015-10-16 2015-10-16 半導体装置の評価方法および半導体装置の評価装置

Publications (2)

Publication Number Publication Date
DE102016216005A1 true DE102016216005A1 (de) 2017-04-20
DE102016216005B4 DE102016216005B4 (de) 2023-01-12

Family

ID=58456694

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016216005.2A Active DE102016216005B4 (de) 2015-10-16 2016-08-25 Verfahren zum Bewerten einer Halbleitervorrichtung und Gerät zum Bewerten einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10094867B2 (de)
JP (1) JP6656692B2 (de)
CN (1) CN106601641B (de)
DE (1) DE102016216005B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6783992B2 (ja) * 2017-09-29 2020-11-11 豊田合成株式会社 半導体装置
JP7192338B2 (ja) * 2018-09-14 2022-12-20 富士電機株式会社 炭化珪素半導体装置の選別方法
JP7331363B2 (ja) * 2019-01-07 2023-08-23 富士電機株式会社 評価方法、推定方法、評価装置、および複合評価装置
JP7215240B2 (ja) * 2019-03-07 2023-01-31 富士電機株式会社 半導体装置の試験方法
JP7486571B2 (ja) * 2019-08-01 2024-05-17 ヒタチ・エナジー・リミテッド 炭化珪素トランジスタデバイス
CN112666440B (zh) * 2020-12-15 2024-10-01 中国科学院上海微系统与信息技术研究所 阈值电压的测量方法以及晶圆测试机台
CN116034280A (zh) * 2022-11-08 2023-04-28 英诺赛科(苏州)半导体有限公司 用于动态地评估半导体装置的退化的系统、方法和非暂时性计算机可读媒体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH085706A (ja) 1994-06-17 1996-01-12 Sumitomo Metal Ind Ltd デバイス劣化評価用半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5721351B2 (ja) * 2009-07-21 2015-05-20 ローム株式会社 半導体装置
JP5528366B2 (ja) * 2011-01-24 2014-06-25 ルネサスエレクトロニクス株式会社 半導体素子評価装置および半導体素子評価方法
US9678140B2 (en) * 2013-09-10 2017-06-13 Texas Instruments Incorporated Ultra fast transistor threshold voltage extraction
JP2015109422A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置の評価方法
JP6292667B2 (ja) 2014-03-17 2018-03-14 富士電機株式会社 半導体装置の評価方法および半導体装置の評価装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH085706A (ja) 1994-06-17 1996-01-12 Sumitomo Metal Ind Ltd デバイス劣化評価用半導体装置

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Denais, M., et al.
Denais, M., et al.,
Denais, M., et al., „On-the-fly characterization of NBTI in ultra-thin gate oxide PMOSFET's", IEEE International Electron Devices Meeting (IEDM) 2004, S. 109–112
Sometani, Mitsuru, et al.
Sometani, Mitsuru, et al., „Exact Characterization of Threshold voltage Instability in 4H-SiC MOSFETs by Non-relaxation Method", Materials Science Forum, Bd. 821–823 (2015), S. 685–688

Also Published As

Publication number Publication date
US20170108545A1 (en) 2017-04-20
JP2017076746A (ja) 2017-04-20
US10094867B2 (en) 2018-10-09
CN106601641B (zh) 2019-05-17
DE102016216005B4 (de) 2023-01-12
CN106601641A (zh) 2017-04-26
JP6656692B2 (ja) 2020-03-04

Similar Documents

Publication Publication Date Title
DE102016216005A1 (de) Verfahren zum Bewerten einer Halbleitervorrichtung und Gerät zum Bewerten einer Halbleitervorrichtung
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102006052863B4 (de) Schutzstruktur für Halbleitersensoren und deren Verwendung
DE102018115110B3 (de) Siliziumcarbid-halbleitervorrichtung
DE102014106695B4 (de) Leistungstransistor mit integriertem temperatursensorelement, leistungstransistorschaltkreis, verfahren zum betrieb eines leistungstransistors und verfahren zum betrieb eines leistungstransistorschaltkreises
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102020105508A1 (de) Verfahren zum bestimmen, ob eine siliciumcarbid-halbleitervorrichtung ein konformes produkt ist
DE112015006474T5 (de) Halbleitereinheit und Verfahren zum Herstellen einer Halbleitereinheit
DE102012216962B4 (de) Halbleiteranordnung mit einem integrierten Hall-Sensor
DE102014107325A1 (de) Halbleiterbauelement
DE102014114836B4 (de) Halbleitervorrichtung
DE102017110508A1 (de) Halbleitervorrichtung mit Transistorzellen und einer Driftstruktur und Herstellungsverfahren
DE112013007510B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE19630628A1 (de) Siliciumkarbidtransistor mit hoher Durchbruchspannung
DE1489937A1 (de) Halbleiterbauelement
JP7406596B2 (ja) 半導体素子
DE102014104589B4 (de) Halbleitervorrichtung und integrierte Schaltung
DE102016106848B4 (de) Halbleitervorrichtung mit einem Transistor
DE102015208794B3 (de) Verarbeiten eines Halbleiterwafers
DE102016110645B4 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102023107534B4 (de) Halbleitervorrichtung mit breiter bandlücke
DE102010063314B4 (de) Halbleiteranordnung mit verbesserter Avalanchefestigkeit
JP2023052789A (ja) 半導体素子
DE102019135495B3 (de) Halbleiteranordnung mit integriertem temperatursensor und verfahren zu ihrer herstellung und anwendung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final