JPWO2021019082A5 - - Google Patents

Claims (7)

1. 炭化珪素（ＳｉＣ）トランジスタデバイスであって、
   頂面を有するＳｉＣ半導体基板（１）と、
   前記ＳｉＣ半導体基板（１）の前記頂面上に形成されるＳｉＣエピタキシャル層（２）とを含み、前記ＳｉＣエピタキシャル層（２）は頂面を有しており、
   前記炭化珪素（ＳｉＣ）トランジスタデバイスはさらに、
   前記ＳｉＣエピタキシャル層（２）の前記頂面に形成されるソース構造（３，４，５）を含み、前記ソース構造（３，４，５）は、頂面を有し、かつ、ｐウェル領域（３）と、ｎ型ソース領域（４）と、ｐ型コンタクト領域（５）とを含み、
   前記炭化珪素（ＳｉＣ）トランジスタデバイスはさらに、
   前記ソース構造（３，４，５）の前記頂面の上に形成され、かつ、前記ソース構造（３，４，５）の前記頂面と電気的に接続されるソースコンタクト構造（９）と、
   ゲート誘電体（７）およびゲートランナー（６）を含むゲート構造（６，７）と、
   ｐ型チャネル領域（１０）とを含み、
   前記ゲート誘電体（７）は、前記チャネル領域（１０）と、前記ソース構造（３，４，５）の少なくとも部分と、前記ソースコンタクト構造（９）の少なくとも部分とを覆い、
   前記ゲート誘電体（７）によって前記チャネル領域（１０）、前記ソース構造（３，４，５）および前記ソースコンタクト構造（９）から電気的に絶縁される前記ゲートランナー（６）は、前記チャネル領域（１０）および前記ソースコンタクト構造（９）の少なくとも部分と重なっている炭化珪素（ＳｉＣ）トランジスタデバイスにおいて、
   前記ソースコンタクト構造（９）は、炭化チタン（ＴｉＣ）、炭化タングステン（ＷＣ）および炭化ニッケル（ＮｉＣ３）のうちの１つを含み、
   前記ゲート構造（６，７）はプレーナ構造である、炭化珪素（ＳｉＣ）トランジスタデバイス。
2. 前記ソースコンタクト構造（９）は、２ｎｍ～２００ｎｍの範囲の厚さを有する、請求項１に記載の炭化珪素（ＳｉＣ）トランジスタデバイス。
3. 前記ＳｉＣ半導体基板（１）は、４Ｈ－ＳｉＣ基板である、請求項１～２のいずれか１項に記載の炭化珪素（ＳｉＣ）トランジスタデバイス。
4. 前記炭化珪素（ＳｉＣ）トランジスタデバイスは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である、請求項１～３のいずれか１項に記載の炭化珪素（ＳｉＣ）トランジスタデバイス。
5. 前記炭化珪素（ＳｉＣ）トランジスタデバイスは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、請求項１～３のいずれか１項に記載の炭化珪素（ＳｉＣ）トランジスタデバイス。
6. 炭化珪素（ＳｉＣ）トランジスタデバイスを製造するための方法であって、
   ＳｉＣ半導体基板（１）の頂面にＳｉＣエピタキシャル層（２）をエピタキシャルに形成することを含み、前記ＳｉＣエピタキシャル層（２）は頂面を有しており、
   前記方法はさらに、
   前記ＳｉＣエピタキシャル層（２）の前記頂面にソース構造（３，４，５）を形成することを含み、前記ソース構造（３，４，５）は、頂面を有し、かつ、ｐウェル領域（３）、ｎ型ソース領域（４）およびｐ型コンタクト領域（５）を含み、
   前記方法はさらに、
   ソースコンタクト構造（９）を前記ソース構造（３，４，５）の前記頂面の上に形成し、かつ、前記ソース構造（３，４，５）の前記頂面に電気的に接続することを含み、前記コンタクト構造（９）は、炭化チタン（ＴｉＣ）、炭化タングステン（ＷＣ）、および炭化ニッケル（ＮｉＣ３）のうちの１つを含み、
   前記方法はさらに、
   前記ソースコンタクト構造（９）の形成後、ゲート誘電体（７）およびゲートランナー（６）を含むゲート構造（６，７）を、前記ゲート誘電体（７）が前記ソース構造（３，４，５）の少なくとも部分および前記ソースコンタクト構造（９）の少なくとも部分を覆うように、かつ、前記ゲート誘電体（７）によって前記ソース構造（３，４，５）および前記ソースコンタクト構造（９）から電気的に絶縁される前記ゲートランナー（６）が前記ソースコンタクト構造（９）の少なくとも部分と重なるように形成することを含み、
   前記デバイスは、ｐ型チャネル（１０）を含み、
   前記ゲート構造（６，７）はプレーナ構造である、方法。
7. 前記ソースコンタクト構造（９）は、６００℃～１３００℃の範囲の温度で形成される、請求項６に記載の炭化珪素（ＳｉＣ）トランジスタデバイスを製造するための方法。