JP5434087B2 - 半導体装置とその半導体装置のハンダ付け方法 - Google Patents

半導体装置とその半導体装置のハンダ付け方法 Download PDF

Info

Publication number
JP5434087B2
JP5434087B2 JP2009011260A JP2009011260A JP5434087B2 JP 5434087 B2 JP5434087 B2 JP 5434087B2 JP 2009011260 A JP2009011260 A JP 2009011260A JP 2009011260 A JP2009011260 A JP 2009011260A JP 5434087 B2 JP5434087 B2 JP 5434087B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
solder
back electrode
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009011260A
Other languages
English (en)
Other versions
JP2010171141A (ja
Inventor
康恭 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2009011260A priority Critical patent/JP5434087B2/ja
Publication of JP2010171141A publication Critical patent/JP2010171141A/ja
Application granted granted Critical
Publication of JP5434087B2 publication Critical patent/JP5434087B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体基板の裏面に複数の金属層を積層した裏面電極を備えている半導体装置に関する。
多くのパワー半導体装置では、裏面電極として複数の金属層を積層した積層電極が用いられている。この種の半導体装置を基板上に実装する方法としては、ハンダ付けによる方法が知られている。ハンダ付けによって半導体装置を基板上に実装するには、ハンダと裏面電極との濡れ性が良好である必要がある。このため、従来の半導体装置では、裏面電極を構成する複数の金属層の一つにハンダとの濡れ性に優れたニッケル層が用いられている(例えば、特許文献1)。
特開2007−335431号公報
ニッケル層を裏面電極の最外層とすると、ニッケル層が酸化し、ハンダとの濡れ性が低下する。このため、上記特許文献1の技術では、ニッケル層の裏面に金層が積層されている。ニッケル層の裏面に金層を積層することによって、ニッケル層が酸化されることが防止され、ハンダと裏面電極との濡れ性を確保している。しかしながら、上記の特許文献1の技術では、ニッケル層の裏面に高価な金層を用いるため高コストになるという問題がある。
本発明は、裏面電極の最外層に金層を配置しないことで低コストとすることができ、かつ、裏面電極の最外層に金層を配置しなくても良好にハンダ付けすることができる半導体装置を提供する。
本発明者は、裏面電極の最外層に金層を形成しなくても、良好にハンダ接合することができる裏面電極の構造(最外層の金属層)について鋭意検討した。その結果、従来は裏面電極の最外層には不適切と考えられていた金属(金以外の金属)であっても、ハンダ付け時の加熱条件等を調整することで、良好にハンダ付けすることができるものがあるという知見を得た。
本明細書に開示する半導体層装置は、上記の新たな知見に基づいて創作されたものである。本明細書に開示する第1の半導体装置は、半導体基板の裏面に裏面電極が積層されている半導体装置であって、裏面電極は、半導体基板の裏面側から順に、第1金属層と、第1金属層の裏面に積層された第2金属層と、第2金属層の裏面に積層された第3金属層と、第3金属層の裏面に積層された第4金属層を有している。第1金属層は、アルミニウムを含んでおり、第2金属層は、チタンを含んでおり、第3金属層は、ニッケルを含んでおり、第4金属層は、銅、錫、チタンのいずれか1つを含んでいる。
この半導体装置では、第4金属層に金ではなく銅、錫、チタンのいずれか一つを用いているため、低コストで生産することができる。また、第3金属層(ニッケル層)の裏面に第4金属層(最外層)が積層されるため、第3金属層(ニッケル層)が露出することが防止され、第3金属層(ニッケル層)の酸化が防止される。また、第4金属層に銅、錫、チタンを用いても、ハンダ付け時の加熱条件を調整することで、半導体装置を良好にハンダ付けすることができる。
また、本明細書に開示する第2の半導体装置は、半導体基板の裏面に裏面電極が積層されている半導体装置であって、裏面電極は、半導体基板の裏面側から順に、第1金属層と、第1金属層の裏面に積層された第2金属層と、第2金属層の裏面に積層され、裏面電極の最外層に位置する第3金属層を有している。そして、第1金属層は、アルミニウムを含んでおり、第2金属層は、チタンを含んでおり、第3金属層は、ニッケルを含んでいる。
この半導体装置でも、金層を用いていないため、低コストで生産することができる。なお、第3金属層(ニッケル層)が裏面電極の最外層に形成されているため、第3金属層が酸化する可能性はある。しかしながら、後述するようにハンダ付け時の加熱条件を調整することで、ニッケル層の裏面(接合面)が酸化していても、半導体装置を良好にハンダ付けすることができる。
また、本明細書は、半導体基板の裏面に裏面電極が積層されており、その裏面電極の最も外側に位置する最外層金属層にチタン又はニッケルが含まれている半導体装置を良好にハンダ付けする新規な方法を提供する。この方法では、最外層金属層に含まれる金属成分とハンダに含まれる錫成分とを反応させて合金を生成する第1加熱工程と、第1加熱工程で生成した合金をハンダ中に拡散させる第2加熱工程と、を有する。
この方法では、第1加熱工程で最外層金属層に含まれる金属成分とハンダに含まれる錫成分とが反応して生成した合金が、第2加熱工程でハンダ中に拡散する。このため、半導体装置を良好にハンダ付けすることができる。
さらに、本明細書は、半導体基板の裏面に裏面電極が積層されており、その裏面電極の最も裏側の最外層金属層にチタン又はニッケルが含まれている半導体装置と、その半導体装置がハンダ付けされる回路基板と、を備えた半導体装置を備えた装置を良好に製造する方法を提供する。この製造方法は、回路基板の実装面又は半導体装置の裏面電極上にハンダを配置する工程と、配置したハンダを溶融固化することで回路基板上に半導体装置を実装する工程と、を有している。そして、実装工程は、最外層金属層に含まれる金属成分とハンダに含まれる錫成分とを反応させて合金を生成する第1加熱ステップと、第1加熱ステップで生成した合金をハンダ中に拡散させる第2加熱ステップと、を有している。
この製造方法では、半導体装置を回路基板にハンダ付けする際に、第1加熱ステップで裏面電極の最外層金属層に含まれる金属成分とハンダに含まれる錫成分とが反応して合金を生成し、第2加熱ステップでその合金がハンダ中に拡散する。このため、回路基板上に良好に半導体装置を実装することができる。
本発明は、回路基板上に良好にハンダ付けすることができ、また、生産コストを抑えることができる。
第1実施例の半導体装置の断面図である。 ハンダ付け後の第1実施例の半導体装置と回路基板の断面図である。 スパッタリング装置の概略構成を示す平面図である。 成膜装置の概略構成を示す模式図である。 第2実施例の半導体装置の断面図である。 ハンダ付け後の第2実施例の半導体装置と回路基板の断面図である。 第3実施例の半導体装置の断面図である。 ハンダ付け後の第3実施例の半導体装置と回路基板の断面図であり、ハンダ付けにより生成された合金がハンダと裏面電極の界面に偏在している状態を示している。 ハンダ付け後の第3実施例の半導体装置と回路基板の断面図であり、ハンダ付けにより生成された合金がハンダ層全体に拡散している状態を示している。 ハンダ付け時の温度プロファイルを示すグラフである。 第4実施例の半導体装置の断面図である。 ハンダ付け後の第4実施例の半導体装置と回路基板の断面図であり、ハンダ付けにより生成された合金がハンダと裏面電極の界面に偏在している状態を示している。 ハンダ付け後の第4実施例の半導体装置と回路基板の断面図であり、ハンダ付けにより生成された合金がハンダ層全体に拡散している状態を示している。
下記の実施例に記載されている技術の特徴を以下に列挙する。
(特徴1)ハンダには鉛が含まれていない(いわゆる鉛フリーハンダを使用している)。
(特徴2)半導体装置は、車載用半導体装置である。
(特徴3)半導体装置は、IGBTやパワーMOS等のスイッチング素子である。
以下、本発明の実施例について、図面を参照しながら説明する。図1は、第1実施例の半導体装置10の断面図である。半導体装置10は、半導体基板1、裏面電極2、表面電極3によって構成されている。裏面電極2は、半導体基板1の裏面側から、アルミニウム含有(Al−Si)層4、チタン(Ti)層5、ニッケル(Ni)層6、銅(Cu)層7が順に積層されている。Al−Si層4は、半導体基板1との接触性を向上させるために用いられている。Ti層5は、バリアメタルとして用いられている。Ni層6は、ハンダ付けする場合に、濡れ性を維持するために用いられている。Cu層7は、ニッケル酸化防止層として用いられている。Al−Si層4は、本実施例のように、Al合金(アルミニウム−シリコン合金)を用いてもよいが、高純度Alを用いてもよい。アルミニウム−シリコン合金を用いた場合は、半導体基板1にアルミスパイクが発生することを抑えることができる。半導体基板1は、シリコン基板や炭化シリコン基板等に半導体素子(IGBT,MOSFET等)を形成したものを用いることができる。本実施例では、Al−Si層4の厚さは800nm、Ti層5の厚さは200nm、Ni層6の厚さは700nm、Cu層7の厚さは100nmである。
図2に示すように、半導体装置10は、その裏面電極2をハンダ付けすることによって、回路基板12に接続固定されている。ハンダには、錫、銅、ニッケル、リンが含まれている(すなわち、鉛は含まれていない。)。半導体装置10がハンダ付けされると、ハンダ層8内では、ハンダ中の錫(Sn)成分と裏面電極2を構成するNi層6の一部とが反応して合金が生成されている。生成した合金は、ハンダ層8の全体に拡散している。なお、図2では、裏面電極2のCu層7及びNi層6がそのまま存在しているように示されているが、実際にはこれらの層がハンダと混ざり合ってハンダ層8を形成している(図6,8,9,12,13において同様)。
本実施例の半導体装置10の製造方法について説明する。なお、半導体基板1に半導体素子を形成する方法や、表面電極3を形成する方法は、従来公知の方法を用いることができ、本発明を特に特徴付けるものではない。このため、ここではその説明を省略し、裏面電極2の製造方法について説明する。裏面電極2を製造するには、半導体素子が形成された半導体基板1の裏面に、スパッタリングによってAl−Si層4、Ti層5、Ni層6、Cu層7をこの順序で積層することによって形成される。
まず、裏面電極2を形成するために用いられるスパッタリング装置30を説明する。図3および図4は、スパッタリング装置30の構成を示す模式図である。スパッタリング装置30は、開閉可能なドアバルブ38で隔てられたロードロックチャンバ32と、搬送チャンバ33と、複数のスパッタリングチャンバ34と、搬送機構(図示しない)とを備えている。ロードロックチャンバ32、搬送チャンバ33、複数のスパッタリングチャンバ34には、それぞれ減圧装置(図4の341)と接続している減圧口が設置されている。減圧装置としては、ドライポンプ、ターボ分子ポンプ、クライオポンプ等の真空ポンプを好適に用いることができる。搬送チャンバ33は、異なるチャンバ間での半導体基板1のやり取りを真空下で行うために設置されている。ロードロックチャンバ32と複数のスパッタリングチャンバ34は、搬送チャンバ33を介して接続している。搬送機構としては、例えば半導体基板1の側面を挟持するフロッグレッグ型ロボットを用いることができる。搬送機構は、半導体基板1を1枚ずつ保持して、ロードロックチャンバ32、搬送チャンバ33、スパッタリングチャンバ34の間で半導体基板1の搬出入を行う。
ロードロックチャンバ32は、半導体基板1の搬入口(図示しない)と、半導体基板1の搬出口(図示しない)を備えている。半導体基板1は、例えばマガジンセットに複数枚が載置された状態で、ロードロックチャンバ32に搬送される。搬送機構は、マガジンセットから半導体基板1を1枚ずつ取り出し、ロードロックチャンバ32、搬送チャンバ33、スパッタリングチャンバ34の間で半導体基板1を搬送する。
複数のスパッタリングチャンバ34は、図4に示すように、それぞれ成膜装置36と、ガス供給路345と、酸素分圧を検知する検知装置347とを備えている。スパッタリングチャンバ34内には、ステージ343が設けられている。ステージ343の上には誘電層が設けられている。ステージ343は、ステージ343と半導体基板1の間に電圧を印加し、両者の間に発生した力によって半導体基板1を吸着して保持する(いわゆる静電チャックである)。ステージ343には、半導体基板1を加熱する加熱ユニット(図示しない)と冷却ユニット(図示しない)が設けられている。減圧装置341としては、真空ポンプを用いることができる。検知装置347としては、例えばスパッタリングチャンバ34内に残留するガスの種類と分圧を測定可能な四重極ガス分析計が用いられている。本実施例では、ガス供給路345によってスパッタリングチャンバ34内に、Arガスを導入することができる。
成膜装置36は、バッキングプレート361とターゲット362とを備えている。バッキングプレート361は、ターゲット362が取り付けられている面と反対側の面が、図示していない冷却水等によって冷却されている。成膜装置36は、ターゲット362と、ステージ343上に載置する半導体基板1との間に高電圧を印加することが可能な構成となっている。ターゲット362とステージ343とは、スパッタリングチャンバ36内において対向しており、離間して配置されている。ターゲット362は、形成する電極層によって交換される。本実施例では、複数のスパッタリングチャンバ34のそれぞれに異なる金属からなるターゲット362が設けられている。搬送チャンバ33を介して半導体基板1が複数のスパッタリングチャンバに搬出入することによって、半導体基板1の裏面にAl−Si層4、Ti層5、Ni層6、Cu層7を形成していく。本実施例では、Al−Si層4とTi層5を形成するスパッタリングチャンバ、Ni層6を形成するスパッタリングチャンバ、Cu層7を形成するスパッタリングチャンバが設置されている。
本実施例の半導体装置10の裏面電極2の製造工程においては、まず、ドアバルブ38を閉じた状態で、半導体基板1が載置されたマガジンセットをロードロックチャンバ32に搬送する。
ロードロックチャンバ32内の減圧が完了すると、ロードロックチャンバ32と搬送チャンバ33とを仕切っているドアバルブ38が開放される。次いで、搬送機構を用いてマガジンセットに載置された半導体基板1をロードロックチャンバ32から搬送チャンバ33に移動させ、ロードロックチャンバ32と搬送チャンバ33とを仕切っているドアバルブ38を閉止する。次に、搬送チャンバ33とスパッタリングチャンバ34とを仕切っているドアバルブ38が開放されて、半導体基板1を搬送装置によってスパッタリングチャンバ34のステージ343に移動させる。なお、この時点で、搬送チャンバ33内およびスパッタリングチャンバ34内は、既に減圧装置341によって減圧されている。搬送機構は、半導体基板1をスパッタリングチャンバ34のステージ343上に載置する。搬送機構は、半導体基板1の裏面がターゲット343に対向するように、半導体基板1をステージ343に載置する。その後、搬送チャンバ33とスパッタリングチャンバ34とを仕切っているドアバルブ38が閉止される。
スパッタリングチャンバ34の減圧が完了したら、ガス供給路345からスパッタリングチャンバ34内にArガスを導入する。この状態でターゲット362と半導体基板1との間に高電圧を印加する。その結果イオン化したArがターゲット362に衝突する。Arイオンが衝突したエネルギーにより、ターゲット362からターゲット362の材料である金属原子がたたき出される。たたき出された金属原子が、ターゲット362と対向している半導体基板1の裏面に堆積する。これによって、半導体基板1の裏面にターゲット362の材料である金属の層が形成されていく。半導体基板1が入っているスパッタリングチャンバで行われるスパッタリング工程が終了した後は、搬送チャンバ33とスパッタリングチャンバ34とを仕切っているドアバルブ38が開放されて、半導体基板1を搬送装置によって次のスパッタリングチャンバ34に移動させ、同様に金属層を形成する。このように、順次異なるターゲット362を用いてスパッタリングを行うことによって、半導体基板1の裏面に、Al−Si層4、Ti層5、Ni層6、Cu層7の順序で金属層を積層し、半導体基板1の裏面に裏面電極2を形成する。
なお、半導体装置10が製造されると、半導体装置10に対して検査(いわゆる、チップテスト)が行われる。この際、半導体装置10の裏面電極2にプローブピンを接触させ、裏面電極2と検査装置を電気的に接続する。このため、プローブピンは裏面電極2のCu層7に接触することとなる。Cuは柔らかい金属であるため、Cu層7とプローブピンとの接触性は良好である。したがって、チップテストを正常に行うことができる。
チップテストが行われて正常と判断された半導体装置10は、ハンダ付けによって回路基板12に実装される。具体的には、まず、回路基板12上にハンダを配置(ハンダリボン(板状ハンダ))し、配置したハンダ上に半導体装置10を載置する。次いで、回路基板12、ハンダ、及び半導体装置10を減圧炉内で加熱し、ハンダを溶融する。そして、溶融したハンダを冷却、固化させることで、半導体装置10が回路基板12に実装される。なお、半導体装置10をハンダ付けする際の条件は、300℃±10℃で5分以上とされる。このような条件でハンダ付けを行うことによって、ハンダ中の錫と裏面電極2のNi層6とが効率的に反応して合金を生成し、この合金がハンダ層8内に拡散する。これによって、半導体装置10が回路基板12に良好に接合される。また、ハンダは、錫、銅、ニッケル、リンにより構成されていて、鉛を含んでいない。このため、ハンダ付けによって有害となる合金が生成しない。
上述したことから明らかなように、本実施例の半導体装置10では、Cu層7がNi層6の裏面に積層されている。このため、Ni層6の裏面が露出することが防止され、Ni層6の裏面の酸化を防止することができる。Ni層6の裏面の酸化が防止されると、ハンダとNi層6の濡れ性が維持され、半導体装置10を回路基板12に良好にハンダ付けすることができる。また、半導体装置10を回路基板12へハンダ付けする際には、減圧炉内で比較的長時間、加熱される。このため、最外層をAu層からCu層7に変えても、Cu層7がハンダ付けの際の障害となることはない。したがって、本実施例の半導体装置10によると、裏面電極2の最外層にAu層を用いないことで生産コストを抑えながら、半導体装置10を回路基板12に良好に接合することができる。
図5は、第2実施例の半導体装置20の断面図である。第2実施例の半導体装置20は、第1実施例と比較して、Ni層6の裏面にSn層72が積層され、Sn層72がニッケル酸化防止層として用いられている点で異なる。本実施例では、Al−Si層4の厚さは800nm、Ti層5の厚さは200nm、Ni層6の厚さは700nm、Sn層72の厚さは100nmである。
なお、本実施例の半導体装置20の製造方法は、第1実施例のCu層7に代えてSn層72を積層するだけであり、同一である。このため、半導体装置20の製造方法については、その説明を省略する。また、半導体装置20を回路基板12にハンダ付けする際の方法も、第1実施例のそれと同様に、リフロー方式で行われる。
図6は、第2実施例の半導体装置20を回路基板12にハンダ付けした後の断面図である。半導体装置20でも、Sn層72がNi層6の酸化防止層となっているため、半導体装置20を回路基板12に良好に接合することができる。また、ハンダ付けに使用されるハンダには鉛が含まれておらず、有害な合金が生成されることはない。
第2実施例の半導体装置20でも、Sn層72がNi層6の裏面に積層されていることで、Ni層6の露出が防止され、Ni層6の裏面の酸化を防止することができる。Ni層6の裏面の酸化が防止されると、ハンダとNi層6の濡れ性が維持され、半導体装置20を回路基板12に良好にハンダ付けすることができる。また、半導体装置20の回路基板12へのハンダ付けは、減圧炉内において、300℃±10℃で5分以上の条件のリフロー方式で行われる。このため、最外層をAu層からSn層72に変えても、Sn層72がハンダ付けの際の障害となることはない。したがって、本実施例の半導体装置20によっても、裏面電極2の最外層にAu層を用いないことで生産コストを抑えることができ、かつ、半導体装置20を回路基板12に良好に接合することができる。
なお、上述した半導体装置20では、裏面電極2の最外層にSn層72が形成されており、Snは硬い金属である。しかしながら、Sn層72を少し厚めに形成し、かつ、プローブピンの形状を鋭い種類のものとすることで、両者を良好に接触させることができる。これによって、正常にチップテストを行うことができる。
図7は、第3実施例の半導体装置22の断面図である。第3実施例の半導体装置22は、第1実施例の半導体装置10と比較して、裏面電極2の最外層にTi層74を形成している点で異なる。本実施例では、Al−Si層4の厚さは800nm、Ti層5の厚さは200nm、Ni層6の厚さは700nm、Ti層74の厚さは100nmである。なお、半導体装置22の製造方法についても、第1実施例のそれと同様であるため、その詳細な説明を省略する。
本実施例では、半導体装置22の最外層にTi層74が形成されている。このため、Ni層6の酸化を防止することはできるが、ハンダ付けの反応速度が低下する可能性がある。ハンダ付けの反応速度が低下すると、Ti層74のTiとハンダの成分であるSnの合金がTi層74とハンダ層8の界面に形成され、偏在する。TiとSnの合金84がTi層74とハンダ層8の界面に偏在するために、半導体装置22を良好にハンダ付けすることができない。
そこで、本実施例のハンダ付け方法では、Ti層74のTiとハンダのSnとの合金を生成する第1加熱工程と、生成した合金を生成した温度より低い温度で、一定の時間加熱する第2加熱工程を実施する。これによって、Ti層74とハンダ層8の界面に偏在する合金84をハンダ層8の全体に拡散させることができる。TiとSnとの合金をハンダ層8に拡散させることによって、半導体装置22を回路基板12に良好にハンダ付けすることができる。また、ハンダ付けに使用されるハンダには鉛が含まれておらず、有害な合金が生成されることもない。
図10は、第3実施例のハンダ付け方法を実施した時の時間とハンダ温度との関係を示している。破線は、ハンダの融点を示している。なお、ハンダ付けの方法は、第1実施例と同様にリフロー方式で行われる。図10に示すように、加熱を開始してから時間t1が経過すると、ハンダの温度は融点より高い温度T1(例えば、300℃)となる。次いで、時間t1〜t2(例えば、5分)の間、ハンダを温度T1で維持する(第1加熱工程)。時間t1〜t2の加熱によって、ハンダのSnとTi層74のTiとの合金84がTi層74とハンダ層8の界面に生成する(図8の状態)。時間t2〜t3の間は、ハンダの温度を合金を生成した温度T1より低く、かつ、ハンダの融点より高い温度T2まで低下させる。ハンダの温度をT2(例えば、260℃)とすると、その温度T2で時間t3〜t4(例えば、4分)の間維持する。これによって、Ti層74とハンダ層8の界面に生成した合金84がハンダ層8に拡散することとなる(図9に示す状態)。このように、本実施例では、合金84を生成させる第1段階のハンダ付け(温度T1による加熱)と、その合金84を拡散させる第2段階のハンダ付け(温度T2による加熱)を行うことで(2段階のハンダ付けを行うことで)、半導体装置22を回路基板12に良好にハンダ付けすることができる。
第3実施例の半導体装置22でも、Ti層74がNi層6の裏面に積層されていることで、Ni層6の露出が防止され、Ni層6の裏面の酸化を防止することができる。Ni層6の裏面の酸化が防止されると、ハンダとNi層6の濡れ性が維持される。一方、裏面電極2の最外層をTi層74とすることで、ハンダ付けの反応速度が低下するが、本実施例では2段階に加熱してハンダ付けを行っている。このため、半導体装置22を良好にハンダ付けすることできる。従って、本実施例の半導体装置22でも、裏面電極2の最外層にAu層を用いることなく半導体装置22を回路基板12に良好にハンダ付けすることができ、また、Au層を用いていないため生産コストを抑えることができる。
なお、本実施例の半導体装置22では、裏面電極2の最外層にTi層74が形成される。Tiは柔らかい金属であるため、チップテストにおいてプローブピンとの良好な接触を実現することでき、チップテストを正常に行うことができる。
図11は、第4実施例の半導体装置24の断面図である。第4実施例の半導体装置24は、第1実施例の半導体装置10と比較して、裏面電極2をAl−Si層4とTi層5とNi層76の3層構造とされている点で異なる。また、裏面電極2を3層構造とするため、裏面Ni層76を第1実施例よりも厚めに形成している。本実施例では、Al−Si層4の厚さを800nm、Ti層5の厚さを200nm、Ni層6の厚さを800nmとしている。なお、半導体装置24の製造方法については、第3実施例のそれと同様であるため、その詳細な説明を省略する。
本実施例では、裏面電極2の最外層にNi層76が形成されるため、Ni層76が露出し、Ni層76の表面が酸化される。Ni層76の表面が酸化されるため、ハンダ付けの反応速度が低下する。このため、本実施例においても、第3実施例と同様にハンダ付け時に2段階の加熱を行っている(すなわち、図10に示すように2段階に加熱してハンダ付けを行っている)。これによって、1段階目の加熱でNi層76のNiとハンダのSnとの合金(Sn−Ni)86が界面に生成し(図12に示す状態)、2段階目の加熱で界面に生成した合金86がハンダ層8に拡散する。これによって、半導体装置24を回路基板12に良好にハンダ付けすることができる。
第4実施例の半導体装置24においては、裏面電極2の最外層にNi層76を形成しても、ハンダ付けの際に2段階の加熱を行うことで、半導体装置24を回路基板12に良好にハンダ付けすることできる。このため、本実施例の半導体装置24でも、裏面電極2の最外層にAu層を用いることなく半導体装置24を回路基板12に良好にハンダ付けすることができ、また、Au層を用いないため生産コストを抑えることができる。
なお、上述した半導体装置24では、裏面電極2の最外層にNi層76が形成される。Niは硬い金属であるが、Ni層76を少し厚めに形成し、かつ、プローブピンにドリルピンを使用することで、両者を良好に接触させることができる。これによって、チップテストを正常に行うことができる。なお、プローブピンをドリルピンとしなくても、プローブピンを接触させる方法を工夫することで、プローブピンと裏面電極2を良好に接触させることができる。例えば、プローブピンをNi層76に一度突き刺して、その後に再度接触させることによっても、プローブピンとNi層76を良好に接触させることができる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、各半導体領域については、P型とN型を入れ替えてもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1 半導体層
2 裏面電極
3 表面電極
4 アルミニウム層
5 チタン層
6 ニッケル層
7 銅層
8 ハンダ層
72 錫層
74 チタン層
76 ニッケル層

Claims (2)

  1. 半導体基板の裏面に裏面電極が積層されており、その裏面電極の最も外側に位置する最外層金属層にチタン又はニッケルが含まれている半導体装置をハンダ付けする方法であって、
    最外層金属層に含まれる金属成分とハンダに含まれる錫成分とを反応させて合金を生成する第1加熱工程と、
    第1加熱工程で生成した合金をハンダ中に拡散させる第2加熱工程と、を有する半導体装置のハンダ付け方法。
  2. 半導体基板の裏面に裏面電極が積層されており、その裏面電極の最も裏側の最外層金属層にチタン又はニッケルが含まれている半導体装置と、
    その半導体装置がハンダ付けされる回路基板と、を備えた装置を製造する方法であって、
    回路基板の実装面又は半導体装置の裏面電極上にハンダを配置する工程と、
    配置したハンダを溶融固化することで回路基板上に半導体装置を実装する工程と、を有しており、
    前記実装工程は、
    最外層金属層に含まれる金属成分とハンダに含まれる錫成分とを反応させて合金を生成する第1加熱ステップと、
    第1加熱ステップで生成した合金をハンダ中に拡散させる第2加熱ステップと、を有することを特徴とする半導体装置を備えた装置の製造方法。
JP2009011260A 2009-01-21 2009-01-21 半導体装置とその半導体装置のハンダ付け方法 Expired - Fee Related JP5434087B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009011260A JP5434087B2 (ja) 2009-01-21 2009-01-21 半導体装置とその半導体装置のハンダ付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009011260A JP5434087B2 (ja) 2009-01-21 2009-01-21 半導体装置とその半導体装置のハンダ付け方法

Publications (2)

Publication Number Publication Date
JP2010171141A JP2010171141A (ja) 2010-08-05
JP5434087B2 true JP5434087B2 (ja) 2014-03-05

Family

ID=42702997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009011260A Expired - Fee Related JP5434087B2 (ja) 2009-01-21 2009-01-21 半導体装置とその半導体装置のハンダ付け方法

Country Status (1)

Country Link
JP (1) JP5434087B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682630B2 (ja) * 1989-06-05 1994-10-19 サンケン電気株式会社 半導体素子の多層電極の製造方法
JP2796919B2 (ja) * 1992-05-11 1998-09-10 インターナショナル・ビジネス・マシーンズ・コーポレーション メタライゼーション複合体および半導体デバイス
JP4800529B2 (ja) * 2001-09-27 2011-10-26 株式会社デンソー パターン形成方法
JP2009010421A (ja) * 2008-10-01 2009-01-15 Toyota Motor Corp 半導体装置を回路基板に実装する方法

Also Published As

Publication number Publication date
JP2010171141A (ja) 2010-08-05

Similar Documents

Publication Publication Date Title
JP5549118B2 (ja) 半導体装置の製造方法
US9006893B2 (en) Devices for metallization
CN103733329A (zh) 功率模块用基板、自带散热器的功率模块用基板、功率模块以及功率模块用基板的制造方法
US20130043594A1 (en) Method for manufacturing semiconductor device and semiconductor device
CN109755208B (zh) 一种接合材料、半导体装置及其制造方法
EP2980843B1 (en) Power module
US12002732B2 (en) Copper/ceramic assembly, insulated circuit board, method for producing copper/ceramic assembly, and method for producing insulated circuit board
CN101295695A (zh) 具有焊料流动控制的引线框架
JP2009147111A (ja) 接合材、その製造方法および半導体装置
JP4136845B2 (ja) 半導体モジュールの製造方法
US10796918B2 (en) Integrated circuits with backside metalization and production method thereof
KR100374379B1 (ko) 기판
JP5327233B2 (ja) 半導体装置とその製造方法
JP6904094B2 (ja) 絶縁回路基板の製造方法
US20090045506A1 (en) Cu-Mo SUBSTRATE AND METHOD FOR PRODUCING SAME
WO2021044844A1 (ja) 銅/セラミックス接合体、及び、絶縁回路基板
JP5434087B2 (ja) 半導体装置とその半導体装置のハンダ付け方法
JP4508189B2 (ja) 半導体モジュールの製造方法
TWI734115B (zh) 背晶薄膜結構、包含其之功率模組封裝體、及背晶薄膜結構的製造方法
EP2048710A1 (en) High temperature packaging for semiconductor devices
JP2012142320A (ja) 半導体装置の製造方法
JP4461268B2 (ja) 半導体装置部品およびその製造方法ならびにこれを用いた半導体装置
TWI555125B (zh) 功率模組封裝體的製造方法
TWI704659B (zh) 背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法
JP7243165B2 (ja) 接合体の製造方法、絶縁回路基板の製造方法、セラミックス基板、接合体、及び、絶縁回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

R151 Written notification of patent or utility model registration

Ref document number: 5434087

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees