JP2000114302A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000114302A
JP2000114302A JP10286216A JP28621698A JP2000114302A JP 2000114302 A JP2000114302 A JP 2000114302A JP 10286216 A JP10286216 A JP 10286216A JP 28621698 A JP28621698 A JP 28621698A JP 2000114302 A JP2000114302 A JP 2000114302A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
thickness
metal layer
main component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10286216A
Other languages
English (en)
Inventor
Tomoyuki Kawashima
朋之 河島
Kenji Okamoto
健次 岡本
Masami Ishii
正美 石井
Mitsuaki Kirisawa
光明 桐沢
Kazuhiko Imamura
一彦 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP10286216A priority Critical patent/JP2000114302A/ja
Priority to DE19942885A priority patent/DE19942885A1/de
Priority to US09/395,811 priority patent/US6191485B1/en
Publication of JP2000114302A publication Critical patent/JP2000114302A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】Ａｌを主成分とする金属層と、Ｎｉを主成分と
する金属層とを積層した金属層を有する半導体装置にお
いて、信頼性の向上を図る。 【解決手段】Ａｌを主成分とする金属層の膜厚（ｔAl）
と、Ｎｉを主成分とする金属層の膜厚（ｔNi）との比
（ｔAl／ｔNi）が、５以上になるようにして、Ａｌ−Ｎ
ｉ金属間化合物を生じてもＡｌを主成分とする金属層が
残るようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置特にそ
の基板上に形成した電極、配線等の金属層に関する。
【０００２】
【従来の技術】半導体装置を実装した電子機器において
はその使用分野が、厳しい信頼性が要求される分野（例
えば、振動、温度サイクル、応力、各種雰囲気にさらさ
れる分野）に拡大してきている。これらの使用分野の拡
大に対応するために，半導体装置の高信頼性化は極めて
重要である。特に半導体装置と外部とを電気的に接合す
る部分である接続部の信頼性向上は、強く望まれてい
る。装置と外部とを電気的に接合する接続方法として
は、ワイヤボンディング、はんだ接合、圧接等がある。
【０００３】
【発明が解決しようとする課題】なかでもはんだ接合
は、多数の接続部を一括して、しかも比較的低温で接合
できるので、多用されている。図５（ａ）は、はんだ接
合前の半導体装置の電極部分の断面図である。シリコン
（以下Ｓｉと記す）の半導体基板１上に、電子ビーム蒸
着法等により、厚さ０．５μｍのアルミニウムを主成分
とする合金層（以下Ａｌ層と記す）２、厚さ０．５μｍ
のニッケル（以下Ｎｉと記す）層３、厚さ０．２μｍの
金（以下Ａｕと記す）層４からなる電極が形成されてい
る。Ｎｉ層３は、はんだ接合のためであり、Ａｕ層４は
表面の酸化防止や濡れ性改善のために設けられている。
【０００４】図５（ｂ）は、はんだ接合後の電極部の拡
大断面図である。Ｎｉ層３上に、端子６が、例えば鉛−
錫はんだ５により接合されている。はんだ接合した半導
体装置の実使用後に、一部の電極で接合強度の著しい低
下が見られた。図５（ｃ）は接合強度の著しい低下が見
られた電極部の拡大断面図である。
【０００５】Ａｌ層２とＮｉ層３との界面からアルミニ
ウム−ニッケル（以下Ａｌ−Ｎｉと記す）金属間化合物
７が、Ａｌ層２とＳｉ基板１との界面まで成長し、その
Ａｌ−Ｎｉ金属間化合物７とＳｉ基板１との界面に空隙
８が形成されていた。良く見ると図５（ｂ）において
も、Ａｌ層２とＮｉ層３との間にＡｌ−Ｎｉ金属間化合
物７が生じていることがわかった。
【０００６】電極は、積層形成されてからハンダ接続、
さらに使用条件下において３００〜５００℃の高温にさ
らされるため、Ａｌ層２とＮｉ層３との界面からＡｌ−
Ｎｉ金属間化合物７が成長し、Ａｌ層２とＮｉ層３とか
らＡｌ−Ｎｉ金属間化合物７への相変化に伴う体積変化
（収縮）によって、このような空隙８が形成されたと考
えられる。そしてその結果、端子６とＳｉ基板１との接
合強度が急激に低下するのである。
【０００７】半導体装置の電極がさらされる熱ストレス
としては他に、Ｓｉ基板にＡｌ層やＮｉ層を形成する際
の基板加熱、電子線照射等によるＳｉ基板中の欠陥を除
去するための熱処理、表面に付着した水分を除去するた
めの熱処理、これらの熱処理をするための装置内の温度
バラツキによる異常高温、熱処理工程のロット間の温度
バラツキによる異常高温、半導体装置の使用中における
電流集中による局部的な発熱等がある。
【０００８】このような状況に鑑み本発明の目的は、Ａ
ｌを主成分とする金属層とＮｉを主成分とする金属層と
が相接して積層された金属層を有する半導体装置におい
て、長期高信頼性を確保できる半導体装置を提供するこ
とにある。
【０００９】
【課題を解決するための手段】上記課題解決のため本発
明は、半導体基板上に、少なくとも一部にＡｌを主成分
とする金属層とＮｉを主成分とする金属層とが相接して
積層された金属層を有する半導体装置において、相接し
て積層された部分のＡｌを主成分とする金属層の膜厚
（ｔAl）とＮｉを主成分とする金属層の膜厚（ｔNi）と
の比（ｔAl／ｔNi）が、５以上であるものとする。
【００１０】半導体装置の電極が高温にさらされると、
Ａｌを主成分とする金属層とＮｉを主成分とする金属層
とが相接して積層された金属層の境界面にＡｌ−Ｎｉ金
属間化合物が成長する。このＡｌ−Ｎｉ金属間化合物は
主にＮｉＡｌ3 であり、両金属層の膜厚の比（ｔAl／ｔ
Ni）を５以上とすることによって、Ａｌ−Ｎｉ金属間化
合物が、下地の基板や膜との界面まで到達しないように
することできる。なおここで、問題となるのはＡｌ−Ｎ
ｉ金属間化合物の形成によるので、それぞれＡｌ、Ｎｉ
の結晶格子を母格子とする金属層の場合、例えば原子比
で５０％以上含む金属層の場合である。それ以下の含有
量の場合にもＡｌ−Ｎｉ金属間化合物の形成は起きるで
あろうが、少量で影響は小さいと考えられる。
【００１１】特にＮｉを主成分とする金属層上にはんだ
接合するものとする。はんだ接合であれば、そのための
熱処理が加えられるので、Ａｌ−Ｎｉ金属間化合物を生
じやすいが、膜厚比の限定によってそれによる強度低下
の問題を回避することができる。
【００１２】
【発明の実施の形態】以下、本発明にいたるまでの実験
の経過および結果について説明する。 ＜実験１＞図１は、実験１に用いた半導体装置の電極部
の拡大断面図である。Ｓｉ基板１１側から、厚さ３μｍ
のＡｌ層１２、厚さ０．５μｍのＮｉ層１３および厚さ
０．２μｍのＡｕ層１４が積層されている。これらの金
属層はいずれも電子ビーム蒸着法により順次成膜した
後、Ａｕ層１４をよう素化合物の水溶液でウェットエッ
チングし、次にりん酸、硝酸および酢酸の混合水溶液を
用いてＮｉ層１３とＡｌ層１２とを続けてウェットエッ
チングして電極形状に加工した。
【００１３】図５（ａ）の従来の半導体装置の電極部と
の違いは、Ａｌ層１２の厚さを３μｍと、Ｎｉ層１３の
５倍以上に厚くした点である。図２は、このようにして
得た半導体装置の電極のはんだ接合温度と引張り強度と
の関係を示す特性図である。横軸は、はんだ接合をおこ
なったトンネル炉の最高温度である。縦軸は引張り強度
である。はんだは９５％鉛の鉛、錫、銀はんだで、接合
面積は約１．３ｍｍ2 である。
【００１４】図中曲線Ａは本発明による半導体装置の電
極、曲線Ｂは比較のための従来法による図５（ａ）の半
導体装置の電極の結果を示す。この図から明らかなよう
に、比較例（Ｂ）でははんだ接合温度が４１０℃より高
温になると、引張り強度が急激に低下するのに対して、
本実施例（Ａ）では４５０℃まで良好な引張り強度が得
られている。
【００１５】＜実験２＞図３は実験２に用いた半導体装
置の電極部の拡大断面図である。Ｓｉ基板２１側から、
厚さ５μｍの１％Ｓｉを含むＡｌ合金層２２ａ、厚さ
２．８μｍのＡｌ層２２ｂ、厚さ０．４μｍのＮｉ層２
３および厚さ０．２μｍのＡｕ層２４が積層されてい
る。
【００１６】Ａｌ合金層２２ａをスパッタリング法で成
膜後、りん酸、硝酸および酢酸の混合水溶液を用いてウ
ェットエッチングしてエミッタ電極２０とゲート電極３
０を形成する。次にモノシラン（ＳｉＨ4 ）ガスとアン
モニア（ＮＨ3 ）ガスを用いてＣＶＤ法により膜厚１μ
ｍの窒化膜（Ｓｉ3 Ｎ4 膜）２５を成膜後、四ふっ化炭
素（ＣＦ4 ）ガスと酸素（Ｏ2 ）との混合ガスでドライ
エッチングしてエミッタ電極２０とゲート電極３０とに
それぞれ開口部２１と３１を形成する。そして、厚さ
２．８μｍのＡｌ層２２ｂ、厚さ０．４μｍのＮｉ層２
３および厚さ０．２μｍのＡｕ層２４を電子ビーム蒸着
法により順次成膜後、Ａｕ層２４をよう素化合物の水溶
液でウェットエッチングし、次にりん酸、硝酸および酢
酸の混合水溶液を用いてＮｉ層２３とＡｌ層２２ｂとを
続けてウェットエッチングして電極形状に加工した。
【００１７】４３０℃の熱処理工程を実施した後のエミ
ッタ電極部とゲート電極部の引張り強度は１２００ｇあ
り、十分な強度であった。同様にして、厚さ０．４〜
２．４μｍのＡｌ層２２ｂをもつ半導体装置を作製し、
４３０℃の熱処理工程を実施した後のエミッタ電極部と
ゲート電極部の引張り強度を測定した。
【００１８】図４は、４３０℃の熱処理工程を行った後
の、Ａｌ膜厚（ｔAl）とＮｉ膜厚（ｔNi）の比（ｔAl／
ｔNi）と引張り強度との関係を示す特性図である。横軸
はＡｌ膜厚（ｔAl）とＮｉ膜厚（ｔNi）の比（ｔAl／ｔ
Ni）、縦軸は引張り強度であり、接合面積は約１．３ｍ
ｍ2 である。この図から、膜厚比（ｔAl／ｔNi）が極め
て重要であり、その膜厚比（ｔAl／ｔNi）が５以上であ
れば、４３０℃の熱処理にさらされても十分な引張り強
度を有していることがわかる。
【００１９】Ａｌ−Ｎｉ系の状態図によれば、Ａｌリッ
チのＡｌ−Ｎｉ金属間化合物としては、ＮｉＡｌ3 があ
る。すなわち、その化合物が形成されるとＮｉ原子の３
倍のＡｌ原子が消費される。Ａｌ、Ｎｉの１ｃｍ3 当た
りの原子数はそれぞれ６．０２×１０22個、９．０２×
１０22個であり、蒸着膜がＡｌ層、Ｎｉ層ともに同じ充
填率であると仮定すると、Ｎｉ原子の３倍のＡｌ原子数
を含むＡｌ層の厚さは、Ｎｉ層の厚さの約４．５０倍に
相当することになる。
【００２０】従って、それ以上の量のＡｌがあれば、す
なわち膜厚比（ｔAl／ｔNi）が５以上であれば、化合物
とならないＡｌ層２２ｂが残る。そして化合物とならな
いＡｌ層２２ｂが残れば、接合強度は殆ど低下しないこ
とが経験的に確かめられている。なお、膜厚比（ｔAl／
ｔNi）が４以下の試料では、Ａｌ合金層２２ａとＡｌ層
２２ｂとの境界面に空隙が見られたことから、Ｎｉ層に
直接接するＡｌ層の厚さが重要と考えられる。
【００２１】以上の実験では、はんだ接合による例のみ
を示したが、はんだ接合時の熱処理により顕著な影響が
見られるからであり、必ずしもはんだ接合でなければな
らないわけではない。Ａｌ層とＮｉ層とが接した状態
で、熱処理が加えられれば反応が起き、Ａｌ−Ｎｉ金属
間化合物が次第に成長する。また、本発明を適用できる
基板としては、Ｓｉや砒化ガリウム（ＧａＡｓ）等の半
導体基板、アルミナやシリコン窒化物等の絶縁性基板が
ある。またＡｌを主成分とする金属層には純Ａｌ以外に
ＡｌにＳｉや銅（Ｃｕ）を添加したものに、Ｎｉを主成
分とする金属層には純Ｎｉ以外にＮｉに燐（Ｐ）やほう
素（Ｂ）を添加したものに適用できる。積層電極の最上
部にハンダとのぬれ性を良くするためにＡｕや銀（Ａ
ｇ）を設けてもよい。金属層の成膜方法としては、スパ
ッタリング法、電子ビーム蒸着法、ＣＶＤ法、メッキ法
等が適用できる。
【００２２】
【発明の効果】以上説明したように本発明によれば、半
導体基板上に、少なくとも一部にアルミニウムを主成分
とする金属層とニッケルを主成分とする金属層とが相接
して積層された金属層を有する半導体装置において、相
接して積層された部分のアルミニウムを主成分とする金
属層の膜厚（ｔAl）とニッケルを主成分とする金属層の
膜厚（ｔNi）との比（ｔAl／ｔNi）が、５以上であるよ
うにすることにより、半導体装置の電極が高温にさらさ
れＡｌ−Ｎｉ金属間化合物が成長しても、十分な強度が
保たれ、高信頼性の半導体装置とすることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の電極部分の断面図
【図２】実験１によるはんだ接合温度と引張り強度との
関係を示す特性図
【図３】本発明の別の半導体装置の電極部分の断面図
【図４】実験２によるＡｌ層とＮｉ層の膜厚比と引張り
強度との関係を示す特性図
【図５】（ａ）は従来の半導体装置の電極部分の断面
図、（ｂ）ははんだ接合後の電極部分の断面図、（ｃ）
は、長期実使用後の電極部分の断面図
【符号の説明】 １、１１ シリコン基板 ２、１２、２２ｂ Ａｌ層 ３、１３、２３ Ｎｉ層 ４、１４、２４ Ａｕ層 ５ はんだ ６ 端子 ７ Ａｌ−Ｎｉ金属間化合物 ８ 空隙 ２０ エミッタ電極 ２１ エミッタ開口 ２２ａ Ａｌ合金層 ２５ Ｓｉ3 Ｎ4 膜 ３０ ゲート電極 ３１ ゲート開口
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石井 正美 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 桐沢 光明 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 今村 一彦 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 Ｆターム(参考） 4M104 AA01 BB02 CC01 FF13 5F033 JJ07 JJ08 JJ13 WW02 XX28

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に、少なくとも一部にアルミ
    ニウムを主成分とする金属層とニッケルを主成分とする
    金属層とが相接して積層された金属層を有する半導体装
    置において、相接して積層された部分のアルミニウムを
    主成分とする金属層の膜厚（ｔAl）とニッケルを主成分
    とする金属層の膜厚（ｔNi）との比（ｔAl／ｔNi）が、
    ５以上であることを特長とする半導体装置。
  2. 【請求項２】ニッケルを主成分とする金属層上にはんだ
    接合することを特徴とする請求項１記載の半導体装置。
JP10286216A 1998-10-08 1998-10-08 半導体装置 Pending JP2000114302A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10286216A JP2000114302A (ja) 1998-10-08 1998-10-08 半導体装置
DE19942885A DE19942885A1 (de) 1998-10-08 1999-09-08 Halbleiter-Bauelement
US09/395,811 US6191485B1 (en) 1998-10-08 1999-09-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10286216A JP2000114302A (ja) 1998-10-08 1998-10-08 半導体装置

Publications (1)

Publication Number Publication Date
JP2000114302A true JP2000114302A (ja) 2000-04-21

Family

ID=17701486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10286216A Pending JP2000114302A (ja) 1998-10-08 1998-10-08 半導体装置

Country Status (3)

Country Link
US (1) US6191485B1 (ja)
JP (1) JP2000114302A (ja)
DE (1) DE19942885A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508077B2 (en) 2004-07-09 2009-03-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
WO2009041044A1 (ja) * 2007-09-26 2009-04-02 Sanyo Electric Co., Ltd. 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2009231815A (ja) * 2008-02-29 2009-10-08 Sanyo Electric Co Ltd 半導体素子、半導体モジュール、半導体モジュールの製造方法および携帯機器
CN102142465A (zh) * 2010-12-20 2011-08-03 杭州士兰集成电路有限公司 一种肖特基二极管的正面电极结构及其工艺制造方法
CN102496571A (zh) * 2011-12-19 2012-06-13 杭州士兰集成电路有限公司 低势垒肖特基二极管的制作方法及结构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437989B1 (en) * 1999-07-10 2002-08-20 Endress + Hauser Gmbh + Co. Circuit board with an electronic component and a method for producing a connection between the circuit board and the component
DE10157209A1 (de) * 2001-11-22 2003-06-12 Fraunhofer Ges Forschung Verfahren zur Erzeugung von erhabenen Strukturen, insbesondere Kontakthöckern
US20090165296A1 (en) * 2006-04-04 2009-07-02 Yoash Carmi Patterns of conductive objects on a substrate and method of producing thereof
WO2011004469A1 (ja) * 2009-07-08 2011-01-13 トヨタ自動車株式会社 半導体装置とその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US3990094A (en) * 1975-08-20 1976-11-02 General Motors Corporation Evaporated solderable multilayer contact for silicon semiconductor
US4358784A (en) * 1979-11-30 1982-11-09 International Rectifier Corporation Clad molybdenum disks for alloyed diode
US4378410A (en) * 1980-06-06 1983-03-29 Rockwell International Corporation Compliant glass for solid state devices
DE3107943A1 (de) * 1981-03-02 1982-09-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen
GB8927310D0 (en) * 1989-12-02 1990-01-31 Lsi Logic Europ Via-hole filling in semiconductor devices
JPH0472764A (ja) * 1990-07-13 1992-03-06 Sharp Corp 半導体装置の裏面電極
JP2940699B2 (ja) * 1990-07-30 1999-08-25 三洋電機株式会社 ｐ型ＳｉＣの電極形成方法
DE69333250T2 (de) * 1992-07-23 2004-09-16 Toyoda Gosei Co., Ltd. Lichtemittierende Vorrichtung aus einer Verbindung der Galliumnitridgruppe
JPH06252091A (ja) 1993-02-24 1994-09-09 Hitachi Ltd 半導体装置およびその製造方法
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508077B2 (en) 2004-07-09 2009-03-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
US7964939B2 (en) 2004-07-09 2011-06-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
WO2009041044A1 (ja) * 2007-09-26 2009-04-02 Sanyo Electric Co., Ltd. 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2009081310A (ja) * 2007-09-26 2009-04-16 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
US8362611B2 (en) 2007-09-26 2013-01-29 Sanyo Electric Co., Ltd. Semiconductor module, method for manufacturing semiconductor module, and portable device
JP2009231815A (ja) * 2008-02-29 2009-10-08 Sanyo Electric Co Ltd 半導体素子、半導体モジュール、半導体モジュールの製造方法および携帯機器
JP4588091B2 (ja) * 2008-02-29 2010-11-24 三洋電機株式会社 半導体モジュールの製造方法
CN102142465A (zh) * 2010-12-20 2011-08-03 杭州士兰集成电路有限公司 一种肖特基二极管的正面电极结构及其工艺制造方法
CN102496571A (zh) * 2011-12-19 2012-06-13 杭州士兰集成电路有限公司 低势垒肖特基二极管的制作方法及结构

Also Published As

Publication number Publication date
US6191485B1 (en) 2001-02-20
DE19942885A1 (de) 2000-04-13

Similar Documents

Publication Publication Date Title
US6905953B2 (en) Selective passivation of exposed silicon
JPH06509908A (ja) 半導体のパラジウム溶接
TW200846497A (en) Selective etch of TiW for capture pad formation
JP2000114302A (ja) 半導体装置
JP3483490B2 (ja) 半導体装置の製造方法
JP2000216196A (ja) 半田接合方法並びに電子装置及びその製造方法
US5751067A (en) Compact semiconductor device having excellent electrical characteristics and long time reliability
JP5016756B2 (ja) 窒化物系セラミックス部材と金属部材の接合体およびそれを用いた窒化物系セラミックス回路基板
JPH0133278B2 (ja)
US6060771A (en) Connecting lead for semiconductor devices and method for fabricating the lead
JP2976955B2 (ja) 半導体装置の製造方法
JPS5979550A (ja) 配線構造体の製造方法
GB2074793A (en) Thin film circuit assembly
JPH07142858A (ja) セラミックス配線基板の製造方法
JPH04731A (ja) 半導体装置及びその製造方法
JPH038346A (ja) ろう付け材料
JPH11135533A (ja) 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
JPS59147431A (ja) 電極形成方法
JPH10501376A (ja) 銀・アルミニウム結合層を用いてスラグに連結された半導体本体を含んで構成されるガラス中に封止された型の半導体装置
JPS61231760A (ja) 化合物半導体素子
JPH04318935A (ja) 電極およびその製造方法およびその接続方法
JPH03238865A (ja) 半導体素子
JPS5918632A (ja) 半導体装置の電極形成方法
JPH02125451A (ja) 半導体装置用基板の製造法
JPH0582969B2 (ja)