JPH10501376A - 銀・アルミニウム結合層を用いてスラグに連結された半導体本体を含んで構成されるガラス中に封止された型の半導体装置 - Google Patents

銀・アルミニウム結合層を用いてスラグに連結された半導体本体を含んで構成されるガラス中に封止された型の半導体装置

Info

Publication number
JPH10501376A
JPH10501376A JP8528228A JP52822896A JPH10501376A JP H10501376 A JPH10501376 A JP H10501376A JP 8528228 A JP8528228 A JP 8528228A JP 52822896 A JP52822896 A JP 52822896A JP H10501376 A JPH10501376 A JP H10501376A
Authority
JP
Japan
Prior art keywords
slag
semiconductor body
glass
silver
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP8528228A
Other languages
English (en)
Inventor
アーケン ティモセス ヨハネス マリア ファン
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JPH10501376A publication Critical patent/JPH10501376A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • H01L23/4924Bases or plates or solder therefor characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 本発明は、ガラス中に封止された型の半導体装置、いわゆるガラスビーズダイオードに関し、銀とアルミニウムを含有した結合層(14)を用いて遷移金属からなるスラグ(5)に連結された対向面(3、4)間にpn接合を有するケイ素半導体本体(1)を含んで構成され、少なくとも半導体本体(1)とスラグ(5)の一部がガラス(12)で覆われている。本発明によると、半導体装置は、結合層が、7〜15重量%の範囲の量のアルミニウムと85〜93重量%の範囲の量の銀を含んで構成れることを特徴とする。本発明の結合層(14)は、半導体本体とスラグとの間の良好な接着と優れた電気的接触の達成を可能にする。

Description

【発明の詳細な説明】 銀・アルミニウム結合層を用いてスラグに連結さ れた半導体本体を含んで構成されるガラス中に封 止された型の半導体装置 技術分野 本発明は、銀とアルミニウムを含む結合層を用いて遷移金属からなるスラグに 連結された対向面間にpn接合を有するケイ素半導体本体を含んで構成されるガ ラス中に封止された型の半導体装置に関し、少なくとも半導体本体とスラグの一 部とがガラスにより覆われている。 本装置は、ガラスビーズダイオードとも称されるが、非常に優れた不動態化、 半導体本体の密閉した封止、機械的強度、あるいは耐高温性が重要なファクター となる適用に対して特に好適である。ガラスは、半導体本体を不動態化し、湿気 に対するバリヤーを形成する。半導体本体とは別に、ガラスは、半導体本体に隣 接するスラグの一部をも覆う。このような装置では、遷移金属からなるスラグ、 ガラス、および半導体本体は、熱膨張により引き起こされる欠点を排除するため に、同じ順位の大きさの熱膨張率を有する。このような装置は、いわゆる「ろう 付け工程」を用いて比較的高温にてスラグに半導体本体をはんだ付けすることに より、すなわち、比較的高温(約450℃以上)におけるはんだ付け工程により 製造される。続いて、ガラスは、はんだ付け工程の温度より低い温度に供される 。 背景技術 前述した型の装置は、特願昭60−187032の英文の要約書により知られ ており、これによると、結合層は、15〜45重量%の範囲の量のアルミニウム と85〜55重量%の範囲の量の銀とを含んで構成される。 実際には、このような結合層は、必ずしも満足のいくものではないことが知れ ている。例えば、半導体本体とスラグとの間の接着性が不十分であったり、電気 的接触が悪かったりすることが多い。 発明の開示 本発明の目的は、とりわけ、前記欠点を除去することにある。 この目的を達成するため、本発明の装置は、結合層が、7〜15重量%の範囲 の量のアルミニウムと85〜93重量%の範囲の量の銀とを含んで構成されるこ とを特徴とする。 これにより、事実満足のいくものであることを証明する結合層を得ることがで きる。 本発明は、半導体本体が、ガラスを供給されるのに先立って必要な予備洗浄処 理にかけられるときに、結合層が、攻撃されるという認識に基づいている。結合 層は、実際のところ全ての洗浄剤によって攻撃を受けるが、特に、習慣的に使用 されるpH7を超える洗浄剤をいわゆるアルカリエッチングの間に使用する場合 に攻撃を受ける。本発明の方法によると、結合層は、いわゆるゼータ相における 銀・アルミニウム合金を含んで構成される(例えば、1958年、マグローヒル ブックカンパニー、第2編、エム.ハンセンによる「コンスティテューションオ ブバイナリーアロイ」、1〜3頁、「AgAlアロイ」参照)。実際、このよう なゼータ相が、既知の合金より洗浄剤による攻撃に対してより優れた高い耐性を 有することがわかる。このように、本発明の結合層を使用する場合には、結合層 は攻撃を受けない。従って、半導体本体とスラグとの間の接着性および電気的接 触は満足のいくものとなる。 本発明の装置は、好ましくは、結合層が、10〜15重量%の範囲の量のアル ミニウムと85〜90重量%の範囲の量の銀とを含んで構成されることを特徴と する。この結果として、結合層は、より高い機械的強度を有することとなる。さ らに、アルミニウムの量が10重量%より少ない場合は、半導体本体のケイ素が 結合層中に溶解するという事実、および溶解したケイ素とスラグの金属との間の ケイ化物のような化合物の形成をもたらし得るために、製造工程における不良品 の割合がより高くなることがわかる。 結合層が、10〜12重量%の範囲の量のアルミニウムと88〜90重量%の 範囲の量の銀とを含んで構成される場合に、別の利点が得られる。アルミニウム がこのような量である場合には、結合層は約727℃という比較的高い融点を示 す。 好ましくは、半導体本体と結合層との間に、チタン含有層を形成する。このよ うなチタン含有層は、半導体本体への結合層のさらによりよい接着性を達成する ことが可能となる。 本発明は、以下の態様を参照することによりより明確となる。 図面の簡単な説明 図1はガラスビーズダイオードを示し、これは、概略図であって、正確な縮尺 に基づいていない。 発明を実施するための最良の形態 図1は、ガラス中に封止された型のガラスビーズダイオード半導体装置を示し 、銀とアルミニウムを含有した結合層14を用いて遷移金属のスラグ5に連結さ れた対向面3、4間にpn接合2を有するケイ素半導体本体1を含んで構成され 、少なくとも半導体本体1とスラグ5の一部がガラス12で覆われている。スラ グはタングステンあるいはモリブデン等の金属を含む。選択的に、例えば、鉄、 ニッケル、および銅により形成される群から金属を組み合わせて使用される。こ の組み合わせは、デュメット、フェルニコ、あるいはインバー等の名称でも知ら れている。実際には、好ましくは、モリブデンスラグが使用される。実際には、 前記スラグ5は、通常、結合層10を用いて連結線8に連結される。 このような装置は、例えば、蒸着あるいはスパッタリングを用いて半導体本体 1に銀層およびアルミニウム層を適用することにより製造される。次に、ケイ素 半導体本体1、モリブデンスラグ5、および銅含有連結線8等のガラスビースダ イオードの部品は、それぞれ図1に示すような関係で配置される。結合層10の 材料、すなわち、好ましくは、AgCu28Ge2Co0.2の合金(ここで、 数字は重量%を示す。)から製造されるプレートは、結合層10の位置で供され る。次に、部品は、800〜830℃の範囲の温度に付される。次に、半導体本 体1は、結合層14を用いてスラグ5にはんだ付けされ、前記スラグ5は接着層 10を用いて連結線8にはんだ付けされる。こうしてはんだ付け構造が得られる 。ガラスビーズダイオードの製造のためには、好ましくは、約830℃以下の温 度、はんだ付け時間20分以下が好ましいことが観察された。理由は、より高い 温度、より長いはんだ付け時間では、結合層10の材料が拡散し、結合層の性質 が変化するからである。はんだ付け工程の後、はんだ付け構造は、ガラス12が はんだ付け構造に良く付着するように、pH11超過の溶液中で、好ましくは、 40g/1NaOH等の1Nのアルカリ溶液中で、いわゆるアルカリエッチング を用いて洗浄する。前記洗浄工程の後、例えば、ショットガラスあるいはフェロ ガラスとしても称されるほう酸鉛ガラスあるいはほう酸亜鉛ガラスのガラス懸濁 液を、こうして形成された構造体上に供する。このガラス懸濁液をはんだ付けの 間に用いられた温度より低い温度、この例では700〜730℃の間で焼結する 。ガラス12は、半導体本体1と少なくともスラグ5の一部を覆う(図1参照) 。 本発明によると、結合層は、7〜15重量%の範囲の量のアルニウムと85〜 93重量%の範囲の量の銀を含んで構成される。このために、実施に際して良好 な結合層が得られる。実際、本発明にかかる結合層14は、洗浄剤による攻撃に 対して非常に高い耐性を示すことがわかった。前記結合層14は、好ましくは、 10〜15重量%の範囲の量のアルミニウムと85〜90重量%の範囲の量の銀 を含んで構成される。このために、結合層14の強度が増加する。さらに、アル ミニウム含量が10重量%未満の場合、製造工程における不良品の割合がより高 くなる。これは、半導体本体のケイ素が結合層中に溶解するという事実、および 溶解したケイ素とスラグの金属との間のケイ化物等の化合物の形成に原因する。 結合層14が、10〜12重量%の範囲の量のアルミニウムと88〜90重量% の範囲の量の銀を含んで構成される場合、付加的な利点が得られる。結合層14 が、このようなアルミニウム量を含んで構成される場合、約727℃の比較的高 い溶融温度を有し、この結果、半導体本体1を不動態化するために、ガラス12 を適用する間、結合層14の再溶融により生じる問題は起きない。 種々の銀・アルミニウムの組成を有する結合層は、例えば、既知の蒸着あるい はスパッタ法を用いて半導体1上に特定の厚さで銀層とアルミニウム層を適用す ることにより得られる。例えば、約11%の量のアルミニウムと約89%の量の 銀を含んで構成される結合層に対しては、3.65μmの銀層と3μmのアニミ ニウム層が適用される。アルミニウム層から損傷部分を除去するために、0.6 μmのアルミニウムをいわゆる予備エッチング法でエッチング除去する。約82 0℃のはんだ付け処理の後、所望の結合層14が得られる。スラグ5への拡散に より、蒸着により適用された組成からわずかに異なる組成の結合層が得られる。 好ましくは、半導体本体と結合層の間に、チタン含有層を適用する。このような チタン含有層により、結合層の半導体本体への非常に良好な接着の達成を可能に する。銀とアルミニウムの層が適用される前に、例えば、蒸着により、半導体本 体にこのような層が適用される。このようなチタン含有層は、例えば、約0.2 ミクロンの厚さを有する。 本願発明は上記の典型的な態様に限定されない。例えば、典型的な態様では、 半導体本体1は、対向面3、4間に1つのpn接合2を備えたダイオードである 。しかしながら、半導体本体1が、多くの系列配置のpn接合2を含んで構成さ れることは、選択的に可能である。このとき、この半導体装置は比較的に高い電 圧を調製するのに好適に使用できる。結合層14の製造のための特別の技術は先 に記載している。しかしながら、このことは、本発明にかかる装置が、このよう な技術を用いてのみ製造できるということを意味すると理解されるものではない 。例えば、蒸着あるいはスパッタリングの代わりに、電子蒸着あるいは「化学蒸 着」(CVD)等の適用技術を使用することができ、あるいは結合層はペースト を用いて供することができる。さらに、銀・アルミニウムの合金は、別個のアル ミニウム層と別個の銀層の代わりに供することができる。また、ガラス12は上 記とは異なる方法、例えば、半導体本体とスラグの周囲にガラスチューブを供し 、このチューブを溶融することにより供することができる。例では、連結線はス ラグ5に確実にされる。しかしながら、例えば、スラグが適当なはんだ層に供さ れた後、スラグを電気的連結として直接使用することが、選択的に可能である。 このとき、半導体装置はいわゆる「表面実装」装置(SMD)として使用できる 。さらに、スラグを先ず銅含有連結導体に、その後、半導体本体にはんだ付けす ることが可能である。

Claims (1)

  1. 【特許請求の範囲】 1.銀とアルミニウムとを含有した結合層を用いて遷移金属からなるスラグに連 結され、対向面間にpn接合を有する半導体本体を含んで構成され、少なくとも 半導体本体とスラグの一部とがガラスで覆われてなる、ガラス中に封止された型 の半導体装置において、前記結合層が、7〜15重量%の範囲の量のアルミニウ ムと85〜93重量%の範囲の量の銀を含んで構成されることを特徴とする半導 体装置。 2.前記結合層が、10〜15重量%の範囲の量のアルミニウムと85〜90重 量%の範囲の量の銀を含んで構成されることを特徴とする請求項1記載の半導体 装置。 3.前記結合層が、10〜12重量%の範囲の量のアルミニウムと88〜90重 量%の範囲の量の銀を含んで構成されることを特徴とする請求項1または2記載 の半導体装置。 4.チタン含有層が、半導体本体と結合層との間に設けられることを特徴とする 請求項1、2または3記載の半導体装置。
JP8528228A 1995-03-20 1996-03-11 銀・アルミニウム結合層を用いてスラグに連結された半導体本体を含んで構成されるガラス中に封止された型の半導体装置 Abandoned JPH10501376A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP95200660 1995-03-20
AT95200660.9 1995-03-20
PCT/IB1996/000200 WO1996029735A1 (en) 1995-03-20 1996-03-11 Semiconductor device of the type sealed in glass comprising a semiconductor body connected to slugs by means of a silver-aluminium bonding layer

Publications (1)

Publication Number Publication Date
JPH10501376A true JPH10501376A (ja) 1998-02-03

Family

ID=8220100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8528228A Abandoned JPH10501376A (ja) 1995-03-20 1996-03-11 銀・アルミニウム結合層を用いてスラグに連結された半導体本体を含んで構成されるガラス中に封止された型の半導体装置

Country Status (5)

Country Link
US (1) US5760482A (ja)
EP (1) EP0761015B1 (ja)
JP (1) JPH10501376A (ja)
DE (1) DE69605989T2 (ja)
WO (1) WO1996029735A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998028786A2 (en) * 1996-12-24 1998-07-02 Koninklijke Philips Electronics N.V. Method of manufacturing a glass-covered semiconductor device and a glass-covered semiconductor device
US5882986A (en) * 1998-03-30 1999-03-16 General Semiconductor, Inc. Semiconductor chips having a mesa structure provided by sawing
CN105405772B (zh) * 2015-10-26 2018-09-11 北京时代民芯科技有限公司 一种二极管芯片熔焊方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1001291A (en) * 1962-06-29 1965-08-11 Bristol Siddeley Engines Ltd Methods of brazing titanium components using silver-aluminium brazing alloys
US4016527A (en) * 1975-09-25 1977-04-05 North American Philips Corporation Hermetically sealed film resistor
JPS543468A (en) * 1977-06-10 1979-01-11 Hitachi Ltd Glass sealing-type semiconductor device
US4300149A (en) * 1979-09-04 1981-11-10 International Business Machines Corporation Gold-tantalum-titanium/tungsten alloy contact for semiconductor devices and having a gold/tantalum intermetallic barrier region intermediate the gold and alloy elements
JPS5791527A (en) * 1980-11-28 1982-06-07 Toshiba Corp Glass sealed semiconductor device
DE3122387A1 (de) * 1981-06-05 1982-12-23 Deutsche Itt Industries Gmbh, 7800 Freiburg "glasumhuellte halbleiterdiode und verfahren zur herstellung"
JPS58128758A (ja) * 1982-01-27 1983-08-01 Hitachi Ltd 半導体装置とその製造法
JPS58176957A (ja) * 1982-04-12 1983-10-17 Hitachi Ltd ガラスモ−ルド型半導体装置
US4446502A (en) * 1982-06-14 1984-05-01 U.S. Philips Corporation Metallurgical contacts in hermetically sealed glass encapsulated ceramic capacitors
JPS59191361A (ja) * 1983-04-15 1984-10-30 Toshiba Corp 合成樹脂封止ダイオ−ド
JPS59224150A (ja) * 1983-06-03 1984-12-17 Hitachi Ltd ガラスモ−ルド型半導体装置
JPS60187032A (ja) * 1984-03-07 1985-09-24 Hitachi Ltd 半導体装置
JPS60218865A (ja) * 1984-04-13 1985-11-01 Hitachi Ltd 電子部品
US4772935A (en) * 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
US5369220A (en) * 1991-02-25 1994-11-29 Sumitomo Electric Industries Ltd. Wiring board having laminated wiring patterns
US5503286A (en) * 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal

Also Published As

Publication number Publication date
DE69605989T2 (de) 2000-08-17
EP0761015A1 (en) 1997-03-12
DE69605989D1 (de) 2000-02-10
WO1996029735A1 (en) 1996-09-26
US5760482A (en) 1998-06-02
EP0761015B1 (en) 2000-01-05

Similar Documents

Publication Publication Date Title
US4441118A (en) Composite copper nickel alloys with improved solderability shelf life
KR100318818B1 (ko) 리드프레임에대한보호피막결합
US20100213613A1 (en) Arrangement for electrically connecting semiconductor circuit arrangements to an external contact device and method for producing the same
JPH10511226A (ja) フリップチップ実装用はんだバンプおよびその製造方法
JP2007528601A (ja) 信頼性が高く、費用効果があり、熱的に強いAuSnダイ取付け技術
JP5362719B2 (ja) 接合構造および電子部品の製造方法
JPS5846059B2 (ja) 半導体装置
US3141226A (en) Semiconductor electrode attachment
JP2000269398A (ja) 半導体デバイスのアルミニウム製リードフレームおよび製造方法
JPH10501376A (ja) 銀・アルミニウム結合層を用いてスラグに連結された半導体本体を含んで構成されるガラス中に封止された型の半導体装置
US6191485B1 (en) Semiconductor device
JPH0133278B2 (ja)
JPH01257356A (ja) 半導体用リードフレーム
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
US5031822A (en) Methods of joining components
EP0761017B1 (en) Semiconductor device of the type sealed in glass having a silver-copper bonding layer between slugs and connection conductors
JP3590603B2 (ja) 半導体装置およびその製造方法
JPH03291340A (ja) 半導体装置用銅合金極細線及び半導体装置
JPH1126672A (ja) 半導体パッケージ及びその製法
JP2002334897A (ja) 半導体装置のバンプ構造及びその製造方法
JPH038346A (ja) ろう付け材料
JPH02251155A (ja) 半導体素子用金合金細線及びその接合方法
JPH04215463A (ja) ガラス封止パッケージ端子へのメッキ方法
JPS617637A (ja) 半導体
CN1319129C (zh) 焊锡凸块的形成方法

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20040708