JP2976955B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2976955B2 JP2976955B2 JP35112497A JP35112497A JP2976955B2 JP 2976955 B2 JP2976955 B2 JP 2976955B2 JP 35112497 A JP35112497 A JP 35112497A JP 35112497 A JP35112497 A JP 35112497A JP 2976955 B2 JP2976955 B2 JP 2976955B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- semiconductor device
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
【０００１】
【発明の属する技術分野】本発明は、ハンダバンプを有
する半導体装置の製造方法に関し、特に充分なバンプ強
度を確保することにより、高い長期信頼性を有するハン
ダバンプを形成するとともに、高い再現性と安定性のも
とで低コストで生産することのできるようにした半導体
装置の製造方法に関する。
する半導体装置の製造方法に関し、特に充分なバンプ強
度を確保することにより、高い長期信頼性を有するハン
ダバンプを形成するとともに、高い再現性と安定性のも
とで低コストで生産することのできるようにした半導体
装置の製造方法に関する。
【０００２】
【従来の技術】バンプ電極を有する半導体装置の製造方
法が、各種提案されている。例えば、特開昭６３−１２
８６４８号公報に開示された半導体装置の製造方法を図
１０から図１２を参照しながら説明する。まず図１０に
示すように、シリコン基板のような半導体基板１０１上
の第１絶縁膜１０２上にアルミニウム系の配線電極１０
３が形成され、その配線電極１０３及び露出している第
１絶縁膜１０２上にパッシベーション膜である第２絶縁
膜１０４が形成される。ただし、第２絶縁膜１０４には
配線電極１０３を露出させる接続孔１０５がエッチング
により形成される。
法が、各種提案されている。例えば、特開昭６３−１２
８６４８号公報に開示された半導体装置の製造方法を図
１０から図１２を参照しながら説明する。まず図１０に
示すように、シリコン基板のような半導体基板１０１上
の第１絶縁膜１０２上にアルミニウム系の配線電極１０
３が形成され、その配線電極１０３及び露出している第
１絶縁膜１０２上にパッシベーション膜である第２絶縁
膜１０４が形成される。ただし、第２絶縁膜１０４には
配線電極１０３を露出させる接続孔１０５がエッチング
により形成される。
【０００３】そしてスパッタ法により図１１に示すよう
に、第２絶縁膜１０４上及び接続孔１０５内に露出して
いる配線電極１０３上にＴｉ膜１０６ｂが堆積され、そ
のＴｉ膜１０６ｂ上にＴｉＮ膜１０６ｃが堆積され、Ｔ
ｉＮ膜１０６ｃ上にマスク膜１０８が被覆される。ただ
し、接続孔１０５の部分のマスク膜１０８にはＴｉＮ膜
１０６ｃを露出させる開口部が形成されている。そして
マスク膜１０８の開口部から露出しているＴｉＮ膜１０
６ｃ上にＣｕ膜１０７ｂがメッキ法により約20μｍの膜
厚に形成される。そのＣｕ膜１０７ｂ上にはハンダバン
プ１０９がメッキ法を用いて40μｍの厚さに形成され
る。
に、第２絶縁膜１０４上及び接続孔１０５内に露出して
いる配線電極１０３上にＴｉ膜１０６ｂが堆積され、そ
のＴｉ膜１０６ｂ上にＴｉＮ膜１０６ｃが堆積され、Ｔ
ｉＮ膜１０６ｃ上にマスク膜１０８が被覆される。ただ
し、接続孔１０５の部分のマスク膜１０８にはＴｉＮ膜
１０６ｃを露出させる開口部が形成されている。そして
マスク膜１０８の開口部から露出しているＴｉＮ膜１０
６ｃ上にＣｕ膜１０７ｂがメッキ法により約20μｍの膜
厚に形成される。そのＣｕ膜１０７ｂ上にはハンダバン
プ１０９がメッキ法を用いて40μｍの厚さに形成され
る。
【０００４】続いて図１２に示すように、マスク膜１０
８が除去されることにより、ＴｉＮ膜１０６ｃが露出
し、ハンダバンプ１０９及びＣｕ膜１０７ｂをマスクと
して、ＴｉＮ膜１０６ｃ及びＴｉ膜１０６ｂが硫酸と過
酸化水素水の水溶液により順次除去されると、半導体装
置が完成する。
８が除去されることにより、ＴｉＮ膜１０６ｃが露出
し、ハンダバンプ１０９及びＣｕ膜１０７ｂをマスクと
して、ＴｉＮ膜１０６ｃ及びＴｉ膜１０６ｂが硫酸と過
酸化水素水の水溶液により順次除去されると、半導体装
置が完成する。
【０００５】次に特開平４−１１６８３１号公報に開示
されている半導体装置の製造方法を図１３から図１６を
参照しながら説明する。
されている半導体装置の製造方法を図１３から図１６を
参照しながら説明する。
【０００６】まず図１３に示すように、シリコン基板の
ような半導体基板１０１上の第１絶縁膜１０２上にアル
ミニウム系の配線電極１０３が形成され、その配線電極
１０３上及び露出している第１絶縁膜１０２上に第２絶
縁膜１０４が形成される。ただし、第２絶縁膜１０４に
は配線電極１０３を露出させる接続孔１０５がエッチン
グにより形成される。
ような半導体基板１０１上の第１絶縁膜１０２上にアル
ミニウム系の配線電極１０３が形成され、その配線電極
１０３上及び露出している第１絶縁膜１０２上に第２絶
縁膜１０４が形成される。ただし、第２絶縁膜１０４に
は配線電極１０３を露出させる接続孔１０５がエッチン
グにより形成される。
【０００７】続いてスパッタ法により図１４に示すよう
に、第２絶縁膜１０４上及び配線電極１０３上にＣｒ膜
１０６ｄが150nmの膜厚で堆積され、そのＣｒ膜１０６
ｄ上にバッファ層としてＣｕ膜１０７ｂが500nmの膜厚
で堆積される。Ｃｕ膜１０７ｂ上には、半田の融点以上
の耐熱性を有する材料を用いて数10μｍの膜厚のマスク
膜１０８が被覆される。ただし、接続孔１０５の部分の
マスク膜１０８にはＣｕ膜１０７ｂを露出させる開口部
が形成されている。そしてマスク１０８の開口部から露
出しているＣｕ膜１０７ｂ上にハンダバンプ１０９が選
択メッキ法により形成される。
に、第２絶縁膜１０４上及び配線電極１０３上にＣｒ膜
１０６ｄが150nmの膜厚で堆積され、そのＣｒ膜１０６
ｄ上にバッファ層としてＣｕ膜１０７ｂが500nmの膜厚
で堆積される。Ｃｕ膜１０７ｂ上には、半田の融点以上
の耐熱性を有する材料を用いて数10μｍの膜厚のマスク
膜１０８が被覆される。ただし、接続孔１０５の部分の
マスク膜１０８にはＣｕ膜１０７ｂを露出させる開口部
が形成されている。そしてマスク１０８の開口部から露
出しているＣｕ膜１０７ｂ上にハンダバンプ１０９が選
択メッキ法により形成される。
【０００８】そして250℃の不活性雰囲気中で30分のア
ニールが行われ、図１５に示すように、ハンダバンプ１
０９が軟化・溶融され、マスク膜１０８が剥離されるこ
とにより、Ｃｕ膜１０７ｂが露出する。さらに図１６に
示すように、ハンダバンプ１０９をマスクとして、Ｃｕ
膜１０７ｂ及びＣｒ膜１０６ｄがウェットエッチング法
により順次除去されると、半導体装置が完成する。
ニールが行われ、図１５に示すように、ハンダバンプ１
０９が軟化・溶融され、マスク膜１０８が剥離されるこ
とにより、Ｃｕ膜１０７ｂが露出する。さらに図１６に
示すように、ハンダバンプ１０９をマスクとして、Ｃｕ
膜１０７ｂ及びＣｒ膜１０６ｄがウェットエッチング法
により順次除去されると、半導体装置が完成する。
【０００９】次に、米国特許第５，５０３，２８６号公
報に開示された半導体装置を図１７を参照しながら説明
する。この半導体装置は、シリコン基板のような半導体
基板１０１上に第１絶縁膜１０２、配線電極１０３、第
２絶縁膜１０４が積層され、第２絶縁膜１０４には配線
電極１０３を露出させる接続孔１０５が設けられる。接
続孔１０５内で露出している配線電極１０３上及び接続
孔１０５周辺の第２絶縁膜１０４上に膜厚が100nmのＣ
ｒ膜１０６ｄ、膜厚が150nmのクロム・銅の反応膜１０
７ｃ、膜厚が500nm〜1,000nmのＣｕ膜１０７ｂ、膜厚が
約100nmのＡｕ膜１０７ｄそしてハンダバンプ１０９が
積層され、半導体装置が構成される。
報に開示された半導体装置を図１７を参照しながら説明
する。この半導体装置は、シリコン基板のような半導体
基板１０１上に第１絶縁膜１０２、配線電極１０３、第
２絶縁膜１０４が積層され、第２絶縁膜１０４には配線
電極１０３を露出させる接続孔１０５が設けられる。接
続孔１０５内で露出している配線電極１０３上及び接続
孔１０５周辺の第２絶縁膜１０４上に膜厚が100nmのＣ
ｒ膜１０６ｄ、膜厚が150nmのクロム・銅の反応膜１０
７ｃ、膜厚が500nm〜1,000nmのＣｕ膜１０７ｂ、膜厚が
約100nmのＡｕ膜１０７ｄそしてハンダバンプ１０９が
積層され、半導体装置が構成される。
【００１０】クロム・銅の反応層１０７ｃは半田バンプ
のリフロー熱処理により、Ｃｒ膜１０６ｄとＣｕ膜１０
７ｂとが反応して形成される。そして半導体装置の製造
方法として、パッド上部にＣｒ膜１０６ｄ、Ｃｕ膜１０
７ｂ、Ａｕ膜１０７ｄが順次形成された後、その上層に
ハンダバンプ１０９が選択的に形成される。別の製造方
法として、パッド上部にＣｒ膜１０６ｄが形成され、そ
の上層にＣｕ膜１０７ｂ及びＡｕ膜１０７ｄが選択的に
形成された後、さらにＣｕ膜１０７ｂ上に選択的にハン
ダバンプ１０９が形成され、これらをエッチングマスク
としてＣｒ膜１０６ｄが除去されることもある。
のリフロー熱処理により、Ｃｒ膜１０６ｄとＣｕ膜１０
７ｂとが反応して形成される。そして半導体装置の製造
方法として、パッド上部にＣｒ膜１０６ｄ、Ｃｕ膜１０
７ｂ、Ａｕ膜１０７ｄが順次形成された後、その上層に
ハンダバンプ１０９が選択的に形成される。別の製造方
法として、パッド上部にＣｒ膜１０６ｄが形成され、そ
の上層にＣｕ膜１０７ｂ及びＡｕ膜１０７ｄが選択的に
形成された後、さらにＣｕ膜１０７ｂ上に選択的にハン
ダバンプ１０９が形成され、これらをエッチングマスク
としてＣｒ膜１０６ｄが除去されることもある。
【００１１】
【発明が解決しようとする課題】特開昭６３−１２８６
４８号公報に開示された半導体装置の製造方法では、ハ
ンダバンプ１０９の下側のアルミニウム系の配線電極１
０３とＴｉ膜１０６ｂとが接合された構造となってい
る。アルミニウムとチタンとは反応性が高いことから、
これらが直接に接触することにより、配線電極１０３と
Ｔｉ膜１０６ｂとは高い密着力を得ることができる。し
かし、その反面、半田リフローなどの熱処理によって、
配線電極１０３とＴｉ膜１０６ｂとの界面にはアルミニ
ウム・チタン化合物が形成され、電気抵抗が高くなって
しまうといった不具合がある。さらにこの半導体装置は
ＴｉＮ膜１０６ｃとＣｕ膜１０７ｂとが接合された構造
となっている。チタン・窒素のバリア性により耐熱性は
高い反面、銅と窒素とが反応しにくいため、Ｃｕ膜１０
７ｂとＴｉＮ膜１０６ｃとの密着性が低く、充分なバン
プ強度が得られず、高い長期信頼性は望めないといった
不具合もある。
４８号公報に開示された半導体装置の製造方法では、ハ
ンダバンプ１０９の下側のアルミニウム系の配線電極１
０３とＴｉ膜１０６ｂとが接合された構造となってい
る。アルミニウムとチタンとは反応性が高いことから、
これらが直接に接触することにより、配線電極１０３と
Ｔｉ膜１０６ｂとは高い密着力を得ることができる。し
かし、その反面、半田リフローなどの熱処理によって、
配線電極１０３とＴｉ膜１０６ｂとの界面にはアルミニ
ウム・チタン化合物が形成され、電気抵抗が高くなって
しまうといった不具合がある。さらにこの半導体装置は
ＴｉＮ膜１０６ｃとＣｕ膜１０７ｂとが接合された構造
となっている。チタン・窒素のバリア性により耐熱性は
高い反面、銅と窒素とが反応しにくいため、Ｃｕ膜１０
７ｂとＴｉＮ膜１０６ｃとの密着性が低く、充分なバン
プ強度が得られず、高い長期信頼性は望めないといった
不具合もある。
【００１２】また特開平４−１１６８３１号公報や米国
特許第５，５０３，２８６号公報に開示された半導体装
置では、バリア層としてのＣｒ膜１０６ｄ、半田に対す
るバッファ層としてのＣｕ膜１０７ｂがそれぞれ形成さ
れている。クロムはアルミニウムや銅に対して適度の反
応性を有しており、適度な耐熱性と適度なバンプ強度が
得られ、長期信頼性の面でも良好な特性が得られやす
い。しかし、クロムは電気抵抗が高く、それがバンプ部
分の抵抗に反映されてしまう。さらに少なくともＣｒ膜
１０６ｄがウェットエッチングによって除去されてい
る。クロム、特に６価のクロムは人体に対する毒性が極
めて強く、その回収や廃棄にはコストが余分にかかり、
生産コストが上昇するといった不具合もある。
特許第５，５０３，２８６号公報に開示された半導体装
置では、バリア層としてのＣｒ膜１０６ｄ、半田に対す
るバッファ層としてのＣｕ膜１０７ｂがそれぞれ形成さ
れている。クロムはアルミニウムや銅に対して適度の反
応性を有しており、適度な耐熱性と適度なバンプ強度が
得られ、長期信頼性の面でも良好な特性が得られやす
い。しかし、クロムは電気抵抗が高く、それがバンプ部
分の抵抗に反映されてしまう。さらに少なくともＣｒ膜
１０６ｄがウェットエッチングによって除去されてい
る。クロム、特に６価のクロムは人体に対する毒性が極
めて強く、その回収や廃棄にはコストが余分にかかり、
生産コストが上昇するといった不具合もある。
【００１３】そこで、本発明は充分なバンプ強度を確保
することにより、高い長期信頼性を有するハンダバンプ
を形成するとともに、高い再現性と安定性のもとで低コ
ストで生産することのできるようにした半導体装置の製
造方法を提供することを目的とする。
することにより、高い長期信頼性を有するハンダバンプ
を形成するとともに、高い再現性と安定性のもとで低コ
ストで生産することのできるようにした半導体装置の製
造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、（１）半導体基板上の第１絶縁膜上に配線電
極を形成する工程と、（２）前記第１絶縁膜上及び配線
電極上に第２絶縁膜を形成する工程と、（３）前記第２
絶縁膜に配線電極を露出させる接続孔を形成する工程
と、（４）前記接続孔内で露出している配線電極上及び
第２絶縁膜上に窒素を含有した第１導電膜を形成する工
程と、（５）前記第１導電膜上に窒素を含有した第２導
電膜を形成する工程と、（６）前記第１導電膜及び第２
導電膜の接続孔領域以外を除去する工程と、（７）前記
残された第２導電膜上にハンダバンプを形成する工程
と、を有し、（１）から（７）の順序で行うことを特徴
とするものである。
造方法は、（１）半導体基板上の第１絶縁膜上に配線電
極を形成する工程と、（２）前記第１絶縁膜上及び配線
電極上に第２絶縁膜を形成する工程と、（３）前記第２
絶縁膜に配線電極を露出させる接続孔を形成する工程
と、（４）前記接続孔内で露出している配線電極上及び
第２絶縁膜上に窒素を含有した第１導電膜を形成する工
程と、（５）前記第１導電膜上に窒素を含有した第２導
電膜を形成する工程と、（６）前記第１導電膜及び第２
導電膜の接続孔領域以外を除去する工程と、（７）前記
残された第２導電膜上にハンダバンプを形成する工程
と、を有し、（１）から（７）の順序で行うことを特徴
とするものである。
【００１５】本発明によれば、第１導電膜は第２導電膜
やハンダバンプに対するバリア層及び密着層として形成
される。第１導電膜に窒素が含有していることにより、
バリア層の薄膜化が可能になる。第２導電膜はハンダバ
ンプに対するバッファ層及び下層の第１導電膜に対する
密着層として形成される。また、第２導電膜上に形成さ
れたハンダバンプはリフローされることにより、ハンダ
バンプと第２導電膜との間には反応層が形成される。
やハンダバンプに対するバリア層及び密着層として形成
される。第１導電膜に窒素が含有していることにより、
バリア層の薄膜化が可能になる。第２導電膜はハンダバ
ンプに対するバッファ層及び下層の第１導電膜に対する
密着層として形成される。また、第２導電膜上に形成さ
れたハンダバンプはリフローされることにより、ハンダ
バンプと第２導電膜との間には反応層が形成される。
【００１６】本発明の別の半導体装置の製造方法は、
（１）半導体基板上の第１絶縁膜上に配線電極を形成す
る工程と、（２）前記第１絶縁膜上及び配線電極上に第
２絶縁膜を形成する工程と、（３）前記第２絶縁膜に配
線電極を露出させる接続孔を形成する工程と、（４）前
記接続孔内で露出している配線電極上及び第２絶縁膜上
に窒素を含有した第１導電膜を形成する工程と、（５）
前記第１導電膜上に窒素を含有した第２導電膜を形成す
る工程と、（６）前記第２導電膜上に接続孔を露出させ
るマスク膜を被覆して、接続孔にハンダバンプを形成す
る工程と、（７）前記マスク膜を除去し、前記ハンダバ
ンプに被覆されていない第２導電膜及びその下側の第１
導電膜を除去する工程と、を有し、（１）から（７）の
順序で行うことを特徴とするものである。
（１）半導体基板上の第１絶縁膜上に配線電極を形成す
る工程と、（２）前記第１絶縁膜上及び配線電極上に第
２絶縁膜を形成する工程と、（３）前記第２絶縁膜に配
線電極を露出させる接続孔を形成する工程と、（４）前
記接続孔内で露出している配線電極上及び第２絶縁膜上
に窒素を含有した第１導電膜を形成する工程と、（５）
前記第１導電膜上に窒素を含有した第２導電膜を形成す
る工程と、（６）前記第２導電膜上に接続孔を露出させ
るマスク膜を被覆して、接続孔にハンダバンプを形成す
る工程と、（７）前記マスク膜を除去し、前記ハンダバ
ンプに被覆されていない第２導電膜及びその下側の第１
導電膜を除去する工程と、を有し、（１）から（７）の
順序で行うことを特徴とするものである。
【００１７】本発明によれば、ハンダバンプはリフロー
されることにより、第２導電膜とハンダバンプとの界面
に半田と銅との反応層が形成される。また、ハンダバン
プがマスクとなって、第２導電膜及び第１導電膜が除去
される。
されることにより、第２導電膜とハンダバンプとの界面
に半田と銅との反応層が形成される。また、ハンダバン
プがマスクとなって、第２導電膜及び第１導電膜が除去
される。
【００１８】請求項１又は２に記載の半導体装置の製造
方法にあっては、前記第１導電膜がチタンとタングステ
ンとの合金によって構成されていることが好ましい。
方法にあっては、前記第１導電膜がチタンとタングステ
ンとの合金によって構成されていることが好ましい。
【００１９】請求項１から３のいずれかに記載の半導体
装置の製造方法にあっては、前記第１導電膜の窒素の含
有量が１原子％から５原子％の範囲にあることが好まし
い。
装置の製造方法にあっては、前記第１導電膜の窒素の含
有量が１原子％から５原子％の範囲にあることが好まし
い。
【００２０】請求項１又は２に記載の半導体装置の製造
方法にあっては、前記第２導電膜が銅あるいは銅を主成
分とする合金により構成されることが好ましい。
方法にあっては、前記第２導電膜が銅あるいは銅を主成
分とする合金により構成されることが好ましい。
【００２１】請求項１、２又は５のいずれかに記載の半
導体装置にあっては、前記第２導電膜の窒素の含有量が
１原子％から１０原子％の範囲にあることが好ましい。
導体装置にあっては、前記第２導電膜の窒素の含有量が
１原子％から１０原子％の範囲にあることが好ましい。
【００２２】
【発明の実施の形態】以下、本発明の第１の実施の形態
を図1から図４を参照しながら説明する。まず従来と同
様、図１に示すように、シリコン基板のような半導体基
板１０１上に、所定の膜厚のシリコン酸化膜より構成さ
れる第１絶縁膜１０２が既知の手法であるプラズマＣＶ
Ｄ法などによって形成され、その第１絶縁膜１０２上に
アルミニウム又はアルミニウム合金を主導電層とする配
線電極１０３が形成される。その配線電極１０３上及び
露出している第１絶縁膜１０２上に、シリコン窒化膜と
ポリイミド膜より構成されるパッシベーション膜のよう
な第２絶縁膜１０４が１μｍ程度の膜厚に形成される。
第２絶縁膜１０４には配線電極１０３を露出させる接続
孔１０５がＰＲ法とドライエッチング法を用いて開口さ
れる。
を図1から図４を参照しながら説明する。まず従来と同
様、図１に示すように、シリコン基板のような半導体基
板１０１上に、所定の膜厚のシリコン酸化膜より構成さ
れる第１絶縁膜１０２が既知の手法であるプラズマＣＶ
Ｄ法などによって形成され、その第１絶縁膜１０２上に
アルミニウム又はアルミニウム合金を主導電層とする配
線電極１０３が形成される。その配線電極１０３上及び
露出している第１絶縁膜１０２上に、シリコン窒化膜と
ポリイミド膜より構成されるパッシベーション膜のよう
な第２絶縁膜１０４が１μｍ程度の膜厚に形成される。
第２絶縁膜１０４には配線電極１０３を露出させる接続
孔１０５がＰＲ法とドライエッチング法を用いて開口さ
れる。
【００２３】続いて図２に示すように、第２絶縁膜１０
４上及び接続孔１０５内に露出している配線電極１０３
上に、タングステンにチタンが10〜20原子％添加された
チタン・タングステン合金をターゲットとし、スパッタ
ガスとしてアルゴンと窒素の混合ガスを用いたD.C.マグ
ネトロンスパッタ法により、１〜５原子％の窒素を含有
したチタン・タングステン合Ａｕ膜のような第１導電膜
１０６ａが25〜50nmの膜厚で堆積される。この第１導電
膜１０６ａは後工程で形成する窒素添加Ｃｕ膜のような
第２導電膜１０７ａやハンダバンプ１０９に対するバリ
ア層及び密着層として形成されるもので、密着性とバリ
ア性の両者の特性を兼ね備える必要がある。
４上及び接続孔１０５内に露出している配線電極１０３
上に、タングステンにチタンが10〜20原子％添加された
チタン・タングステン合金をターゲットとし、スパッタ
ガスとしてアルゴンと窒素の混合ガスを用いたD.C.マグ
ネトロンスパッタ法により、１〜５原子％の窒素を含有
したチタン・タングステン合Ａｕ膜のような第１導電膜
１０６ａが25〜50nmの膜厚で堆積される。この第１導電
膜１０６ａは後工程で形成する窒素添加Ｃｕ膜のような
第２導電膜１０７ａやハンダバンプ１０９に対するバリ
ア層及び密着層として形成されるもので、密着性とバリ
ア性の両者の特性を兼ね備える必要がある。
【００２４】第１導電膜１０６ａの窒素含有量が５原子
％程度と低濃度であれば、窒素はチタンやタングステン
と結合し、金属窒化物であるチタン・タングステン・窒
素を形成せずに、窒素が膜の結晶粒界に多く存在する構
造が得られる。また、第１導電膜１０６ａ中に窒素が添
加されることにより、比抵抗は窒素が添加されていない
チタン・タングステン合金と比較して10〜15％高くなる
が、結晶粒界に存在する窒素により、粒界拡散が抑制さ
れ、後工程で形成されるＣｕ膜に対する密着性を低下さ
せることなく、バリア性を改善することができ、その結
果、バリア層の薄膜化が可能となる。
％程度と低濃度であれば、窒素はチタンやタングステン
と結合し、金属窒化物であるチタン・タングステン・窒
素を形成せずに、窒素が膜の結晶粒界に多く存在する構
造が得られる。また、第１導電膜１０６ａ中に窒素が添
加されることにより、比抵抗は窒素が添加されていない
チタン・タングステン合金と比較して10〜15％高くなる
が、結晶粒界に存在する窒素により、粒界拡散が抑制さ
れ、後工程で形成されるＣｕ膜に対する密着性を低下さ
せることなく、バリア性を改善することができ、その結
果、バリア層の薄膜化が可能となる。
【００２５】ただし、第１導電膜１０６ａ中の窒素含有
量が高くなりすぎると、膜中の窒素はチタンやタングス
テンと結合して金属窒化膜であるチタン・タングステン
・窒素となり、膜自体の高抵抗化や高応力化を引き起こ
すので注意が必要である。このような第１導電膜１０６
ａの堆積条件は、スパッタ装置にも依存するが、スパッ
タガスの窒素流量費を５％程度に抑え、圧力を５〜10To
rr、スパッタパワーを１〜３kWとするとよい。
量が高くなりすぎると、膜中の窒素はチタンやタングス
テンと結合して金属窒化膜であるチタン・タングステン
・窒素となり、膜自体の高抵抗化や高応力化を引き起こ
すので注意が必要である。このような第１導電膜１０６
ａの堆積条件は、スパッタ装置にも依存するが、スパッ
タガスの窒素流量費を５％程度に抑え、圧力を５〜10To
rr、スパッタパワーを１〜３kWとするとよい。
【００２６】続いて図２に示すように、第１導電膜１０
６ａ上に、銅をターゲットとし、スパッタガスとしてア
ルゴンと窒素の混合ガスを用いたD.C.マグネトロンスパ
ッタ法により、５〜10原子％の窒素を含有したＣｕ膜の
ような第２導電膜１０７ａを200〜500nmの膜厚で堆積す
る。この第２導電膜１０７ａは後工程で形成するハンダ
バンプ１０９に対するバッファ層及び下層の第１導電膜
１０６ａに対する密着層として形成されるものであり、
バッファ性と密着性の両特性が同時に要求される。
６ａ上に、銅をターゲットとし、スパッタガスとしてア
ルゴンと窒素の混合ガスを用いたD.C.マグネトロンスパ
ッタ法により、５〜10原子％の窒素を含有したＣｕ膜の
ような第２導電膜１０７ａを200〜500nmの膜厚で堆積す
る。この第２導電膜１０７ａは後工程で形成するハンダ
バンプ１０９に対するバッファ層及び下層の第１導電膜
１０６ａに対する密着層として形成されるものであり、
バッファ性と密着性の両特性が同時に要求される。
【００２７】特に、ハンダバンプ１０９に対するバッフ
ァ性は重要である。というのも、半田の濡れ性の確保に
は両者の反応性が高い方が好ましいが、一方、半田と銅
との反応層は機械的強度が低く、バリア層との密着性も
低いことから、過剰な反応層の形成はバンプ強度の低下
を引き起こすからである。そのため、従来のＣｕ膜／反
応層／半田バンプ構造では銅を厚膜化する必要があっ
た。
ァ性は重要である。というのも、半田の濡れ性の確保に
は両者の反応性が高い方が好ましいが、一方、半田と銅
との反応層は機械的強度が低く、バリア層との密着性も
低いことから、過剰な反応層の形成はバンプ強度の低下
を引き起こすからである。そのため、従来のＣｕ膜／反
応層／半田バンプ構造では銅を厚膜化する必要があっ
た。
【００２８】しかし、銅スパッタ時に窒素を添加した場
合、銅と窒素とは反応せず、また銅中への窒素の固溶度
が小さいため、窒素は銅の結晶粒界に偏析する構造が得
られる。第２導電膜１０７ａに窒素が添加されること
で、比抵抗は窒素が添加されていないＣｕ膜と比較して
10〜15％高くなるが、この結晶粒界の窒素により、粒界
拡散が抑制されるため、バリア層に対する密着性を低下
させることなく、後工程で形成されるハンダバンプ１０
９に対する反応性を抑制することができ、その結果、薄
膜化が可能となる。
合、銅と窒素とは反応せず、また銅中への窒素の固溶度
が小さいため、窒素は銅の結晶粒界に偏析する構造が得
られる。第２導電膜１０７ａに窒素が添加されること
で、比抵抗は窒素が添加されていないＣｕ膜と比較して
10〜15％高くなるが、この結晶粒界の窒素により、粒界
拡散が抑制されるため、バリア層に対する密着性を低下
させることなく、後工程で形成されるハンダバンプ１０
９に対する反応性を抑制することができ、その結果、薄
膜化が可能となる。
【００２９】続いて図３に示すように、レジストより構
成されるマスク膜１０８が接続孔１０５内の第２導電膜
１０７ａ上に選択的に形成される。そして、マスク膜１
０８が形成されずに露出している第２導電膜１０７ａと
その下層の第１導電膜１０６ａがウェットエッチング法
により順次、除去され、パターン化する。ウェットエッ
チングは、第２導電膜１０７ａが窒素含有銅の場合、リ
ン酸を主成分とする水溶液あるいは硫酸と過酸化水素水
の混合水溶液を用い、第１導電膜１０６ａが窒素含有チ
タン・タングステン合金の場合、過酸化水素水を用いる
ことが好ましい。
成されるマスク膜１０８が接続孔１０５内の第２導電膜
１０７ａ上に選択的に形成される。そして、マスク膜１
０８が形成されずに露出している第２導電膜１０７ａと
その下層の第１導電膜１０６ａがウェットエッチング法
により順次、除去され、パターン化する。ウェットエッ
チングは、第２導電膜１０７ａが窒素含有銅の場合、リ
ン酸を主成分とする水溶液あるいは硫酸と過酸化水素水
の混合水溶液を用い、第１導電膜１０６ａが窒素含有チ
タン・タングステン合金の場合、過酸化水素水を用いる
ことが好ましい。
【００３０】さらに図４に示すように、マスク膜１０８
が除去された後、パターニングされた第２導電膜１０７
ａ上にハンダバンプ１０９が既知の手法を用いて50〜10
0μｍの厚みで形成され、250℃の非酸化性雰囲気中で30
分間の熱処理を行い、ハンダバンプ１０９をリフローさ
せる。すると、第２導電膜１０７ａとハンダバンプ１０
９との界面には半田と銅との反応層１０７ｃが形成され
る。このリフロー処理の際、窒素含有銅の第２導電膜１
０７ａと窒素含有チタン・タングステン合金の第１導電
膜１０６ａの両方の膜の結晶粒界には、拡散抑制効果を
有する窒素が存在するために過剰な反応が抑制され、両
方の膜を薄膜化してもバンプ部の機械的強度や電気特性
は劣化しない。
が除去された後、パターニングされた第２導電膜１０７
ａ上にハンダバンプ１０９が既知の手法を用いて50〜10
0μｍの厚みで形成され、250℃の非酸化性雰囲気中で30
分間の熱処理を行い、ハンダバンプ１０９をリフローさ
せる。すると、第２導電膜１０７ａとハンダバンプ１０
９との界面には半田と銅との反応層１０７ｃが形成され
る。このリフロー処理の際、窒素含有銅の第２導電膜１
０７ａと窒素含有チタン・タングステン合金の第１導電
膜１０６ａの両方の膜の結晶粒界には、拡散抑制効果を
有する窒素が存在するために過剰な反応が抑制され、両
方の膜を薄膜化してもバンプ部の機械的強度や電気特性
は劣化しない。
【００３１】このようにして、充分なバンプ強度と高い
長期信頼性とを有するバンプ電極を形成した半導体装置
が製造される。
長期信頼性とを有するバンプ電極を形成した半導体装置
が製造される。
【００３２】本発明の第２の実施の形態を図５から図９
を参照しながら説明する。まず図５に示すように、シリ
コン基板のような半導体基板１０１上の第１絶縁膜１０
２上に、アルミニウム又はアルミニウム合金を主導電層
とする配線電極１０３が形成され、その配線電極１０３
及び露出している第１絶縁膜１０２上にシリコン窒化膜
とポリイミド膜より構成されるパッシベーション膜のよ
うな第２絶縁膜１０４が形成される。ただし、第２絶縁
膜１０４には配線電極１０３を露出させる接続孔１０５
がＰＲ法とドライエッチング法を用いて開口される。
を参照しながら説明する。まず図５に示すように、シリ
コン基板のような半導体基板１０１上の第１絶縁膜１０
２上に、アルミニウム又はアルミニウム合金を主導電層
とする配線電極１０３が形成され、その配線電極１０３
及び露出している第１絶縁膜１０２上にシリコン窒化膜
とポリイミド膜より構成されるパッシベーション膜のよ
うな第２絶縁膜１０４が形成される。ただし、第２絶縁
膜１０４には配線電極１０３を露出させる接続孔１０５
がＰＲ法とドライエッチング法を用いて開口される。
【００３３】続いて図６に示すように、第２絶縁膜１０
４及び接続孔１０５内に露出している配線電極１０３上
に、前記本発明の第１の実施の形態と同様の手法及び条
件を用いて、１〜５原子％の窒素を含有したチタン・タ
ングステン合Ａｕ膜のような第１導電膜１０６ａが25〜
50nmの膜厚で形成され、その第１導電膜１０６ａ上に５
〜10原子％の窒素を含有したＣｕ膜のような第２導電膜
１０７ａが300〜500nmの膜厚で堆積される。
４及び接続孔１０５内に露出している配線電極１０３上
に、前記本発明の第１の実施の形態と同様の手法及び条
件を用いて、１〜５原子％の窒素を含有したチタン・タ
ングステン合Ａｕ膜のような第１導電膜１０６ａが25〜
50nmの膜厚で形成され、その第１導電膜１０６ａ上に５
〜10原子％の窒素を含有したＣｕ膜のような第２導電膜
１０７ａが300〜500nmの膜厚で堆積される。
【００３４】そして図７に示すように、膜厚が数10μｍ
のレジストより構成されるマスク膜１０８が接続孔１０
５を除いた第２導電膜１０７ａ上に選択的に形成され、
マスク膜１０８から露出している第２導電膜１０７ａ上
にハンダバンプ１０９が電界選択メッキ法を用いて形成
される。続いて図８に示すように、マスク膜１０８が除
去された後、ハンダバンプ１０９をマスクとして、露出
している第２導電膜１０７ａ及び第１導電膜１０６ａが
ウェットエッチング法により、順次、除去されることに
より、第２絶縁膜１０４が露出される。
のレジストより構成されるマスク膜１０８が接続孔１０
５を除いた第２導電膜１０７ａ上に選択的に形成され、
マスク膜１０８から露出している第２導電膜１０７ａ上
にハンダバンプ１０９が電界選択メッキ法を用いて形成
される。続いて図８に示すように、マスク膜１０８が除
去された後、ハンダバンプ１０９をマスクとして、露出
している第２導電膜１０７ａ及び第１導電膜１０６ａが
ウェットエッチング法により、順次、除去されることに
より、第２絶縁膜１０４が露出される。
【００３５】さらに図９に示すように、250℃の非酸化
性雰囲気中で30分間の熱処理を行って、ハンダバンプ１
０９をリフローさせて球状化する。すると、第２導電膜
１０７ａとハンダバンプ１０９との界面には半田と銅の
反応層１０７ｃが形成される。このリフロー処理の際、
窒素含有銅の第２導電膜１０７ａと窒素含有チタン・タ
ングステン合金の第１導電膜１０６ａの両方の膜の結晶
粒界には、拡散抑制効果を有する窒素が存在するため
に、銅と半田との間での過剰な反応が抑制される。その
ため、第２導電膜１０７ａと第１導電膜１０６ａの膜厚
を薄膜化しても、ハンダバンプ１０９の機械的強度や電
気特性は劣化しない。
性雰囲気中で30分間の熱処理を行って、ハンダバンプ１
０９をリフローさせて球状化する。すると、第２導電膜
１０７ａとハンダバンプ１０９との界面には半田と銅の
反応層１０７ｃが形成される。このリフロー処理の際、
窒素含有銅の第２導電膜１０７ａと窒素含有チタン・タ
ングステン合金の第１導電膜１０６ａの両方の膜の結晶
粒界には、拡散抑制効果を有する窒素が存在するため
に、銅と半田との間での過剰な反応が抑制される。その
ため、第２導電膜１０７ａと第１導電膜１０６ａの膜厚
を薄膜化しても、ハンダバンプ１０９の機械的強度や電
気特性は劣化しない。
【００３６】このようにして、充分なバンプ強度と高い
長期信頼性とを有するバンプ電極を形成した半導体装置
が製造される。
長期信頼性とを有するバンプ電極を形成した半導体装置
が製造される。
【００３７】なお、本発明は、上記実施の形態に限定さ
れることはなく、特許請求の範囲に記載された技術的事
項の範囲内において、種々の変更が可能である。すなわ
ち、ハンダバンプを有するものであれば、ＭＯＳＦＥＴ
やバイポーラトランジスタなどの半導体装置の種類を選
ばず適用することができる。
れることはなく、特許請求の範囲に記載された技術的事
項の範囲内において、種々の変更が可能である。すなわ
ち、ハンダバンプを有するものであれば、ＭＯＳＦＥＴ
やバイポーラトランジスタなどの半導体装置の種類を選
ばず適用することができる。
【００３８】
【発明の効果】本発明によれば、第２導電膜とハンダバ
ンプとの界面には半田と銅の反応層が形成され、第２導
電膜と第１導電膜の両方の膜の結晶粒界には、拡散抑制
効果を有する窒素が存在するために、銅と半田の間での
過剰な反応が抑制される。そのため、第２導電膜と第１
導電膜の膜厚を薄膜化しても、ハンダバンプの機械的強
度や電気特性は劣化せず、良好な電気特性と高い長期信
頼性を有するハンダバンプを高い生産性と再現性のもと
で形成することができる。さらに本発明の半導体装置の
製造方法は、製造方法も極めて容易であり、堆積する金
属膜の薄膜化が可能になるため、製造工程で発生する産
業廃棄物の回収コストも従来よりも低減することができ
るなどの効果も発揮される。
ンプとの界面には半田と銅の反応層が形成され、第２導
電膜と第１導電膜の両方の膜の結晶粒界には、拡散抑制
効果を有する窒素が存在するために、銅と半田の間での
過剰な反応が抑制される。そのため、第２導電膜と第１
導電膜の膜厚を薄膜化しても、ハンダバンプの機械的強
度や電気特性は劣化せず、良好な電気特性と高い長期信
頼性を有するハンダバンプを高い生産性と再現性のもと
で形成することができる。さらに本発明の半導体装置の
製造方法は、製造方法も極めて容易であり、堆積する金
属膜の薄膜化が可能になるため、製造工程で発生する産
業廃棄物の回収コストも従来よりも低減することができ
るなどの効果も発揮される。
【図１】本発明の第１の実施の形態に係る半導体装置の
製造方法の第１工程の断面図である。
製造方法の第１工程の断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の
製造方法の第２工程の断面図である。
製造方法の第２工程の断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の
製造方法の第３工程の断面図である。
製造方法の第３工程の断面図である。
【図４】本発明の第１の実施の形態に係る半導体装置の
製造方法の第４工程の断面図である。
製造方法の第４工程の断面図である。
【図５】本発明の第２の実施の形態に係る半導体装置の
製造方法の第１工程の断面図である。
製造方法の第１工程の断面図である。
【図６】本発明の第２の実施の形態に係る半導体装置の
製造方法の第２工程の断面図である。
製造方法の第２工程の断面図である。
【図７】本発明の第２の実施の形態に係る半導体装置の
製造方法の第３工程の断面図である。
製造方法の第３工程の断面図である。
【図８】本発明の第２の実施の形態に係る半導体装置の
製造方法の第４工程の断面図である。
製造方法の第４工程の断面図である。
【図９】本発明の第２の実施の形態に係る半導体装置の
製造方法の第５工程の断面図である。
製造方法の第５工程の断面図である。
【図１０】第１の従来例の半導体装置の製造方法の第１
工程の断面図である。
工程の断面図である。
【図１１】第１の従来例の半導体装置の製造方法の第２
工程の断面図である。
工程の断面図である。
【図１２】第１の従来例の半導体装置の製造方法の第３
工程の断面図である。
工程の断面図である。
【図１３】第２の従来例の半導体装置の製造方法の第１
工程の断面図である。
工程の断面図である。
【図１４】第２の従来例の半導体装置の製造方法の第２
工程の断面図である。
工程の断面図である。
【図１５】第２の従来例の半導体装置の製造方法の第３
工程の断面図である。
工程の断面図である。
【図１６】第２の従来例の半導体装置の製造方法の第４
工程の断面図である。
工程の断面図である。
【図１７】第３の従来例の半導体装置の断面図である。
１０１：半導体基板 １０２：第１絶縁膜 １０３：配線電極 １０４：第２絶縁膜 １０５：接続孔 １０６ａ：第１導電膜 １０７ａ：第２導電膜 １０７ｃ：反応層 １０８：マスク膜 １０９：ハンダバンプ
Claims (6)
- 【請求項１】（１）半導体基板上の第１絶縁膜上に配線
電極を形成する工程と、 （２）前記第１絶縁膜上及び配線電極上に第２絶縁膜を
形成する工程と、 （３）前記第２絶縁膜に配線電極を露出させる接続孔を
形成する工程と、 （４）前記接続孔内で露出している配線電極上及び第２
絶縁膜上に窒素を含有した第１導電膜を形成する工程
と、 （５）前記第１導電膜上に窒素を含有した第２導電膜を
形成する工程と、 （６）前記第１導電膜及び第２導電膜の接続孔領域以外
を除去する工程と、 （７）前記残された第２導電膜上にハンダバンプを形成
する工程と、を有し、（１）から（７）の順序で行うこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】（１）半導体基板上の第１絶縁膜上に配線
電極を形成する工程と、 （２）前記第１絶縁膜上及び配線電極上に第２絶縁膜を
形成する工程と、 （３）前記第２絶縁膜に配線電極を露出させる接続孔を
形成する工程と、 （４）前記接続孔内で露出している配線電極上及び第２
絶縁膜上に窒素を含有した第１導電膜を形成する工程
と、 （５）前記第１導電膜上に窒素を含有した第２導電膜を
形成する工程と、 （６）前記第２導電膜上に接続孔を露出させるマスク膜
を被覆して、接続孔にハンダバンプを形成する工程と、 （７）前記マスク膜を除去し、前記ハンダバンプに被覆
されていない第２導電膜及びその下側の第１導電膜を除
去する工程と、 を有し、（１）から（７）の順序で行うことを特徴とす
る半導体装置の製造方法。 - 【請求項３】前記第１導電膜がチタンとタングステンと
の合金によって構成されていることを特徴とする請求項
１又は２に記載の半導体装置の製造方法。 - 【請求項４】前記第１導電膜の窒素の含有量が１原子％
から５原子％の範囲にあることを特徴とする請求項１か
ら３のいずれかに記載の半導体装置の製造方法。 - 【請求項５】前記第２導電膜が銅あるいは銅を主成分と
する合金により構成されることを特徴とする請求項１又
は２に記載の半導体装置の製造方法。 - 【請求項６】前記第２導電膜の窒素の含有量が１原子％
から１０原子％の範囲にあることを特徴とする請求項
１、２又は５のいずれかに記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35112497A JP2976955B2 (ja) | 1997-12-19 | 1997-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35112497A JP2976955B2 (ja) | 1997-12-19 | 1997-12-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11186308A JPH11186308A (ja) | 1999-07-09 |
| JP2976955B2 true JP2976955B2 (ja) | 1999-11-10 |
Family
ID=18415219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35112497A Expired - Fee Related JP2976955B2 (ja) | 1997-12-19 | 1997-12-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2976955B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015076301A1 (ja) | 2013-11-21 | 2015-05-28 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3387083B2 (ja) | 1999-08-27 | 2003-03-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| KR100311975B1 (ko) * | 1999-12-16 | 2001-10-17 | 윤종용 | 반도체소자 및 그 제조방법 |
-
1997
- 1997-12-19 JP JP35112497A patent/JP2976955B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015076301A1 (ja) | 2013-11-21 | 2015-05-28 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
| US10256176B2 (en) | 2013-11-21 | 2019-04-09 | Dai Nippon Printing Co., Ltd. | Through-hole electrode substrate and semiconductor device using through-hole electrode substrate |
| US10580727B2 (en) | 2013-11-21 | 2020-03-03 | Dai Nippon Printing Co., Ltd. | Through-hole electrode substrate |
| EP3690933A1 (en) | 2013-11-21 | 2020-08-05 | Dai Nippon Printing Co., Ltd. | Through electrode substrate |
| US10790221B2 (en) | 2013-11-21 | 2020-09-29 | Dai Nippon Printing Co., Ltd. | Through-hole electrode substrate |
| US11362028B2 (en) | 2013-11-21 | 2022-06-14 | Dai Nippon Printing Co., Ltd. | Through-hole electrode substrate |
| EP4095895A2 (en) | 2013-11-21 | 2022-11-30 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device using through electrode substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11186308A (ja) | 1999-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| US6613663B2 (en) | Method for forming barrier layers for solder bumps | |
| JP2001351940A (ja) | Ｉｃチップにおいて銅相互接続配線 | |
| JPH0212829A (ja) | ボンデイング・パツド用合金層及びボンデイング・パツド構造体 | |
| JPH11340265A (ja) | 半導体装置及びその製造方法 | |
| JPH0191438A (ja) | 半導体装置 | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| JP2976955B2 (ja) | 半導体装置の製造方法 | |
| JP2000357699A (ja) | 半導体装置 | |
| JP2000114302A (ja) | 半導体装置 | |
| JPS6112047A (ja) | 半導体装置の製造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JPS62160744A (ja) | 半導体素子の製造方法 | |
| JPH11233542A (ja) | 半導体装置及びその製造方法 | |
| CN1103119C (zh) | 用于单掩膜c4焊料凸点制造的方法 | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| JP2725611B2 (ja) | 半導体装置 | |
| JPH0992649A (ja) | 半導体装置の配線構造およびその製造方法 | |
| JP3321896B2 (ja) | Ａｌ系材料形成方法、Ａｌ系配線構造、半導体装置の製造方法、及び半導体装置 | |
| JPH1174298A (ja) | はんだバンプの形成方法 | |
| JP3700322B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63129662A (ja) | 半導体装置 | |
| JPS61116860A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JP3726529B2 (ja) | 半導体装置 | |
| JPH0129064B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |