KR20100056574A - 반도체 발광소자 및 이를 이용한 반도체 발광장치와 그 제조방법 - Google Patents

반도체 발광소자 및 이를 이용한 반도체 발광장치와 그 제조방법 Download PDF

Info

Publication number
KR20100056574A
KR20100056574A KR1020107009920A KR20107009920A KR20100056574A KR 20100056574 A KR20100056574 A KR 20100056574A KR 1020107009920 A KR1020107009920 A KR 1020107009920A KR 20107009920 A KR20107009920 A KR 20107009920A KR 20100056574 A KR20100056574 A KR 20100056574A
Authority
KR
South Korea
Prior art keywords
single crystal
crystal substrate
light emitting
plane
long side
Prior art date
Application number
KR1020107009920A
Other languages
English (en)
Inventor
히데노리 가메이
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20100056574A publication Critical patent/KR20100056574A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05623—Magnesium [Mg] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05673—Rhodium [Rh] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

제조공정을 늘리는 일없이 광 추출효율의 향상을 도모하는 것이 가능한 반도체 발광소자 및 본 반도체 발광소자를 이용한 반도체 발광장치를 제공한다.
단결정 기판에 화합물 반도체층(3)을 적층하며, 단결정 기판을 장방형으로 분할하여 개개의 칩으로 함으로써 형성된 반도체 발광소자(1)에서, 분할된 단결정 기판인 칩 기판(2)의 긴 측면(21과 23)은, 단결정 기판의 결정구조의 벽개면과는 다른 면이 되도록, 벽개면에 대해 소정의 각도를 이루도록 형성된다.

Description

반도체 발광소자 및 이를 이용한 반도체 발광장치와 그 제조방법{SEMICONDUCTOR LIGHT EMITTING ELEMENT, SEMICONDUCTOR LIGHT EMITTING DEVICE USING THE ELEMENT, AND METHOD FOR MANUFACTURING THE DEVICE}
본 발명은 단결정 기판에 화합물 반도체층이 적층된 반도체 발광소자 및 이를 이용한 반도체 발광장치에 관한 것이다.
반도체 발광소자의 광 추출효율을 높여 휘도 향상을 도모하는 기술로서 특허문헌 1에 기재된 것이 있다. 특허문헌 1에 기재된 질화갈륨계 화합물 반도체 소자는, 기판 측면 또는 이 기판상에 적층된 질화갈륨계 화합물 반도체 소자의 측면이, 에칭에 의해 요철형상으로 형성된 것이다.
이와 같이 빛을 출사(出射)하는 출사면을 평활면으로 하는 것 보다 요철면으로 하는 것이, 내부로부터의 빛이 그 표면에서 전반사(全反射)되는 정도를 감소시킬 수 있으므로, 광 추출효율 향상이 기대된다.
일본 특허공개 2004-6662호 공보
그러나, 특허문헌 1에 기재된 질화갈륨계 화합물 반도체 소자는, 기판 측면을, 또는 기판에 적층된 질화갈륨계 화합물 반도체의 측면을, 에칭에 의해 요철형상으로 하므로, 그 제조공정에서 기판에 질화갈륨계 화합물 반도체를 적층한 후에 에칭 공정을 추가시킬 필요가 있다. 그렇게 되면 제조공정이 번잡해질 뿐만이 아니라 제조비용도 증가된다. 또, 이 방법에서는 에칭 깊이가 깊어짐에 따라 요철이 작아져 버리므로, 전면(全面)에 걸쳐 요철형상을 형성하는 것은 어렵다.
그래서 본 발명은 제조공정을 늘리는 일없이, 반도체 발광소자 측면의 전면에 걸쳐 요철을 형성하고, 광 추출효율 향상을 도모하는 것이 가능한 반도체 발광소자 및 이를 이용한 반도체 발광소자와 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 반도체 발광소자는 단결정 기판에 화합물 반도체층을 적층하고, 상기 단결정 기판을 분할하여 개개의 칩으로 함으로써 형성된 반도체 발광소자에 있어서, 분할된 단결정 기판의 측면은, 상기 단결정 기판의 벽개면(劈開面)과는 다른 면으로 형성되는 것을 특징으로 한다.
특히 본 발명의 반도체 발광소자는, 화합물 반도체를 적층한 단결정 기판으로부터 분할된 칩이 장방형이며, 긴 변의 측면은 벽개면이 아닌 것을 특징으로 한다.
본 발명은 제조공정에서 단결정 기판을 분할할 때, 단결정 기판의 측면이 벽개면과는 다른 면이 되도록 하기만 하면 되므로, 광 추출효율을 향상시키기 위해 새로운 제조공정을 추가시킬 필요가 없다. 따라서, 제조비용을 증가시키는 일없이, 휘도 효율이 높은 반도체 소자로 할 수 있다.
또 단결정 기판으로부터 분할된 칩을 장방형으로 하여, 그 긴 변의 측면을 벽개면이 아닌 면으로 하므로, 가령 짧은 변의 측면이 벽개면이 되어 빛이 전반사되더라도, 반도체 발광소자 전체에서의 광 추출효율은, 모든 측면이 벽개면으로 형성되는 경우에 비해 높게 할 수 있다.
도 1은 본 발명의 실시형태에 관한 반도체 발광소자를 나타내는 단면도.
도 2는 본 발명의 실시형태에 관한 반도체 발광소자를 나타내는 평면도.
도 3은 주면을 c면으로 했을 시, 본 발명의 실시형태에 관한 웨이퍼 및 이 웨이퍼 상에 형성된 화합물 반도체층 및 전극을 나타내는 도.
도 4는 주면을 c면으로 했을 시, 본 발명의 실시형태에 관한 웨이퍼와 벽개면의 관계를 나타내는 사시도.
도 5는 주면을 a면으로 했을 시, 본 발명의 실시형태에 관한 웨이퍼및 이 웨이퍼 상에 형성된 화합물 반도체층 및 전극을 나타내는 도.
도 6은 주면을 a면으로 했을 시, 본 발명의 실시형태에 관한 웨이퍼와 벽개면의 관계를 나타내는 사시도.
도 7은 주면을 m면으로 했을 시, 본 발명의 실시형태에 관한 웨이퍼 및 이 웨이퍼 상에 형성된 화합물 반도체층 및 전극을 나타내는 도.
도 8은 주면을 m면으로 했을 시, 본 발명의 실시형태에 관한 웨이퍼와 벽개면의 관계를 나타내는 사시도.
도 9는 본 발명의 반도체 발광소자를 서브 마운트에 탑재한 반도체 발광장치를 나타내는 도.
도 10은 본 발명의 반도체 발광소자를 서브 마운트에 탑재한 다른 실시형태의 반도체 발광장치를 나타내는 도.
도 11은 본 발명의 반도체 발광소자를 서브 마운트에 탑재한 다른 실시형태의 반도체 발광장치를 나타내는 도.
도 12는 본 발명의 반도체 발광소자를 서브 마운트에 탑재한 다른 실시형태의 반도체 발광장치를 나타내는 도.
도 13은 본 발명의 반도체 발광소자를 서브 마운트에 탑재한 다른 실시형태의 반도체 발광장치를 나타내는 도.
도 14는 본 발명의 반도체 발광소자를 서브 마운트에 탑재하여 광 출사면에 미세한 요철구조를 형성한 반도체 발광장치를 나타내는 도.
본 발명의 실시형태에 관한 반도체 발광소자를 도 1, 도 2 및 도 3에 기초하여 설명한다. 도 1은, 본 발명의 실시형태에 관한 반도체 발광소자를 나타내는 단면도이다. 도 2는 평면도를 나타낸다. 도 3은, 웨이퍼에서 반도체 발광소자를 잘라낼 시의 결정면과 웨이퍼 및 반도체 발광소자의 위치관계를 나타낸다.
도 1에 나타내듯이 반도체 발광소자(1)는, 칩 기판(2), 화합물 반도체층(3), n전극(4), p전극(5)으로 구성되며, 웨이퍼 상태인 단결정 기판을 분할하여 형성된다. 칩 기판(2)은 광 투과성을 가지는 것이라면 사용할 수 있으나, 본 실시형태에서는 육방정계 결정구조를 갖는 질화갈륨계 화합물 반도체, 탄화규소 반도체, 산화아연계 화합물 반도체 또는 질화알루미늄계 화합물 반도체 중 어느 하나로 형성할 수 있다. 여기서, 본 명세서 및 특허청구 범위를 통해, 질화갈륨계 화합물 반도체와 질화알루미늄계 화합물 반도체를 질화물화합물 반도체라 총칭한다.
도 3을 참조하여, 반도체 발광소자(1)는 웨이퍼 적층면(20)을 거의 사각형으로 분할함으로써 형성된다. 그리고 칩 기판(2)의 측면(21)과 측면(23)은, 웨이퍼로부터 분할되어 단편으로 될 때에 벽개면과는 다르도록 분할되므로, 그 측면은 벽개면에서 분할했을 때와 비교하여 미세한 요철이 많이 형성된다. 이 요철은 측면 상에서 칩 기판 주면에 수직 방향으로 이어지는 선형의 요철로서 형성되기 쉽다. 그리고, 도 3을 이용한 벽개면과 칩 기판을 잘라내는 방법에 대한 상세한 것은 후술한다.
도 1을 다시 참조하여, 화합물 반도체층(3)은 이 육방정계 결정구조를 갖는 칩 기판(2)의 특정 면 방위를 갖는 결정면 상에 적층된다. 화합물 반도체층(3)을 적층하는 면을 주면이라 한다. 또, 화합물 반도체층(3)의 결정 품질을 양호한 것으로 하기 위해, 화합물 반도체층(3)을 적층하는 주면은 칩 기판(2)의 결정면에서 0.1°∼5° 어긋난 면이라도 된다.
화합물 반도체층(3)은, 예를 들어 칩 기판(2)이 질화물화합물 반도체(GaN, AlN, InN, AlGaN, InGaN, InAlN, InAlGaN 등)나, 탄화규소 반도체(SiC)나, 산화아연계 화합물 반도체(ZnO, ZnMgO 등)이면, 질화갈륨계 화합물 반도체층으로 하거나, 산화아연계 화합물반도체이면 산화아연계 화합물반도체로 할 수 있다. 특히 칩 기판(2)을 질화물화합물 반도체로 할 때에는, 화합물 반도체층(3)은 질화갈륨계 화합물 반도체로 하는 것이 바람직하다. 또, 칩 기판(2)을 산화아연계 화합물 반도체로 할 때에는, 화합물 반도체층(3)은 산화아연계 화합물 반도체층으로 하는 것이 바람직하다.
이와 같은 재질의 화합물 반도체층(3)을 단결정 기판(2)에서 성장시기면, 단결정 기판(2)의 벽개면 방향과 화합물 반도체층(3)의 벽개면 방향이 일치된 상태로 화합물 반도체층(3)이 적층되므로, 화합물 반도체층(3)의 측면도 미세한 요철면으로 할 수 있다.
화합물 반도체층(3)은, n형 반도체층(31), 활성층(32), p형 반도체층(33)을 구비한다. n형 반도체층(31)과 칩 기판(2) 사이에 버퍼층을 형성하는 것도 가능하다. 화합물 반도체층(3)은, 단결정 기판(웨이퍼)(2) 상에 결정성장 장치를 사용하여 n형 반도체층(31), 활성층(32), p형 반도체층(33)을 차례로 성장시켜 형성된다.
n전극(4)은, 화합물 반도체층(3)이 형성된 웨이퍼를 건식에칭 등에 의해 p형 반도체층(33), 활성층(32), 및 n형 반도체층(31)의 일부를 제거하여, n전극(4)을 형성할 영역을 노출시키며, 이 노출된 n형 반도체층(31) 상에 형성된다. 단결정 기판(2)이 n형의 도전성을 갖는 경우, n전극(4)은 n형 반도체층(31)도 제거하여 단결정 기판(2)을 노출시켜 단결정 기판(2) 상에 형성해도 된다. 또 단결정 기판(2)이 n형의 도전성을 갖는 경우, 단결정 기판(2)의 화합물 반도체층(3)이 적층된 면과는 반대측 면 상에 n전극을 형성해도 된다. 이 경우 건식에칭은 반드시 필요하지는 않다.
n전극(4)은, 광 출사면에 빛을 반사할 수 있도록 n형 반도체층(31) 혹은 도전성 기판 상에 접하며, 반사율 높은 알루미늄(Al)을 이용하는 것이 좋다. 한편, n전극(4) 표면은 본딩용 전극으로서 금(Au)으로 형성되는 것이 좋다. 따라서 알루미늄층을 형성하고 그 위에 티타늄(Ti), 백금(Pt), 니켈(Ni) 등의 원소로 금속 장벽층을 형성하고 그 위에 금층을 형성하는 것이 바람직하다.
p전극(5)은 본딩용 전극이며 금(Au)으로 형성된다. 이 p전극(5)은 다층구조로 할 수 있다. 예를 들어 p형 반도체층(33)과의 옴 접촉(ohmic contact)을 얻기 위해 접촉층을 형성할 수 있다. 이 접촉층은 인듐(In), 아연(Zn), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 코발트(Co), 마그네슘(Mg) 또는 이들 금속을 적어도 1 종류이상 포함하는 합금, 또는 도전성막으로 형성할 수 있다. 또 접촉층을 도전성막으로 할 때에는 ITO, ZnO로 할 수 있다.
또 접촉층 다음에 p형 반도체층(33)에서 통과하는 빛을 단결정 기판(2) 방향으로 반사시키기 위한 반사층을 형성할 수도 있다. 이 반사층은, 은(Ag), 알루미늄(Al), 로듐(Rh) 또는 이들 금속을 적어도 1 종류 이상 포함하는 합금으로 형성할 수 있으나, 은 또는 은 합금이 높은 반사율을 가지므로 바람직하다.
도 2를 참조로, 본 발명의 반도체 발광소자는, p전극(5) 측에서 보아 장방형이다. 반도체 발광소자는 거의 정방형인 경우가 많으나, 최근 형광체와 조합하여 백색으로 함으로써 조명용으로서의 용도가 늘어남에 따라 장방형의 반도체 발광소자의 수요도 많다. 가장 전형적인 용도는, 휴대전화나 카 네비게이션, 노트북 PC의 화면조명(백라이트)의 용도이며, 액정텔레비전의 백라이트로서의 용도도 확대되고 있다. 본 발명은 특히 이와 같은 장방형의 반도체 발광소자에 관한 것이다. 따라서, 본 발명의 반도체 발광소자에는 긴 변의 측면과 짧은 변의 측면이 각각 한 쌍씩 존재한다. 긴 변 측과 짧은 변 측의 측면을 각각 긴 측면과 짧은 측면이라 한다. 본 발명에서 장방형이란 긴 변/짧은 변의 비율이 1.5 이상, 바람직하게는 2 이상, 보다 바람직하게는 3 이상인 경우를 말한다.
여기서 단결정 기판(2)을 분할하여 형성되는 반도체 발광소자(1)에 대해, 도 3 및 도 4를 참조하면서 더 상세하게 설명한다. 도 3은, 이미 설명한 바와 같이, 본 발명의 실시형태에 관한 반도체 발광소자의 단결정 기판에 대해 설명한 도이다. 또, 도 4는 도 3의 웨이퍼(10)와 단결정 기판의 결정면과의 관계를 나타내는 사시도이다.
도 3에 나타내듯이 웨이퍼(10)는, 단결정 기판의 c면상에 화합물 반도체층(3)이 적층되어 n전극(4), p전극(5)이 형성된 것이며, 스크라이브된 후 스크라이브 라인을 따라 분할되고 칩으로 되어 반도체 발광소자(1)가 된다. 이 웨이퍼(10)는, 웨이퍼를 분할할 때나 전극 패턴을 형성할 때 기준이 되는 OF면(11)이 형성된 사각형이며, 육방정계 결정구조를 갖는 질화물화합물 반도체, 탄화규소 반도체, 산화아연계 화합물 반도체로 형성된다. 육방정계 결정구조를 갖는 이들 반도체에서, 벽개면인 (1-100)면, (01-10)면, (10-10)면 각각이 이루는 각은 60°이다. 이들 면은 m면이라 불린다. 보다 엄밀하게는, 면의 표면과 이면에서 면 방위를 나타내는 숫자의 부호가 다르나, 본 발명에서는 예를 들어 (1-100)면은 (1-100)면과 (-1100)면 양쪽을 지칭하기로 한다.
도 3에서 웨이퍼(10) 상에는 사각형인 발광소자의 짧은 측면이 OF면(11)과 평행이 되도록, 또 그 배열이 OF면(11)에 대해 수직 및 평행이 되도록 n전극(4), p전극(5)이 형성되며, 이 웨이퍼(10)를 분할할 때는, OF면(11)과 평행방향 또는 수직방향으로 전극패턴을 따라 분할되는 경우를 나타낸다.
여기서 웨이퍼(10)의 형상은 사각형에 한정되지 않으며, OF면(11) 혹은 이에 상당하는 표시가 있으면 거의 원반형이라도, 그 밖의 형상이라도 된다.
도 3에서는, 이 OF면(11)이, 벽개면인 (10-10)면에 대해 0° 각도로 설정된다. 웨이퍼(10)를 전극패턴을 따라 분할함으로써, 직사각형으로 형성된 칩 기판(2)의 측면(24)은 벽개면인 (10-10)면에 대해 0° 각도를 이룬 상태가 된다.
이 때 측면(24)에 인접한 한쪽 측면(21)은, (10-10)면에 대해 90° 각도를 이루며, (01-10)면에 대해 30° 각도를 이루고, (1-100)면에 대해 150° 각도를 이루게된다. 즉, 측면(21)은 어떠한 벽개면으로도 되지 않는다.
본 발명에서 각 칩은 장방형이므로, 측면(24)의 반대측 측면(22)은, 측면(24)과 동일한 벽개면이며, 측면(21)의 반대측 측면인 측면(23)은, 측면(21)과 마찬가지로 어느 면의 벽개면으로도 되지 않는다.
따라서, 단결정 기판인 웨이퍼(10)를 이와 같이 분할하여 칩으로 함으로써, 칩 기판(2)의 긴 측면(21 및 23)을 벽개면과는 다른 면으로 할 수 있다. 이 때, 짧은 측면(24)은 벽개면이나, 칩 기판이 장방형인 경우는 긴 측면의 광 추출효율을 높임으로써 반도체 발광소자 전체의 광 추출효율을 향상시킬 수 있다. 따라서 긴 변/짧은 변의 비율이 커지면 커질수록, 이 광 추출효율의 향상 비율이 높아진다.
여기서 도 3에서는 긴 측면이 벽개면이 아닌 경우로서, 짧은 측면이 벽개면인 (10-10)면인 경우를 나타낸다. 그러나, 긴 측면(21)이 벽개면이 아닌 것은 도 3의 경우만이 아니다. 긴 측면(21)이 벽개면이 아닌 것은 긴 측면이 (01-10)면에서 (1-100)면 사이에 있는 경우이다. 긴 측면(21)이 어느 쪽 벽개면에서도 30°어긋나는 경우가 도 3에 나타낸 경우이다. 긴 측면(21)이 (01-10)면에서 (1-100)면의 사이에 있고, 어느 쪽에서도 30° 각도가 아닌 경우는, 짧은 측면(24)도 벽개면(10-10)과 평행이 되지 않는다. 결과, 모든 측면은 벽개면이 되지 않는다. 즉, 모든 측면에 요철구조를 형성할 수 있다.
이 경우는, 짧은 측면이 벽개면인 경우보다도 광 추출효율이 향상되며, 보다 바람직한 반도체 발광소자를 얻을 수 있다. 그리고, 긴 측면(21)이 (10-10)에서 (01-10) 혹은 (10-10)에서 (1-100) 사이에 있어도 긴 측면은 벽개면이 되지 않고, 상기와 마찬가지로 된다.
이 기판의 분할은, 레이저 스크라이브 장치에 의해, 각각 단결정 기판상에 화합물 반도체층이 형성된 웨이퍼를 구분하는 홈을 형성하고, 이 홈을 분할함으로써 용이하게 수행할 수 있다. 홈 깊이는 측면 두께의 5％ 이상, 50％ 이하인 것이 바람직하다. 홈 깊이가 5％보다 얕을 경우, 홈의 위치에서 분할하기 어려워지므로, 분할 수율이 저하된다. 홈 깊이가 50％보다 깊을 경우, 측면에 형성되는 미세한 요철 면적이 감소되므로, 광 추출효율이 저하된다.
즉, 벽개면이 아닌 부분을 측면으로서 잘라낼 시에, 레이저 스크라이브 장치를 이용하면, 레이저 스크라이브 장치에 의해 형성된 홈 측면은 비교적 평활하게 되므로, 기판의 두께 방향에서 측면에는 미세한 요철이 생기는 부분과 미세한 요철이 생기지 않는 부분이 생긴다. 이는, 본 발명의 반도체 발광소자는 기판 측면에 미세한 요철이 생기는 부분이, 기판 두께방향의 절반 이상은 존재하는 것을 의미한다.
여기서 이 레이저 스크라이브 장치에 의한 홈은 웨이퍼 화합물 반도체층(3)이 적층된 측의 면에 형성되어도, 화합물 반도체층(3)이 적층된 면과는 반대측 면에 형성되어도 된다.
이와 같이 제조공정에서 단결정 기판을 분할할 때, 칩 기판(2)의 긴 측면이 벽개면과 다른 면이 되도록 하는 것만으로, 반도체 발광소자(1) 측면에 요철을 형성하여 광 추출효율을 향상시킬 수 있으며, 새로운 제조공정을 추가할 필요가 없다. 따라서, 제조 시의 번잡함이나 제조비용 증대를 억제할 수 있다.
본 실시형태에서는, 칩 기판(2)의 짧은 측면을 벽개면에 대해 0° 각도를 이루도록 분할한 경우를 설명한다. 이는 칩 기판(2)을 기준으로 한 측면을 벽개면에 대해 0°의 각도를 이루도록 하면, 긴 측면은 어느 벽개면에 대해서도 30° 이상의 각도를 이룰 수 있기 때문이다. 그러나, 서로 다른 벽개면들이 이루는 각도는 60°이므로, 칩 기판(2)의 긴 측면이 벽개면에 대해 이루는 각도는 0°보다 크고 60° 미만이면 된다.
그러나 그 각도가 0° 또는 60°에 가까우면, 벽개가 용이한 벽개면부터 깨질 우려가 있다. 따라서 그 각도를 5° 이상, 55° 이하로 함으로써, 칩 기판(2)의 긴 측면이 벽개면에 대해 5° 이상의 여유각도를 이룰 수 있으므로, 벽개면을 피해 분할할 때에 벽개면부터 깨져버리는 것을 방지할 수 있다.
또 칩 기판(2)의 긴 측면을 벽개면에 대해 10° 이상 50° 이하의 각도를 이루도록 하면, 칩 기판(2)의 어느 쪽 측면도 벽개면에 대해 10° 이상의 여유각도를 이룰 수 있으므로, 보다 확실하게 벽개면부터 깨져버리는 것을 방지할 수 있음과 동시에, 보다 많은 요철이 형성되며, 광 추출효율을 더욱 높일 수 있다.
또한 긴 측면이 벽개면에서 0°에서 30°사이이면, 짧은 측면도 벽개면과는 다른 면으로 할 수 있고 더 바람직하다. 상기와 같이 벽개면으로부터의 여유각도를 5° 또는 10°로 취함으로써, 가공 시에 벽개면부터 깨지는 것을 방지할 수 있다. 구체적으로는 긴 측면이 벽개면에서 5° 내지 25°범위, 보다 바람직하게는 10°에서 20° 사이에 있는 것이다.
본 발명은 장방형의 반도체 발광소자를 제작할 시에, 그 긴 측면이 단결정의 벽개면이 아니면, 웨이퍼로부터 분할하는 것만으로 미세한 요철구조를 긴 측면에 형성할 수 있다. 즉, 광 추출효율을 향상시킬 수 있다. 육방정계 단결정에서는, 도 3 이외에도 본 발명을 실시할 수 있는 결정면의 조합이 존재한다.
도 5 및 도 6에는 주면을 a면으로 한 경우의 웨이퍼로부터 분할하는 방법을 나타낸다. 육방정계 단결정에서는, c면(0001)면과 m면(1-100)면이 벽개면이 된다. 즉, 주면을 a면으로 한 경우는, 주면에 거의 수직으로 분할되는 면 내에 c면과 m면의 2개 벽개면이 존재한다. 이 경우, 긴 측면(21)이 벽개면이 아닌 면으로 하기 위해서는, 긴 측면이 c면 또는 m면에서 0°이상 90°이하의 범위 내에 있으면 된다. 벽개면에 대한 여유각도를 상기 설명과 같이 5°로 하면, 긴 측면이 c면 또는 m면에서 5° 이상 85° 이하 범위이면 된다. c면과 m면은 이 경우, 서로 90° 각도가 다르므로, 짧은 측면도 벽개면이 아니다. 즉, a면을 주면으로 하여, 긴 측면을 c면 또는 m면에서 5° 이상 85° 이하 범위로 함으로써, 모든 측면이 벽개면이 아니게 되며, 웨이퍼로부터 분할시키는 것만으로 측면에 미세한 요철을 형성할 수 있고, 광 추출효율을 향상시킬 수 있다. 물론, 여유각도를 10°로 하면 보다 바람직한 것은 물론이다.
도 7 및 도 8에는 주면을 m면으로 한 경우의 웨이퍼로부터의 분할 방법을 나타낸다. 도면에서는 긴 측면이 c면에서 45° 다른 경우에 대해 나타낸다. m면이 주면이 되는 경우, 면 내에는 c면과 a면이 존재한다. 육방정계 단결정에서는 c면 (0001)면과 m면 (1-100)면이 벽개면이 된다. 즉, 주면을 m면 (1-100)면으로 한 경우는, 분할할 면 내에 존재하는 벽개면은 c면만이라고 생각해도 된다. 이 경우, 긴 측면(21)이 벽개면이 아닌 면으로 하기 위해서는, 긴 측면이 c면에서 0° 이상 180° 이하 범위 내이면 된다. 벽개면에 대한 여유각도를 상기 설명과 같이 5°로 하면, 긴 측면이 c면에서 5° 이상 175° 이하 범위이면 된다. 물론, 여유각도가 10°이면 보다 바람직하다.
여기서, 긴 측면이 c면에서 90° 다른 경우에는 짧은 측면이 c면과 일치하며, 벽개면이 되는 경우가 있다. 그러나, 주면이 c면인 경우와 마찬가지로, 짧은 측면은, 벽개면이 되어도 면적이 큰 긴 측면에 미세한 요철을 형성할 수 있다면, 전체의 광 추출효율이 향상된다. 즉 본 발명은 짧은 측면이 벽개면인 경우도 포함된다. 또 긴 측면이 c면에서 0° 이상 90° 이하의 범위이면, 모든 면을 벽개면과는 다른 면으로 할 수 있어 보다 바람직하다.
그러나 긴 측면이 c면에서 90° 다른 경우, 예를 들어 레이저 스크라이브장치로 주면에 수직으로 홈을 형성하여 분할해도 레이저 스크라이브에 의한 홈 이외의 긴 측면은 주면에 대해 수직으로 되지 않고, 주면과 60° 혹은 120°에서 교차되는 다른 m면(01-10)면 혹은 (10-10)면에서 깨지는 확률이 적지 않다. 때문에 긴 측면은 c면에서 0° 이상 60° 이하의 범위이면 보다 바람직하다. 벽개면에 대한 여유각도를 상기 설명과 같이 5°로 하면, 5° 이상 60° 이하 범위이면 된다.
이상과 같이 본 발명의 반도체 발광소자는 육방정계 단결정인 c면, a면, m면을 주면으로 하고 기판으로부터의 절단을 소정의 면방향으로 함으로써, 광 추출효율을 향상시킬 수 있다. 이 반도체 발광소자는 여러 가지 유형의 반도체 발광장치에 이용할 수 있다.
도 9에 본 실시형태의 반도체 발광소자(1)를 이용한 반도체 발광장치(100)의 구체예를 나타낸다. 도 9는 도 1의 반도체 발광소자의 화합물 반도체층(3)과 반대의 기판면을 광 출사면(36)으로 하는 경우의 일 예이다. 기판(2)은, 육방정계의 단결정에서 상기 어느 한 방법에 의해 제작된 것이다. n전극과 p전극은 도 1과 마찬가지로 형성된다.
서브 마운트(121)에는, 인출전극(122, 123)이 형성된다. 인출전극은 반도체 발광소자(1)에 전류를 인가하기 위한 전극이다. 반도체 발광소자의 n형층 측에 접속되는 n측 인출전극(122)과 p형층 측에 접속되는 p측 인출전극(123)이 있다.
서브 마운트(121)는, 실리콘 제너 다이오드, 실리콘 다이오드, 실리콘, 질화알루미늄, 알루미나, 그 밖의 세라믹 등을 이용할 수 있다.
인출전극에는 범프(124, 125)가 형성된다. 인출전극과 마찬가지로 범프도 n형층에 접속되는 n측 범프(124)와, p형층에 접속되는 p측 범프(125)가 있다. 도 9에서는 p측 범프는 복수이나 모두 부호 (125)로 나타낸다. 물론 n측 범프가 복수 개 있어도 된다. 이 범프에 의해 인출전극과 반도체 발광소자는 전기적으로 접속된다.
범프는 반도체 발광소자(1)를 서브 마운트(121) 상에 고정시키고, 또 인출전극(122, 123)과의 사이를 전기적으로 결합시키는 역할을 한다.
범프의 재료로서는 금, 금-주석, 땜납(solder), 인듐 합금, 도전성 폴리머 등을 이용할 수 있으나, 특히 금이나 금을 주성분으로 하는 재료가 바람직하다. 이들 재료를 이용하여 도금법, 진공 증착법, 스크린 인쇄법, 액적 사출법, 와이어 범프법 등을 이용하여 형성할 수 있다.
예를 들어, 와이어 범프법으로 금 와이어를 제작하고, 그 일단을 본더에 의해 서브 마운트 상의 인출전극에 접착시킨 후, 와이어를 절단함으로써 금 범프를 형성한다. 또 금 등의 고전도성 재료의 미세 나노입자를 휘발성 용제에 분산시킨 액을 잉크젯 인쇄와 마찬가지 방법으로 인쇄하고, 용제를 휘발제거하여, 나노입자의 집합체로서의 범프를 형성하는 액적사출법을 이용할 수 있다.
도 10은 도 9의 광 출사면(36) 측에서 본 평면도이다. 여기서 나타내듯이, p측 범프는 2개 이상 배치된다. 만일 p측 범프가 하나이면, 반도체 발광소자(1)는 n측 범프와 p측 범프의 2개 범프로 서브 마운트(121) 상에 고정되게 되어 불안정하다.
또 p측 범프 중, 적어도 하나는 n측 범프와 동일 측인 긴 측면에 가까운 위치에 배치하며, 적어도 하나는 n측 범프와 반대측인 긴 측면에 가까운 위치에 배치한다. 도 10을 이용하여 구체적으로 나타내면, p측 범프(125-1)는 n측 범프(124)가 있는 측면(21)과 반대 측면(23) 측에 배치한다. 또 p측 범프(125-2)는 n측 범프(124)가 있는 측면(21)과 동일 측인 측면(21) 측에 배치한다. 이와 같이 p측 범프를 배치함으로써, 반도체 발광소자(1)는 3개의 범프를 삼각형으로 배치한 3점 지지에 의해 서브 마운트(121) 상에 안정되게 고정된다.
또 n측 범프와 동일 측 측면에 배치되는 p측 범프(125-2)는, n측 범프(124)로부터 가능한 한 먼 위치에 배치하는 것이 바람직하다. 3개의 범프로 만드는 삼각형 면적을 크게 하기 위해서이다. 이 삼각형 면적이 큰 쪽이 반도체 발광소자(1)는 안정되게 고정된다. 3개 이후의 p측 범프는 어느 위치에 배치해도 된다.
도 11에는 광 출사면(36)이 화합물 반도체층을 형성하지 않은 측 기판인 경우의 다른 예를 나타낸다. 이 예는, 기판(2)이 도전성인 경우의 반도체 발광장치이다. 화합물 반도체층에는 p전극을 전면에 형성한다. n전극은 도전성의 기판 상에 직접 형성하며, 본딩(128)에 의해 외부로부터 송전(送電)된다. 서브 마운트에는 p측 인출전극(123)만 있으면 된다. 도 11에서 측면 근방에 에칭에 의해 n형층을 노출시키나, 에칭에 의해 n형층을 노출시키지 않아도 된다.
도 12에는 광 출사면(36)을 화합물 반도체층 측에 형성한 예를 나타낸다. 서브 마운트(121)에는 반도체 발광소자의 기판측을 접착한다. 접착제(142)는 땜납, 은 페이스트, 수지제의 접착제를 바람직하게 이용할 수 있다. n전극(122)은 도 1과 마찬가지로 형성된다. 한편 p전극은 광 출사면(36)이 되므로, 투명전극(140)을 이용한다. p전극과 n전극은 본딩(128)에 의해 도시하지 않은 전극단자와 접속된다.
도 13에는, 상기와 마찬가지로 광 출사면(36)을 p전극 측으로 하는 다른 예를 나타낸다. 서브 마운트(121)에는 n전극으로의 인출전극(122)을 형성한다. 기판(2)은 도전성 기판을 이용한다. 서브 마운트의 인출전극(122)과 도전성 기판(2)은, 땜납이나 은 페이스트 등 도전성의 접착제(142)로 접착한다. 그리고, 옴 저항을 낮추기 위해 Pt나 Ni, Co, ITO 등의 전극층(143)을 부가시켜도 된다. 도 13에서는 측면 근방에 에칭에 의해 n형층을 노출시키나, 에칭에 의해 n형층을 노출시키지 않아도 된다.
본 발명은 육방정계 단결정의 c면, a면, m면 중 어느 하나를 주면으로 하여 화합물 반도체층을 형성하고, 기판을 잘라내는 방향을 소정의 각도로 함으로써, 긴 측면을 벽개면이 아닌 면으로 하며, 기판의 분할 공정만으로 미세한 요철을 형성하고, 광 추출효과를 향상시키나, 광 출사면 자체에 미세한 요철을 형성해도 됨은 물론이다.
도 14에는 긴 측면을 벽개면이 아닌 면으로 하고, 절단에 의한 미세한 요철(148)을 측면에 형성한 반도체 발광소자(1)의 광 출사면(36)에 미세한 요철(147)을 형성한 반도체 발광장치를 나타낸다. 도 14는 도 9의 반도체 발광장치 광 출사면에 전반사 방지용의 미세한 요철(147)을 형성한 반도체 발광장치를 나타내는 것이다. 따라서 서브 마운트(121), 인출전극(122와 123), 범프(124와 125)는 도 9에서 설명한 것과 동일하다.
미세한 요철(147)의 형성은 몇 가지 방법이 있고, 어느 방법을 이용해도 상관없다. 그러나, 기계적인 응력이 가능한 한 가해지지 않는 방법이 바람직하다. 구체적으로는 에칭에 의한 방법을 들 수 잇다. 에칭에 의한 표면의 요철형상의 형성은 공정이 간단하며, 또 광 추출효율도 향상된다. 그러나, 요철형상의 정확한 제어가 어렵고, 또 똑같은 요철형상을 광 출사면 상에 형성할 수 없다는 특성이 있다. 에칭은 습식에칭이라도 건식에칭이라도 이용할 수 있다. 건식에칭에서는 이온 밀링법이나 염소 가스법 등을 이용할 수 있다. 습식에칭에서는 알칼리를 주체로 한 에칭액을 이용하여 에칭을 수행할 수 있다.
또 잉크젯 인쇄법에 의해 광 출사면 표면에 요철구조를 제작할 수도 있다. 이 방법은 광 출사면을 에칭하는 공정을 포함하지 않으므로 간단하게 수행할 수 있다. 또 요철구조를 제작하는 잉크에 넣는 재료의 굴절률을 조정함으로써, 더욱 광추출 효율을 향상시킬 수 있다.
또 어느 정도 기계적인 응력이 허용되는 경우, 나노임프린트 등에 의한 기계적인 가공방법을 이용할 수도 있다. 나노임프린트에서는 광 출사면에 봉입수지를 도포하여 경화시킨 후에, 브라스트 가공에 의해 광 출사면(36)에 요철 형성을 할 수 있다.
또한 봉입수지를 일단 경화시킨 후, 표면을 연마하여 평탄하게 하고 연마 표면에 얇게 액상수지를 도포하여 막을 형성하며, 이 막에 대해 나노임프린트를 실시하여 요철을 형성할 수도 있다. 그리고, 기판의 광 출사면과 반사방지처리를 실시하는 표면과의 사이에, 형광체를 함유하는 봉입층을 형성해도 된다.
1 : 반도체 발광소자 2 : 칩 기판
3 : 화합물 반도체층 4 : n 전극
5 : p 전극 10 : 웨이퍼
11, 12 : OF면 20 : 적층면
21∼24 : 측면 31 : n형 반도체층
32 : 활성층 33 : p형 반도체층

Claims (15)

  1. 단결정 기판 상에 형성된 주면 상에 질화물 반도체층을 적층하며, 상기 단결정 기판을 분할하여 형성된 장방형의 반도체 발광소자에 있어서,
    긴 변 방향의 측면인 긴 측면이 상기 단결정 기판의 벽개면(劈開面)과 다른 방향에서 분할되는 반도체 발광소자.
  2. 청구항 1에 있어서,
    상기 반도체 발광소자의 긴 변과 짧은 변의 비율이 2 이상인 반도체 발광소자.
  3. 청구항 1 또는 2에 있어서,
    상기 단결정 기판이 육방정 반도체이며, 상기 주면이 (0001) c면이고, 상기 긴 측면이 상기 단결정 기판의 m면과 5° 이상 55° 이하의 각도를 이루는 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 3에 있어서,
    상기 긴 측면이 상기 단결정 기판의 m면과 5° 이상 25° 이하의 각도를 이루는 반도체 발광소자.
  5. 청구항 1 또는 2에 있어서,
    상기 단결정 기판이 육방정 반도체이며, 상기 주면이 (1-100) m면이고, 상기 긴 측면이 상기 단결정 기판의 c면과 5° 이상 175° 이하의 각도를 이루는 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 5에 있어서,
    상기 긴 측면이 상기 단결정 기판의 c면과 5° 이상 85° 이하의 각도를 이루는 반도체 발광소자.
  7. 청구항 5에 있어서,
    상기 긴 측면이 상기 단결정 기판의 c면과 5° 이상 60° 이하의 각도를 이루는 반도체 발광소자.
  8. 청구항 1 또는 2에 있어서,
    상기 단결정 기판이 육방정 반도체이며, 상기 주면이 (11-20) a면이고, 상기 긴 측면이 상기 단결정 기판의 c면 혹은 m면과 5° 이상 85° 이하의 각도를 이루는 것을 특징으로 하는 반도체 발광소자.
  9. 청구항 3 내지 8 중 어느 한 항에 있어서,
    상기 단결정 기판이 질화물화합물 반도체, 탄화규소 반도체, 산화아연계 화합물 중 어느 하나에서 선택된 하나의 단결정 기판인 것을 특징으로 하는 반도체 발광소자.
  10. 청구항 1 내지 9 중 어느 한 항에 있어서,
    상기 긴 측면은 긴 측면의 두께방향 절반 이상의 영역에서 미세한 요철이 존재하는 반도체 발광소자.
  11. 청구항 1 내지 10 중 어느 한 항에 기재된 발광소자를 이용한 반도체 발광장치.
  12. 청구항 11에 있어서,
    기판의 한쪽 면에 n전극과 p전극을 갖는 화합물 반도체층을 형성하며 범프에 의해 서브 마운트에 고정되는 반도체 발광장치에 있어서,
    p측 범프는 2개 이상이며,
    적어도 하나의 p측 범프는 n측 범프와 동일한 긴 측면 측에 배치하고, 적어도 하나의 p측 범프는 상기 n측 범프와 반대쪽의 긴 측면 측에 배치되는 반도체 발광장치.
  13. 육방정 반도체 단결정 기판 상에 n형 반도체층과 활성층과 p형 반도체층을 형성하는 공정과,
    상기 육방정 반도체 단결정 기판 상의 일부 영역에서 상기 활성층과 p형 반도체층을 제거하고 상기 n형 반도체층 또는 상기 육방정 반도체 단결정 기판을 노출시키는 공정과,
    상기 노출된 n형 반도체층 또는 상기 육방정 반도체 단결정 기판과 상기 p형 반도체층에 n전극과 p전극을 각각 형성하는 공정과,
    상기 육방정 반도체 단결정 기판의 벽개면이 아닌 면이 긴 측면이 되도록 레이저 스크라이브에 의해 절단 홈을 형성하는 공정을 포함하는 장방형 반도체 발광장치의 제조방법.
  14. n형 도전성을 갖는 육방정 반도체 단결정 기판 상에 n형 반도체층과 활성층과 p형 반도체층을 형성하는 공정과,
    상기 육방정 반도체 단결정 기판의 이면과 상기 p형 반도체층에 n전극과 p전극을 각각 형성하는 공정과,
    상기 육방정 반도체 단결정 기판의 벽개면이 아닌 면이 긴 측면이 되도록 레이저 스크라이브에 의해 절단 홈을 형성하는 공정을 포함하는 장방형 반도체 발광장치의 제조방법.
  15. 청구항 13 또는 14에 있어서,
    상기 절단 홈을 형성하는 공정은, 상기 육방정 반도체 단결정 기판 두께의 5％에서 50％ 깊이를 갖는 절단 홈을 형성하는 장방형 반도체 발광장치의 제조방법.
KR1020107009920A 2007-10-23 2008-09-17 반도체 발광소자 및 이를 이용한 반도체 발광장치와 그 제조방법 KR20100056574A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-274998 2007-10-23
JP2007274998 2007-10-23

Publications (1)

Publication Number Publication Date
KR20100056574A true KR20100056574A (ko) 2010-05-27

Family

ID=40579198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107009920A KR20100056574A (ko) 2007-10-23 2008-09-17 반도체 발광소자 및 이를 이용한 반도체 발광장치와 그 제조방법

Country Status (7)

Country Link
US (1) US20100237382A1 (ko)
EP (1) EP2204855A1 (ko)
JP (1) JPWO2009054088A1 (ko)
KR (1) KR20100056574A (ko)
CN (1) CN101821867B (ko)
TW (1) TW200939537A (ko)
WO (1) WO2009054088A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10816550B2 (en) 2012-10-15 2020-10-27 Nanocellect Biomedical, Inc. Systems, apparatus, and methods for sorting particles

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8124986B2 (en) 2010-01-18 2012-02-28 Panasonic Corporation Nitride-based semiconductor device and method for fabricating the same
JP5281612B2 (ja) * 2010-05-26 2013-09-04 株式会社東芝 半導体発光装置及びその製造方法
JP2012028444A (ja) * 2010-07-21 2012-02-09 Mitsubishi Chemicals Corp 半導体素子およびその製造方法
JP2012028445A (ja) * 2010-07-21 2012-02-09 Mitsubishi Chemicals Corp 半導体素子およびその製造方法
CN103474522B (zh) * 2012-06-07 2016-04-13 清华大学 发光二极管的制备方法
JP5234219B1 (ja) * 2012-09-07 2013-07-10 三菱化学株式会社 発光ダイオード素子および発光装置
JP2014120669A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体発光素子
JP6183195B2 (ja) * 2013-02-20 2017-08-23 豊田合成株式会社 発光装置
US9640714B2 (en) 2013-08-29 2017-05-02 Nichia Corporation Method for manufacturing light emitting element
JP6183189B2 (ja) 2013-12-02 2017-08-23 日亜化学工業株式会社 発光素子の製造方法
JP6284164B2 (ja) * 2014-02-03 2018-02-28 国立大学法人大阪大学 接合構造体、及び接合構造体の製造方法
CN104867965A (zh) * 2014-02-26 2015-08-26 中国科学院苏州纳米技术与纳米仿生研究所 图形化衬底及其制备方法
KR102306671B1 (ko) * 2015-06-16 2021-09-29 삼성전자주식회사 발광 소자 패키지
JP6418200B2 (ja) 2016-05-31 2018-11-07 日亜化学工業株式会社 発光装置及びその製造方法
JP6536560B2 (ja) 2016-12-27 2019-07-03 日亜化学工業株式会社 発光装置及びその製造方法
EP3893280A4 (en) * 2018-12-06 2022-09-14 LG Electronics Inc. DISPLAY DEVICE USING SEMICONDUCTOR ELECTROLUMINESCENT ELEMENTS AND METHOD OF MANUFACTURING IT
JP2021034680A (ja) * 2019-08-29 2021-03-01 中村留精密工業株式会社 レーザースライシング装置及びそれを用いたスライシング方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888201A (ja) * 1994-09-16 1996-04-02 Toyoda Gosei Co Ltd サファイアを基板とする半導体素子
US5585648A (en) * 1995-02-03 1996-12-17 Tischler; Michael A. High brightness electroluminescent device, emitting in the green to ultraviolet spectrum, and method of making the same
JP3303645B2 (ja) * 1995-12-04 2002-07-22 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
US6163557A (en) * 1998-05-21 2000-12-19 Xerox Corporation Fabrication of group III-V nitrides on mesas
JP4710148B2 (ja) * 2001-02-23 2011-06-29 パナソニック株式会社 窒化物半導体チップの製造方法
JP4639520B2 (ja) * 2001-04-27 2011-02-23 パナソニック株式会社 窒化物半導体チップの製造方法
JP3852000B2 (ja) * 2001-09-28 2006-11-29 豊田合成株式会社 発光素子
JP2004006662A (ja) 2002-03-28 2004-01-08 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体素子
CN100461467C (zh) * 2002-10-03 2009-02-11 日亚化学工业株式会社 发光二极管
JP3956918B2 (ja) * 2002-10-03 2007-08-08 日亜化学工業株式会社 発光ダイオード
US7824937B2 (en) * 2003-03-10 2010-11-02 Toyoda Gosei Co., Ltd. Solid element device and method for manufacturing the same
KR100661614B1 (ko) * 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100706944B1 (ko) * 2005-10-17 2007-04-12 삼성전기주식회사 질화물계 반도체 발광소자
JP4074315B2 (ja) * 2005-11-09 2008-04-09 三菱電線工業株式会社 窒化物半導体発光ダイオード
JP5060732B2 (ja) * 2006-03-01 2012-10-31 ローム株式会社 発光素子及びこの発光素子の製造方法
WO2007126158A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 半導体発光素子およびウエハ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10816550B2 (en) 2012-10-15 2020-10-27 Nanocellect Biomedical, Inc. Systems, apparatus, and methods for sorting particles

Also Published As

Publication number Publication date
JPWO2009054088A1 (ja) 2011-03-03
EP2204855A1 (en) 2010-07-07
WO2009054088A1 (ja) 2009-04-30
US20100237382A1 (en) 2010-09-23
CN101821867A (zh) 2010-09-01
CN101821867B (zh) 2012-01-04
TW200939537A (en) 2009-09-16

Similar Documents

Publication Publication Date Title
KR20100056574A (ko) 반도체 발광소자 및 이를 이용한 반도체 발광장치와 그 제조방법
KR101373276B1 (ko) 발광 소자의 배선 형성 방법, 발광 소자 실장 기판,디스플레이, 백라이트, 조명 장치 및 전자기기
US9142729B2 (en) Light emitting element
JP4951937B2 (ja) 発光装置
CN104022216B (zh) 发光装置
US8878214B2 (en) Semiconductor light emitting device
US9159889B2 (en) Radiation-emitting component and method for producing radiation-emitting components
JP2007103690A (ja) 半導体発光装置及びその製造方法
JP2012231122A (ja) 窒化物系発光ダイオード素子とその製造方法
KR20100108597A (ko) 화합물 반도체 발광 다이오드
JP5056799B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2009070869A (ja) 半導体発光装置
JP6396023B2 (ja) 発光素子
JP6385680B2 (ja) 発光素子
JP2009123908A (ja) 発光装置
JP2016163015A (ja) 紫外線発光素子及びその製造方法
JP2012064759A (ja) 半導体発光装置、半導体発光装置の製造方法
CN1296296A (zh) 一种制备氮化镓基 led的新方法
JP2009123909A (ja) 発光装置、発光装置の製造方法、サブマウントおよびサブマウントの製造方法
JP5398937B1 (ja) 窒化物半導体発光チップ、窒化物半導体発光装置及び窒化物半導体チップの製造方法
KR102035180B1 (ko) 발광소자
KR101790047B1 (ko) 발광소자
JP2008300501A (ja) 半導体発光素子、半導体発光装置およびその製造方法
CN110581207A (zh) 发光组件及其制造方法
WO2012091007A1 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application