CN116978795A - 扇出型封装体的制备方法 - Google Patents
扇出型封装体的制备方法 Download PDFInfo
- Publication number
- CN116978795A CN116978795A CN202311115241.6A CN202311115241A CN116978795A CN 116978795 A CN116978795 A CN 116978795A CN 202311115241 A CN202311115241 A CN 202311115241A CN 116978795 A CN116978795 A CN 116978795A
- Authority
- CN
- China
- Prior art keywords
- layer
- support carrier
- forming
- carrier plate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 23
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 353
- 239000004065 semiconductor Substances 0.000 claims abstract description 90
- 239000012790 adhesive layer Substances 0.000 claims abstract description 79
- 239000004033 plastic Substances 0.000 claims abstract description 69
- 229920003023 plastic Polymers 0.000 claims abstract description 69
- 238000007789 sealing Methods 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 238000000465 moulding Methods 0.000 claims description 13
- 238000004026 adhesive bonding Methods 0.000 claims description 5
- 238000000748 compression moulding Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000005022 packaging material Substances 0.000 abstract description 18
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 10
- 238000005520 cutting process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- -1 polyethylene Polymers 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 206010011469 Crying Diseases 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 229920000098 polyolefin Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本公开涉及半导体技术领域的扇出型封装体的制备方法，该制备方法通过在支撑载板的上下表面形成相同的封装材料层(包括粘接层、重布线层和塑封层)，位于上表面的封装材料层产生的应力与位于下表面的封装材料层产生的应力方向相反且大小相近或者相等，二者相互抵消，有利于减少翘曲程度，甚至消除翘曲，进而提高了封装效率和良品率。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种扇出型封装体的制备方法。
背景技术
随着半导体行业的快速发展，芯片尺寸越来越小，信号接点数越来越多，传统的封装已不能满足高接点数的需求。晶圆级扇出封装(Fan-Out Wafer Level Package，FOWLP)技术是一种晶圆级加工的嵌入式芯片封装方法，具有输入/输出端口较多、集成灵活性较好等优点，被广泛应用于半导体行业中。
在晶圆级扇出型封装过程中，由于不同封装材料间热膨胀系数(Coefficient ofThermal Expansion，CTE)的不匹配，易导致晶圆发生翘曲(warpage)，进而影响封装效率和良品率。
发明内容
为了解决上述技术问题，本公开提供了一种扇出型封装体的制备方法。
本公开提供了一种扇出型封装体的制备方法，包括：
提供支撑载板；其中，所述支撑载板包括相对设置的第一表面和第二表面；
于所述第一表面形成第一粘接层，以及于所述第二表面形成第二粘接层；
于所述第一粘接层背离所述支撑载板的一侧形成第一重布线层，以及于所述第二粘接层背离所述支撑载板的一侧形成第二重布线层；
提供半导体器件，并将所述半导体器件的有源面附接至所述第一重布线层和/或所述第二重布线层；
形成塑封层；所述塑封层包覆所述半导体器件，还覆盖所述第一重布线层背离所述第一粘接层的一侧表面和所述第二重布线层背离所述第二粘接层的一侧表面中未被所述半导体器件覆盖的表面。
可选地，所述第一重布线层包括至少一金属膜层和至少一绝缘层；所述第二重布线层包括至少一金属膜层和至少一绝缘层；所述于所述第一粘接层背离所述支撑载板的一侧形成第一重布线层，以及于所述第二粘接层背离所述支撑载板的一侧形成第二重布线层，包括：
于所述第一粘接层背离所述支撑载板的一侧和所述第二粘接层背离所述支撑载板的一侧依次交替形成一所述金属膜层和绝缘层，直至于所述第一粘接层背离所述支撑载板的一侧形成所述第一重布线层的所有金属膜层和绝缘层，以及于所述第二粘接层背离所述支撑载板的一侧形成所述第二重布线层的所有金属膜层和绝缘层。
可选地，所述于所述第一表面形成第一粘接层，以及于所述第二表面形成第二粘接层，包括：
采用贴膜工艺形成所述粘接层；
或者，
采用涂胶工艺形成所述粘接层；
对由涂胶工艺形成的所述粘接层进行烘烤。
可选地，所述将所述半导体器件的有源面附接至所述第一重布线层和/或所述第二重布线层，包括：
将所述半导体器件的有源面附接至所述第一重布线层背离所述第一粘接层的一侧表面和所述第二重布线层背离所述第二粘接层的一侧表面；
其中，沿所述支撑载板的厚度方向，附接至所述第一重布线层的半导体器件的投影与附接至所述第二重布线层的半导体器件的投影相重叠。
可选地，所述将所述半导体器件的有源面附接至所述第一重布线层和/或所述第二重布线层，包括：
于所述第一重布线层背离所述第一粘接层的一侧表面附接半导体器件的有源面；
于所述第二重布线层表面背离所述第二粘接层的一侧表面附接应力平衡器件；
其中，沿所述支撑载板的厚度方向，所述半导体器件的投影与所述应力平衡器件的投影相重叠。
可选地，所述形成塑封层，包括：
采用模压成型或流动成型工艺形成塑封层。
可选地，所述制备方法还包括：
于所述塑封层背离所述支撑载板的一侧表面形成凹槽；所述凹槽用于释放应力。
可选地，所述于所述塑封层背离所述支撑载板的一侧表面形成凹槽，包括：
于相邻两个所述半导体器件之间的所述塑封层背离所述支撑载板的一侧表面形成所述凹槽。
可选地，所述于相邻两个所述半导体器件之间的所述塑封层背离所述支撑载板的一侧表面形成所述凹槽，包括：
沿所述塑封层的厚度方向，所述凹槽的深度小于或等于所述塑封层的1/2厚度。
可选地，所述形成塑封层之后，所述制备方法还包括：
采用热解键、激光解键或机械解键方式中的一种移除所述支撑载板和粘接层。
本公开提供的技术方案与现有技术相比具有如下优点：
本公开提供的扇出型封装体的制备方法，包括：提供支撑载板；其中，支撑载板包括相对设置的第一表面和第二表面；于第一表面形成第一粘接层，以及于第二表面形成第二粘接层；于第一粘接层背离支撑载板的一侧形成第一重布线层，以及于第二粘接层背离支撑载板的一侧形成第二重布线层；提供半导体器件，并将半导体器件的有源面附接至第一重布线层和/或第二重布线层；形成塑封层；塑封层包覆半导体器件，还覆盖第一重布线层背离第一粘接层的一侧表面和第二重布线层背离第二粘接层的一侧表面中未被半导体器件覆盖的表面。由此，利用双面封装的方式，在支撑载板的上下表面同时形成相同的封装材料层(包括粘接层、重布线层和塑封层)，位于上表面的封装材料层产生的应力与位于下表面的封装材料层产生的应力方向相反且大小相近或者相等，二者相互抵消，有利于减少翘曲程度，甚至消除翘曲，进而提高了封装效率和良品率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的一种扇出型封装体的制备方法的流程示意图；
图2为本公开实施例提供的一种扇出型封装体的制备方法中各步骤的结构示意图；
图3为本公开实施例提供的另一种扇出型封装体的制备方法中各步骤的结构示意图；
图4-5为本公开实施例提供的减小翘曲的原理示意图；
图6为本公开实施例提供的一种扇出型封装体的结构示意图；
图7为本公开实施例提供的另一种扇出型封装体的结构示意图；
图8为本公开实施例提供的又一种扇出型封装体的结构示意图。其中，1、支撑载板；11、第一表面；12、第二表面；2、粘接层；21、第一粘接层；22第二粘接层；3、半导体器件；4、塑封层；5、重布线层；51、第一重布线层；52、第二重布线层；6、连接结构；7、应力平衡器件。
具体实施方式
为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本公开，但本公开还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开的一部分实施例，而不是全部的实施例。
下面结合附图，对本公开实施例提供的扇出型封装体的制备方法进行示例性说明。
图1为本公开实施例提供的一种扇出型封装体的制备方法的流程示意图，图2为本公开实施例提供的一种扇出型封装体的制备方法中各步骤的结构示意图，图3为本公开实施例提供的另一种扇出型封装体的制备方法中各步骤的结构示意图。参照图1-3，该制备方法包括如下步骤：
S110、提供支撑载板。
其中，支撑载板1用于固定和支撑封装体；支撑载板1可选用本领域技术人员可知的所有类型的载板，例如玻璃载板或不锈钢载板，在此不限定。支撑载板1包括相对设置的第一表面11和第二表面12，第一表面11和第二表面12均为平整表面。
S120、于支撑载板的第一表面形成第一粘接层，以及于支撑载板的第二表面形成第二粘接层。
本步骤中，如图2-3(第一个步骤)所示，在支撑载板1的第一表面11和第二表面12均形成粘接层2，粘接层2包括第一粘接层21和第二粘接层22。粘接层2具有一定的粘附性，能够将半导体器件3固定在支撑载板1的第一表面11和/或第二表面12。可采用贴膜或涂胶工艺形成粘接层2，在后续可通过热解键、激光解键或机械解键方式将半导体器件3与支撑载板1分离。
需要说明的是，第一粘接层21的厚度和第二粘接层22的厚度相等，或者第一粘接层21的厚度和第二粘接层22的厚度的差值小于预设阈值，在此不限定。
在一些实施例中，“于第一表面形成第一粘接层，以及于第二表面形成第二粘接层”包括如下步骤：
采用贴膜工艺形成第一粘接层和第二粘接层。
示例性地，将粘性膜(例如双面胶)粘贴在支撑载板1的第一表面11和第二表面12上，即形成第一粘接层21和第二粘接层22；去掉背纸暴露出粘性表面，将半导体器件3的无源面与粘性表面接触即可完成半导体器件3与支撑载板1的附接，操作简单。
在一些实施例中，“于支撑载板的第一表面形成第一粘接层，以及于支撑载板的第二表面形成第二粘接层”包括如下步骤：
采用涂胶工艺形成第一粘接层和第二粘接层；
对第一粘接层和第二粘接层进行烘烤。
在本实施例中，制备第一粘接层21和第二粘接层22的原材料为胶水，呈粘流态，具有一定的流动性。先在支撑载板1的第一表面11和第二表面12涂覆预设厚度的胶水层，即第一粘接层21和第二粘接层22；然后对第一粘接层21和第二粘接层22进行烘烤，以优化第一粘接层21和第二粘接层22黏附性，既保证在封装过程中半导体器件3不会与支撑载板断开连接，又保证后续移除支撑载板1时不会损坏半导体器件3以及与支撑载板1接触的封装材料层。
在制备粘接层2的过程中，需要对粘接层2进行烘烤或加热，材料受热产生应力，为了平衡应力，在支撑载板1的上下表面均形成粘接层2，第一粘接层21和第二粘接层22产生的应力方向相反、大小相等或相近，应力可相互抵消，从而实现减小翘曲。
S130、于第一粘接层背离支撑载板的一侧形成第一重布线层，以及与第二粘接层背离支撑载板的一侧形成第二重布线层。
其中，第一重布线层51和第二重布线层52均包括至少一图案化的金属层和至少一绝缘层，选用导电性良好的金属材料，包括但不限于铜、钛、金、银、铝和锡等金属材料。第一重布线层51和第二重布线层52的厚度相等，或者二者的厚度差小于预设阈值。
S140、提供半导体器件，并将半导体器件的有源面附接至第一重布线层和/或第二重布线层。
其中，半导体器件3包括但不限于晶粒(die)、芯片(chip)和晶圆(wafer)。半导体器件3包括相对设置的无源面和有源面，有源面设有键合点位。通过热压键合(ThermalCompress Bonding，TCB)、贴片(Die Attach，DA)或者表面贴装(Surface MountTechnology，SMT)方式将半导体器件3的有源面与第一重布线层51和/或第二重布线层52附接，从而实现半导体器件3与第一重布线层51和/或第二重布线层52的电连接。可仅在第一重布线层51附接半导体器件3，还可仅在第二重布线层52附接半导体器件3，或者在第一重布线层51和第二重布线层52均附接半导体器件3。
S150、形成塑封层。
其中，塑封层4包覆半导体器件3，还覆盖第一重布线层51背离第一粘接层21的一侧表面和第二重布线52层背离第二粘接层22的一侧表面中未被半导体器件3覆盖的表面。第一重布线层51上的塑封层4的厚度与第二重布线层52上的塑封层4的厚度相等，或者二者的厚度差小于预设阈值。
塑封层4可选用封装塑封料(MoldingCompound，MC)或者液态或者粉末环氧树脂等材料，可选用半固化片，半固化片包括环氧树脂、聚乙烯、聚丙烯、聚烯烃、聚酰胺、聚亚氨酯等中的一种或多种的组合。
在本实施例中，采用的封装方式为RDL-first，在支撑载板的两侧均形成粘接层2和重布线层5，即在支撑载板1的第一表面11依次形成第一粘接层21和第一重布线层51，第二表面12依次形成第二粘接层22和第二重布线层52，然后固定半导体器件3，再在两个重布线层5上均形成塑封层4。
根据翘曲方向的不同，可将翘曲类型划分为“笑脸翘曲”(如图4所示)和“哭脸翘曲”(如图5所示)。如图4所示，“笑脸翘曲”是指封装材料层产生的应力集中在边缘，边缘区域的翘曲程度大于中间区域的翘曲程度，导致晶圆的表面呈中间向下凹陷、边缘向上翘起的弧面。如图5所示，“哭脸翘曲”是指封装材料层产生的应力集中在中间区域，中间区域的翘曲程度大于边缘区域的翘曲程度，导致晶圆的表面呈中间向上隆起、边缘向下的弧面。本公开实施例通过在支撑载板的相对的上下表面进行双面封装，即在支撑载板的两侧形成相同的封装材料层(至少包括粘接层2、重布线层5和塑封层4)，由于结构对称，封装材料层产生的应力的方向相反，应力大小相同(理想状态下)或相近，可完全抵消或者部分抵消，从而实现减小翘曲。
需要说明的是，在封装过程中，半导体器件3对翘曲的影响非常小，因此可根据需求选择在支撑载板1的一侧或者两侧设置半导体器件。粘接层2、塑封层4和重布线层5受制备工艺和所用材料的限制，其对晶圆翘曲的影响非常大，需要在支撑载板1的上下表面都设置粘接层2、塑封层4和重布线层5。
示例性地，如图2所示，在支撑载板1的上下两表面(第一表面11和第二表面12)同时进行封装，先在支撑载板1的第一表面11形成第一粘接层21以及第二表面形成第二粘接层22，然后在第一粘接层21背离支撑载板1的一侧形成第一重布线层51以及在第二粘接层22背离支撑载板1的一侧形成第二重布线层52，在第一重布线层51和第二重布线层52均附接半导体器件3，再在重布线层5的外侧形成塑封层4，封装材料层(包括粘接层2、重布线层5和塑封层4)沿水平方向对称分布，产生应力的方向相反，其大小相等或者相近，可相互抵消，从而可减小翘曲。同时，在第一重布线层51和第二重布线层52上均附接半导体器件3，有利于提高封装效率。
示例性地，如图3所示，在支撑载板1的上下两表面同时进行封装，与图2的区别为：仅在第一重布线层51上附接半导体器件3，支撑载板1相对设置的两个表面上形成相同的封装材料层(包括粘接层2、塑封层4和重布线层5)，封装材料层沿水平方向对称分布，产生应力的方向相反，其大小相等或者相近，可相互抵消，从而可减小翘曲。此外，第二重布线层52上未附接半导体器件3，该侧形成的封装体最终会被废弃，因此其精度要求和制备难度有所降低，也有利于提高封装效率。
本公开实施例提供的扇出型封装体的制备方法包括：提供支撑载板1；其中，支撑载板1包括相对设置的第一表面11和第二表面12；于第一表面11形成第一粘接层21，以及于第二表面12形成第二粘接层22；于第一粘接层21背离支撑载板1的一侧形成第一重布线层51，以及于第二粘接层22背离支撑载板1的一侧形成第二重布线层52；提供半导体器件3，并将半导体器件3的有源面附接至第一重布线层51和/或第二重布线层52；形成塑封层4；塑封层4包覆半导体器件3，还覆盖第一重布线层51背离第一粘接层21的一侧表面和第二重布线层52背离第二粘接层22的一侧表面中未被半导体器件3覆盖的表面。由此，利用双面封装的方式，在支撑载板1的上下表面同时形成相同的封装材料层(包括粘接层2、重布线层5和塑封层4)，位于上表面的封装材料层产生的应力与位于下表面的封装材料层产生的应力方向相反且大小相近或者相等，二者相互抵消，有利于减少翘曲程度，甚至消除翘曲，进而提高了封装效率和良品率。
在一些实施例中，第一重布线层包括至少一金属膜层和至少一绝缘层；第二重布线层包括至少一金属膜层和至少一绝缘层；于第一粘接层背离支撑载板的一侧形成第一重布线层，以及于第二粘接层背离支撑载板的一侧形成第二重布线层，包括：
于第一粘接层背离支撑载板一侧和第二粘接层背离支撑载板的一侧依次交替形成一金属膜层和一绝缘层，直至于第一粘接层背离支撑载板的一侧形成第一重布线层的所有金属膜层和所有绝缘层，以及于第二粘接层背离支撑载板的一侧形成第二重布线层的所有金属膜层和绝缘层。
示例性地，如图2或3所示，需要在第一粘接层21和第二粘接层22背离支撑载板1的一侧均制备重布线层5，每个重布线层5包括三个图案化的金属膜层和三个绝缘层，金属膜层与绝缘层一一对应，每个绝缘层包裹对应的金属膜层且在背离半导体器件的一侧暴露出该金属膜层；其中，第一重布线层51包括第一金属膜层M1、第二金属膜层M2和第三金属膜层M3，M1表面以及M1、M2和M3之间均有绝缘层；第二重布线层52包括第四金属膜层M4、第五金属膜层M5和第六金属膜层M6，M4表面以及M4、M5和M6之间均有绝缘层。重布线层5的制备方法具体如下：(1)先形成第一重布线层51的第一绝缘层，采用光刻或刻蚀工艺在第一绝缘层中形成图案化的过孔，过孔形状即为第一金属膜层M1的形状，利用溅射或电镀工艺在过孔中形成第一金属膜层M1，重复上述步骤在形成第二重布线层52的第四绝缘层和第四金属膜层M4；(2)然后在第一金属膜层M1背离塑封层4的一侧形成第二绝缘层和第二金属膜层M2，在第四金属膜层M4背离塑封层4的一侧形成第五绝缘层和第五金属膜层M5；(3)在第二金属膜层M2背离第一金属膜层M1的一侧形成第三绝缘层和第三金属膜层M3，在第五金属膜层M5背离第四金属膜层M4的一侧形成第六绝缘层第六金属膜层M6。当重布线层5包括更多金属膜层时，重复上述步骤(2)或(3)，直至形成第一重布线层51的所有金属膜层和所有绝缘层以及第二重布线层52的所有金属膜层和所有绝缘层。
需要说明的是，采用本领域技术人员可知的所有工艺制备图案化的金属膜层，例如光刻+溅射+电镀工艺，在此不再赘述。图2和3仅示例性地示出了重布线层5包括绝缘层和金属膜层的数量为3个，但并不构成对本公开实施例提供的扇出型封装体的制备方法。在其他实施方式中，重布线层5包括绝缘层和金属膜层的数量还可以为1个、2个、4个或者更多个，在此不限定。
在一些实施例中，“将半导体器件的有源面附接至第一重布线层和/或第二重布线层”包括：
将半导体器件的有源面附接至第一重布线层背离第一粘接层的一侧表面和第二重布线层背离第二粘接层的一侧表面；
其中，沿支撑载板1的厚度方向，附接至第一重布线层51的半导体器件3的投影与附接至第二重布线层52的半导体器件3的投影相重叠。
在本实施例中，如图2所示，沿支撑载板1的厚度方向，附接至第一重布线层51的半导体器件3的投影与附接至第二重布线层52的半导体器件3的投影相重叠，即半导体器件3在支撑载板1的上下表面对称分布；如此，在支撑载板1上下两侧形成的扇出型封装体的结构完全相同且对称，产生的应力方向相反且大小相等，相互抵消后可消除翘曲。
在一些实施例中，“将半导体器件的有源面附接至第一重布线层和/或第二重布线层”包括如下步骤：
于第一重布线层背离第一粘接层的一侧表面附接半导体器件的有源面；
于第二重布线层表面背离第二粘接层的一侧表面附接应力平衡器件；
其中，沿支撑载板1的厚度方向，半导体器件3的投影与应力平衡器件7的投影相重叠。
在本实施例中，如图6所示，在第一重布线层51背离第一粘接层21的一侧表面附接半导体器件3，在第二重布线层52背离第二粘接层22的一侧表面附接应力平衡器件7，沿支撑载板1的厚度方向，半导体器件3的投影与应力平衡器件7的投影重叠，即半导体器件3与应力平衡器件7在支撑载板1的上下表面对称分布；应力平衡器件7与半导体器件3的尺寸和材料均相等。如此，在支撑载板1上下两侧形成的扇出型封装体的结构完全相同且对称，产生的应力方向相反且大小相等，相互抵消后可消除翘曲。
在一些实施例中，“形成塑封层”包括如下步骤：
采用模压成型或流动成型工艺形成塑封层。
其中，塑封层的材料可选用封装塑封料(MoldingCompound，MC)、环氧树脂、聚乙烯、聚丙烯、聚烯烃、聚酰胺、聚亚氨酯和陶瓷中的一种或多种的组合。采用模压成型和流动成型工艺制备塑封层，均需要对塑封材料进行加压和加热，使塑封材料塑化、流动充满模腔，并使塑封材料发生交联反应后固化，此过程中需要对温度、压力和时间进行严格控制。
在其他实施方式中，还可以采用本领域技术人员可知的所有工艺制备塑封层，例如注射成型、注塑成型和层压成型，在此不限定。
在一些实施例中，该制备方法还包括：
于塑封层背离支撑载板的一侧表面形成凹槽；凹槽用于释放应力。
结合图7，凹槽41位于塑封层4背离支撑载板1的一侧表面(即塑封层4背离第一重布线层51的一侧表面以及塑封层4背离第二重布线层52的一侧表面)，如此设置，当塑封层4因受力不均匀或膨胀不均匀而发生局部应力集中时，凹槽41可将原来过于集中的应力分担开来，从而减少和避免由集中应力带来的翘曲。
本实施例中，可采用模具内筋、机械切削或刻蚀工艺中的一种来形成凹槽41。采用模具内筋工艺形成凹槽41时，需在制备塑封层4的模具内对应位置设置内筋，如此，利用一道工序同时形成塑封层4和凹槽41，有利于节省工序和提高封装效率。采用机械切削或刻蚀工艺形成凹槽时，需要在形成塑封层4之后，利用切削设备或者刻蚀设备在塑封层的对应位置形成凹槽41，如此，形成凹槽41的表面平滑且精度高。
需要说明的是，图7仅示例性地示出了凹槽的数量为3个，凹槽的形状可设置为矩形、三角形或半圆形，但并不构成对本公开实施例提供的扇出型封装体的制备方法的限定。在其他实施方式中，可根据需求灵活设置凹槽的数量和形状，在此不作限定。
在一些实施例中，于塑封层背离支撑载板的一侧表面形成凹槽，包括：
于相邻两个半导体器件之间的塑封层背离支撑载板的一侧表面形成凹槽。
其中，沿塑封层4的厚度方向，凹槽41的投影位于相邻两个半导体器件3的投影之间。示例性地，如图7所示，凹槽41位于塑封层4背离支撑载板1的一侧表面，且介于相邻两个半导体器件3之间。如此，避免在开设凹槽41过程损坏半导体器件3。
需要说明的是，图7仅示例性地示出了在相邻的每两个半导体器件3之间均设置一个凹槽41，但并不构成对本公开实施例提供的扇出型封装体的制备方法的限定。在其他实施方式中，还可以每间隔预设数量的半导体器件3设置一个凹槽，在此不限定。例如，如图8所示，每间隔2个半导体器件3设置一个凹槽41。
在一些实施例中，于相邻两个半导体器件之间的塑封层背离支撑载板的一侧表面形成凹槽，包括：
沿塑封层的厚度方向，凹槽的深度小于或等于塑封层的1/2厚度。
在本实施例中，如图7-8所示，凹槽41的深度h小于塑封层4的厚度H，如此，开设的凹槽41不会穿透塑封层4，位于塑封层4下方的支撑载板1和粘接层2不会裸露出来，保证了塑封层4的密封性。进一步地，凹槽41的深度h小于或等于塑封层4的1/2厚度(即1/2H)，即h≤1/2H。
需要说明的是，本公开实施例仅示例性地示出了凹槽41的深度小于或等于预设深度，预设深度为塑封层4的1/2厚度(即1/2H)，但并不构成对本公开实施例提供的扇出型封装体的限定。在其他实施方式中，预设深度还可以大于1/2H，或者小于1/2H，或者为具体数值，在此不限定。
在一些实施例中，“形成塑封层”之后，该制备方法还包括：
采用热解键、激光解键或机械解键方式中的一种移除支撑载板和粘接层。
其中，可根据支撑载板的类型，选择移除支撑载板的方式。例如，若支撑载板为玻璃载板或其他透光的载板，则可采用热解键、机械解键和激光解键方式中的任一种来移除复合载板；若支撑载板为不锈钢载板或者其他不透光的载板，则采用热解键或机械解键来移除复合载板。本步骤中移除支撑载板1和粘接层2后，重布线层5原与粘接层2附接的一侧表面裸露出来。
在一些实施例中，该制备方法还包括：
于重布线层背离半导体器件的一侧表面形成连接结构；
其中，连接结构6与重布线层5电连接，连接结构用于连接外部器件。
示例性地，如图2-3所示，连接结构6包括焊球，焊球与重布线层5电连接，重布线层5与半导体器件3的有源面电连接，如此实现了半导体器件3与外部器件的电连接。
需要说明的是，图2和3仅示例性地示出将连接结构6设置为球状，但并不构成对本公开实施例提供的扇出型封装体的制备方法的限定。在其他实施方式中，连接结构还可以设置为其他形式，例如柱状或块状，在此不限定。
需要说明的是，图2和3仅示例性地示出了扇出型封装体在制备过程中各封装材料层的制备顺序和相对位置关系，并不对连接结构6和半导体器件3的数量以及各封装材料层的尺寸构成限定，可根据需求灵活设置。
在一些实施例中，该制备方法还包括：
对扇出型封装体进行切割；
其中，切割工艺包括划片切割、刀片切割、激光切割和等离子切割中的至少一种。
需要说明的是，在本文中，诸如“底”和“顶”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本公开的具体实施方式，使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下，在其它实施例中实现。因此，本公开将不会被限制于本文所述的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种扇出型封装体的制备方法，其特征在于，包括：
提供支撑载板；其中，所述支撑载板包括相对设置的第一表面和第二表面；
于所述支撑载板的第一表面形成第一粘接层，以及于所述支撑载板的第二表面形成第二粘接层；
于所述第一粘接层背离所述支撑载板的一侧形成第一重布线层，以及于所述第二粘接层背离所述支撑载板的一侧形成第二重布线层；
提供半导体器件，并将所述半导体器件的有源面附接至所述第一重布线层和/或所述第二重布线层；
形成塑封层；所述塑封层包覆所述半导体器件，还覆盖所述第一重布线层背离所述第一粘接层的一侧表面和所述第二重布线层背离所述第二粘接层的一侧表面中未被所述半导体器件覆盖的表面。
2.根据权利要求1所述的制备方法，其特征在于，所述第一重布线层包括至少一金属膜层和至少一绝缘层；所述第二重布线层包括至少一金属膜层和至少一绝缘层；所述于所述第一粘接层背离所述支撑载板的一侧形成第一重布线层，以及于所述第二粘接层背离所述支撑载板的一侧形成第二重布线层，包括：
于所述第一粘接层背离所述支撑载板的一侧和所述第二粘接层背离所述支撑载板的一侧依次交替形成一所述金属膜层和一所述绝缘层，直至于所述第一粘接层背离所述支撑载板的一侧形成所述第一重布线层的所有金属膜层和所有绝缘层，以及于所述第二粘接层背离所述支撑载板的一侧形成所述第二重布线层的所有金属膜层和所有绝缘层。
3.根据权利要求1所述的制备方法，其特征在于，所述于所述第一表面形成第一粘接层，以及于所述第二表面形成第二粘接层，包括：
采用贴膜工艺形成所述粘接层；
或者，
采用涂胶工艺形成所述粘接层；
对由涂胶工艺形成的所述粘接层进行烘烤粘接层。
4.根据权利要求1所述的制备方法，其特征在于，所述将所述半导体器件的有源面附接至所述第一重布线层和/或所述第二重布线层，包括：
将所述半导体器件的有源面附接至所述第一重布线层背离所述第一粘接层的一侧表面和所述第二重布线层背离所述第二粘接层的一侧表面；
其中，沿所述支撑载板的厚度方向，附接至所述第一重布线层的半导体器件的投影与附接至所述第二重布线层的半导体器件的投影相重叠。
5.根据权利要求1所述的制备方法，所述将所述半导体器件的有源面附接至所述第一重布线层和/或所述第二重布线层，包括：
于所述第一重布线层背离所述第一粘接层的一侧表面附接半导体器件的有源面；
于所述第二重布线层表面背离所述第二粘接层的一侧表面附接应力平衡器件；
其中，沿所述支撑载板的厚度方向，所述半导体器件的投影与所述应力平衡器件的投影相重叠。
6.根据权利要求1所述的制备方法，其特征在于，所述形成塑封层，包括：
采用模压成型或流动成型工艺形成塑封层。
7.根据权利要求1-6任一项所述的制备方法，其特征在于，所述制备方法还包括：
于所述塑封层背离所述支撑载板的一侧表面形成凹槽；所述凹槽用于释放应力。
8.根据权利要求7所述的制备方法，其特征在于，所述于所述塑封层背离所述支撑载板的一侧表面形成凹槽，包括：
于相邻两个所述半导体器件之间的所述塑封层背离所述支撑载板的一侧表面形成所述凹槽。
9.根据权利要求8所述的制备方法，其特征在于，所述于相邻两个所述半导体器件之间的所述塑封层背离所述支撑载板的一侧表面形成所述凹槽，包括：
沿所述塑封层的厚度方向，所述凹槽的深度小于或等于所述塑封层的1/2厚度。
10.根据权利要求1所述的制备方法，其特征在于，所述形成塑封层之后，所述制备方法还包括：
采用热解键、激光解键或机械解键方式中的一种移除所述支撑载板和粘接层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311115241.6A CN116978795A (zh) | 2023-08-30 | 2023-08-30 | 扇出型封装体的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311115241.6A CN116978795A (zh) | 2023-08-30 | 2023-08-30 | 扇出型封装体的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116978795A true CN116978795A (zh) | 2023-10-31 |
Family
ID=88481622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311115241.6A Pending CN116978795A (zh) | 2023-08-30 | 2023-08-30 | 扇出型封装体的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116978795A (zh) |
-
2023
- 2023-08-30 CN CN202311115241.6A patent/CN116978795A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6701614B2 (en) | Method for making a build-up package of a semiconductor | |
| US7520052B2 (en) | Method of manufacturing a semiconductor device | |
| KR100219791B1 (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법 | |
| TW202038423A (zh) | 扇出型天線封裝結構及其封裝方法 | |
| JP2000294673A (ja) | 半導体装置の製造方法 | |
| CN107833862B (zh) | 半导体封装结构及半导体工艺 | |
| JP2002368190A (ja) | 半導体装置およびその製造方法 | |
| KR20050063700A (ko) | 반도체장치의 제조방법 및 반도체장치 | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| JPH0794553A (ja) | 半導体装置およびその製造方法 | |
| US6259154B1 (en) | Semiconductor device and method of manufacturing the same | |
| US10943857B2 (en) | Substrate with multi-layer resin structure and semiconductor device including the substrate | |
| US20210175155A1 (en) | Power module having interconnected base plate with molded metal and method of making the same | |
| JP2002368028A (ja) | 半導体パッケージ及びその製造方法 | |
| US20220115356A1 (en) | Fan-out encapsulation structure and encapsulation method for chip | |
| US20220199502A1 (en) | Multiple substrate package systems and related methods | |
| CN116978795A (zh) | 扇出型封装体的制备方法 | |
| CN117080092A (zh) | 扇出型封装体的制备方法 | |
| CN117153699A (zh) | 扇出型封装体的制备方法 | |
| CN113628981A (zh) | 半导体封装方法及其结构 | |
| JP2012015446A (ja) | 半導体装置の製造方法 | |
| JP5058144B2 (ja) | 半導体素子の樹脂封止方法 | |
| TWI425580B (zh) | 製造半導體晶片封裝模組之方法 | |
| JP2003249509A (ja) | 半導体封止方法および封止された半導体 | |
| JP3667323B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |