CN117153699A - 扇出型封装体的制备方法 - Google Patents

扇出型封装体的制备方法 Download PDF

Info

Publication number
CN117153699A
CN117153699A CN202311115225.7A CN202311115225A CN117153699A CN 117153699 A CN117153699 A CN 117153699A CN 202311115225 A CN202311115225 A CN 202311115225A CN 117153699 A CN117153699 A CN 117153699A
Authority
CN
China
Prior art keywords
layer
support carrier
semiconductor device
away
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311115225.7A
Other languages
English (en)
Inventor
李文启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yibu Semiconductor Co ltd
Original Assignee
Shanghai Yibu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Yibu Semiconductor Co ltd filed Critical Shanghai Yibu Semiconductor Co ltd
Priority to CN202311115225.7A priority Critical patent/CN117153699A/zh
Publication of CN117153699A publication Critical patent/CN117153699A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开涉及扇出型封装体的制备方法，该制备方法利用双面封装的方式，在支撑载板的上下表面同时形成相同的封装材料层(包括塑封层和重布线层)，位于上表面的封装材料层产生的应力与位于下表面的封装材料层产生的应力方向相反，大小相近或者相等，二者可相互抵消，减少了翘曲程度，甚至消除翘曲，进而有利于提高封装效率和良品率。

Description

扇出型封装体的制备方法
技术领域
本公开涉及半导体技术领域，尤其涉及一种扇出型封装体的制备方法。
背景技术
随着半导体行业的快速发展，芯片尺寸越来越小，信号接点数越来越多，传统的封装已不能满足高接点数的需求。晶圆级扇出封装(Fan-Out Wafer Level Package，FOWLP)技术是一种晶圆级加工的嵌入式芯片封装方法，具有输入/输出端口较多、集成灵活性较好等优点，被广泛应用于半导体行业中。
在晶圆级扇出型封装过程中，由于不同封装材料间热膨胀系数(Coefficient ofThermal Expansion，CTE)的不匹配，易导致晶圆发生翘曲(warpage)，进而影响封装效率和良品率。
发明内容
为了解决上述技术问题，本公开提供了一种扇出型封装体的制备方法，通过双面封装的方式来减少翘曲，进而降低翘曲所带来的不利影响。
本公开提供了一种扇出型封装体的制备方法，包括：
提供支撑载板；其中，所述支撑载板包括相对设置的第一表面和所述第二表面；
于所述第一表面形成第一粘接层，以及于所述第二表面形成第二粘接层；
提供半导体器件，并将所述半导体器件的无源面附接至所述第一粘接层背离所述支撑载板的一侧表面和/或所述第二粘接层背离所述支撑载板的一侧表面；
形成塑封层；所述塑封层包裹所述半导体器件且暴露出所述半导体器件的有源面，所述塑封层还覆盖所述第一粘接层背离所述支撑载板一侧表面和所述第二粘接层背离所述支撑载板一侧表面中未被所述半导体器件覆盖的表面；
于所述塑封层背离所述第一粘接层的一侧表面和所述塑封层背离所述第二粘接层的一侧表面均形成重布线层；所述重布线层与所述半导体器件的有源面电连接。
可选地，所述于所述第一表面形成第一粘接层，以及于所述第二表面形成第二粘接层，包括：
采用贴膜工艺形成所述第一粘接层和所述第二粘接层；
或者，
采用涂胶工艺形成所述第一粘接层和所述第二粘接层；
对所述第一粘接层和所述第二粘接层进行烘烤。
可选地，所述形成塑封层，包括：
于所述第一粘接层背离所述支撑载板的一侧表面和所述第二粘接层背离所述支撑载板的一侧表面均形成所述塑封层；其中，所述塑封层包覆所述半导体器件，所述塑封层还覆盖所述第一粘接层背离所述支撑载板的一侧表面和所述第二粘接层背离支撑载板的一侧表面中未被所述半导体器件覆盖的表面；
对所述塑封层进行减薄处理，以暴露出所述半导体器件的有源面。
可选地，所述形成塑封层，包括：
采用模压成型或流动成型工艺形成所述塑封层。
可选地，所述将所述半导体器件的无源面附接至所述第一粘接层背离所述支撑载板的一侧表面和/或所述第二粘接层背离所述支撑载板的一侧表面，包括：
将所述半导体器件的无源面附接至所述第一粘接层背离所述支撑载板的一侧表面和所述第二粘接层背离所述支撑载板的一侧表面；
其中，沿所述塑封层的厚度方向，附接至所述第一粘接层的半导体器件的投影与附接至所述第二粘接层的半导体器件的投影相重叠。
可选地，所述重布线层包括至少一金属膜层和至少一绝缘层，所述金属膜层和所述绝缘层一一对应；所述于所述塑封层背离所述第一粘接层的一侧表面和所述塑封层背离所述第二粘接层的一侧表面均形成重布线层，包括：
于所述塑封层背离所述第一粘接层的一侧表面和所述塑封层背离第二粘接层的一侧表面依次交替形成一所述金属膜层和一所述绝缘层，直至于所述塑封层背离所述第一粘接层的一侧表面形成该重布线层的所有金属膜层和所有绝缘层，以及于所述塑封层背离所述第二粘接层的一侧表面形成该重布线层的所有金属膜层和所有绝缘层。
可选地，所述于所述塑封层背离所述第一粘接层的一侧表面和所述塑封层背离所述第二粘接层的一侧表面均形成重布线层之后，所述制备方法还包括：
于所述重布线层背离所述半导体器件的一侧表面形成连接结构；其中，所述连接结构与所述重布线层电连接，所述连接结构用于连接外部器件。
可选地，所述制备方法还包括：
采用热解键、激光解键或机械解键方式中的一种移除所述支撑载板。
可选地，在所述移除所述支撑载板之后，所述扇出型封装体的制备方法还包括：
对所述扇出型封装体进行切割；其中，切割工艺包括划片切割、刀片切割、激光切割和等离子切割中的至少一种。
本公开提供的技术方案与现有技术相比具有如下优点：
本公开提供的扇出型封装体的制备方法，包括：提供支撑载板；其中，支撑载板包括相对设置的第一表面和第二表面；于第一表面形成第一粘接层，以及于第二表面形成第二粘接层；提供半导体器件，并将半导体器件的无源面附接至第一粘接层背离支撑载板的一侧表面和/或第二粘接层背离支撑载板的一侧表面；形成塑封层；塑封层包裹半导体器件且暴露出半导体器件的有源面，塑封层还覆盖第一粘接层背离支撑载板一侧表面和第二粘接层背离支撑载板一侧表面中未被半导体器件覆盖的表面；于塑封层背离第一粘接层的一侧表面和塑封层背离第二粘接层的一侧表面均形成重布线层；重布线层与半导体器件的有源面电连接。由此，利用双面封装的方式，在支撑载板的上下表面同时形成相同的封装材料层(包括粘接层、塑封层和重布线层)，位于上表面的封装材料层产生的应力与位于下表面的封装材料层产生的应力方向相反，大小相近或者相等，二者相互抵消，减少了翘曲程度，甚至消除翘曲，进而有利于提高封装效率和良品率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的一种扇出型封装体的制备方法的流程示意图；
图2为本公开实施例提供的一种扇出型封装体的制备方法中各步骤的结构示意图；
图3为本公开实施例提供的另一种扇出型封装体的制备方法中各步骤的结构示意图；
图4-5为本公开实施例提供的减小翘曲的原理示意图；
图6为图1示出扇出型封装体的制备方法中，“形成塑封层”的一种细化流程示意图。
其中，1、支撑载板；11、第一表面；12、第二表面；2、粘接层；21、第一粘接层；22第二粘接层；3、半导体器件；4、塑封层；5、重布线层；6、连接结构。
具体实施方式
为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本公开，但本公开还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开的一部分实施例，而不是全部的实施例。
下面结合附图，对本公开实施例提供的扇出型封装体的制备方法进行示例性说明。
图1为本公开实施例提供的一种扇出型封装体的制备方法的流程示意图，图2为本公开实施例提供的一种扇出型封装体的制备方法中各步骤的结构示意图，图3为本公开实施例提供的另一种扇出型封装体的制备方法中各步骤的结构示意图。参照图1-3，该制备方法包括如下步骤：
S110、提供支撑载板。
其中，支撑载板1用于固定和支撑封装体；支撑载板1可选用本领域技术人员可知的所有类型的载板，例如玻璃载板或不锈钢载板，在此不限定。支撑载板1包括相对设置的第一表面11和第二表面12，第一表面11和第二表面12均为平整表面。
S120、于第一表面形成第一粘接层，以及于第二表面形成第二粘接层。本步骤中，如图2-3(第一个步骤)所示，在支撑载板1的第一表面11和第二表面12均形成粘接层2，粘接层2包括第一粘接层21和第二粘接层22。粘接层2具有一定的粘附性，能够将半导体器件3固定在支撑载板1的第一表面11和/或第二表面12。可采用贴膜或涂胶工艺形成粘接层2，在后续可通过热解键、激光解键或机械解键方式将半导体器件3与支撑载板1分离。
需要说明的是，第一粘接层21的厚度和第二粘接层22的厚度相等，或者第一粘接层21的厚度和第二粘接层22的厚度的差值小于预设阈值，在此不限定。
在一些实施例中，“于第一表面形成第一粘接层，以及于第二表面形成第二粘接层”包括如下步骤：
采用贴膜工艺形成第一粘接层和第二粘接层。
示例性地，将粘性膜(例如双面胶)粘贴在支撑载板1的第一表面11和第二表面12上，即形成第一粘接层21和第二粘接层22；去掉背纸暴露出粘性表面，将半导体器件3的无源面与粘性表面接触即可完成半导体器件3与支撑载板1的附接，操作简单。
在一些实施例中，“于支撑载板的第一表面形成第一粘接层，以及于支撑载板的第二表面形成第二粘接层”包括如下步骤：
采用涂胶工艺形成第一粘接层和第二粘接层；
对第一粘接层和第二粘接层进行烘烤。
在本实施例中，制备第一粘接层21和第二粘接层22的原材料为胶水，呈粘流态，具有一定的流动性。先在支撑载板1的第一表面11和第二表面12涂覆预设厚度的胶水层，即第一粘接层21和第二粘接层22；然后对第一粘接层21和第二粘接层22进行烘烤，以优化第一粘接层21和第二粘接层22黏附性，既保证在封装过程中半导体器件3不会与支撑载板断开连接，又保证后续移除支撑载板1时不会损坏半导体器件3以及与支撑载板1接触的封装材料层。
S130、提供半导体器件，并将半导体器件的无源面附接至第一粘接层背离支撑载板的一侧表面和/或第二粘接层背离支撑载板的一侧表面。其中，半导体器件3包括但不限于晶粒(die)、芯片(chip)和晶圆(wafer)。半导体器件3包括相对设置的无源面和有源面，有源面设有键合点位，与后续步骤S140制备的重布线层5电连接。
在本实施例中，采用的封装方式为Face-up，半导体器件3无源面朝向粘接层2，半导体器件3的有源面背离粘接层2，即半导体器件3的有源面朝向外侧。可仅在第一粘接层21背离支撑载板1的一侧表面附接半导体器件3，还可仅在第二粘接层22背离支撑载板1的一侧表面附接半导体器件3，或者在第一粘接层21和第二粘接层22背离支撑载板1的一侧表面均附接半导体器件3。
S140、形成塑封层。
其中，塑封层4包裹半导体器件3且暴露出半导体器件3的有源面，塑封层4还覆盖第一粘接层21和第二粘接层22背离支撑载板1的一侧表面中未被半导体器件3覆盖的表面。塑封层4可选用封装塑封料(MoldingCompound，MC)或者液态或者粉末环氧树脂等材料。
在其他实施方式中，塑封层4还可选用半固化片，半固化片包括环氧树脂、聚乙烯、聚丙烯、聚烯烃、聚酰胺、聚亚氨酯等中的一种或多种的组合。
S150、于塑封层背离第一粘接层的一侧表面和塑封层背离第二粘接层的一侧表面均形成重布线层。
其中，重布线层5包括至少一图案化的金属层和至少一绝缘层，选用导电性良好的金属材料，包括但不限于铜、钛、金、银、铝和锡；重布线层5与半导体器件3的有源面电连接。
根据翘曲方向的不同，可将翘曲类型划分为“笑脸翘曲”(如图4所示)和“哭脸翘曲”(如图5所示)。如图4所示，“笑脸翘曲”是指封装材料层产生的应力集中在边缘，边缘区域的翘曲程度大于中间区域的翘曲程度，导致晶圆的表面呈中间向下凹陷、边缘向上翘起的弧面。如图5所示，“哭脸翘曲”是指封装材料层产生的应力集中在中间区域，中间区域的翘曲程度大于边缘区域的翘曲程度，导致晶圆的表面呈中间向上隆起、边缘向下的弧面。本公开实施例通过在支撑载板的相对的上下表面进行双面封装，即在支撑载板的两侧形成相同的封装材料层，由于结构对称，封装材料层产生的应力的方向相反，应力大小相同(理想状态下)或相近，可完全抵消或者部分抵消，从而实现减小翘曲。
需要说明的是，在封装过程中，半导体器件3对翘曲的影响非常小，因此可根据需求选择在支撑载板1的一侧表面或者两侧表面附接半导体器件。粘接层2、塑封层4和重布线层5受制备工艺和所用材料的限制，其对晶圆翘曲的影响非常大，需要在支撑载板1的上下表面都设置粘接层、塑封层4和重布线层5。
示例性地，如图2所示，在支撑载板1的上下两表面(第一表面11和第二表面12)同时进行封装，先在第一表面11形成第一粘接层21以及第二表面12形成第二粘接层22，然后在第一粘接层21和第二粘接层22背离支撑载板1一侧的表面均附接半导体器件3，再依次在支撑载板1的两侧形成相同的封装材料层(至少塑封层4和重布线层5)，封装材料层沿支撑载板所在平面对称分布，产生应力的方向相反，其大小相等或者相近，可相互抵消，从而可减小翘曲。同时，在第一粘接层21背离支撑载板1的一侧表面和第二粘接层22背离支撑载板1的一侧表面均附接半导体器件3，有利于提高封装效率。
示例性地，如图3所示，在支撑载板1的第一表面11和第二表面12均形成粘接层2(包括第一粘接层21和第二粘接层22)，在第一粘接层21背离支撑载板1的一侧表面附接半导体器件3，然后在第一粘接层21背离支撑载板1的一侧表面和第二粘接层22背离支撑载板1的一侧表面同时进行封装，依次在支撑载板1的两侧形成相同的封装材料层(至少包括塑封层和重布线层)，封装材料层沿水平方向对称分布，产生应力的方向相反，其大小相等或者相近，可相互抵消，从而可减小翘曲。此外，位于第二粘接层未附接半导体器件3一侧表面的封装材料层，其精度要求和制备难度有所降低，也有利于提高封装效率。
本公开实施例提供的扇出型封装体的制备方法包括：提供支撑载板1；其中，支撑载板1包括相对设置的第一表面11和第二表面12；于第一表面11形成第一粘接层21，以及于第二表面12形成第二粘接层22；提供半导体器件3，并将半导体器件3的无源面附接至第一粘接21层背离支撑载板1的一侧表面和/或第二粘接层22背离支撑载板1的一侧表面；形成塑封层4；塑封层4包裹半导体器件3且暴露出半导体器件3的有源面，塑封层4还覆盖第一粘接层21背离支撑载板1一侧表面和第二粘接层22背离支撑载板1一侧表面中未被半导体器件3覆盖的表面；于塑封层4背离第一粘接层21的一侧表面和塑封层4背离第二粘接层22的一侧表面均形成重布线层5；重布线层5与半导体器件3的有源面电连接。由此，利用双面封装的方式，在支撑载板1的上下表面同时形成相同的封装材料层(包括粘接层2、塑封层4和重布线层5)，位于上表面的封装材料层产生的应力与位于下表面的封装材料层产生的应力方向相反，大小相近或者相等，二者相互抵消，减少了翘曲程度，甚至消除翘曲，进而有利于提高封装效率和良品率。
在一些实施例中，如图6所示，“形成塑封层”包括如下步骤：
S231、于第一粘接层背离支撑载板的一侧表面和第二粘接层背离支撑载板的一侧表面均形成塑封层。
结合图2-3第三个步骤，形成的塑封层4包覆半导体器件3，半导体器件3的有源面被塑封层完全包裹；塑封层4还覆盖第一粘接层21背离支撑载板1的一侧表面和第二粘接层22背离支撑载板1的一侧表面中未被半导体器件3覆盖的表面。
S232、对塑封层进行减薄处理，以暴露出半导体器件的有源面。
结合图2-3第四个步骤，可采用化学机械抛光(Chemical Mechanical Polishing，CMP)和/或研磨工艺对塑封层4进行减薄处理，直至塑封层4暴露出半导体器件3的有源面为止。
在一些实施例中，“形成塑封层”包括如下步骤：
采用模压成型或流动成型工艺形成塑封层。
其中，塑封层的材料可选用封装塑封料(MoldingCompound，MC)、环氧树脂、聚乙烯、聚丙烯、聚烯烃、聚酰胺、聚亚氨酯和陶瓷中的一种或多种的组合。采用模压成型和流动成型工艺制备塑封层，均需要对塑封材料进行加压和加热，使塑封材料塑化、流动充满模腔，并使塑封材料发生交联反应后固化，此过程中需要对温度、压力和时间进行严格控制。
在其他实施方式中，还可以采用本领域技术人员可知的所有工艺制备塑封层，例如注射成型、注塑成型和层压成型，在此不限定。
在一些实施例中，“将半导体器件的无源面附接至第一粘接层背离支撑载板的一侧表面和/或第二粘接层背离支撑载板的一侧表面”包括如下步骤：
将半导体器件的无源面附接至第一粘接层背离支撑载板的一侧表面和第二粘接层背离支撑载板的一侧表面；
其中，沿塑封层的厚度方向，附接至第一粘接层的半导体器件的投影与附接至第二粘接层的半导体器件的投影相重叠。
在本实施例中，如图2所示，沿支撑载板1的厚度方向，附接至第一粘接层21的半导体器件3的投影与附接至第二粘接层22的半导体器件3的投影相重叠，即半导体器件3在支撑载板1的上下表面对称分布；如此，在支撑载板1上下两侧形成的扇出型封装体的结构完全相同且对称，产生的应力方向相反且大小相等，相互抵消后可消除翘曲。
在其他实施方式中，还可以在支撑载板1的一侧面附接半导体器件3，另一侧附接应力平衡器件，半导体器件3和应力平衡器件在支撑载板的上下表面对称分布；其中，应力平衡器件和半导体器件3的尺寸和材料均相同。
在一些实施例中，重布线层包括至少一金属膜层和至少一绝缘层，金属膜层和绝缘层一一对应；“于塑封层背离第一粘接层的一侧表面和塑封层背离第二粘接层的一侧表面均形成重布线层”包括如下步骤：
于塑封层背离第一粘接层的一侧表面和塑封层背离第二粘接的一侧表面依次交替形成一金属膜层和一绝缘层，直至于塑封层背离第一粘接层的一侧表面形成该重布线层的所有金属膜层和所有绝缘层，以及于塑封层背离第二粘接层的一侧表面形成该重布线层的所有金属膜层和所有绝缘层。
示例性地，如图2或3所示，需要在支撑载板1两侧制备两个重布线层5，每个重布线层5包括三个图案化金属膜层和三个绝缘层，金属膜层与绝缘层一一对应，每个绝缘层包裹对应的金属膜层且在背离半导体器件的一侧暴露出该金属膜层；其中，位于支撑载板1上方的重布线层5包括第一金属膜层M1、第二金属膜层M2和第三金属膜层M3，M1表面以及M1、M2和M3之间均有绝缘层；位于支撑载板1下方的重布线层5包括第四金属膜层M4、第五金属膜层M5和第六金属膜层M6，M4表面以及M4、M5和M6之间均有绝缘层。重布线层5的制备方法具体如下：(1)先在支撑载板1的上方形成该重布线层5的第一绝缘层，采用光刻或刻蚀工艺在第一绝缘层中形成图案化的过孔，过孔形状即为第一金属膜层M1的形状，利用溅射或电镀工艺在过孔中形成第一金属膜层M1，重复上述步骤在支撑载板1下方形成该重布线层的第四绝缘层和第四金属膜层M4；(2)然后在第一金属膜层M1背离塑封层4的一侧形成第二绝缘层和第二金属膜层M2，在第四金属膜层M4背离塑封层4的一侧形成第五绝缘层和第五金属膜层M5；(3)在第二金属膜层M2背离第一金属膜层M1的一侧形成第三绝缘层和第三金属膜层M3，在第五金属膜层M5背离第四金属膜层M4的一侧形成第六绝缘层第六金属膜层M6。当重布线层5包括更多金属膜层时，重复上述步骤(2)或(3)，直至形成重布线层的所有金属膜层和所有绝缘层。
需要说明的是，采用本领域技术人员可知的所有工艺制备图案化的金属膜层，例如光刻+溅射+电镀工艺，在此不再赘述。图2和3仅示例性地示出了重布线层5包括绝缘层和金属膜层的数量为3个，但并不构成对本公开实施例提供的扇出型封装体的制备方法。在其他实施方式中，重布线层5包括绝缘层和金属膜层的数量还可以为1个、2个、4个或者更多个，在此不限定。
在一些实施例中，“于塑封层背离第一粘接层的一侧表面和塑封层背离第二粘接层的一侧表面均形成重布线层”之后，该制备方法还包括如下步骤：
于重布线层背离半导体器件的一侧表面形成连接结构；
其中，连接结构与重布线层电连接，连接结构用于连接外部器件。
示例性地，如图2-3所示，连接结构6包括焊球，焊球与重布线层5电连接，重布线层5与半导体器件3的有源面电连接，如此实现了半导体器件3与外部器件的电连接。
需要说明的是，图2和3仅示例性地示出将连接结构6设置为球状，但并不构成对本公开实施例提供的扇出型封装体的制备方法的限定。在其他实施方式中，连接结构还可以设置为其他形式，例如柱状或块状，在此不限定。
需要说明的是，图2和3仅示例性地示出了扇出型封装体在制备过程中各封装材料层的制备顺序和相对位置关系，并不对连接结构6和半导体器件3的数量以及各封装材料层的尺寸构成限定，可根据需求灵活设置。
在一些实施例中，该制备方法还包括：
采用热解键、激光解键或机械解键方式中的一种移除支撑载板。
其中，可根据支撑载板的类型，选择移除支撑载板的方式。例如，若支撑载板为玻璃载板或其他透光的载板，则可采用热解键、机械解键和激光解键方式中的任一种来移除复合载板；若支撑载板为不锈钢载板或者其他不透光的载板，则采用热解键或机械解键来移除复合载板。
在一些实施例中，在移除支撑载板之后，扇出型封装体的制备方法还包括：
对扇出型封装体进行切割；
其中，切割工艺包括划片切割、刀片切割、激光切割和等离子切割中的至少一种。结合图2-3最后一个步骤，移除支撑载板1后，对扇出型封装体进行切割，即完成了对半导体器件3的封装。
需要说明的是，在本文中，诸如“底”和“顶”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本公开的具体实施方式，使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下，在其它实施例中实现。因此，本公开将不会被限制于本文所述的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种扇出型封装体的制备方法，其特征在于，包括：
提供支撑载板；其中，所述支撑载板包括相对设置的第一表面和第二表面；
于所述第一表面形成第一粘接层，以及于所述第二表面形成第二粘接层；
提供半导体器件，并将所述半导体器件的无源面附接至所述第一粘接层背离所述支撑载板的一侧表面和/或所述第二粘接层背离所述支撑载板的一侧表面；
形成塑封层；所述塑封层包裹所述半导体器件且暴露出所述半导体器件的有源面，所述塑封层还覆盖所述第一粘接层背离所述支撑载板一侧表面和所述第二粘接层背离所述支撑载板一侧表面中未被所述半导体器件覆盖的表面；
于所述塑封层背离所述第一粘接层的一侧表面和所述塑封层背离所述第二粘接层的一侧表面均形成重布线层；所述重布线层与所述半导体器件的有源面电连接。
2.根据权利要求1所述的制备方法，其特征在于，所述于所述第一表面形成第一粘接层，以及于所述第二表面形成第二粘接层，包括：
采用贴膜工艺形成所述第一粘接层和所述第二粘接层；
或者，
采用涂胶工艺形成所述第一粘接层和所述第二粘接层；
对所述第一粘接层和所述第二粘接层进行烘烤。
3.根据权利要求1所述的制备方法，其特征在于，所述形成塑封层，包括：
于所述第一粘接层背离所述支撑载板的一侧表面和所述第二粘接层背离所述支撑载板的一侧表面均形成所述塑封层；其中，所述塑封层包覆所述半导体器件，所述塑封层还覆盖所述第一粘接层背离所述支撑载板的一侧表面和所述第二粘接层背离支撑载板的一侧表面中未被所述半导体器件覆盖的表面；
对所述塑封层进行减薄处理，以暴露出所述半导体器件的有源面。
4.根据权利要求1所述的制备方法，其特征在于，所述形成塑封层，包括：
采用模压成型或流动成型工艺形成所述塑封层。
5.根据权利要求1所述的制备方法，其特征在于，所述将所述半导体器件的无源面附接至所述第一粘接层背离所述支撑载板的一侧表面和/或所述第二粘接层背离所述支撑载板的一侧表面，包括：
将所述半导体器件的无源面附接至所述第一粘接层背离所述支撑载板的一侧表面和所述第二粘接层背离所述支撑载板的一侧表面；
其中，沿所述塑封层的厚度方向，附接至所述第一粘接层的半导体器件的投影与附接至所述第二粘接层的半导体器件的投影相重叠。
6.根据权利要求1所述的制备方法，其特征在于，所述重布线层包括至少一金属膜层和至少一绝缘层，所述金属膜层和所述绝缘层一一对应；所述于所述塑封层背离所述第一粘接层的一侧表面和所述塑封层背离所述第二粘接层的一侧表面均形成重布线层，包括：
于所述塑封层背离所述第一粘接层的一侧表面和所述塑封层背离第二粘接层的一侧表面依次交替形成一所述金属膜层和一所述绝缘层，直至于所述塑封层背离所述第一粘接层的一侧表面形成该重布线层的所有金属膜层和所有绝缘层，以及于所述塑封层背离所述第二粘接层的一侧表面形成该重布线层的所有金属膜层和所有绝缘层。
7.根据权利要求1-6任一项所述的制备方法，其特征在于，所述于于所述塑封层背离所述第一粘接层的一侧表面和所述塑封层背离所述第二粘接层的一侧表面均形成重布线层之后，所述制备方法还包括：
于所述重布线层背离所述半导体器件的一侧表面形成连接结构；其中，所述连接结构与所述重布线层电连接，所述连接结构用于连接外部器件。
8.根据权利要求7所述的制备方法，其特征在于，还包括：
采用热解键、激光解键或机械解键方式中的一种移除所述支撑载板。
9.根据权利要求8所述的制备方法，其特征在于，在所述移除所述支撑载板之后，所述扇出型封装体的制备方法还包括：
对所述扇出型封装体进行切割；其中，切割工艺包括划片切割、刀片切割、激光切割和等离子切割中的至少一种。
CN202311115225.7A 2023-08-30 2023-08-30 扇出型封装体的制备方法 Pending CN117153699A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311115225.7A CN117153699A (zh) 2023-08-30 2023-08-30 扇出型封装体的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311115225.7A CN117153699A (zh) 2023-08-30 2023-08-30 扇出型封装体的制备方法

Publications (1)

Publication Number Publication Date
CN117153699A true CN117153699A (zh) 2023-12-01

Family

ID=88900194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311115225.7A Pending CN117153699A (zh) 2023-08-30 2023-08-30 扇出型封装体的制备方法

Country Status (1)

Country Link
CN (1) CN117153699A (zh)

Similar Documents

Publication Publication Date Title
TWI667713B (zh) 用於具有晶粒對中介層晶圓第一接合的半導體裝置封裝的方法和系統
CN103077933B (zh) 三维的芯片到晶圆级集成
JP4472682B2 (ja) イメージセンサのウエハレベルチップスケールパッケージの製造方法
TW202038423A (zh) 扇出型天線封裝結構及其封裝方法
CN105304613A (zh) 半导体器件和方法
CN105742198B (zh) 管芯接合器及其使用方法
US10347509B1 (en) Molded cavity fanout package without using a carrier and method of manufacturing the same
TW200818350A (en) Semiconductor packaging method by using large panel size
CN109003907B (zh) 封装方法
US10943857B2 (en) Substrate with multi-layer resin structure and semiconductor device including the substrate
US9824993B2 (en) Packaging structure
US10177112B2 (en) Attaching chip attach medium to already encapsulated electronic chip
CN115148611B (zh) 2.5d封装结构及制备方法
CN117153699A (zh) 扇出型封装体的制备方法
CN116978795A (zh) 扇出型封装体的制备方法
TWI425580B (zh) 製造半導體晶片封裝模組之方法
CN113471160A (zh) 芯片封装结构及其制作方法
CN117080092A (zh) 扇出型封装体的制备方法
CN108962772B (zh) 封装结构及其形成方法
TWI662635B (zh) 封裝結構及其製造方法
CN113628981A (zh) 半导体封装方法及其结构
CN114420569A (zh) 扇出式封装方法及封装结构
JP7501133B2 (ja) 半導体装置の製造方法
US20230154822A1 (en) Semiconductor Device and Method for Manufacturing The Same
CN116913865A (zh) 复合载板、制备方法及半导体封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination