JP7501133B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7501133B2 JP7501133B2 JP2020102481A JP2020102481A JP7501133B2 JP 7501133 B2 JP7501133 B2 JP 7501133B2 JP 2020102481 A JP2020102481 A JP 2020102481A JP 2020102481 A JP2020102481 A JP 2020102481A JP 7501133 B2 JP7501133 B2 JP 7501133B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- insulating film
- substrate
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 237
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 claims description 108
- 238000000034 method Methods 0.000 claims description 46
- 239000011347 resin Substances 0.000 claims description 37
- 229920005989 resin Polymers 0.000 claims description 37
- 239000011265 semifinished product Substances 0.000 claims description 34
- 239000010949 copper Substances 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 238000000465 moulding Methods 0.000 claims description 14
- 229910010272 inorganic material Inorganic materials 0.000 claims description 9
- 239000011147 inorganic material Substances 0.000 claims description 9
- 238000000227 grinding Methods 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 3
- 239000000047 product Substances 0.000 claims description 3
- 230000002950 deficient Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 55
- 238000005498 polishing Methods 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Wire Bonding (AREA)
Description
本発明は半導体装置の製造方法に関し、より詳しくは、半導体チップ及びピラーを半導体基板に設けた半導体装置の製造方法に関する。
近年、ＬＳＩの集積度を向上させるために三次元実装が検討されている。非特許文献１には、半導体チップの三次元実装の一例が開示されている。
F.C. Chen et al., "Systemon Integrated Chips(SoIC TM) for 3D Heterogeneous Integration",2019 IEEE 69th Electronic Components and Technology Conference (ECTC),p.594-599(2019)
このような半導体チップの三次元実装では、半導体基板及び半導体チップ等の接続構造の更なる改良が求められている。例えば、このような三次元実装ではウェハ上にチップを実装した後にピラーを形成する必要があるが、従来は、レジストを塗布又はラミネートした後、パターニングでピラーを形成していた。しかしながら、この方法では、ウェハの段差により、レジスト中に気泡が発生したり又は塗布されたレジストの均一性が悪化したりして、多数のピラーを均一に形成できない虞がある。一方、このような問題を起こさないように封止樹脂のモールド後にレーザー又はドライエッチング等を用いてビアを形成し、その後、電解めっきで高背のピラー形成を行おうとすると、時間当たりの生産数が低くなる虞がある。
そこで、本発明は、半導体チップの三次元実装を行う場合において、半導体チップ等の接続構造を更に改良する方法を提供することを目的とし、より具体的には、三次元実装において、均一なピラーを短時間で且つ容易に製造できる製造方法を提供することを目的とする。
本発明の一側面に係る半導体装置の製造方法は、半導体基板の第１電極に半導体チップの第２電極が接合された半製品を準備する工程と、半製品における半導体基板上であって半導体チップとは異なる領域に導電性ピラーを形成する工程と、半導体基板上の半導体チップ及び導電性ピラーを樹脂でモールドする工程と、半導体チップの第２電極及び導電性ピラーの少なくとも一方に接続される再配線層を形成する工程と、を備える。
本発明の別側面に係る半導体装置の製造方法は、半導体基板の第１電極に半導体チップの第２電極が接合された半製品を準備する工程と、半製品における半導体基板上の半導体チップを樹脂でモールドする工程と、半導体基板上であって半導体チップとは異なる領域の樹脂中に導電性ピラーを形成する工程と、半導体チップの第２電極及び導電性ピラーの少なくとも一方に接続される再配線層を形成する工程と、を備える。この製造方法において、導電性ピラーの形成工程では、インプリントにより樹脂に凹部を形成し、凹部に導電性ペーストを印刷して導電性ピラーを形成してもよい。
上記製造方法では、半導体装置上の導電性ピラーを形成する領域に樹脂モールドを行うと共に、その樹脂の中に導電性ピラーを配置させる工法となっている。この工法では、レジスト等を用いなくてもよいため、上記何れの三次元実装に係る製造方法においても均一なピラーを短時間で且つ容易に製造することができる。
上記何れかの製造方法は、樹脂中の半導体チップ及び導電性ピラーの少なくとも一方を樹脂と共に研削する工程を更に備え、この研削工程の後に再配線の形成工程が実行されてもよい。これにより、導電性ピラーの接続部位を開口させることができ、また導電性ピラーの高さを容易に任意の高さとすることができる。
上記何れかの製造方法において、導電性ピラーの形成工程では、銅めっき、導電性ペースト又は銅ピンを用いて導電性ピラーが形成されてもよい。
上記何れかの製造方法において、半製品の準備工程は、第１基板本体と、該第１基板本体の一面に設けられた第１絶縁膜及び第１電極とを有する半導体基板を準備する工程と、第２基板本体と、該第２基板本体の一面に設けられた第２絶縁膜及び第２電極とを有する半導体チップを準備する工程と、第１半導体基板の第１電極に対して半導体チップの第２電極の位置合わせを行う工程と、第１半導体基板の第１絶縁膜と半導体チップの第２絶縁膜とを互いに貼り合わせる工程と、第１半導体基板の第１電極と半導体チップの第２電極とを接合する工程と、を含んでいてもよい。
上記何れかの製造方法において、第１絶縁膜及び第２絶縁膜の少なくとも一方の絶縁膜が無機材料を含んでもよい。
本発明によれば、半導体チップの三次元実装を行う場合において、半導体チップ等の接続構造を更に改良する方法を提供することができる。より具体的には、本発明によれば、三次元実装において、均一なピラーを短時間で且つ容易に製造できる製造方法を提供することができる。
以下、図面を参照しながら本発明に係る実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一の符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
（半導体装置の構成）
図１は、本実施形態に係る製造方法によって製造される半導体装置の一例を模式的に示す断面図である。図１に示すように、半導体装置１は、例えば半導体パッケージの一例であり、第１半導体チップ１０（第１半導体基板）、第２半導体チップ２０（半導体チップ）、ピラー部３０、再配線層４０、基板５０、及び、回路基板６０を備えている。
図１は、本実施形態に係る製造方法によって製造される半導体装置の一例を模式的に示す断面図である。図１に示すように、半導体装置１は、例えば半導体パッケージの一例であり、第１半導体チップ１０（第１半導体基板）、第２半導体チップ２０（半導体チップ）、ピラー部３０、再配線層４０、基板５０、及び、回路基板６０を備えている。
第１半導体チップ１０は、例えばＬＳＩ（Large scale IntegratedCircuit:大規模集積回路）チップ又はＣＭＯＳ（Complementary Metal OxideSemiconductor）センサ等の半導体チップであり、第２半導体チップ２０が縦方向（高さ方向の下方）に実装された三次元実装構造になっている。第２半導体チップ２０は、例えばＬＳＩ又はメモリ等の半導体チップであり、第１半導体チップ１０よりも平面視における面積が小さいチップ部品である。第２半導体チップ２０は、第１半導体チップ１０の裏面にChip-to-Chip（Ｃ２Ｃ）接合されている。第１半導体チップ１０と第２半導体チップ２０とは、詳細を後述するハイブリッドボンディングにより、それぞれの端子電極とその周りの絶縁膜同士が強固且つ位置ズレせずに微細接合されている。
ピラー部３０は、例えば銅（Ｃｕ）から形成された複数のピラー３１が樹脂３２によって封止されている接続部である。複数のピラー３１は、ピラー部３０の上面から下面に向けて延在する導電性部材であり、例えば直径３μｍ以上２０μｍ以下（一例では直径５μｍ）の円柱形状を呈し、各ピラー３１間の中心ピッチが１５μｍ以下となるように配置されている。複数のピラー３１は、第１半導体チップ１０の下側の端子電極と再配線層４０の上側の端子電極とをフリップチップ接続する。ピラー部３０を用いることにより、半導体装置１では、ＴＭＶ（Through mold via）と呼ばれるモールドに穴明けして半田接続する技術を使用せずに接続電極を形成することができる。ピラー部３０は、例えば第２半導体チップ２０と同程度の厚みを有し、第２半導体チップ２０の水平方向の横側に配置される。
再配線層４０は、パッケージ基板の機能である端子ピッチ変換の機能を有する配線層であり、第２半導体チップ２０の下側の絶縁膜上及びピラー部３０の下面上にポリイミド及び銅配線等で再配線パターンを形成した層である。再配線層４０は、第１半導体チップ１０及び第２半導体チップ２０等を上下反転した状態で形成される（図４の（ｄ）参照）。再配線層４０は、第２半導体チップ２０の下面の端子電極及びピラー部３０を介した第１半導体チップ１０の端子電極を、基板５０の端子電極に電気的に接続する。基板５０の端子ピッチは、第１半導体チップ１０（ピラー３１）及び第２半導体チップ２０の端子ピッチよりも広くなっている。なお、基板５０上には、各種の電子部品５１が実装されていてもよい。また、再配線層４０と基板５０との端子ピッチに大きな開きがある場合はここに無機インターポーザ―等を使用して再配線層４０と基板５０との電気的接続をとってもよい。
回路基板６０は、第１半導体チップ１０及び第２半導体チップ２０をその上に搭載し、第１半導体チップ１０、第２半導体チップ２０及び電子部品５１等に接続された基板５０に電気的に接続される複数の貫通電極を内部に有する基板である。回路基板６０では、これら貫通電極により、第１半導体チップ１０及び第２半導体チップの各端子電極が回路基板６０の裏面に設けられた端子電極６１に電気的に接続される。
（半導体装置の製造方法）
次に、半導体装置１の製造方法について、図２～図４を参照して、説明する。図２は、図１に示す半導体装置を製造するための方法を順に示す図である。図３は、図２に示す半導体装置の製造方法における接合方法（ハイブリッドボンディング）をより詳細に示す図である。図４は、図１に示す半導体装置を製造するための方法であり、図２に示す工程の後の工程を順に示す図である。
次に、半導体装置１の製造方法について、図２～図４を参照して、説明する。図２は、図１に示す半導体装置を製造するための方法を順に示す図である。図３は、図２に示す半導体装置の製造方法における接合方法（ハイブリッドボンディング）をより詳細に示す図である。図４は、図１に示す半導体装置を製造するための方法であり、図２に示す工程の後の工程を順に示す図である。
半導体装置１は、例えば、以下の工程（ａ）～工程（ｐ）を経て製造することができる。
（ａ）第１半導体チップ１０に対応する第１半導体基板１００を準備する工程。
（ｂ）第２半導体チップ２０に対応する第２半導体基板２００を準備する工程。
（ｃ）第１半導体基板１００を研磨する工程。
（ｄ）第２半導体基板２００を研磨する工程。
（ｅ）第２半導体基板２００を個片化し、複数の半導体チップ２０５を取得する工程。
（ｆ）第１半導体基板１００の端子電極１０３に対して複数の半導体チップ２０５それぞれの端子電極２０３の位置合わせを行う工程。
（ｇ）第１半導体基板１００の絶縁膜１０２と複数の半導体チップ２０５の各絶縁膜部分２０２ｂとを互いに貼り合わせる工程（図３の（ｂ）参照）。
（ｈ）第１半導体基板１００の端子電極１０３と複数の半導体チップ２０５それぞれの端子電極２０３とを接合する工程（図３の（ｃ）参照）。
（ｉ）第１半導体基板１００の接続面上であって複数の半導体チップ２０５の間に複数のピラー３００（ピラー３１に対応）を形成する工程。
（ｊ）半導体チップ２０５とピラー３００とを覆うように、第１半導体基板１００の接続面上に樹脂３０１をモールドして半製品Ｍ１を取得する工程。
（ｋ）工程（ｊ）でモールドがされた半製品Ｍ１の上方を研削して薄化し、半製品Ｍ２を取得する工程。
（ｍ）工程（ｋ）で薄化された半製品Ｍ２に再配線層４０に対応する配線層４００を形成する工程。
（ｎ）工程（ｍ）で配線層４００が形成された半製品Ｍ３を各半導体装置１となるように切断線Ａに沿って切断する工程。
（ｐ）工程（ｎ）で個体化された半導体装置１ａを反転して基板５０及び回路基板６０上に設置する工程（図１参照）。
（ａ）第１半導体チップ１０に対応する第１半導体基板１００を準備する工程。
（ｂ）第２半導体チップ２０に対応する第２半導体基板２００を準備する工程。
（ｃ）第１半導体基板１００を研磨する工程。
（ｄ）第２半導体基板２００を研磨する工程。
（ｅ）第２半導体基板２００を個片化し、複数の半導体チップ２０５を取得する工程。
（ｆ）第１半導体基板１００の端子電極１０３に対して複数の半導体チップ２０５それぞれの端子電極２０３の位置合わせを行う工程。
（ｇ）第１半導体基板１００の絶縁膜１０２と複数の半導体チップ２０５の各絶縁膜部分２０２ｂとを互いに貼り合わせる工程（図３の（ｂ）参照）。
（ｈ）第１半導体基板１００の端子電極１０３と複数の半導体チップ２０５それぞれの端子電極２０３とを接合する工程（図３の（ｃ）参照）。
（ｉ）第１半導体基板１００の接続面上であって複数の半導体チップ２０５の間に複数のピラー３００（ピラー３１に対応）を形成する工程。
（ｊ）半導体チップ２０５とピラー３００とを覆うように、第１半導体基板１００の接続面上に樹脂３０１をモールドして半製品Ｍ１を取得する工程。
（ｋ）工程（ｊ）でモールドがされた半製品Ｍ１の上方を研削して薄化し、半製品Ｍ２を取得する工程。
（ｍ）工程（ｋ）で薄化された半製品Ｍ２に再配線層４０に対応する配線層４００を形成する工程。
（ｎ）工程（ｍ）で配線層４００が形成された半製品Ｍ３を各半導体装置１となるように切断線Ａに沿って切断する工程。
（ｐ）工程（ｎ）で個体化された半導体装置１ａを反転して基板５０及び回路基板６０上に設置する工程（図１参照）。
［工程（ａ）及び工程（ｂ）］
工程（ａ）は、複数の第１半導体チップ１０に対応し、半導体素子及びそれらを接続する配線などからなる集積回路が形成されたシリコン基板である第１半導体基板１００を準備する工程である。工程（ａ）では、図２の（ａ）に示すように、シリコン等からなる第１基板本体１０１の一面１０１ａに、銅又はアルミニウム等からなる複数の端子電極１０３（第１電極）を所定の間隔で設けると共に無機材料からなる絶縁膜１０２（第１絶縁膜）を設ける。絶縁膜１０２を第１基板本体１０１の一面１０１ａ上に設けてから、複数の端子電極１０３を設けてもよいし、複数の端子電極１０３を第１基板本体１０１の一面１０１ａに設けてから絶縁膜１０２を設けてもよい。なお、複数の端子電極１０３の間には、後述する工程でピラー３００を形成するため、所定の間隔が設けられており、その間にはピラー３００に接続される別の端子電極（不図示）が形成されている。
工程（ａ）は、複数の第１半導体チップ１０に対応し、半導体素子及びそれらを接続する配線などからなる集積回路が形成されたシリコン基板である第１半導体基板１００を準備する工程である。工程（ａ）では、図２の（ａ）に示すように、シリコン等からなる第１基板本体１０１の一面１０１ａに、銅又はアルミニウム等からなる複数の端子電極１０３（第１電極）を所定の間隔で設けると共に無機材料からなる絶縁膜１０２（第１絶縁膜）を設ける。絶縁膜１０２を第１基板本体１０１の一面１０１ａ上に設けてから、複数の端子電極１０３を設けてもよいし、複数の端子電極１０３を第１基板本体１０１の一面１０１ａに設けてから絶縁膜１０２を設けてもよい。なお、複数の端子電極１０３の間には、後述する工程でピラー３００を形成するため、所定の間隔が設けられており、その間にはピラー３００に接続される別の端子電極（不図示）が形成されている。
工程（ｂ）は、複数の第２半導体チップ２０に対応し、半導体素子及びそれらを接続する配線などからなる集積回路が形成されたシリコン基板である第２半導体基板２００を準備する工程である。工程（ｂ）では、図２の（ａ）に示すように、シリコン等からなる第２基板本体２０１の一面２０１ａ上に、銅又はアルミニウム等からなる複数の端子電極２０３（複数の第２電極）を連続的に設けると共に無機材料からなる絶縁膜２０２（第２絶縁膜）を設ける。絶縁膜２０２を第２基板本体２０１の一面２０１ａ上に設けてから複数の端子電極２０３を設けてもよいし、複数の端子電極２０３を第２基板本体２０１の一面２０１ａに設けてから絶縁膜２０２を設けてもよい。
工程（ａ）及び工程（ｂ）で用いられる絶縁膜１０２及び２０２は、上述したように、無機材料から構成されている。この無機材料は、例えば酸化シリコン（ＳｉＯ２）を含んで構成されている。なお、絶縁膜１０２及び２０２は、純粋なＳｉＯ２からなってもよいし、表面に接合を補助するＳｉ又はＦｅといった別種の無機材料層を持つ複数の無機材料からなってもよい。また、絶縁膜１０２及び２０２と端子電極１０３及び２０３との間に、電極金属の拡散を防止する金属層を設けてもよい。このような金属層として、例えば、コバルト、タンタル、チタン、パラジウム、金、ニッケル、リン、及びタングステンから選ばれる金属１種以上を選んで使用することができる。
［工程（ｃ）及び工程（ｄ）］
工程（ｃ）は、第１半導体基板１００を研磨する工程である。工程（ｃ）では、図３の（ａ）に示すように、端子電極１０３の各表面１０３ａが絶縁膜１０２の表面１０２ａに対して凹んだ位置となるようにＣＭＰ（Chemical Mechanical Polishing）法を用いて第１半導体基板１００の表面である一面１０１ａ側を研磨する。工程（ｃ）では、例えば銅等からなる端子電極１０３を選択的に深く削る条件でＣＭＰ法によって第１半導体基板１００を研磨する。工程（ｃ）において、端子電極１０３の各表面１０３ａが絶縁膜１０２の表面１０２ａと一致するようにＣＭＰ法で研磨してもよい。
工程（ｃ）は、第１半導体基板１００を研磨する工程である。工程（ｃ）では、図３の（ａ）に示すように、端子電極１０３の各表面１０３ａが絶縁膜１０２の表面１０２ａに対して凹んだ位置となるようにＣＭＰ（Chemical Mechanical Polishing）法を用いて第１半導体基板１００の表面である一面１０１ａ側を研磨する。工程（ｃ）では、例えば銅等からなる端子電極１０３を選択的に深く削る条件でＣＭＰ法によって第１半導体基板１００を研磨する。工程（ｃ）において、端子電極１０３の各表面１０３ａが絶縁膜１０２の表面１０２ａと一致するようにＣＭＰ法で研磨してもよい。
工程（ｄ）は、第２半導体基板２００を研磨する工程である。工程（ｄ）では、図３の（ａ）に示すように、端子電極２０３の各表面２０３ａが絶縁膜２０２の表面２０２ａに対して凹んだ位置となるようにＣＭＰ法を用いて第２半導体基板２００の表面である一面２０１ａ側を研磨する。工程（ｄ）では、例えば銅等からなる端子電極２０３を選択的に深く削る条件でＣＭＰ法によって第２半導体基板２００を研磨する。工程（ｄ）において、端子電極２０３の各表面２０３ａが絶縁膜２０２の表面２０２ａと一致するようにＣＭＰ法で研磨してもよい。また、研磨後であって、端子電極２０３の表面２０３ａが絶縁膜２０２の表面２０２ａより１０ｎｍ以上５０ｎｍ以下の範囲で低くなる位置にあってもよい。これにより、電極のアニーリングを行った際に、金属の膨張による応力を緩和することができ、接続不良等を防ぐことができる。
工程（ｃ）及び工程（ｄ）では、絶縁膜１０２の厚さと絶縁膜２０２の厚さが同じになるように研磨してもよいが、例えば、絶縁膜２０２の厚さが絶縁膜１０２の厚さよりも厚くなるように研磨してもよい。一方、絶縁膜２０２の厚さが絶縁膜１０２の厚さよりも薄くなるように研磨してもよい。
［工程（ｅ）］
工程（ｅ）は、第２半導体基板２００を個片化し、複数の半導体チップ２０５を取得する工程である。工程（ｅ）では、図２の（ｂ）に示すように、第２半導体基板２００をダイシング等の切断手段により複数の半導体チップ２０５に個片化する。第２半導体基板２００をダイシングする際に絶縁膜２０２に保護材等を被覆して、それから個片化してもよい。工程（ｅ）により、第２半導体基板２００の絶縁膜２０２は、各半導体チップ２０５に対応する絶縁膜部分２０２ｂへと分割される。なお、第２半導体基板２００を個片化するダイシング方法としては、例えば、プラズマダイシング、ステルスダイシング又はレーザーダイシングを用いることができる。また、ダイシングの際の第２半導体基板２００の表面保護材としては、例えば、水又はＴＭＡＨ等で除去可能な有機膜、又は、プラズマ等で除去可能な炭素膜などの薄膜を設けてもよい。これによりダイシング中に生じた異物が接続表面に付着し、接続不良の要因となることを防ぐことができる。
工程（ｅ）は、第２半導体基板２００を個片化し、複数の半導体チップ２０５を取得する工程である。工程（ｅ）では、図２の（ｂ）に示すように、第２半導体基板２００をダイシング等の切断手段により複数の半導体チップ２０５に個片化する。第２半導体基板２００をダイシングする際に絶縁膜２０２に保護材等を被覆して、それから個片化してもよい。工程（ｅ）により、第２半導体基板２００の絶縁膜２０２は、各半導体チップ２０５に対応する絶縁膜部分２０２ｂへと分割される。なお、第２半導体基板２００を個片化するダイシング方法としては、例えば、プラズマダイシング、ステルスダイシング又はレーザーダイシングを用いることができる。また、ダイシングの際の第２半導体基板２００の表面保護材としては、例えば、水又はＴＭＡＨ等で除去可能な有機膜、又は、プラズマ等で除去可能な炭素膜などの薄膜を設けてもよい。これによりダイシング中に生じた異物が接続表面に付着し、接続不良の要因となることを防ぐことができる。
［工程（ｆ）］
工程（ｆ）は、第１半導体基板１００の端子電極１０３に対して複数の半導体チップ２０５それぞれの端子電極２０３の位置合わせを行う工程である。工程（ｆ）では、図２の（ｃ）に示すように、各半導体チップ２０５の端子電極２０３が第１半導体基板１００の対応する複数の端子電極１０３に対向するように、各半導体チップ２０５の位置合わせを行う。この位置合わせ用に、第１半導体基板１００上にアライアメントマーク等を設けてもよい。
工程（ｆ）は、第１半導体基板１００の端子電極１０３に対して複数の半導体チップ２０５それぞれの端子電極２０３の位置合わせを行う工程である。工程（ｆ）では、図２の（ｃ）に示すように、各半導体チップ２０５の端子電極２０３が第１半導体基板１００の対応する複数の端子電極１０３に対向するように、各半導体チップ２０５の位置合わせを行う。この位置合わせ用に、第１半導体基板１００上にアライアメントマーク等を設けてもよい。
［工程（ｇ）］
工程（ｇ）は、第１半導体基板１００の絶縁膜１０２と複数の半導体チップ２０５の各絶縁膜部分２０２ｂとを互いに貼り合わせる工程である。工程（ｇ）では、各半導体チップ２０５の表面に付着した有機物又は金属酸化物を除去した後、図２の（ｃ）に示すように、第１半導体基板１００に対する半導体チップ２０５の位置合わせを行い、これが終了すると、ハイブリッドボンディングとして複数の半導体チップ２０５それぞれの絶縁膜部分２０２ｂを常温接合によって第１半導体基板１００の絶縁膜１０２に接合する（図３の（ｂ）参照）。これにより、絶縁膜１０２と絶縁膜部分２０２ｂが接合された絶縁接合部分Ｓ１となり、複数の半導体チップ２０５が第１半導体基板１００に対して機械的に強固に取り付けられる。常温接合であることから、接合箇所における位置ズレ等が生じ難く、高精度な接合を行うことができる。この取り付けの段階では、第１半導体基板１００の端子電極１０３と半導体チップ２０５の端子電極２０３とは互いに離間しており、接続されていない（但し位置合わせはされている）。なお、半導体チップ２０５の第１半導体基板１００への貼り合わせは、他の接合方法によって行ってもよく、例えば、接合前に絶縁膜１０２及び各絶縁膜部分２０２ｂの表面をプラズマ処理により活性化させてもよいし、Ａｒイオンビームなどを用いてこれらの表面を活性化させてもよいし、又は、真空条件下で両者を接合させてもよい。また、絶縁膜同士の接着力を向上させるために、所定の熱及び圧力を付与して接合してもよい。
工程（ｇ）は、第１半導体基板１００の絶縁膜１０２と複数の半導体チップ２０５の各絶縁膜部分２０２ｂとを互いに貼り合わせる工程である。工程（ｇ）では、各半導体チップ２０５の表面に付着した有機物又は金属酸化物を除去した後、図２の（ｃ）に示すように、第１半導体基板１００に対する半導体チップ２０５の位置合わせを行い、これが終了すると、ハイブリッドボンディングとして複数の半導体チップ２０５それぞれの絶縁膜部分２０２ｂを常温接合によって第１半導体基板１００の絶縁膜１０２に接合する（図３の（ｂ）参照）。これにより、絶縁膜１０２と絶縁膜部分２０２ｂが接合された絶縁接合部分Ｓ１となり、複数の半導体チップ２０５が第１半導体基板１００に対して機械的に強固に取り付けられる。常温接合であることから、接合箇所における位置ズレ等が生じ難く、高精度な接合を行うことができる。この取り付けの段階では、第１半導体基板１００の端子電極１０３と半導体チップ２０５の端子電極２０３とは互いに離間しており、接続されていない（但し位置合わせはされている）。なお、半導体チップ２０５の第１半導体基板１００への貼り合わせは、他の接合方法によって行ってもよく、例えば、接合前に絶縁膜１０２及び各絶縁膜部分２０２ｂの表面をプラズマ処理により活性化させてもよいし、Ａｒイオンビームなどを用いてこれらの表面を活性化させてもよいし、又は、真空条件下で両者を接合させてもよい。また、絶縁膜同士の接着力を向上させるために、所定の熱及び圧力を付与して接合してもよい。
［工程（ｈ）］
工程（ｈ）は、第１半導体基板１００の端子電極１０３と複数の半導体チップ２０５それぞれの端子電極２０３とを接合する工程である。工程（ｈ）では、図２の（ｄ）に示すように、工程（ｇ）の貼り合わせが終了すると、所定の熱Ｈ又は圧力若しくはその両方を付与して、ハイブリッドボンディングとして第１半導体基板１００の端子電極１０３と複数の半導体チップ２０５の各端子電極２０３とを接合する（図３の（ｃ）参照）。これにより、端子電極１０３とそれに対応する端子電極２０３とが接合された電極接合部分Ｓ２となり、端子電極１０３と端子電極２０３とが機械的且つ電気的に強固に接合される。なお、工程（ｈ）の電極接合は、工程（ｇ）の常温接合等の貼り合わせの後に行われるが、工程（ｇ）の貼り合わせと同時に行われてもよい。
工程（ｈ）は、第１半導体基板１００の端子電極１０３と複数の半導体チップ２０５それぞれの端子電極２０３とを接合する工程である。工程（ｈ）では、図２の（ｄ）に示すように、工程（ｇ）の貼り合わせが終了すると、所定の熱Ｈ又は圧力若しくはその両方を付与して、ハイブリッドボンディングとして第１半導体基板１００の端子電極１０３と複数の半導体チップ２０５の各端子電極２０３とを接合する（図３の（ｃ）参照）。これにより、端子電極１０３とそれに対応する端子電極２０３とが接合された電極接合部分Ｓ２となり、端子電極１０３と端子電極２０３とが機械的且つ電気的に強固に接合される。なお、工程（ｈ）の電極接合は、工程（ｇ）の常温接合等の貼り合わせの後に行われるが、工程（ｇ）の貼り合わせと同時に行われてもよい。
以上により、第１半導体基板１００に複数の半導体チップ２０５が電気的且つ機械的に所定の位置に高精度に設置される。なお、図２の（ｄ）に示す半製品の段階で例えば製品の信頼性試験（接続試験等）を行い、良品のみを以降の工程に用いてもよい。続いて、このような半製品を用いた半導体装置の一例の製造方法を、図４を参照して説明する。
［工程（ｉ）］
工程（ｉ）は、第１半導体基板１００の接続面１００ａ上であって複数の半導体チップ２０５の間に複数のピラー３００（導電性ピラー）を形成する工程である。工程（ｉ）では、図４の（ａ）に示すように、複数の半導体チップ２０５の間、即ち半導体チップ２０５とは異なる領域に、例えば銅製の多数のピラー３００を形成する。ピラー３００は、例えば、銅めっき、導電体ペーストまたは銅ピンから形成することができる。ピラー３００は、一端が第１半導体基板１００の端子電極のうち半導体チップ２０５の端子電極２０３に接続されていない端子電極に接続されるように形成され、他端が上方に向かって延在する。ピラー３００は、例えば直径１μｍ以上３００μｍ以下であり、また、高さ１０μｍ以上１０００μｍ以下である。なお、一対の半導体チップ２０５の間には、例えば１個以上１０００００個以下のピラー３００が設けられる。
工程（ｉ）は、第１半導体基板１００の接続面１００ａ上であって複数の半導体チップ２０５の間に複数のピラー３００（導電性ピラー）を形成する工程である。工程（ｉ）では、図４の（ａ）に示すように、複数の半導体チップ２０５の間、即ち半導体チップ２０５とは異なる領域に、例えば銅製の多数のピラー３００を形成する。ピラー３００は、例えば、銅めっき、導電体ペーストまたは銅ピンから形成することができる。ピラー３００は、一端が第１半導体基板１００の端子電極のうち半導体チップ２０５の端子電極２０３に接続されていない端子電極に接続されるように形成され、他端が上方に向かって延在する。ピラー３００は、例えば直径１μｍ以上３００μｍ以下であり、また、高さ１０μｍ以上１０００μｍ以下である。なお、一対の半導体チップ２０５の間には、例えば１個以上１０００００個以下のピラー３００が設けられる。
［工程（ｊ）］
工程（ｊ）は、複数の半導体チップ２０５と複数のピラー３００とを覆うように、第１半導体基板１００の接続面１００ａ上に樹脂３０１をモールドする工程である。工程（ｊ）では、図４の（ｂ）に示すように、例えばエポキシ樹脂又はアクリレート樹脂をモールド、もしくはエポキシ樹脂からなるフィルムをラミネートして、複数の半導体チップ２０５と複数のピラー３００とを全体的に覆う。モールド方法としては、例えば、コンプレッションモールド又はトランスファモールドを用いることができる。この樹脂モールドにより、複数のピラー３００の間及びピラー３００と半導体チップ２０５との間が樹脂によって充填される。これにより、樹脂が充填された半製品Ｍ１が形成される。なお、工程（ｉ）と工程（ｊ）とを略同時に行う場合、すなわち樹脂モールドするタイミングでピラー３００も形成する場合、微細転写であるインプリントと導電性ペーストを用いてピラーを形成する。
工程（ｊ）は、複数の半導体チップ２０５と複数のピラー３００とを覆うように、第１半導体基板１００の接続面１００ａ上に樹脂３０１をモールドする工程である。工程（ｊ）では、図４の（ｂ）に示すように、例えばエポキシ樹脂又はアクリレート樹脂をモールド、もしくはエポキシ樹脂からなるフィルムをラミネートして、複数の半導体チップ２０５と複数のピラー３００とを全体的に覆う。モールド方法としては、例えば、コンプレッションモールド又はトランスファモールドを用いることができる。この樹脂モールドにより、複数のピラー３００の間及びピラー３００と半導体チップ２０５との間が樹脂によって充填される。これにより、樹脂が充填された半製品Ｍ１が形成される。なお、工程（ｉ）と工程（ｊ）とを略同時に行う場合、すなわち樹脂モールドするタイミングでピラー３００も形成する場合、微細転写であるインプリントと導電性ペーストを用いてピラーを形成する。
［工程（ｋ）］
工程（ｋ）は、工程（ｊ）でモールドされた樹脂３０１、複数のピラー３００及び複数の半導体チップ２０５からなる半製品Ｍ１を研削して薄化し、半製品Ｍ２を取得する工程である。工程（ｋ）では、図４の（ｃ）に示すように、半製品Ｍ１の上方をグランダー等で研磨することにより、樹脂モールドされた第１半導体基板１００等を薄化し、半製品Ｍ２とする。工程（ｋ）での研磨により、半導体チップ２０５、ピラー３００及び樹脂３０１の厚みは例えば数１０μｍ程度に薄化され、半導体チップ２０５は第２半導体チップ２０に対応する形状となり、ピラー３００及び樹脂３０１は、ピラー部３０に対応する形状となる。
工程（ｋ）は、工程（ｊ）でモールドされた樹脂３０１、複数のピラー３００及び複数の半導体チップ２０５からなる半製品Ｍ１を研削して薄化し、半製品Ｍ２を取得する工程である。工程（ｋ）では、図４の（ｃ）に示すように、半製品Ｍ１の上方をグランダー等で研磨することにより、樹脂モールドされた第１半導体基板１００等を薄化し、半製品Ｍ２とする。工程（ｋ）での研磨により、半導体チップ２０５、ピラー３００及び樹脂３０１の厚みは例えば数１０μｍ程度に薄化され、半導体チップ２０５は第２半導体チップ２０に対応する形状となり、ピラー３００及び樹脂３０１は、ピラー部３０に対応する形状となる。
［工程（ｍ）］
工程（ｍ）は、工程（ｋ）で薄化された半製品Ｍ２に再配線層４０に対応する配線層４００を形成する工程である。工程（ｍ）では、図４の（ｄ）に示すように、研削された半製品Ｍ２の第２半導体チップ２０及びピラー部３０の上にポリイミド及び銅配線等で再配線パターンを形成する。これにより、第２半導体チップ２０及びピラー部３０の端子ピッチを広げた配線構造を有する半製品Ｍ３が形成される。
工程（ｍ）は、工程（ｋ）で薄化された半製品Ｍ２に再配線層４０に対応する配線層４００を形成する工程である。工程（ｍ）では、図４の（ｄ）に示すように、研削された半製品Ｍ２の第２半導体チップ２０及びピラー部３０の上にポリイミド及び銅配線等で再配線パターンを形成する。これにより、第２半導体チップ２０及びピラー部３０の端子ピッチを広げた配線構造を有する半製品Ｍ３が形成される。
［工程（ｎ）及び工程（ｐ）］
工程（ｎ）は、工程（ｍ）で配線層４００が形成された半製品Ｍ３を各半導体装置１となるように切断線Ａに沿って切断する工程である。工程（ｎ）では、図４の（ｄ）に示すように、ダイシング等によって、各半導体装置１となるように、半導体装置基板を切断線Ａに沿って切断する。その後、工程（ｐ）では、工程（ｎ）で個別化された半導体装置１ａを反転して基板５０及び回路基板６０上に設置し、図１に示す半導体装置１を複数取得する。
工程（ｎ）は、工程（ｍ）で配線層４００が形成された半製品Ｍ３を各半導体装置１となるように切断線Ａに沿って切断する工程である。工程（ｎ）では、図４の（ｄ）に示すように、ダイシング等によって、各半導体装置１となるように、半導体装置基板を切断線Ａに沿って切断する。その後、工程（ｐ）では、工程（ｎ）で個別化された半導体装置１ａを反転して基板５０及び回路基板６０上に設置し、図１に示す半導体装置１を複数取得する。
以上、本実施形態に係る半導体装置の製造方法は、第１半導体基板１００の端子電極１０３に半導体チップ２０５の端子電極２０３が接合された半製品を準備する工程と、該半製品における第１半導体基板１００上であって半導体チップ２０５とは異なる領域にピラー３００を形成する工程と、第１半導体基板１００上の半導体チップ２０５及びピラー３００を樹脂３０１でモールドする工程と、半導体チップ２０５の端子電極２０３及びピラー３００に接続される配線層４００を形成する工程と、を備える。この半導体装置の製造方法は、第１半導体基板１００上のピラー３００を形成する領域に樹脂モールドを行うと共に、その樹脂３０１の中にピラー３００を配置させる工法となっている。この工法では、レジスト等を用いなくてもよいため、半導体基板又は半導体チップ等に段差があっても、三次元実装における均一なピラーを短時間で且つ容易に製造することができる。
以上、本発明の一実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、図４に示す工程において、ピラー３００を形成する工程（ｉ）の後に、樹脂３０１をモールドする工程（ｊ）と樹脂３０１等を研削して薄化する工程（ｋ）を順に行っていたが、図５に示すように、別の方法で行ってもよい。この方法では、まず、図５の（ａ）に示すように、樹脂３０１を第１半導体基板１００の接続面上にモールドして半導体チップ２０５を覆う工程（ｊ）を行い、続いて、図５の（ｂ）に示すように、樹脂３０１の所定領域（半導体チップ２０５とは異なる領域）にピラー３００を形成する工程（ｉ）を行うようにしてもよい。この製法では、図５の（ｂ）及び（ｃ）に示すように、ピラー３００を形成する工程（ｉ）で、インプリント３０２により樹脂３０１中に凹部３０３を形成する。そして、各凹部３０３内に導電性ペーストを印刷により形成してリフロー加熱により硬化させる。その後、図５の（ｄ）に示すように、樹脂３０１及び半導体チップ２０５と共にピラー（導電性ペースト）を所定の厚みまで研削（グラインド）して薄化する工程（ｋ）を行う。その後、上記の実施形態と同様に、図５の（ｅ）に示すように、工程（ｍ）、（ｎ）及び（ｐ）を実行し、各半導体装置１を取得する。
なお、上記の半導体装置の製造方法では、半導体基板１１０の絶縁膜１０２及び半導体チップ２０５の絶縁膜２０２等が無機材料から構成されていたが、これら絶縁膜の一部に有機材料が含まれていてもよい。
１，１ａ…半導体装置、１０…第１半導体チップ、２０…第２半導体チップ、３０…ピラー部、４０…再配線層、５０…基板、６０…回路基板、６１…端子電極、１００…第１半導体基板、１０１…第１基板本体、１０１ａ…一面、１０２…絶縁膜（第１絶縁膜）、１０３…端子電極（第１電極）、１０３ａ…表面、２００…第２半導体基板、２０１…第２基板本体、２０１ａ…一面、２０２，２０２ｂ…絶縁膜（第２絶縁膜）、２０３…端子電極（第２電極）、２０３ａ…表面、２０５…半導体チップ、３００…ピラー（導電性ピラー）、３０１…樹脂、Ａ…切断線、Ｈ…熱、Ｍ１～Ｍ３…半製品、Ｓ１…絶縁接合部分、Ｓ２…電極接合部分。
Claims (7)
- 半導体基板の第１電極に半導体チップの第２電極が接合された半製品を準備する工程であって、前記半導体基板は、第１基板本体と、該第１基板本体の一面に設けられた第１絶縁膜及び前記第１電極とを有し、且つ、前記半導体チップは、第２基板本体と、該第２基板本体の一面に設けられた第２絶縁膜及び前記第２電極とを有し、前記半製品において、前記第１絶縁膜と前記第２絶縁膜とが貼り合わされている、工程と、
前記半製品における前記半導体基板上であって前記半導体チップとは異なる領域に導電性ピラーを形成する工程と、
前記半導体基板上の前記半導体チップ及び前記導電性ピラーを樹脂でモールドする工程と、
前記樹脂中の前記半導体チップ及び前記導電性ピラーの少なくとも一方を前記樹脂と共に研削する工程と、
前記研削する工程の後に、前記半導体チップの電極及び前記導電性ピラーの少なくとも一方に接続される再配線層を形成する工程と、
を備える、半導体装置の製造方法。 - 半導体基板の第１電極に半導体チップの第２電極が接合された半製品を準備する工程であって、前記半導体基板は、第１基板本体と、該第１基板本体の一面に設けられた第１絶縁膜及び前記第１電極とを有し、且つ、前記半導体チップは、第２基板本体と、該第２基板本体の一面に設けられた第２絶縁膜及び前記第２電極とを有し、前記半製品において、前記第１絶縁膜と前記第２絶縁膜とが貼り合わされている、工程と、
前記半製品における前記半導体基板上の前記半導体チップを樹脂でモールドする工程と、
前記半導体基板上であって前記半導体チップとは異なる領域の前記樹脂中に導電性ピラーを形成する工程と、
前記樹脂中の少なくとも前記導電性ピラーを前記樹脂と共に研削する工程と、
前記研削する工程の後に、前記半導体チップの電極及び前記導電性ピラーの少なくとも一方に接続される再配線層を形成する工程と、
を備える、半導体装置の製造方法。 - 前記導電性ピラーの形成工程では、インプリントにより前記樹脂に凹部を形成し、前記凹部に導電性ペーストを印刷して前記導電性ピラーを形成する、
請求項２に記載の半導体装置の製造方法。 - 前記半製品を準備する工程では、前記半製品に対する信頼性試験を行い、
前記信頼性試験において良品とされた前記半製品のみを、前記準備する工程の後の工程に用いる、
請求項１～３の何れか一項に記載の半導体装置の製造方法。 - 前記導電性ピラーの形成工程では、銅めっき、導電性ペースト又は銅ピンを用いて前記導電性ピラーが形成される、
請求項１～４の何れか一項に記載の半導体装置の製造方法。 - 前記半製品の準備工程は、
前記半導体基板を準備する工程と、
前記半導体チップを準備する工程と、
前記半導体基板の前記第１電極に対して前記半導体チップの前記第２電極の位置合わせを行う工程と、
前記半導体基板の前記第１絶縁膜と前記半導体チップの前記第２絶縁膜とを互いに貼り合わせる工程と、
前記半導体基板の前記第１電極と前記半導体チップの前記第２電極とを接合する工程と、
を含む、請求項１～５の何れか一項に記載の半導体装置の製造方法。 - 前記第１絶縁膜及び前記第２絶縁膜の少なくとも一方の絶縁膜が無機材料を含む、
請求項６に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020102481A JP7501133B2 (ja) | 2020-06-12 | 2020-06-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020102481A JP7501133B2 (ja) | 2020-06-12 | 2020-06-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021197431A JP2021197431A (ja) | 2021-12-27 |
| JP7501133B2 true JP7501133B2 (ja) | 2024-06-18 |
Family
ID=79195893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020102481A Active JP7501133B2 (ja) | 2020-06-12 | 2020-06-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7501133B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20250029772A (ko) * | 2022-04-06 | 2025-03-05 | 에이치디 마이크로시스템즈 가부시키가이샤 | 반도체 장치의 제조 방법, 하이브리드 본딩 절연막 형성 재료 및 반도체 장치 |
| CN119137712A (zh) | 2023-04-12 | 2024-12-13 | 株式会社力森诺科 | 半导体装置的制造方法 |
| WO2024248064A1 (ja) * | 2023-05-30 | 2024-12-05 | 株式会社ダイセル | ポリマー及びそれを含む感光性樹脂組成物、銅ペースト、液状組成物、半導体デバイスの製造方法及び半導体接続用銅ピラーの製造方法 |
| KR20260016527A (ko) * | 2023-05-30 | 2026-02-03 | 주식회사 다이셀 | 폴리머 및 그것을 포함하는 감광성 수지 조성물, 구리 페이스트, 액상 조성물, 반도체 디바이스의 제조 방법 및 반도체 접속용 구리 필러의 제조 방법 |
| JP2025144371A (ja) * | 2024-03-19 | 2025-10-02 | Ｒａｐｉｄｕｓ株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005135984A (ja) | 2003-10-28 | 2005-05-26 | Matsushita Electric Works Ltd | 半導体装置、半導体モジュール、半導体装置の製造方法、及び半導体モジュールの製造方法 |
| JP2008218926A (ja) | 2007-03-07 | 2008-09-18 | Spansion Llc | 半導体装置及びその製造方法 |
| JP2010147418A (ja) | 2008-12-22 | 2010-07-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2016058655A (ja) | 2014-09-11 | 2016-04-21 | 株式会社ジェイデバイス | 半導体装置の製造方法 |
| JP2016181531A (ja) | 2015-03-23 | 2016-10-13 | ソニー株式会社 | 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器 |
-
2020
- 2020-06-12 JP JP2020102481A patent/JP7501133B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005135984A (ja) | 2003-10-28 | 2005-05-26 | Matsushita Electric Works Ltd | 半導体装置、半導体モジュール、半導体装置の製造方法、及び半導体モジュールの製造方法 |
| JP2008218926A (ja) | 2007-03-07 | 2008-09-18 | Spansion Llc | 半導体装置及びその製造方法 |
| JP2010147418A (ja) | 2008-12-22 | 2010-07-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2016058655A (ja) | 2014-09-11 | 2016-04-21 | 株式会社ジェイデバイス | 半導体装置の製造方法 |
| JP2016181531A (ja) | 2015-03-23 | 2016-10-13 | ソニー株式会社 | 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021197431A (ja) | 2021-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7543712B2 (ja) | 半導体装置の製造方法 | |
| JP7501133B2 (ja) | 半導体装置の製造方法 | |
| KR102577646B1 (ko) | 웨이퍼-레벨 다이 브리지를 위한 방법들 및 장치 | |
| TWI408795B (zh) | Semiconductor device and manufacturing method thereof | |
| TWI866439B (zh) | 三維封裝結構及其製備方法 | |
| JP7116380B2 (ja) | チップを相互接続する構造を含む基板、電子デバイス、およびその製作する方法 | |
| KR101746269B1 (ko) | 반도체 디바이스 및 그 제조방법 | |
| US8237271B2 (en) | Direct edge connection for multi-chip integrated circuits | |
| KR102506102B1 (ko) | 반도체 패키지 구조체 및 그 제조 방법 | |
| CN104900597B (zh) | 半导体封装件及方法 | |
| WO2005119776A1 (ja) | 三次元積層構造を持つ半導体装置及びその製造方法 | |
| JP2010034403A (ja) | 配線基板及び電子部品装置 | |
| CN113161302A (zh) | 半导体封装结构、半导体封装件及其制造方法 | |
| JP2006210745A (ja) | 半導体装置及びその製造方法 | |
| US20240128208A1 (en) | Semiconductor package and semiconductor package assembly with edge side interconnection and method of forming the same | |
| CN115527871B (zh) | 多芯片封装方法及封装结构 | |
| CN111799188B (zh) | 一种利用tsv和tgv的减薄晶圆封装工艺 | |
| CN103021888B (zh) | 用于制造包括高可靠性晶粒底填充的集成电路系统的方法 | |
| CN113223970B (zh) | 半导体结构及其制造方法 | |
| CN114937609A (zh) | 一种2.5d/3d电子封装结构及其制备方法 | |
| JP2001168269A (ja) | 半導体素子の実装構造および積層型回路モジュールならびに半導体素子の実装構造の製造方法 | |
| TW202114100A (zh) | 半導體裝置的製造方法 | |
| KR102747318B1 (ko) | 반도체 패키징 방법, 반도체 어셈블리 및 이를 포함하는 전자 디바이스 | |
| CN113517222B (zh) | 基于重布线技术的微系统组件堆叠方法 | |
| JP2024535997A (ja) | 電子基板スタッキング |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240520 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7501133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |