JP3971554B2 - セラミック回路基板およびこれを用いた半導体モジュール - Google Patents

セラミック回路基板およびこれを用いた半導体モジュール Download PDF

Info

Publication number
JP3971554B2
JP3971554B2 JP2000258015A JP2000258015A JP3971554B2 JP 3971554 B2 JP3971554 B2 JP 3971554B2 JP 2000258015 A JP2000258015 A JP 2000258015A JP 2000258015 A JP2000258015 A JP 2000258015A JP 3971554 B2 JP3971554 B2 JP 3971554B2
Authority
JP
Japan
Prior art keywords
circuit board
metal
ceramic
ceramic substrate
metal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000258015A
Other languages
English (en)
Other versions
JP2002076532A (ja
Inventor
哲也 東條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000258015A priority Critical patent/JP3971554B2/ja
Publication of JP2002076532A publication Critical patent/JP2002076532A/ja
Application granted granted Critical
Publication of JP3971554B2 publication Critical patent/JP3971554B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、セラミック基板に金属回路板をロウ材によって接合したセラミック回路基板に関するものである。
【0002】
【従来の技術】
近年、パワーモジュール用基板やスイッチングモジュール用基板等の回路基板として、セラミック基板上に活性金属ロウ材を介して銅等から成る金属回路板を直接接合させたセラミック回路基板が用いられている。
【0003】
かかるセラミック回路基板は、酸化アルミニウム質焼結体から成るセラミック基板の場合には、具体的には以下の方法によって製作される。
【0004】
まず、銀−銅合金にチタン・ジルコニウム・ハフニウムおよびこれらの水素化物の少なくとも1種を添加した活性金属粉末に有機溶剤・溶媒を添加混合してロウ材ペーストを作製する。
【0005】
次に、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダ・可塑剤・溶剤等を添加混合して泥漿状と成すとともにこれを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を採用して複数のセラミックグリーンシートを得た後、所定寸法に形成し、次にセラミックグリーンシートを必要に応じて上下に積層するとともに還元雰囲気中にて約1600℃の温度で焼成し、セラミックグリーンシートを焼結一体化させて酸化アルミニウム質焼結体から成るセラミック基板を形成する。
【0006】
次にセラミック基板上にロウ材ペーストを間にはさんで銅等から成る金属回路板を載置する。
【0007】
そして最後にセラミック基板と金属回路板との間に配されているロウ材ペーストを非酸化性雰囲気中にて約900℃の温度に加熱してロウ材を溶融させ、このロウ材でセラミック基板と金属回路板とを接合することによって製作される。
【0008】
このように製作されたセラミック回路基板は、ICやLSI等の半導体素子等の電子部品を半田などの接着剤を介して実装した後、外部入出力用の信号端子が一体成型された樹脂ケースに組み立てられ、半導体モジュールとなる。
【0009】
しかしながら、この信号端子一体成型樹脂ケースの作製には成型用金型が必要であり製造コストが高いことから、半導体モジュールの製造コストが増加する難点があった。また、信号端子一体成型樹脂ケースにセラミック回路基板を組み立てた後、信号端子とセラミック回路基板をボンディングワイヤなどで電気的に接続する必要があった。
【0010】
このため、信号端子を金属回路板に超音波接合法等で直接接合したセラミック回路基板が採用されている。例えば、超音波接合法による金属回路板と信号端子の接合は、金属回路板に接触させた信号端子接合部の表面に超音波発振ホーンを押圧しながら超音波振動させ、金属回路板と信号端子接合部との間に相互拡散による固相互接合を起こすことによって行なわれる。
【0011】
【発明が解決しようとする課題】
しかしながら、上記のような従来のセラミック回路基板は、金属回路板に信号端子を超音波接合する時に、例えば、金属回路板に接触させた信号端子接合部の表面に約100〜500MPaの圧力で超音波発振ホーンを押圧した場合、この高圧力が部分的に信号端子接合部分の直下のセラミック基板に直接付加されることになる。また、超音波振動により発生する約500℃以上の熱が瞬間的に信号端子接合部分の直下のセラミック基板に直接付加されることになる。このため信号端子接合部分の直下のセラミック基板に微小な部分的クラックを生じることがあり、その結果、セラミック回路基板の機械的強度が低下することから信頼性が著しく劣化するという問題点を有していた。
【0012】
本発明は上記問題点に鑑み完成されたもので、その目的は、セラミック回路基板への信号端子形成時にセラミック基板へのクラック発生を防止することにより機械強度が低下せずに、搭載される半導体素子等の電子部品を安定して作動させることができるセラミック回路基板を提供することにある。
【0013】
【課題を解決するための手段】
本発明は、下面に分割溝が形成されたセラミック基板と、少なくとも前記分割溝に対向する前記セラミック基板の上面に、ロウ材を介して接合された金属回路基板と、前記セラミック基板の下面で、前記分割溝が存在しない部位にロウ材を介して接合された金属板と、を備え、前記セラミック基板の上面で、前記分割溝と対向する部位に前記セラミック基板と前記金属回路基板とが前記ロウ材で接合されていない非接合部を設けたことを特徴とするものである。
【0014】
本発明のセラミック回路基板によれば、セラミック基板の上面で、分割溝と対向する部位に、セラミック基板と金属回路基板とがロウ材で接合されていない非接合部を設けたことから、分割溝からセラミック基板が良好に分割できるとともに、その部位において金属回路板を上方向に折り曲げて、その金属回路板を用いて信号端子を形成することが可能になる。その結果、金属回路板とは別個に信号端子を接合する必要がないので、セラミック基板に部分的クラックの発生が防止され、機械強度が低下しないセラミック回路基板とすることができる。
【0015】
また、本発明のセラミック回路基板によれば、金属回路板の一部分を信号端子として利用できることから、高価な信号端子一体成型樹脂ケースを用いる必要がなく、安価で生産性に優れた半導体素子モジュール用のセラミック回路基板を得ることができる。
【0016】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
【0017】
図1は、本発明のセラミック回路基板の実施の形態の一例を示す断面図であり、1はセラミック基板、2は分割溝、3は金属回路板、4は金属板、5はロウ材、6はセラミック基板1と金属回路板3との間の非接合部分である。
【0018】
セラミック基板1は四角形状をなし、下面に分割溝2が形成され、その上下両面に金属回路板3および金属板4がそれぞれロウ材5を介して接合されている。
【0019】
セラミック基板1は金属回路板3および金属板4を支持する支持部材として機能し、酸化アルミニウム(Al23)質焼結体・ムライト(3Al23・2SiO2)質焼結体・炭化珪素(SiC)質焼結体・窒化アルミニウム(AlN)質焼結体・窒化珪素(Si34)質焼結体等の電気絶縁材料で形成されている。
【0020】
セラミック基板1は、例えば酸化アルミニウム質焼結体で形成されている場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダ・可塑剤・溶剤を添加混合して泥漿状となすとともに、その泥漿物を従来周知のドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、これを複数枚積層し、セラミックグリーンシートの一方の表面に金型やカッター刃を押圧することにより分割溝2を形成し、約1600℃の高温で焼成することによって製作される。
【0021】
セラミック基板1はその上下面に金属回路板3や金属板4がロウ材5を介して接合されている。
【0022】
また、セラミック基板1はその厚みを0.2〜1.0mmとすることが、金属回路板3および金属板4を接合した時のセラミック基板1の割れ抑制や、半導体素子から発生する熱の伝達性の点で好ましい。0.2mm未満では、セラミック基板1と金属回路板3や金属板4を接合した時に発生する応力により、セラミック基板1に割れ等が発生しやすくなる傾向がある。他方、1.0mmを超えると、半導体素子から発生する熱を良好に放熱することが困難となる傾向がある。
【0023】
分割溝2は、その深さをセラミック基板1の厚みの20〜70%の深さにすることが分割性の点で好ましい。深さが20%未満では、セラミック基板1を分割溝2から分割した時にバリが発生しやすくなる傾向がある。他方、70%を超えると、セラミック基板1に金属回路板3・金属板4をロウ材5を介して接合する時に割れが発生しやすくなる傾向がある。
【0024】
金属回路板3および金属板4は銅やアルミニウム等の金属材料から成り、また、セラミック基板1の上下面に金属回路板3および金属板4はロウ材5を介して以下のようにして接合される。
【0025】
例えば、銀−銅合金粉末等から成る銀ロウ粉末や、アルミニウム−シリコン合金粉末等から成るアルミニウムロウ粉末に、チタン・ジルコニウム・ハフニウム等の活性金属やその水素化物の少なくとも1種から成る活性金属粉末を2〜5重量%添加した活性金属ロウ材に、適当な有機溶剤・溶媒を添加混合して得た活性金属ロウ材ペーストを、セラミック基板1の上下面に従来周知のスクリーン印刷技術を用いて金属回路板3および金属板4に対応した所定パターンに印刷する。
【0026】
その後、金属回路板3および金属板4をこのロウ材パターン上に載置し、これを真空中、または中性雰囲気中もしくは還元雰囲気中で、所定温度(銀ロウ材の場合は約900℃、アルミニウムロウ材の場合は約600℃)で加熱処理し、活性金属ロウ材を溶融させてセラミック基板1の上下面と金属回路板3・金属板4とを接合させる。これにより、セラミック基板1の上下面に金属回路板3・金属板4がロウ材5を介して接合されることとなる。
【0027】
このとき、金属回路板3は、セラミック基板1の分割溝2と対向した部位に、分割溝2の方向に沿ってその両側に、金属回路板3の厚みの5倍以上の領域で、ロウ材5で接合されていない非接合部分6を設けて、セラミック基板1に接合される。
【0028】
ロウ材5で接合されていない非接合部分6の領域が、分割溝2の方向に沿ってその両側でそれぞれ金属回路板3の厚みの5倍未満では、セラミック基板1を分割溝2から分割し、金属回路板3の一部分を折り曲げたときに、金属回路板3の折り曲げ部分が通常は金属回路板3の厚みの5倍程度の曲率半径の曲面で曲がるため、この部分にロウ材5で強固に接合したセラミック基板1にクラックが生じやすくなる傾向がある。
【0029】
また、金属回路板3の一部分は、セラミック基板1が分割溝2から分割されると同時に上方向に折り曲げられて、外部入出力用の信号端子となる。
【0030】
銅やアルミニウム等から成る金属回路板3や金属板4は、銅やアルミニウム等のインゴット(塊)に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって、例えば、厚さが0.5mmで、所望の回路配線パターン形状に製作される。金属回路板3や金属板4の厚さは、高電流信号を伝達するための電気抵抗や、セラミック基板1と接合した時のセラミック基板1の割れ防止の点で0.1〜1.0mmが好ましい。0.1mm未満では、電気抵抗が大きくなるため高電流信号が流れにくくなる傾向がある。他方、1.0mmを超えると、セラミック基板1と金属回路板3や金属板4とを接合した時に発生する応力により、セラミック基板1に割れ等が発生しやすくなる傾向がある。
【0031】
金属回路板3と金属板4の材質は、活性金属ロウ付け時や半導体素子搭載のための半田リフロー時の加熱による反りを抑制するため同じ材質にし、また金属回路板3と金属板4の厚み関係は、金属板4の厚みを金属回路板3より薄くすることが好ましい。これは、金属回路板3は回路配線形成のためにパターニングされているため、金属板4と同じ厚みでは反り等の抑制効果が小さくなりやすいためである。
【0032】
また、金属回路板3および金属板4は、銅から成る場合であれば、金属回路板3および金属板4を無酸素銅で形成しておくと、無酸素銅はロウ付けの際に活性金属ロウ材が銅中に存在する酸素により酸化されることなく濡れ性が良好となることから、セラミック基板1へ強固に接合できる。従って、金属回路板3および金属板4はこれを無酸素銅で形成しておくことが好ましい。
【0033】
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【0034】
例えば、上述の実施の形態の例ではセラミック基板1に活性金属ロウ材を介して直接に金属回路板3および金属板4をロウ付けしてセラミック回路基板となしたが、これをセラミック基板1の表面に予めタングステンまたはモリブデン等のメタライズ金属層を被着させておき、メタライズ金属層に金属回路板3および金属板4をロウ材を介して接合させてセラミック回路基板を形成してもよい。
【0035】
さらに、上述の実施の形態の例では金型やカッター刃により分割溝を形成したセラミックグリーンシートを焼成しセラミック基板1としたが、予め焼成したセラミック焼結体にレーザー加工やダイヤモンドカッターで分割溝2を形成しセラミック基板1としてもよい。
【0036】
【発明の効果】
本発明のセラミック回路基板によれば、セラミック基板と金属回路板との間の分割溝と対向した部位に、分割溝方向に沿ってその両側にそれぞれ金属回路板の厚みの5倍以上の領域で非接合部分を設けたことから、分割溝からセラミック基板が良好に分割できるとともに、その部位において金属回路板を上方向に折り曲げて、その金属回路板を用いて信号端子を形成することが可能になる。その結果、金属回路板とは別個に信号端子を接合する必要がないので、セラミック基板に部分的クラックの発生が防止されることから、機械強度が低下しないセラミック回路基板とすることができる。
【図面の簡単な説明】
【図1】本発明のセラミック回路基板の実施の形態の一例を示す断面図である。
【符号の説明】
1:セラミック基板
2:分割溝
3:金属回路板
4:金属板
5:ロウ材
6:非接合部分

Claims (2)

  1. 下面に分割溝が形成されたセラミック基板と、
    少なくとも前記分割溝に対向する前記セラミック基板の上面に、ロウ材を介して接合された金属回路基板と、
    前記セラミック基板の下面で、前記分割溝が存在しない部位にロウ材を介して接合された金属板と、を備え、
    前記セラミック基板の上面で、前記分割溝と対向する部位に前記セラミック基板と前記金属回路基板とが前記ロウ材で接合されていない非接合部を設けたことを特徴とするセラミック回路基板。
  2. 請求項1に記載のセラミック回路基板と、
    該セラミック回路基板の金属回路基板に接合された半導体素子と、を備えた半導体モジュール。
JP2000258015A 2000-08-28 2000-08-28 セラミック回路基板およびこれを用いた半導体モジュール Expired - Fee Related JP3971554B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000258015A JP3971554B2 (ja) 2000-08-28 2000-08-28 セラミック回路基板およびこれを用いた半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000258015A JP3971554B2 (ja) 2000-08-28 2000-08-28 セラミック回路基板およびこれを用いた半導体モジュール

Publications (2)

Publication Number Publication Date
JP2002076532A JP2002076532A (ja) 2002-03-15
JP3971554B2 true JP3971554B2 (ja) 2007-09-05

Family

ID=18746385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000258015A Expired - Fee Related JP3971554B2 (ja) 2000-08-28 2000-08-28 セラミック回路基板およびこれを用いた半導体モジュール

Country Status (1)

Country Link
JP (1) JP3971554B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5052290B2 (ja) * 2007-10-26 2012-10-17 京セラ株式会社 金具付き回路基板の製造方法
JP7020137B2 (ja) * 2018-01-24 2022-02-16 三菱マテリアル株式会社 セラミックス-金属接合体の製造方法、製造装置及びセラミックス-金属接合体
WO2022131273A1 (ja) * 2020-12-16 2022-06-23 株式会社 東芝 セラミックススクライブ基板、セラミックス基板、セラミックススクライブ基板の製造方法、セラミックス基板の製造方法、セラミックス回路基板の製造方法、及び、半導体素子の製造方法
CN114423142B (zh) * 2021-12-13 2023-12-12 湖南省方正达电子科技有限公司 一种立体化组装陶瓷电路板及其制备方法

Also Published As

Publication number Publication date
JP2002076532A (ja) 2002-03-15

Similar Documents

Publication Publication Date Title
JPH07202063A (ja) セラミックス回路基板
JP3850335B2 (ja) セラミック回路基板
JP3971554B2 (ja) セラミック回路基板およびこれを用いた半導体モジュール
JPH0613726A (ja) セラミックス回路基板
JP4018992B2 (ja) セラミック回路基板
JP2006128734A (ja) 電子部品搭載構造体
JP2002164461A (ja) セラミック回路基板
JP3793562B2 (ja) セラミック回路基板
JP2003133662A (ja) セラミック回路基板
JP3934966B2 (ja) セラミック回路基板
JP4471470B2 (ja) 半導体装置
JP2005072456A (ja) 電気素子モジュール
JP2003198077A (ja) セラミック回路基板
JP2002246717A (ja) セラミック回路基板
JP2006196916A (ja) セラミック回路基板
JP2000340716A (ja) 配線基板
JP3279844B2 (ja) 半導体装置及びその製造方法
JP2001210948A (ja) セラミック回路基板
JP2012094754A (ja) 回路基板および電子装置
JP3850341B2 (ja) 配線基板
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JP2006157054A (ja) セラミック回路基板
JP2002076213A (ja) 半導体素子モジュール
JP2008004760A (ja) 配線基板および電子装置
JP2006203229A (ja) セラミック回路基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070608

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees