JP2002057420A - セラミック回路基板 - Google Patents

セラミック回路基板

Info

Publication number
JP2002057420A
JP2002057420A JP2000244678A JP2000244678A JP2002057420A JP 2002057420 A JP2002057420 A JP 2002057420A JP 2000244678 A JP2000244678 A JP 2000244678A JP 2000244678 A JP2000244678 A JP 2000244678A JP 2002057420 A JP2002057420 A JP 2002057420A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor element
metal circuit
metal
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000244678A
Other languages
English (en)
Inventor
Kouichiro Sugai
広一朗 菅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000244678A priority Critical patent/JP2002057420A/ja
Publication of JP2002057420A publication Critical patent/JP2002057420A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体素子が金属回路板より剥離し、半導体素
子を正常に作動させることができない。 【解決手段】セラミック基板１の上面に金属回路板３を
取着するとともに該金属回路板３の上面に半導体素子５
が載置される少なくとも３つ以上の凸部３ａを形成して
成り、前記凸部３ａは高さが５０μｍ乃至２００μｍ、
凸部３ａ上面の半導体素子５と接触する合計面積が半導
体素子５の下面面積の４０％乃至９０％である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、セラミック基板に
金属回路板をロウ付けにより接合させて成るセラミック
回路基板に関するものである。
【０００２】
【従来の技術】近年、パワーモジュール用基板やスイッ
チングモジュール用基板等の回路基板として、セラミッ
ク基板上に被着させたメタライズ金属層に銀−銅合金等
のロウ材を介して銅等から成る金属回路板を接合させた
セラミック回路基板、あるいはセラミック基板上に銀−
銅共晶合金にチタン、ジルコニウム、ハフニウムまたは
その水素化物を添加した活性金属ロウ材を介して銅等か
ら成る金属回路板を直接接合させたセラミック回路基板
が用いられている。
【０００３】かかるセラミック回路基板、例えば、セラ
ミック基板上に被着させたメタライズ金属層にロウ材を
介して銅等から成る金属回路板を接合させたセラミック
回路基板は、一般に酸化アルミニウム質焼結体、窒化ア
ルミニウム質焼結体、窒化珪素質焼結体、ムライト質焼
結体等の電気絶縁性のセラミックス材料から成るセラミ
ック基板の表面にメタライズ金属層を被着させておき、
該メタライズ金属層に銅等の金属材料から成る金属回路
板を銀ロウ等のロウ材を介しロウ付けすることによって
形成されており、具体的には、例えば、セラミック基板
が酸化アルミニウム質焼結体から成る場合には、酸化ア
ルミニウム、酸化珪素、酸化マグネシウム、酸化カルシ
ウム等の原料粉末に適当な有機バインダー、可塑剤、溶
剤等を添加混合して泥漿状と成すとともにこれを従来周
知のドクターブレード法やカレンダーロール法等のテー
プ成形技術を採用して複数のセラミックグリーンシート
を得、次に前記セラミックグリーンシート上にタングス
テンやモリブデン等の高融点金属粉末に適当な有機バイ
ンダー、可塑剤、溶剤を添加混合して得た金属ペースト
をスクリーン印刷法等の厚膜形成技術を採用することに
よって所定パターンに印刷塗布し、次に前記金属ペース
トが所定パターンに印刷塗布されたセラミックグリーン
シートを必要に応じて上下に積層するとともに還元雰囲
気中、約１６００℃の温度で焼成し、セラミックグリー
ンシートと金属ペーストを焼結一体化させて表面にメタ
ライズ金属層を有する酸化アルミニウム質焼結体から成
るセラミック基板を形成し、最後に前記セラミック基板
表面のメタライズ金属層上に銅等から成る所定パターン
の金属回路板を間に銀ロウ等のロウ材を挟んで載置させ
るとともにこれを還元雰囲気中、約９００℃の温度に加
熱してロウ材を溶融させ、該溶融したロウ材でメタライ
ズ金属層と金属回路板とを接合することによって製作さ
れる。
【０００４】なお、前記メタライズ金属層及び金属回路
板の露出表面には酸化腐蝕を有効に防止するとともに金
属回路板に半導体素子を半田等の接着材を介して強固に
接続させるために、ニッケル等の耐蝕性に優れ、かつ半
田等の接着材に対し濡れ性が良い金属がメッキ法等の技
術を用いることによって所定厚みに被着されている。
【０００５】また前記金属回路板への半導体素子の接合
は、まず金属回路板上に半田粉末に有機溶剤、溶媒を添
加混合して形成した半田ペーストを従来周知のスクリー
ン印刷法等の印刷技術を用いることによって所定パター
ンに印刷塗布し、次にこの印刷塗布した半田ペースト上
に半導体素子を載置当接させ、しかる後、これを所定温
度（約１８０℃）に加熱し、半田ペーストの有機溶剤、
溶媒等を輝散させるとともに半田を溶融させ、該溶融し
た半田により金属回路板と半導体素子とを接合させるこ
とによって行われている。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来のセラミック回路基板においては、半田等の接着材を
介して金属回路板上面に半導体素子を接合させる際、半
田が金属回路板の表面に大きく溶け広がって厚みが５０
μｍ未満の薄いものとなり、その結果、金属回路板に半
導体素子を強固に被着させるのが困難で、金属回路板と
半導体素子に熱が作用した場合、金属回路板と半導体素
子との間に両者の熱膨張係数の相違（例えば、銅：１８
ｐｐｍ／℃、シリコン：４ｐｐｍ／℃）に起因する大き
な熱応力が発生し、該熱応力によって半導体素子が金属
回路板より剥離してしまうという欠点を有していた。
【０００７】また、接着材としての半田の厚みを予め厚
く（例えば２５０μｍ）しておき、金属回路板と半導体
素子との間に介在する半田の量を適量として金属回路板
に対する半導体素子の接合強度を強いものとすることが
考えられる。
【０００８】しかしながら、接着材としての半田の厚み
を厚くしておくと半田を溶融させて半導体素子を金属回
路板に接合する際、熔けた半田が金属回路板上からセラ
ミック基板上に流れ出て隣接する金属回路板間を短絡さ
せてしまったり、半導体素子と金属回路板との間に熱伝
導率の低い半田からなる接着材が厚く介在し、半導体素
子の作動時に発生する熱を金属回路板及びセラミック基
板に効率良く伝達させることができず、半導体素子を高
温とし半導体素子に熱破壊や特性に熱劣化を招来させて
しまうという欠点を有していた。
【０００９】本発明は上記欠点に鑑み案出されたもの
で、その目的は金属回路板に半導体素子を強固に接合さ
せるとともに金属回路板に接合された半導体素子を常に
適温とし半導体素子を長期間にわたり正常、かつ安定に
作動させることができるセラミック回路基板を提供する
ことにある。
【００１０】
【課題を解決するための手段】本発明は、セラミック基
板の上面に金属回路板を取着するとともに該金属回路板
の上面に半導体素子が載置される少なくとも３つ以上の
凸部を形成して成り、前記凸部の高さが５０μｍ乃至２
００μｍ、凸部上面の半導体素子と接触する合計面積が
半導体素子の下面面積の４０％乃至９０％であることを
特徴とするものである。
【００１１】本発明のセラミック回路基板によれば、金
属回路板の上面に半導体素子が載置される少なくとも３
つ以上の凸部を形成するとともに該凸部の高さを５０μ
ｍ乃至２００μｍとし、かつ半導体素子の下面面積に対
する凸部上面の半導体素子と接触する合計面積の比率を
４０％乃至９０％としたことから金属回路板に設けた少
なくとも３つ以上の凸部に半導体素子を載置させるとと
もに接着材としての半田を介して接合させた場合、半導
体素子の下面と凸部側面と凸部周囲の金属回路板上面と
の間に適度な容積の空間が形成されるとともに該空間内
及び半導体素子の下面と凸部上面との間に半田が充填介
在されることとなり、また少なくとも３つ以上の凸部上
に半導体素子を載置することから半導体素子を安定して
確実に載置させることができ、その結果、金属回路板に
設けた凸部への半導体素子の半田を介しての接合が三次
元的となって接合強度を極めて強いものとし、半導体素
子を凸部上面に確実、強固に接合させることができる。
【００１２】また同時に金属回路板に設けた少なくとも
３つ以上の凸部に半導体素子を接着材としての半田を介
して接合させた場合、半導体素子と凸部とは適度な面積
で当接して半導体素子の作動時に発生する熱は金属回路
板及びセラミック基板に効率良く伝達されることとな
り、その結果、半導体素子は常に適温となり、半導体素
子を長期間にわたり正常、かつ安定に作動させることが
可能となる。
【００１３】
【発明の実施の形態】次に、本発明を添付図面に示す実
施例に基づき詳細に説明する。図１は、本発明のセラミ
ック回路基板の一実施例を示し、１はセラミック基板、
２はメタライズ金属層、３は金属回路板である。
【００１４】前記セラミック基板１は四角形状をなし、
その上面にメタライズ金属層２が被着されており、該メ
タライズ金属層２には金属回路板３がロウ付けされてい
る。
【００１５】前記セラミック基板１は金属回路板３を支
持する支持部材として作用し、酸化アルミニウム質焼結
体、窒化珪素質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体、ムライト質焼結体等の電気絶縁材料で
形成されている。
【００１６】前記セラミック基板１は、例えば、酸化ア
ルミニウム質焼結体で形成されている場合は、酸化アル
ミニウム、酸化珪素、酸化マグネシウム、酸化カルシウ
ム等の原料粉末に適当な有機バインダー、可塑剤、溶剤
を添加混合して泥漿状となすとともに該泥漿物を従来周
知のドクターブレード法やカレンダーロール法を採用す
ることによってセラミックグリーンシート（セラミック
生シート）を形成し、次に前記セラミックグリーンシー
トに適当な打ち抜き加工を施し、所定形状となすととも
に必要に応じて複数枚を積層して成形体となし、しかる
後、これを約１６００℃の高温で焼成することによっ
て、あるいは酸化アルミニウム等の原料粉末に適当な有
機溶剤、溶媒を添加混合して原料粉末を調整するととも
に該原料粉末をプレス成形技術によって所定形状に成形
し、しかる後、前記成形体を約１６００℃の温度で焼成
することによって製作される。
【００１７】また前記セラミック基板１はその表面にメ
タライズ金属層２が被着されており、該メタライズ金属
層２は金属回路板３をセラミック基板１にロウ付けする
際の下地金属層として作用する。
【００１８】前記メタライズ金属層２は、タングステ
ン、モリブデン、マンガン等の高融点金属材料より成
り、例えば、タングステン粉末に適当な有機バインダ
ー、可塑材、溶剤を添加混合して得た金属ペーストを焼
成によってセラミック基板１となるセラミックグリーン
シート（セラミック生シート）の表面に予め従来周知の
スクリーン印刷法により所定パターンに印刷塗布してお
くことによってセラミック基板１の上面に所定パター
ン、所定厚み（１０〜５０μｍ）に被着される。
【００１９】なお、前記メタライズ金属層２はその表面
にニッケル、金等の良導電性で、耐蝕性及びロウ材との
濡れ性が良好な金属をメッキ法により被着させておく
と、メタライズ金属層２の酸化腐食を有効に防止するこ
とができるとともにメタライズ金属層２と金属回路板３
とのロウ付けを極めて強固になすことができる。従っ
て、前記メタライズ金属層２の酸化腐蝕を有効に防止
し、メタライズ金属層２と金属回路板３とのロウ付けを
強固となすにはメタライズ金属層２の表面にニッケル、
金等の良導電性で、耐蝕性及びロウ材との濡れ性が良好
な金属を１乃至２０μｍの厚みに被着させておくことが
好ましい。
【００２０】また前記メタライズ金属層２はその上面に
金属回路板３がロウ材４を介して取着されている。
【００２１】前記金属回路板３は銅やアルミニウム等の
金属材料から成り、セラミック基板１の表面に形成され
たメタライズ金属層２上に金属回路板３を、例えば、銀
ロウ材（銀：７２重量％、銅：２８重量％）やアルミニ
ウムロウ材（アルミニウム：８８重量％、シリコン：１
２重量％）等から成るロウ材４を挟んで載置させ、しか
る後、これを真空中もしくは中性、還元雰囲気中、所定
温度（銀ロウ材の場合は約９００℃、アルミニウムロウ
材の場合は約６００℃）で加熱処理し、ロウ材４を溶融
せしめるとともにメタライズ金属層２の上面と金属回路
板３の下面とに接合させることによってセラミック基板
１の表面に取着されることとなる。
【００２２】前記銅やアルミニウム等から成る金属回路
板３は、銅やアルミニウム等のインゴット（塊）に圧延
加工方や打ち抜き加工法等、従来周知の金属加工法を施
すことによって、例えば、厚さが５００μｍで、メタラ
イズ金属層２のパターン形状に対応する所定パターン形
状に製作される。
【００２３】前記金属回路板３はまた銅から成る場合、
金属回路板３を無酸素銅で形成しておくと、該無酸素銅
はロウ付けの際に銅の表面が銅中に存在する酸素により
酸化されることなくロウ材４との濡れ性が良好となり、
メタライズ金属層２へのロウ材４を介しての接合が強固
となる。従って、前記金属回路板３はこれを無酸素銅で
形成しておくことが好ましい。
【００２４】更に前記金属回路板３はその上面に半導体
素子５の載置される凸部３ａが少なくとも３つ以上形成
されており、該凸部３ａは半導体素子を支持する作用を
なすとともに、半導体素子５の作動時に発生する熱を金
属回路板３を介して伝達・放散する作用を成す。
【００２５】前記凸部３ａは銅やアルミニウム等のイン
ゴット（塊）に圧延加工法や打ち抜き加工法等、従来周
知の金属加工法を施して金属回路板３を形成する際に同
時に形成される、あるいは金属回路板３にプレス加工法
やエッチング加工法等を施すことによって金属回路板３
上面の所定位置に所定形状に形成される。
【００２６】前記凸部３ａは、その高さが５０μｍ乃至
２００μｍ、半導体素子５の下面面積に対する凸部３ａ
上面の半導体素子と接触する合計面積の比率が４０％乃
至９０％となっている。
【００２７】前記凸部３ａの高さを５０μｍ乃至２００
μｍとし、かつ半導体素子５の下面面積に対する凸部３
ａ上面の半導体素子と接触する合計面積の比率を４０％
乃至９０％とした場合、金属回路板３に設けた凸部３ａ
に半導体素子５を載置させるとともに接着材としての半
田６を介して接合させた際、半導体素子５の下面と凸部
３ａ側面と凸部３ａ周囲の金属回路板３上面との間に適
度な容積の空間が形成されるとともに該空間内及び半導
体素子５の下面と凸部３ａ上面との間に半田６が充填介
在されることとなり、また少なくとも３つ以上の凸部３
ａ上に半導体素子５を載置することから半導体素子５を
安定して確実に載置させることができ、その結果、金属
回路板３に設けた凸部３ａへの半導体素子５の半田６を
介しての接合が三次元的となって接合強度は極めて強い
ものとなり、半導体素子５を凸部３ａ上面に確実、強固
に接合させることができる。
【００２８】また同時に金属回路板３に設けた少なくと
も３つ以上の凸部３ａに半導体素子５を接着材としての
半田６を介して接合させた場合、半導体素子５と凸部３
ａとは適度な面積で当接して半導体素子５の作動時に発
生する熱は金属回路板３及びセラミック基板１に効率良
く伝達されることとなり、その結果、半導体素子５は常
に適温となり、半導体素子５を長期間にわたり正常、か
つ安定に作動させることが可能となる。
【００２９】なお、前記凸部３ａはその高さが５０μｍ
未満となると半導体素子５の下面と凸部３ａ側面と凸部
３ａ周囲の金属回路板３上面との間に形成される空間の
容積が狭くなって半導体素子５を凸部３ａ上面に強固に
接合させることができず、また２００μｍを超えると半
導体素子５の下面と凸部３ａ側面と凸部３ａ周囲の金属
回路板３上面との間に形成される空間の容積が大きくな
り過ぎ空間内に半田６を完全に充填させることができな
くなって半導体素子５を凸部３ａ上面に強固に接合させ
ることができない。従って、前記凸部３ａはその高さが
５０μｍ乃至２００μｍの範囲に特定される。
【００３０】また前記少なくとも３つ以上の凸部３ａ上
面の合計面積は半導体素子５の下面面積の４０％未満と
なると半導体素子５が発生する熱を金属回路板３及びセ
ラミック基板１に効率よく伝達させることができず、半
導体素子５を高温とし半導体素子５に熱破壊や特性に熱
劣化を招来させてしまい、９０％を超えると半導体素子
５の下面と凸部３ａ側面と凸部３ａ周囲の金属回路板３
上面との間に形成される空間の容積が狭くなって半導体
素子５を凸部３ａ上面に強固に接合させることができな
い。従って、前記少なくとも３つ以上の凸部３ａ上面の
半導体素子５と接触する合計面積は半導体素子５の下面
面積に対して４０％乃至９０％に特定される。
【００３１】更に前記凸部３ａを有する金属回路板３は
その表面にニッケルから成る良導電性で、かつ耐蝕性及
びロウ材との濡れ性が良好な金属をメッキ法により被着
させておくと、金属回路板３と外部電気回路とを電気的
に接続する際、その電気的接続を良好と成すとともに金
属回路板３に半導体素子５を半田６を介して接合させる
際、その接合を強固とすることができる。従って、前記
凸部３ａを有する金属回路板３はその表面にニッケルか
ら成る良導電性で、かつ耐蝕性及びロウ材との濡れ性が
良好な金属をメッキ法により被着させておくことが好ま
しい。
【００３２】前記金属回路板３はその表面にニッケルか
ら成るメッキ層を被着させる場合、内部に燐を８〜１５
重量％含有させてニッケル−燐のアモルファス合金とし
ておくとニッケルから成るメッキ層の表面酸化を良好に
防止してロウ材との濡れ性等を長く維持することができ
る。従って、前記金属回路板３の表面にニッケルから成
るメッキ層を被着させる場合、内部に燐を８〜１５重量
％含有させてニッケル−燐のアモルファス合金としてお
くことが好ましい。
【００３３】なお、前記金属回路板３の表面にニッケル
−燐のアモルファス合金からなるメッキ層を被着させる
場合、ニッケルに対する燐の含有量が８重量％未満、あ
るいは１５重量％を超えたときニッケル−燐のアモルフ
ァス合金を形成するのが困難となってメッキ層に半田を
強固に接着させることができなくなる危険性がある。従
って、前記金属回路板３の表面にニッケル−燐のアモル
ファス合金からなるメッキ層を被着させる場合いはニッ
ケルに対する燐の含有量を８〜１５重量％の範囲として
おくことが好ましく、好適には１０〜１５重量％の範囲
がよい。
【００３４】また、前記金属回路板３の表面に被着され
るニッケルから成るメッキ層は、その厚みが１．５μｍ
未満の場合、金属回路板３の表面をニッケルから成るメ
ッキ層で完全に被覆することができず、金属回路板３の
酸化腐蝕を有効に防止することができなくなる危険性が
あり、また３μｍを超えるとニッケルから成るメッキ層
の内部に内在する内在応力が大きくなってセラミック基
板１に反りや割れ等が発生してしまう。特にセラミック
基板１の厚さが７００μｍ以下の薄いものになった場合
にはこのセラミック基板１の反りや割れ等が顕著となっ
てしまう。従って、前記金属回路板３の表面に被着され
るニッケルから成るメッキ層はその厚みを１．５μｍ〜
３μｍの範囲としておくことが好ましい。
【００３５】前記金属回路板３の凸部３ａには半導体素
子５が半田６を介して接合されており、該半田６として
は錫−鉛共晶合金、錫−鉛合金、金−錫合金、金−ゲル
マニウム合金等の金属材料が好適に使用される。
【００３６】前記半田６を介しての凸部３ａへの半導体
素子５の接合は、半田６が、例えば、錫−鉛共晶合金
（錫：６０重量％、鉛：４０重量％）からなる場合に
は、錫−鉛共晶合金の粉末に有機溶剤、溶媒を添加混合
して半田ペーストを作製するとともにこれを従来周知の
スクリーン印刷等の印刷技法を用いて凸部３ａの上面に
所定パターン、所定厚みに被着させ、次に被着させた半
田ペースト上に半導体素子５を載置させるとともに約１
８０℃に加熱し、半田を溶融させることによって行なわ
れる。
【００３７】なお、本発明は上述の実施例に限定される
ものではなく、本発明の趣旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、上述の実施例ではセ
ラミック基板１が酸化アルミニウム質焼結体で形成され
た例を示したが、半導体素子５が多量の熱を発し、この
熱を効率良く除去したい場合にはセラミック基板１を熱
伝達率の高い窒化アルミニウム質焼結体や窒化珪素質焼
結体で形成すれば良く、金属回路板３に高速で電気信号
を伝播させたい場合にはセラミック基板１を誘電率の低
いムライト質焼結体で形成すれば良い。
【００３８】また上述の実施例ではセラミック基板１の
表面に予めメタライズ金属２を被着させておき、該メタ
ライズ金属層２に金属回路板３をロウ付けしてセラミッ
ク回路基板となしたが、これをセラミック基板１の表面
に、例えば、銀−銅共晶合金にチタンもしくは水素化チ
タンを２〜５重量％添加した活性金属ロウ材を介して直
接金属回路板３を取着させてセラミック回路基板を形成
してもよい。
【００３９】さらに上述の実施例では金属回路板３の上
面に形成される少なくとも３つ以上の凸部３ａは金属回
路板３と一体に形成したが、凸部３ａを金属回路板３と
同様の材料、方法で別体に形成しておき、ロウ材等の接
着材を介して金属回路板３の上面に凸部３ａを接着固定
してもよい。
【００４０】また更に上述の実施例では金属回路板３の
上面に形成される少なくとも３つ以上の凸部３ａは円柱
状として形成したが、四角柱状、五角柱状、六角柱状、
八角柱状として形成してもよく、またそれらの推台形状
としても、またそれらを組み合わせて形成してもよい。
【００４１】
【発明の効果】本発明のセラミック回路基板によれば、
金属回路板の上面に半導体素子が載置される少なくとも
３つ以上の凸部を形成するとともに該凸部の高さを５０
μｍ乃至２００μｍとし、かつ半導体素子の下面面積に
対する凸部上面の半導体素子と接触する合計面積の比率
を４０％乃至９０％としたことから金属回路板に設けた
少なくとも３つ以上の凸部に半導体素子を載置させると
ともに接着材としての半田を介して接合させた場合、半
導体素子の下面と凸部側面と凸部周囲の金属回路板上面
との間に適度な容積の空間が形成されるとともに該空間
内及び半導体素子の下面と凸部上面との間に半田が充填
介在されることとなり、また少なくとも３つ以上の凸部
上に半導体素子を載置することから半導体素子を安定し
て確実に載置させることができ、その結果、金属回路板
に設けた凸部への半導体素子の半田を介しての接合が三
次元的となって接合強度を極めて強いものとし、半導体
素子を凸部上面に確実、強固に接合させることができ
る。
【００４２】また同時に金属回路板に設けた少なくとも
３つ以上の凸部に半導体素子を接着材としての半田を介
して接合させた場合、半導体素子と凸部とは適度な面積
で当接して半導体素子の作動時に発生する熱は金属回路
板及びセラミック基板に効率良く伝達されることとな
り、その結果、半導体素子は常に適温となり、半導体素
子を長期間にわたり正常、かつ安定に作動させることが
可能となる。
【図面の簡単な説明】
【図１】本発明のセラミック回路基板の一実施例を示す
断面図である。
【符号の説明】 １・・・・セラミック基板 ２・・・・メタライズ金属層 ３・・・・金属回路板 ３ａ・・・凸部 ５・・・・半導体素子 ６・・・・半田

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】セラミック基板の上面に金属回路板を取着
    するとともに該金属回路板の上面に半導体素子が載置さ
    れる少なくとも３つ以上の凸部を形成して成り、前記凸
    部の高さが５０μｍ乃至２００μｍ、凸部上面の半導体
    素子と接触する合計面積が半導体素子の下面面積の４０
    ％乃至９０％であることを特徴とするセラミック回路基
    板。
JP2000244678A 2000-08-11 2000-08-11 セラミック回路基板 Pending JP2002057420A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000244678A JP2002057420A (ja) 2000-08-11 2000-08-11 セラミック回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000244678A JP2002057420A (ja) 2000-08-11 2000-08-11 セラミック回路基板

Publications (1)

Publication Number Publication Date
JP2002057420A true JP2002057420A (ja) 2002-02-22

Family

ID=18735333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000244678A Pending JP2002057420A (ja) 2000-08-11 2000-08-11 セラミック回路基板

Country Status (1)

Country Link
JP (1) JP2002057420A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282834A (ja) * 2007-05-08 2008-11-20 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2014073517A (ja) * 2012-10-04 2014-04-24 Denso Corp 金属片の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282834A (ja) * 2007-05-08 2008-11-20 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2014073517A (ja) * 2012-10-04 2014-04-24 Denso Corp 金属片の製造方法

Similar Documents

Publication Publication Date Title
JP2003101184A (ja) セラミック回路基板およびその製造方法
US6787706B2 (en) Ceramic circuit board
JP2000340912A (ja) セラミック回路基板
JPH0613726A (ja) セラミックス回路基板
JP4471470B2 (ja) 半導体装置
JP4646417B2 (ja) セラミック回路基板
JP3793562B2 (ja) セラミック回路基板
JP2002057420A (ja) セラミック回路基板
JP4493158B2 (ja) セラミック回路基板
JP2005072456A (ja) 電気素子モジュール
JP2001068808A (ja) セラミック回路基板
JP2001210948A (ja) セラミック回路基板
JP2003324167A (ja) セラミック回路基板
JP2002232090A (ja) セラミック回路基板
JP3971554B2 (ja) セラミック回路基板およびこれを用いた半導体モジュール
JP2003100983A (ja) セラミック回路基板
JP4299421B2 (ja) セラミック回路基板の製造方法
JP4191860B2 (ja) セラミック回路基板
JP3279844B2 (ja) 半導体装置及びその製造方法
JP4721533B2 (ja) セラミック回路基板
JP3441194B2 (ja) 半導体装置及びその製造方法
JP2001024296A (ja) セラミック回路基板
JP2001094223A (ja) セラミック回路基板
JP2001177194A (ja) セラミック回路基板
JP2001102694A (ja) セラミック回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091117