JP3447025B2 - 表面実装型電子部品及びその製造方法 - Google Patents
表面実装型電子部品及びその製造方法Info
- Publication number
- JP3447025B2 JP3447025B2 JP21416695A JP21416695A JP3447025B2 JP 3447025 B2 JP3447025 B2 JP 3447025B2 JP 21416695 A JP21416695 A JP 21416695A JP 21416695 A JP21416695 A JP 21416695A JP 3447025 B2 JP3447025 B2 JP 3447025B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- plate
- insulating
- intermediate insulating
- outer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Description
【０００１】
【発明の属する技術分野】本発明はセラミックパッケー
ジに半導体ペレットのような電子部品チップが封入され
た構造の表面実装型電子部品及びその製造方法に関する
ものである。
ジに半導体ペレットのような電子部品チップが封入され
た構造の表面実装型電子部品及びその製造方法に関する
ものである。
【０００２】
【従来の技術】この種のチップ型電子部品の従来構造
を、図１３及び図１４を参照して説明する。図１３の電
子部品１は、リード２ａの端部に半導体ペレット３を半
田付けし、該ペレット３の上面からボンディングワイヤ
４で他方のリード２ｂの一端と接続する。次いで、リー
ド２ａ，２ｂの一部と半導体ペレット３、ボンディング
ワイヤ４とを樹脂５で封止する。次に、リードフレーム
からリード２ａ，２ｂの不要部分を切り離し、最後に、
図に示すように樹脂５の隅角部を巻き込むようにリード
２ａ，２ｂを裏面側に折曲げて所定の電子部品１を完成
させる。
を、図１３及び図１４を参照して説明する。図１３の電
子部品１は、リード２ａの端部に半導体ペレット３を半
田付けし、該ペレット３の上面からボンディングワイヤ
４で他方のリード２ｂの一端と接続する。次いで、リー
ド２ａ，２ｂの一部と半導体ペレット３、ボンディング
ワイヤ４とを樹脂５で封止する。次に、リードフレーム
からリード２ａ，２ｂの不要部分を切り離し、最後に、
図に示すように樹脂５の隅角部を巻き込むようにリード
２ａ，２ｂを裏面側に折曲げて所定の電子部品１を完成
させる。
【０００３】図１４のチップ型電子部品の構造は、例え
ば、特開昭６１−２２６３８号に示されているように、
セラミックパッケージ１０内に半導体ペレット３を封入
した構造のものである。半導体ペレット３は前記パッケ
ージ１０の底面の基板１１に半田付けされ、半導体ペレ
ット３の上面からボンディングワイヤ４にてメタライズ
部１２に接続される。このメタライズ部１２は、セラミ
ックパッケージ１０の側面を貫通して側方の外面に達
し、基板１１の裏面側の一部までその隅角部を巻き込む
ように形成されている。また、セラミックパッケージ１
０の上面は、低融点ガラス１３によりセラミック製の蓋
体１４が固着されて閉塞されている。上記図１３及び図
１４に示した構造のものは、いずれも表面実装型電子部
品として使用されている。
ば、特開昭６１−２２６３８号に示されているように、
セラミックパッケージ１０内に半導体ペレット３を封入
した構造のものである。半導体ペレット３は前記パッケ
ージ１０の底面の基板１１に半田付けされ、半導体ペレ
ット３の上面からボンディングワイヤ４にてメタライズ
部１２に接続される。このメタライズ部１２は、セラミ
ックパッケージ１０の側面を貫通して側方の外面に達
し、基板１１の裏面側の一部までその隅角部を巻き込む
ように形成されている。また、セラミックパッケージ１
０の上面は、低融点ガラス１３によりセラミック製の蓋
体１４が固着されて閉塞されている。上記図１３及び図
１４に示した構造のものは、いずれも表面実装型電子部
品として使用されている。
【０００４】
【発明が解決しようとする課題】ところで、図１３に示
した電子部品には次のような解決すべき課題がある。 樹脂封止型であるため、信頼性に若干の難がある。 板状のリード２ａ，２ｂの厚みが比較的薄いので機械
的強度が弱い。 電極の一方がワイヤボンディングであるため、大電流
向きではない。 ボンディングワイヤ４の断線が生じ易い。 また、図１４に示す構造の電子部品には次のような解決
すべき課題がある。 セラミック製の基板１１の両面及び側面にもメタライ
ズ部１２が形成されてい るので、前記パッケージ１０が高価になってしまう。 ワイヤボンディング工程が多い。 電子部品の高さ（厚さ方向の寸法）が大きくなってし
まう。
した電子部品には次のような解決すべき課題がある。 樹脂封止型であるため、信頼性に若干の難がある。 板状のリード２ａ，２ｂの厚みが比較的薄いので機械
的強度が弱い。 電極の一方がワイヤボンディングであるため、大電流
向きではない。 ボンディングワイヤ４の断線が生じ易い。 また、図１４に示す構造の電子部品には次のような解決
すべき課題がある。 セラミック製の基板１１の両面及び側面にもメタライ
ズ部１２が形成されてい るので、前記パッケージ１０が高価になってしまう。 ワイヤボンディング工程が多い。 電子部品の高さ（厚さ方向の寸法）が大きくなってし
まう。
【０００５】
【発明の目的】本発明は、上記のような各課題を解決す
るためになされたもので、ワイヤボンディングを一切使
用せず、高信頼性を期待でき、セラミックパッケージへ
の構成を単純にして低コストを図り、大電流向けの表面
実装型電子部品及びその製造方法を提供することを目的
とするものである。
るためになされたもので、ワイヤボンディングを一切使
用せず、高信頼性を期待でき、セラミックパッケージへ
の構成を単純にして低コストを図り、大電流向けの表面
実装型電子部品及びその製造方法を提供することを目的
とするものである。
【０００６】
【課題を解決するための手段】本発明の表面実装型電子
部品は、主面の略中央部に貫通孔を設けた中間絶縁板
と、該絶縁板の貫通孔に収納される半導体ペレットのよ
うな電子部品チップと、前記中間絶縁板の両主面側にそ
れぞれ固着され、前記電子部品チップに接するか若しく
は半田付けされるように設けられた導電層を有する一対
の外側絶縁板とを備え、該導電層は外側絶縁板の端部ま
で延在され、該外側絶縁板の両端には、前記電子部品の
各電極と電気的に接続される金属電極が形成されている
ことを特徴とするものである。
部品は、主面の略中央部に貫通孔を設けた中間絶縁板
と、該絶縁板の貫通孔に収納される半導体ペレットのよ
うな電子部品チップと、前記中間絶縁板の両主面側にそ
れぞれ固着され、前記電子部品チップに接するか若しく
は半田付けされるように設けられた導電層を有する一対
の外側絶縁板とを備え、該導電層は外側絶縁板の端部ま
で延在され、該外側絶縁板の両端には、前記電子部品の
各電極と電気的に接続される金属電極が形成されている
ことを特徴とするものである。
【０００７】また、表面実装型電子部品の製造方法は、
中間絶縁板の１単位が、複数個平面方向に一体的に形成
された中間絶縁集合板と、一方の主面は、導電層が略中
央部から一方の端部まで延在し、他方の主面は、両端に
導電層が複数個平面方向に一体的に形成された外側絶縁
集合板と、両主面に半田層によって金属電極が形成され
た電子部品チップとを用意し、前記外側絶縁集合板の一
方の主面に中間絶縁集合板を載置する工程と、次いで、
該中間絶縁集合板の各貫通孔内に電子部品チップを収納
する工程と、次いで、もう１枚の外側絶縁集合板の一方
の主面を前記中間絶縁集合板に対向させて積層し、それ
ら外側絶縁集合板と中間絶縁集合板との間を固着する工
程と、次いで、それらを各一単位毎の部品に切断分離す
る工程と、分離された各部品の両端を半田ディップして
金属電極を形成する工程と、を含むことを特徴とするも
のである。
中間絶縁板の１単位が、複数個平面方向に一体的に形成
された中間絶縁集合板と、一方の主面は、導電層が略中
央部から一方の端部まで延在し、他方の主面は、両端に
導電層が複数個平面方向に一体的に形成された外側絶縁
集合板と、両主面に半田層によって金属電極が形成され
た電子部品チップとを用意し、前記外側絶縁集合板の一
方の主面に中間絶縁集合板を載置する工程と、次いで、
該中間絶縁集合板の各貫通孔内に電子部品チップを収納
する工程と、次いで、もう１枚の外側絶縁集合板の一方
の主面を前記中間絶縁集合板に対向させて積層し、それ
ら外側絶縁集合板と中間絶縁集合板との間を固着する工
程と、次いで、それらを各一単位毎の部品に切断分離す
る工程と、分離された各部品の両端を半田ディップして
金属電極を形成する工程と、を含むことを特徴とするも
のである。
【０００８】
【発明の実施の形態】以下に、本発明の実施の形態を図
を参照して詳細に説明する。図１は本発明の表面実装型
電子部品の組立図であり、図２はその完成状態を示す斜
視図、図３はその断面図、図４はその平面図である。こ
れらの図において、表面実装型電子部品２０は、略中央
部に貫通孔２１が形成された中間絶縁板２２を有し、こ
の中間絶縁板２２の貫通孔２１は、例えばダイオード構
造に形成された半導体ペレット２３が収容される。上記
中間絶縁板２２の平面図を第７図に、そのＸ−Ｘ線に沿
う断面図を図８に示す。なお、貫通孔２１の形状及び大
きさは収容される半導体ペレット２３の形状及び大きさ
によって決定される。要は、貫通孔２１に収容される半
導体ペレット２３の位置決めができれば、その形状及び
大きさは問わない。
を参照して詳細に説明する。図１は本発明の表面実装型
電子部品の組立図であり、図２はその完成状態を示す斜
視図、図３はその断面図、図４はその平面図である。こ
れらの図において、表面実装型電子部品２０は、略中央
部に貫通孔２１が形成された中間絶縁板２２を有し、こ
の中間絶縁板２２の貫通孔２１は、例えばダイオード構
造に形成された半導体ペレット２３が収容される。上記
中間絶縁板２２の平面図を第７図に、そのＸ−Ｘ線に沿
う断面図を図８に示す。なお、貫通孔２１の形状及び大
きさは収容される半導体ペレット２３の形状及び大きさ
によって決定される。要は、貫通孔２１に収容される半
導体ペレット２３の位置決めができれば、その形状及び
大きさは問わない。
【０００９】上記の中間絶縁板２２の両側には外側絶縁
板２４，２５が接着される。これらの外側絶縁板２４，
２５は同一部品であり、表裏左右を反対にして図示のよ
うに対向させて使用する。図５、図６に一方の外側絶縁
板２４、図９、図１０に他方の外側絶縁板２５の平面図
及び側面図をそれぞれ示す。これらの図から明らかのよ
うに、外側絶縁板２４、２５の長手方向両端部に一定の
幅の導電層２６ａが形成されている。すなわち、図５に
現われている表面側をＡ面とし、裏面側をＢ面とする
と、Ａ面側には幅方向に一方の端部から他方の端部に向
かって斜線部の幅広の導電層２６ｂがメタライズ処理に
より形成されている。他方、Ｂ面側には上記のように幅
方向両端に導電層２６ａが形成されている。もう１つの
外側絶縁板２５は上記の外側絶縁板２４と表、裏面逆に
なり、かつ、幅広の導電層２６ｂは、図９に示すように
幅方向に対称に形成されているが、これは同一部品であ
り、表、裏と方向を変えて使用するようにしたものであ
る。
板２４，２５が接着される。これらの外側絶縁板２４，
２５は同一部品であり、表裏左右を反対にして図示のよ
うに対向させて使用する。図５、図６に一方の外側絶縁
板２４、図９、図１０に他方の外側絶縁板２５の平面図
及び側面図をそれぞれ示す。これらの図から明らかのよ
うに、外側絶縁板２４、２５の長手方向両端部に一定の
幅の導電層２６ａが形成されている。すなわち、図５に
現われている表面側をＡ面とし、裏面側をＢ面とする
と、Ａ面側には幅方向に一方の端部から他方の端部に向
かって斜線部の幅広の導電層２６ｂがメタライズ処理に
より形成されている。他方、Ｂ面側には上記のように幅
方向両端に導電層２６ａが形成されている。もう１つの
外側絶縁板２５は上記の外側絶縁板２４と表、裏面逆に
なり、かつ、幅広の導電層２６ｂは、図９に示すように
幅方向に対称に形成されているが、これは同一部品であ
り、表、裏と方向を変えて使用するようにしたものであ
る。
【００１０】以上の中間絶縁板２２、外側絶縁板２４，
２５が重ね合わせられ、中間絶縁板２２の貫通孔２１内
には、半導体ペレット２３のような電子部品チップが収
納され、各絶縁板２２，２４，２５の間は接着剤、例え
ばポリイミド系接着剤、あるいは低融点ガラスにより接
着される。そして、上記積層体の幅方向両端は、半田デ
ィップされ図３の完成品のように、アノード電極２７、
カソード電極２８が形成される。このようにして完成さ
れた表面実装型電子部品２０が図２に斜視図で示してあ
る。
２５が重ね合わせられ、中間絶縁板２２の貫通孔２１内
には、半導体ペレット２３のような電子部品チップが収
納され、各絶縁板２２，２４，２５の間は接着剤、例え
ばポリイミド系接着剤、あるいは低融点ガラスにより接
着される。そして、上記積層体の幅方向両端は、半田デ
ィップされ図３の完成品のように、アノード電極２７、
カソード電極２８が形成される。このようにして完成さ
れた表面実装型電子部品２０が図２に斜視図で示してあ
る。
【００１１】
【実施例】上記のような表面実装型電子部品２０は、一
括して多数量産され、最終工程で個々に切断されて一単
位として完成されるものであるが、次に、その実施例に
ついて説明する。図１１は長さＬ１＝１４．５ｍｍ，幅
Ｌ２＝１３．５ｍｍ、板厚０．３ｍｍのセラミック製の
絶縁集合板２９の中に、上述した一単位の外側絶縁板２
４（２５）が平面方向に複数個一体的に形成されたもの
である。図示のものは、一単位の外側絶縁板２４（２
５）は、２．９ｍｍ×１．５ｍｍで、これが合計４５個
形成された外側絶縁集合板２９である。この集合板２９
の一方の面（Ａ面）には、幅Ｌ３＝０．５ｍｍの導電層
２６ａがメタライズ処理により図示のように形成されて
いる。また、他方の面（Ｂ面）には、幅Ｌ４＝１．０ｍ
ｍ、長さＬ５＝２．０５ｍｍの導電層２６ｂがそれぞれ
形成されている。
括して多数量産され、最終工程で個々に切断されて一単
位として完成されるものであるが、次に、その実施例に
ついて説明する。図１１は長さＬ１＝１４．５ｍｍ，幅
Ｌ２＝１３．５ｍｍ、板厚０．３ｍｍのセラミック製の
絶縁集合板２９の中に、上述した一単位の外側絶縁板２
４（２５）が平面方向に複数個一体的に形成されたもの
である。図示のものは、一単位の外側絶縁板２４（２
５）は、２．９ｍｍ×１．５ｍｍで、これが合計４５個
形成された外側絶縁集合板２９である。この集合板２９
の一方の面（Ａ面）には、幅Ｌ３＝０．５ｍｍの導電層
２６ａがメタライズ処理により図示のように形成されて
いる。また、他方の面（Ｂ面）には、幅Ｌ４＝１．０ｍ
ｍ、長さＬ５＝２．０５ｍｍの導電層２６ｂがそれぞれ
形成されている。
【００１２】図１２は、一単位が幅Ｌ６＝１．５ｍｍ、
長さＬ７＝２．９ｍｍ、厚さ０．４ｍｍであって、その
略中央部に１ｍｍ角の貫通孔２１を形成した中間絶縁集
合板３０を示している。この一単位が外側絶縁板２４
（２５）と対応するように、平面的に合計４５個形成さ
れいる。なお、この中間絶縁集合板３０には、導電層は
形成されていない。
長さＬ７＝２．９ｍｍ、厚さ０．４ｍｍであって、その
略中央部に１ｍｍ角の貫通孔２１を形成した中間絶縁集
合板３０を示している。この一単位が外側絶縁板２４
（２５）と対応するように、平面的に合計４５個形成さ
れいる。なお、この中間絶縁集合板３０には、導電層は
形成されていない。
【００１３】次に、上記のように各構成の集合板を使用
した表面実装型電子部品の製造方法について説明する。
まず、外側絶縁集合板２９の導電層２６ｂが形成されて
いる側を上方にして、その上に、予めポリイミド系樹脂
又は低融点ガラスからなる接着剤を塗布した中間絶縁集
合板３０を重ねる。次に、中間絶縁集合板３０の各貫通
孔２１に予め両主面に半田層によって金属電極が形成さ
れた半導体ペレット２３を収容する。次いで、この中間
絶縁集合板３０の上面に、導電層２６ｂが形成されてい
る側が半導体ペレット２３と当接するように外側絶縁集
合板２９を重ね合わせる。この時、導電層２６ｂの方向
が互いに逆方向になるように、２枚の外側絶縁集合板２
９を中間絶縁集合板３０を挟んで重ね合わせる。上記の
状態で不活性ガス雰囲気中の加熱炉等に入れ、中間絶縁
集合板３０に塗布した接着剤を溶融させた後、冷却して
それらを一体的に固化させる。この時に、半導体ペレッ
ト２３の両主面に予め形成した半田層を溶融させて導電
層２６ｂと固着させても良い。
した表面実装型電子部品の製造方法について説明する。
まず、外側絶縁集合板２９の導電層２６ｂが形成されて
いる側を上方にして、その上に、予めポリイミド系樹脂
又は低融点ガラスからなる接着剤を塗布した中間絶縁集
合板３０を重ねる。次に、中間絶縁集合板３０の各貫通
孔２１に予め両主面に半田層によって金属電極が形成さ
れた半導体ペレット２３を収容する。次いで、この中間
絶縁集合板３０の上面に、導電層２６ｂが形成されてい
る側が半導体ペレット２３と当接するように外側絶縁集
合板２９を重ね合わせる。この時、導電層２６ｂの方向
が互いに逆方向になるように、２枚の外側絶縁集合板２
９を中間絶縁集合板３０を挟んで重ね合わせる。上記の
状態で不活性ガス雰囲気中の加熱炉等に入れ、中間絶縁
集合板３０に塗布した接着剤を溶融させた後、冷却して
それらを一体的に固化させる。この時に、半導体ペレッ
ト２３の両主面に予め形成した半田層を溶融させて導電
層２６ｂと固着させても良い。
【００１４】次に、半導体ペレット２３が収容された３
枚から成る積層体を一単位毎に切断する。この切断方法
は公知の方法で良く、例えばダイヤモンドブレードによ
る切断、若しくはワイヤソーによる切断等で個々に分割
する。次に、個々に分割された積層体における外側絶縁
板２４，２５の両端部の導電層２６ａ，２６ｂを半田デ
ィップし、図２に示すように、一方をアノード電極２
７、他方をカソード電極２８となす。
枚から成る積層体を一単位毎に切断する。この切断方法
は公知の方法で良く、例えばダイヤモンドブレードによ
る切断、若しくはワイヤソーによる切断等で個々に分割
する。次に、個々に分割された積層体における外側絶縁
板２４，２５の両端部の導電層２６ａ，２６ｂを半田デ
ィップし、図２に示すように、一方をアノード電極２
７、他方をカソード電極２８となす。
【００１５】
【発明の効果】以上のように、本発明の表面実装型電子
部品及びその製造方法は上記のように構成したので、概
略以下のような効果を奏する。 セラミックパッケージを構成するため、環境条件に強
く高信頼性を期待できる。 リード線を有していないので、該リードの曲がり、折
れ等がない。 ボンディングワイヤを使用しないので、比較的大電流
用途にも適用できる。 上記により、断線のおそれがない。 作業工数が少なく低コストで製作できる。 電子部品全体の高さ（厚さ）を小さくできるので、こ
の部品を使用する際の実装密度を大きくできる。 チップコンデンサ、チップ抵抗等のライン装置が利用
できる。 パッケージングに紙テープが利用でき、このため包装
コストを低く抑えることができる。
部品及びその製造方法は上記のように構成したので、概
略以下のような効果を奏する。 セラミックパッケージを構成するため、環境条件に強
く高信頼性を期待できる。 リード線を有していないので、該リードの曲がり、折
れ等がない。 ボンディングワイヤを使用しないので、比較的大電流
用途にも適用できる。 上記により、断線のおそれがない。 作業工数が少なく低コストで製作できる。 電子部品全体の高さ（厚さ）を小さくできるので、こ
の部品を使用する際の実装密度を大きくできる。 チップコンデンサ、チップ抵抗等のライン装置が利用
できる。 パッケージングに紙テープが利用でき、このため包装
コストを低く抑えることができる。
【図１】本発明の表面実装型電子部品の組立部品の斜視
図である。
図である。
【図２】本発明の表面実装型電子部品の完成品を示す斜
視図である。
視図である。
【図３】上記表面実装型電子部品の中央縦断面図であ
る。
る。
【図４】上記表面実装型電子部品の平面図である。
【図５】一単位の上記表面実装型電子部品における一方
の外側絶縁板の平面図である。
の外側絶縁板の平面図である。
【図６】図５の外側絶縁板の側面図である。
【図７】一単位の上記表面実装型電子部品における中間
絶縁板の平面図である。
絶縁板の平面図である。
【図８】図７におけるＸ−Ｘ線に沿う断面図である。
【図９】一単位の上記表面実装型電子部品における他方
の外側絶縁板の平面図である。
の外側絶縁板の平面図である。
【図１０】図９の外側絶縁板の側面図である。
【図１１】本発明の表面実装型電子部品を製作する場合
に使用される外側絶縁集合板の平面図である。
に使用される外側絶縁集合板の平面図である。
【図１２】本発明の表面実装型電子部品を製作する場合
に使用される中間絶縁集合板の平面図である。
に使用される中間絶縁集合板の平面図である。
【図１３】従来のこの種の表面実装型電子部品の構造を
示す断面図である。
示す断面図である。
【図１４】同じく従来のもう１つの構造を示す断面図で
ある。
ある。
２０ 表面実装型電子部品
２１ 貫通孔
２２ 中間絶縁板
２３ 半導体ペレット
２４，２５ 外側絶縁板
２６ａ，２６ｂ 導電層
２７ アノード電極
２８ カソード電極
２９ 外側絶縁集合板
３０ 中間絶縁集合板
Claims (6)
- 【請求項１】主面の略中央部に貫通孔を設けた中間絶縁
板と、該絶縁板の貫通孔に収納される半導体ペレットの
ような電子部品チップと、前記中間絶縁板の両主面側に
それぞれ固着され、前記電子部品チップに接するか若し
くは半田付けされるように設けられた導電層を有する一
対の外側絶縁板とを備え、該導電層は外側絶縁板の端部
まで延在され、該外側絶縁板の両端には、前記電子部品
の各電極と電気的に接続される金属電極が形成されてい
ることを特徴とする表面実装型電子部品。 - 【請求項２】前記外側絶縁板は、一方の主面は幅広の導
電層が略中央部から一方の端まで延在し、他方の主面は
両端に細幅の導電層が形成されていることを特徴とする
請求項１に記載の表面実装型電子部品。 - 【請求項３】前記中間絶縁板を介して対向する外側絶縁
板の外側面の両端に設けられている導電層と、前記貫通
孔内に収納された電子部品チップに接する導電層とが半
田ディップによって電気的に接続されていることを特徴
とする請求項１又は２に記載の表面実装型電子部品。 - 【請求項４】前記絶縁板は、セラミック材から成ること
を特徴とする請求項１乃至請求項３のいずれかに記載さ
れた表面実装型電子部品。 - 【請求項５】中間絶縁板の一単位が、複数個平面方向に
一体的に形成された中間絶縁集合板と、一方の主面は、
導電層が略中央部から一方の端部まで延在し、他方の主
面は、両端に導電層が複数個平面方向に一体的に形成さ
れた外側絶縁集合板と、両主面に半田層によって金属電
極が形成された電子部品チップとを用意し、 前記外側絶縁集合板の一方の主面に中間絶縁集合板を載
置する工程と、次いで、該中間絶縁集合板の各貫通孔内
に電子部品チップを収納する工程と、次いで、もう１枚
の外側絶縁集合板の一方の主面を前記絶縁集合板に対向
させて積層し、それら外側絶縁集合板と中間絶縁集合板
との間を固着する工程と、次いで、それらを各一単位毎
の部品に切断分離する工程と、分離された各部品の両端
を半田ディップして金属電極を形成する工程と、 を含むことを特徴とする表面実装型電子部品の製造方
法。 - 【請求項６】上記外側絶縁集合板と中間絶縁集合板との
固着を耐熱性接着剤でなしたことを特徴とする請求項５
に記載の表面実装型電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21416695A JP3447025B2 (ja) | 1995-07-31 | 1995-07-31 | 表面実装型電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21416695A JP3447025B2 (ja) | 1995-07-31 | 1995-07-31 | 表面実装型電子部品及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0945813A JPH0945813A (ja) | 1997-02-14 |
| JP3447025B2 true JP3447025B2 (ja) | 2003-09-16 |
Family
ID=16651334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21416695A Expired - Fee Related JP3447025B2 (ja) | 1995-07-31 | 1995-07-31 | 表面実装型電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3447025B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19856331B4 (de) * | 1998-12-07 | 2009-01-02 | Robert Bosch Gmbh | Verfahren zur Eingehäusung elektronischer Bauelemente |
| TWI651830B (zh) * | 2015-02-17 | 2019-02-21 | 立昌先進科技股份有限公司 | 多功能小型化表面黏著型電子元件及其製法 |
-
1995
- 1995-07-31 JP JP21416695A patent/JP3447025B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0945813A (ja) | 1997-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542259A (en) | High density packages | |
| JPH0528503B2 (ja) | ||
| KR100606295B1 (ko) | 회로 모듈 | |
| JPH08298345A (ja) | チップ型発光ダイオード | |
| JP3412521B2 (ja) | 電子部品 | |
| EP0200232A2 (en) | Decoupling capacitor and method of formation thereof | |
| JP3447025B2 (ja) | 表面実装型電子部品及びその製造方法 | |
| KR100408608B1 (ko) | 전자부품의 패키지용 기판 및 이를 사용하는 압전 공진부품 | |
| JP3413657B2 (ja) | 表面実装型圧電振動子用パッケージの製造方法 | |
| JP3404375B2 (ja) | 多数個取り配線基板 | |
| JP2005072050A (ja) | 電子デバイス基板、電子デバイス及びその製造方法 | |
| JPH09107067A (ja) | 半導体装置 | |
| JPH0684716A (ja) | 固体電解コンデンサの製造方法 | |
| JP3968782B2 (ja) | 電子部品用パッケージおよび当該パッケージを用いた圧電振動デバイスおよび圧電振動デバイスの製造方法 | |
| CN112786567A (zh) | 一种半导体功率模组及半导体功率模组的封装方法 | |
| WO2024075404A1 (ja) | チップ型電子部品 | |
| JP3140439B1 (ja) | 電子部品収納用パッケージ | |
| JP3428083B2 (ja) | 半導体装置の製造方法 | |
| JPH06216492A (ja) | 電子装置 | |
| JP2548871Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0521291A (ja) | 固体電解コンデンサ | |
| JPH06216276A (ja) | 半導体装置 | |
| KR20230117604A (ko) | 전자 부품 수납용 패키지, 전자 장치 및 전자 모듈 | |
| CN114743950A (zh) | 一种双面封装产品及其加工方法 | |
| JP4290833B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |