JP3428083B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3428083B2 JP3428083B2 JP20653293A JP20653293A JP3428083B2 JP 3428083 B2 JP3428083 B2 JP 3428083B2 JP 20653293 A JP20653293 A JP 20653293A JP 20653293 A JP20653293 A JP 20653293A JP 3428083 B2 JP3428083 B2 JP 3428083B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- insulating substrate
- semiconductor
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Junction Field-Effect Transistors (AREA)
- Dicing (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に高出力半導体素子を搭載した半導体装置の
製造方法に関する。 【０００２】 【従来の技術】従来の高出力半導体素子、例えば、ガリ
ウムヒ素電界効果トランジスタを搭載した半導体装置
は、図４に示すように、放熱用基板１１上に、所定の部
分が打ち抜かれた絶縁基板１２を積層し、該絶縁基板１
２上に入出力リード端子１３を取り付け、その上に所定
の部分が打ち抜かれた第１キャップ基板１４と半導体装
置の上蓋となる第２キャップ基板１５を積層した構成と
なっている。そして、半導体素子１６は、第１キャップ
基板１４及び第２キャップ基板１５を積層する前に、放
熱用基板１１上に搭載され、金属ワイヤ１７で入出力リ
ード端子１３及び放熱用基板１１に電気的に接続され
る。 【０００３】前記放熱用基板１１は、熱伝導度のよい材
質、例えば、銅からなる金属板であり、入出力電極、例
えば、電界効果トランジスタのソース電極としても利用
されている。また、一般的に、絶縁基板１２及び第１キ
ャップ基板１４は、セラミックからなり、第２キャップ
基板１５は、セラミックまたは金属からなっている。 【０００４】 【発明が解決しようとする課題】ところが、上記従来例
の半導体装置においては、入出力リード端子１３は、絶
縁基板１２上に水平に突出して取り付けられているの
で、入出力電極としても利用される放熱用基板１１との
間に段差が生じている。このため、この半導体装置を回
路基板に実装するには、入出力用リード端子１３を下方
に折り曲げ整形後、はんだ付けする必要があり、表面実
装には適していなかった。 【０００５】また、入出力リード端子１３は、絶縁基板
１２及び第１キャップ基板１４の側面より突出してお
り、上記従来例の半導体装置を製造するには、半導体装
置１個ごとに各基板を積層して、半導体素子１６を搭載
し、ワイヤボンディングしなければならず、量産性が悪
く、製造コストが高くついていた。 【０００６】そこで、本発明の目的は、以上のような従
来の高出力半導体素子を搭載した半導体装置が持つ問題
点を解消し、表面実装が可能で、かつ量産性の高い半導
体装置の製造方法を提供することにある。 【０００７】 【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、金属からなる放
熱用基板の上面に、上面と下面に互いにスルーホール接
続された電極が形成された絶縁基板を、下面側を前記放
熱用基板に向けて、前記放熱用基板の上面の半導体素子
搭載部を空けて積層する工程と、前記放熱用基板の前記
半導体素子搭載部上に半導体素子を搭載し、該半導体素
子と前記絶縁基板の上面に形成された電極、及び前記放
熱用基板の上面とを金属ワイヤで電気的に接続する工程
と、前記絶縁基板上にキャップ基板を積層する工程と、
により、複数個分の半導体装置が一体に形成された積層
体を形成した後、上記積層体を切断機により切断し、前
記放熱用基板の下面および前記絶縁基板の下面に形成さ
れた電極がそれぞれ端子電極となる個々の半導体装置を
切り出すことを特徴とするものである。 【０００８】 【作用】上記の構成によれば、絶縁基板の上下両面の電
極は、スルーホール接続により接続されているので、絶
縁基板の下面に形成された電極は、放熱用基板と同一面
に形成することができる。また、絶縁基板にスルーホー
ル接続された電極を形成することにより、各基板を積層
し、複数個分の半導体装置を一体に形成した後、個々の
半導体装置を切り出すことができる。 【０００９】 【実施例】図１に示すように、本発明の製造方法によっ
て製造される半導体装置は、半導体素子６が半導体搭載
部に搭載された放熱用基板１上に、電極３が形成された
絶縁基板２を、半導体搭載部を空けて積層し、絶縁基板
２上に半導体素子６を封止するための第１キャップ基板
４及び第２キャップ基板５を積層した構成となってい
る。そして、半導体素子６は、金属ワイヤ７で絶縁基板
２上に形成された電極３、及び放熱用基板１に電気的に
接続されている。 【００１０】以下、図面を参照して、本発明の半導体装
置の製造方法について説明する。図において、同一部分
については同一符号を付す。 【００１１】図２に示すように、放熱用基板１、電極３
が形成された絶縁基板２、第１キャップ基板４、第２キ
ャップ基板５を用意する。各基板は、最終的に得られる
図１に示した半導体装置の複数個分に相当する比較的大
きな寸法の矩形の基板である。図２において、半導体装
置１個に相当する部分を破線で囲んで示す。 【００１２】そして、図３に１部を拡大して示すよう
に、半導体素子６を内蔵し、上記各基板を積層した後、
切断機により切断して、図１に示すような個々の半導体
装置を得ている。 【００１３】放熱用基板１は、熱伝導度のよい材質、例
えば、銅または銅合金等からなる金属板であり、図２
（ｄ）に示すように、半導体素子６が搭載される以外の
所定の部分が矩形状に打ち抜かれている。また、この放
熱用基板１は、半導体装置の入出力用電極、例えば、電
界効果トランジスタのソース電極としても利用されるも
のである。 【００１４】絶縁基板２は、アルミナ等のセラミック基
板であり、図２（ｃ）に示すように、電極３が形成さ
れ、半導体素子６が収納される部分が円形状に打ち抜か
れている。そして、絶縁基板２上に形成された電極３
は、図１（ｂ）及び図３に示すように、金属ペーストの
印刷により絶縁基板２の上下両面に渡って形成され、ス
ルーホール接続により接続されている。 【００１５】第１キャップ基板４は、アルミナ等のセラ
ミック基板であり、図２（ｂ）に示すように、金属ワイ
ヤ７が収納される部分が円形状に打ち抜かれている。 【００１６】第２キャップ基板５は、半導体装置の上蓋
となるものであり、セラミックまたは金属からなってい
る。 【００１７】具体的には、まず、放熱用基板１の上面
に、電極３が形成された絶縁基板２をエポキシ系接着剤
等で接着、または金属のロウ付け等により積層する。こ
のとき、絶縁基板２は、下面側が放熱用基板１に向けら
れ、放熱用基板１の上面上の半導体素子搭載部を空けて
積層される。次に、半導体素子６を放熱用基板１上の半
導体素子搭載部にダイボンドし、ワイヤボンディングに
より半導体素子６の電極パッドと絶縁基板２の上面上に
形成された電極３の上面側、及び放熱用基板１の上面上
の絶縁基板２が搭載されていない部分とを金属ワイヤ７
で電気的に接続する。次に、前記絶縁基板２上に第１キ
ャップ基板４を、第１キャップ基板４上に第２キャップ
基板５をエポキシ系接着剤等で接着、またはガラス封止
等により順次積層する。 【００１８】上記工程により、図３に示すような半導体
素子６を内蔵した複数個の半導体装置が形成された積層
体が得られる。この積層体を図３に破線で示した切断線
Ａ、Ｂに沿って、ダイシング・ソーにより切断して、図
１に示すような半導体装置が得られる。 【００１９】そして、図１及び図３に示すように、絶縁
基板２上に形成された電極３の下面側は、放熱用基板１
と同一面に形成されている。つまり、回路基板に接続さ
れる半導体装置の電極となる電極３の一部及び放熱用基
板１は、半導体装置の下面に形成される。 【００２０】なお、上記実施例では、絶縁基板２、第１
キャップ基板４の所定の部分の打ち抜き形状は、円形状
としているが、その形状は、特に限定するものではな
い。また、キャップ基板として、第１キャップ基板４と
キャップ基板５の２枚の基板を使用したが、セラミック
基板の所定の部分に凹部を形成した１枚のキャップ基板
を使用してもよい。また、切断機としてはダイシング・
ソーを使用したが、これに限るものではなく、ワイヤ・
ソー等の他の切断機、切断方法を用いてもよい。 【００２１】 【発明の効果】以上説明したように、本発明の製造方法
により得られた半導体装置は、回路基板にはんだ付けさ
れる電極がすべて半導体装置の下面に形成されるので、
はんだリフローによる表面実装が可能となる。すなわ
ち、この半導体装置を回路基板に実装する場合、実装コ
ストを大幅に低減することができる。 【００２２】さらに、本発明に係る半導体装置の製造方
法によれば、複数個の半導体素子を搭載し、キャップ基
板を積層して、複数個分の半導体装置を一体に形成した
後、切断機により個々の半導体装置を切り出すことによ
り、従来のように半導体装置個々にキャップ基板を取り
付ける方法に比べ、量産性を大幅に向上することができ
る。すなわち、半導体装置の製造コストを大幅に低減す
ることができる。
に関し、特に高出力半導体素子を搭載した半導体装置の
製造方法に関する。 【０００２】 【従来の技術】従来の高出力半導体素子、例えば、ガリ
ウムヒ素電界効果トランジスタを搭載した半導体装置
は、図４に示すように、放熱用基板１１上に、所定の部
分が打ち抜かれた絶縁基板１２を積層し、該絶縁基板１
２上に入出力リード端子１３を取り付け、その上に所定
の部分が打ち抜かれた第１キャップ基板１４と半導体装
置の上蓋となる第２キャップ基板１５を積層した構成と
なっている。そして、半導体素子１６は、第１キャップ
基板１４及び第２キャップ基板１５を積層する前に、放
熱用基板１１上に搭載され、金属ワイヤ１７で入出力リ
ード端子１３及び放熱用基板１１に電気的に接続され
る。 【０００３】前記放熱用基板１１は、熱伝導度のよい材
質、例えば、銅からなる金属板であり、入出力電極、例
えば、電界効果トランジスタのソース電極としても利用
されている。また、一般的に、絶縁基板１２及び第１キ
ャップ基板１４は、セラミックからなり、第２キャップ
基板１５は、セラミックまたは金属からなっている。 【０００４】 【発明が解決しようとする課題】ところが、上記従来例
の半導体装置においては、入出力リード端子１３は、絶
縁基板１２上に水平に突出して取り付けられているの
で、入出力電極としても利用される放熱用基板１１との
間に段差が生じている。このため、この半導体装置を回
路基板に実装するには、入出力用リード端子１３を下方
に折り曲げ整形後、はんだ付けする必要があり、表面実
装には適していなかった。 【０００５】また、入出力リード端子１３は、絶縁基板
１２及び第１キャップ基板１４の側面より突出してお
り、上記従来例の半導体装置を製造するには、半導体装
置１個ごとに各基板を積層して、半導体素子１６を搭載
し、ワイヤボンディングしなければならず、量産性が悪
く、製造コストが高くついていた。 【０００６】そこで、本発明の目的は、以上のような従
来の高出力半導体素子を搭載した半導体装置が持つ問題
点を解消し、表面実装が可能で、かつ量産性の高い半導
体装置の製造方法を提供することにある。 【０００７】 【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、金属からなる放
熱用基板の上面に、上面と下面に互いにスルーホール接
続された電極が形成された絶縁基板を、下面側を前記放
熱用基板に向けて、前記放熱用基板の上面の半導体素子
搭載部を空けて積層する工程と、前記放熱用基板の前記
半導体素子搭載部上に半導体素子を搭載し、該半導体素
子と前記絶縁基板の上面に形成された電極、及び前記放
熱用基板の上面とを金属ワイヤで電気的に接続する工程
と、前記絶縁基板上にキャップ基板を積層する工程と、
により、複数個分の半導体装置が一体に形成された積層
体を形成した後、上記積層体を切断機により切断し、前
記放熱用基板の下面および前記絶縁基板の下面に形成さ
れた電極がそれぞれ端子電極となる個々の半導体装置を
切り出すことを特徴とするものである。 【０００８】 【作用】上記の構成によれば、絶縁基板の上下両面の電
極は、スルーホール接続により接続されているので、絶
縁基板の下面に形成された電極は、放熱用基板と同一面
に形成することができる。また、絶縁基板にスルーホー
ル接続された電極を形成することにより、各基板を積層
し、複数個分の半導体装置を一体に形成した後、個々の
半導体装置を切り出すことができる。 【０００９】 【実施例】図１に示すように、本発明の製造方法によっ
て製造される半導体装置は、半導体素子６が半導体搭載
部に搭載された放熱用基板１上に、電極３が形成された
絶縁基板２を、半導体搭載部を空けて積層し、絶縁基板
２上に半導体素子６を封止するための第１キャップ基板
４及び第２キャップ基板５を積層した構成となってい
る。そして、半導体素子６は、金属ワイヤ７で絶縁基板
２上に形成された電極３、及び放熱用基板１に電気的に
接続されている。 【００１０】以下、図面を参照して、本発明の半導体装
置の製造方法について説明する。図において、同一部分
については同一符号を付す。 【００１１】図２に示すように、放熱用基板１、電極３
が形成された絶縁基板２、第１キャップ基板４、第２キ
ャップ基板５を用意する。各基板は、最終的に得られる
図１に示した半導体装置の複数個分に相当する比較的大
きな寸法の矩形の基板である。図２において、半導体装
置１個に相当する部分を破線で囲んで示す。 【００１２】そして、図３に１部を拡大して示すよう
に、半導体素子６を内蔵し、上記各基板を積層した後、
切断機により切断して、図１に示すような個々の半導体
装置を得ている。 【００１３】放熱用基板１は、熱伝導度のよい材質、例
えば、銅または銅合金等からなる金属板であり、図２
（ｄ）に示すように、半導体素子６が搭載される以外の
所定の部分が矩形状に打ち抜かれている。また、この放
熱用基板１は、半導体装置の入出力用電極、例えば、電
界効果トランジスタのソース電極としても利用されるも
のである。 【００１４】絶縁基板２は、アルミナ等のセラミック基
板であり、図２（ｃ）に示すように、電極３が形成さ
れ、半導体素子６が収納される部分が円形状に打ち抜か
れている。そして、絶縁基板２上に形成された電極３
は、図１（ｂ）及び図３に示すように、金属ペーストの
印刷により絶縁基板２の上下両面に渡って形成され、ス
ルーホール接続により接続されている。 【００１５】第１キャップ基板４は、アルミナ等のセラ
ミック基板であり、図２（ｂ）に示すように、金属ワイ
ヤ７が収納される部分が円形状に打ち抜かれている。 【００１６】第２キャップ基板５は、半導体装置の上蓋
となるものであり、セラミックまたは金属からなってい
る。 【００１７】具体的には、まず、放熱用基板１の上面
に、電極３が形成された絶縁基板２をエポキシ系接着剤
等で接着、または金属のロウ付け等により積層する。こ
のとき、絶縁基板２は、下面側が放熱用基板１に向けら
れ、放熱用基板１の上面上の半導体素子搭載部を空けて
積層される。次に、半導体素子６を放熱用基板１上の半
導体素子搭載部にダイボンドし、ワイヤボンディングに
より半導体素子６の電極パッドと絶縁基板２の上面上に
形成された電極３の上面側、及び放熱用基板１の上面上
の絶縁基板２が搭載されていない部分とを金属ワイヤ７
で電気的に接続する。次に、前記絶縁基板２上に第１キ
ャップ基板４を、第１キャップ基板４上に第２キャップ
基板５をエポキシ系接着剤等で接着、またはガラス封止
等により順次積層する。 【００１８】上記工程により、図３に示すような半導体
素子６を内蔵した複数個の半導体装置が形成された積層
体が得られる。この積層体を図３に破線で示した切断線
Ａ、Ｂに沿って、ダイシング・ソーにより切断して、図
１に示すような半導体装置が得られる。 【００１９】そして、図１及び図３に示すように、絶縁
基板２上に形成された電極３の下面側は、放熱用基板１
と同一面に形成されている。つまり、回路基板に接続さ
れる半導体装置の電極となる電極３の一部及び放熱用基
板１は、半導体装置の下面に形成される。 【００２０】なお、上記実施例では、絶縁基板２、第１
キャップ基板４の所定の部分の打ち抜き形状は、円形状
としているが、その形状は、特に限定するものではな
い。また、キャップ基板として、第１キャップ基板４と
キャップ基板５の２枚の基板を使用したが、セラミック
基板の所定の部分に凹部を形成した１枚のキャップ基板
を使用してもよい。また、切断機としてはダイシング・
ソーを使用したが、これに限るものではなく、ワイヤ・
ソー等の他の切断機、切断方法を用いてもよい。 【００２１】 【発明の効果】以上説明したように、本発明の製造方法
により得られた半導体装置は、回路基板にはんだ付けさ
れる電極がすべて半導体装置の下面に形成されるので、
はんだリフローによる表面実装が可能となる。すなわ
ち、この半導体装置を回路基板に実装する場合、実装コ
ストを大幅に低減することができる。 【００２２】さらに、本発明に係る半導体装置の製造方
法によれば、複数個の半導体素子を搭載し、キャップ基
板を積層して、複数個分の半導体装置を一体に形成した
後、切断機により個々の半導体装置を切り出すことによ
り、従来のように半導体装置個々にキャップ基板を取り
付ける方法に比べ、量産性を大幅に向上することができ
る。すなわち、半導体装置の製造コストを大幅に低減す
ることができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の製造方法により製造された
半導体装置の斜視図、（ｂ）は、（ａ）のＸ−Ｘ線切断
断面図、（ｃ）は、（ａ）のＹ−Ｙ線切断断面図であ
る。 【図２】（ａ）は、本発明の第２キャップ基板の平面
図、（ｂ）は、本発明の第１キャップ基板の平面図、
（ｃ）は、本発明の電極が形成された絶縁基板の平面
図、（ｄ）は、本発明の放熱用基板の平面図である。 【図３】本発明の複数個分の半導体装置が形成された積
層体の１部拡大断面図である。 【図４】従来の半導体装置の断面図である。 【符号の説明】 １ 放熱用基板 ２ 絶縁基板 ３ 電極 ４ 第１キャップ基板 ５ 第２キャップ基板 ６ 半導体素子 ７ 金属ワイヤ
半導体装置の斜視図、（ｂ）は、（ａ）のＸ−Ｘ線切断
断面図、（ｃ）は、（ａ）のＹ−Ｙ線切断断面図であ
る。 【図２】（ａ）は、本発明の第２キャップ基板の平面
図、（ｂ）は、本発明の第１キャップ基板の平面図、
（ｃ）は、本発明の電極が形成された絶縁基板の平面
図、（ｄ）は、本発明の放熱用基板の平面図である。 【図３】本発明の複数個分の半導体装置が形成された積
層体の１部拡大断面図である。 【図４】従来の半導体装置の断面図である。 【符号の説明】 １ 放熱用基板 ２ 絶縁基板 ３ 電極 ４ 第１キャップ基板 ５ 第２キャップ基板 ６ 半導体素子 ７ 金属ワイヤ
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 金属からなる放熱用基板の上面に、上面
と下面に互いにスルーホール接続された電極が形成され
た絶縁基板を、下面側を前記放熱用基板に向けて、前記
放熱用基板の上面の半導体素子搭載部を空けて積層する
工程と、 前記放熱用基板の前記半導体素子搭載部上に半導体素子
を搭載し、該半導体素子と前記絶縁基板の上面に形成さ
れた電極、及び前記放熱用基板の上面とを金属ワイヤで
電気的に接続する工程と、 前記絶縁基板上にキャップ基板を積層する工程と、によ
り、複数個分の半導体装置が一体に形成された積層体を
形成した後、 上記積層体を切断機により切断し、前記放熱用基板の下
面および前記絶縁基板の下面に形成された電極がそれぞ
れ端子電極となる個々の半導体装置を切り出すことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20653293A JP3428083B2 (ja) | 1993-08-20 | 1993-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20653293A JP3428083B2 (ja) | 1993-08-20 | 1993-08-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758234A JPH0758234A (ja) | 1995-03-03 |
| JP3428083B2 true JP3428083B2 (ja) | 2003-07-22 |
Family
ID=16524935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20653293A Expired - Fee Related JP3428083B2 (ja) | 1993-08-20 | 1993-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3428083B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11251488A (ja) * | 1998-03-05 | 1999-09-17 | Sumitomo Metal Electronics Devices Inc | セラミックパッケージ |
-
1993
- 1993-08-20 JP JP20653293A patent/JP3428083B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758234A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3146452B2 (ja) | 面実装型ｌｅｄ素子及びその製造方法 | |
| US6465276B2 (en) | Power semiconductor package and method for making the same | |
| JP2504610B2 (ja) | 電力用半導体装置 | |
| JP4885046B2 (ja) | 電力用半導体モジュール | |
| JP5169964B2 (ja) | モールドパッケージの実装構造および実装方法 | |
| JPH09232341A (ja) | 半導体装置 | |
| JP2003258179A (ja) | 半導体装置およびその製造方法 | |
| JP3903681B2 (ja) | 半導体装置 | |
| US6292368B1 (en) | Electrical power component mounted by brazing on a support and corresponding mounting process | |
| JP3404375B2 (ja) | 多数個取り配線基板 | |
| JP3428083B2 (ja) | 半導体装置の製造方法 | |
| JPH04148553A (ja) | チップ型電子部品の製造方法 | |
| JPH05166979A (ja) | 半導体装置及びその製造方法 | |
| JP2831971B2 (ja) | 半導体素子搭載用プリント配線板およびその製造方法 | |
| EP0116289A2 (en) | Power semiconductor module and package | |
| JP4571012B2 (ja) | 台座付水晶振動子 | |
| CN1251942A (zh) | 半导体封装、半导体器件及其制造方法 | |
| WO2021079851A1 (ja) | 回路モジュールおよびその製造方法 | |
| JPH11340350A (ja) | 電子装置用容器およびその封止方法 | |
| JPH0278265A (ja) | リードフレームおよびそのリードフレームを使用した複合半導体装置 | |
| JP3624622B2 (ja) | 電力変換器の製造方法 | |
| JP2740976B2 (ja) | 電子部品塔載用基板 | |
| JPH07211822A (ja) | 半導体素子収納用パッケージ | |
| TWI244744B (en) | Flat package for circuit components having soldered metallic contact terminal blocks with lateral surface and process of fabricating the same | |
| JPH11220285A (ja) | ハイブリッドモジュール及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |